JP2016171204A - 半導体素子搭載用基板及びその製造方法 - Google Patents
半導体素子搭載用基板及びその製造方法 Download PDFInfo
- Publication number
- JP2016171204A JP2016171204A JP2015049845A JP2015049845A JP2016171204A JP 2016171204 A JP2016171204 A JP 2016171204A JP 2015049845 A JP2015049845 A JP 2015049845A JP 2015049845 A JP2015049845 A JP 2015049845A JP 2016171204 A JP2016171204 A JP 2016171204A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- metal layer
- layer
- substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 239000000758 substrate Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 122
- 229910052751 metal Inorganic materials 0.000 claims abstract description 122
- 239000000463 material Substances 0.000 claims abstract description 58
- 238000007747 plating Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000011347 resin Substances 0.000 abstract description 47
- 229920005989 resin Polymers 0.000 abstract description 47
- 238000007789 sealing Methods 0.000 abstract description 35
- 238000004070 electrodeposition Methods 0.000 abstract description 2
- 239000011800 void material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 237
- 238000005530 etching Methods 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000001154 acute effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- -1 wire bonding Substances 0.000 description 1
Abstract
【解決手段】金属層3及び電極層4が形成されている導電性基材2表面を、金属層3及び電極層4が形成されている表面部分を凸部6、表面部分の周囲を凹部5とする凹凸形状の起伏表面7とする。この時、凹凸形状を形成する前の導電性基材の2表面Sを基準水平面とした凹部5の最大凹部点Dと凸部6の上面6Tの肩部Cが構成する傾斜面Gより導電性基材2底面側に凹部5表面を有し、且つ傾斜面Gが金属層3の基部又は電極層4の基部の層側面3a,4aと形成する交差角γが、60度以上、115度以下である。
【選択図】図1
Description
例えば、特許文献1には、形成したレジストマスクを超えて導電性金属を電着させることで、半導体素子搭載用の金属層と外部と接続するための電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層と電極層の張り出し部が樹脂の食い込む形となって確実に樹脂側に残るようにすることが記載されている。
しかしながら、そのオーバーハング量をコントロールすることが難しく、形成するめっき層の全てが同じ張り出し長さにならない問題や、張り出し部が大きくなると隣のめっき層と繋がってしまう問題が発生している。また、めっき層が薄くなると張り出し部の幅も厚みも小さくなることから、封止樹脂との密着性が低下する問題も抱えている。さらに、オーバーハングさせためっき層の上面は、めっきの縦方向と横方向の成長比率の関係で球状となるために、ボンディングの信頼性を低下させる要因でもある。
しかしながら、電極層の断面形状を逆台形にしたことで、半導体素子を搭載し、ワイヤボンディングした後に樹脂封止する際、電極層の側面部は導電性基板に対して鋭角になり、封止樹脂が回り込みづらくなり、場合によっては、ボイド等未充填が発生する場合があった。また、電極層基部付近の封止樹脂は、当然、この角度に倣い形成されるため、先端が鋭角な形状となり強度的にも弱く、この封止樹脂部の先端の欠けや剥がれが発生しやすい状況であった。
以下の(工程A)〜(工程F)の工程を順に経ることを特徴とする半導体素子搭載用基板の製造方法である。
(記)
(工程A):準備工程
導電性基材を用意する。
(工程B):レジスト被覆工程
用意した導電性基材の表面上を、レジストで覆う工程。
(工程C−1):露光工程
工程Bで被覆したレジストを露光して所望の金属層や電極層のパターンを形成する。
(工程C−2):現像工程
露光したレジストを現像して、めっき層を形成する部分(未硬化部分)を除去して、導電性基材の表面を露出させる。
(工程D):めっき工程
導電性基材の露出部分にめっきを施してめっき層を形成する。
(工程E):レジスト剥離工程
硬化しているレジストを剥離する。
これにより、断面形状(横断面形状)が逆台形、即ち逆錐台形の金属層及び電極層を形成する。
(工程F):凹部形成工程
金属層及び電極層を除いて露出した状態の導電性基材表面のみを選択エッチングして所望の形態の凹部を作製する。
本発明に係る半導体素子搭載用基板について、図1を用いて説明する。なお、図1は断面図であり、紙面上左右の2方向における導電性基材の起伏表面を例として説明しているが、紙面上表裏方向においても、導電性基材表面は同様な凹凸起伏表面を備え、金属層又は電極層の形態によっては、それらの全周方向において、同様に凹凸起伏表面を有している。
この半導体素子搭載用基板1は、導電性基材2と、その上に配置された半導体素子搭載用の金属層3と外部と接続するための電極層4で構成されている。
金属層や電極層は、導電性基材の片面にめっき加工により形成されためっき層である。
金属層や電極層の断面形状は、矩形、上部に張り出し形状を有する矩形、或いは逆台形で、即ち、その形状は、角柱、上部に張り出し部を有する角柱、逆角錐台の形状を採っている。
図1(b)、(c)から明らかなように、この凹部形状を備えることにより、例えば、金属層や電極層の断面形状が逆台形の場合、その金属層及び電極層の基部周縁が凹部形状を採っていない、即ち起伏表面の一部となっていないと、金属層や電極層の基部の層側面は、起伏表面の導電性基材表面に対して鋭角(図1(c)の「θ」参照)になる。しかしながら、その凹部形状を金属層や電極層基部の周縁から円弧状あるいはテーパー状等緩やかに形成することで、交差角γが増えて鈍角化する(図1(b)の「γ」参照)。
この交差角γは、少なくとも60度以上、好ましくは90度以上、115度以下にすることが好ましい。
さらに、交差角γは、凹凸形状形成前の導電性基材表面Sと金属層又は電極層の基部層側面との交差角αと、凹凸形状形成前の導電性基材表面Sと傾斜面Gとの交差角βの和で示される。
また交差角βは、導電性基材の起伏表面における凹部形状の指標となる傾斜面Gを設定するもので、導電性基材底面に向かって設定された傾斜面Gより、凹部表面が導電性基材底面側にある状態において良好な効果が得られ、10度以上、45度以下が望ましい。10°未満では、交差角γを鈍角化させる効果が少ない。45度を超えると金属層や電極層の底面もエッチング加工して露出してしまう可能性がある。
このため、この窪み14は、半導体装置を外部と接続させるため、半田ボールを搭載した時の半田ボールの案内となる。また、窪んだ状態となっているため半田の流れ防止ともなる。図2において、3は金属層、4は電極層、10は半導体装置、11は半導体素子、12はボンディングワイヤ、13は封止樹脂、14は窪みである。
次に、本発明の製造方法について図3−1から図3−2を参照して説明する。
(工程A):基材準備
まずは、導電性基材2を用意する。
使用する導電性基材の材質は、導電性が得られるものであれば特に限定はないが、一般的にCu合金を用いる。メッキ層との密着性が低いステンレス鋼等でも良い(図3−1(a)参照)。
この導電性基材2の表面上を、レジスト21で被う。
使用するレジスト21としては、ドライフィルムレジストのラミネート、若しくは液状レジストの塗布、乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる(図3−1(b)参照)。
工程Bでレジスト被覆をした後、そのレジスト上に所望の金属層や電極層のパターンが形成されたマスク(紫外光遮蔽ガラスマスク)を被せ、その上方から散乱紫外光を照射して露光を行う。
その時、露光に使用する光としては散乱光を用いることにより、紫外光がマスクの遮光部分の下に回り込むことで、硬化部分(金属層や電極層となるべき部分以外の部分)の裾が広くなる。一方、マスクで遮光された部分(金属層や電極層となるべき部分)は、未硬化の状態のままである。
また、散乱紫外光を用いず従来の平行紫外光を用いて、露光時間を規定の時間より長くすることでも紫外光を遮光部分の下に回り込ませる効果が得られる。
次に、マスク を除去してレジスト21を現像することにより、めっき層を形成する部分2a(未硬化部分)を除去して、導電性基材2の表面2aを露出させる。このとき、硬化したレジスト21aの横断面形状が台形形状、即ち逆錐台形状に成形されている。
従来の平行紫外光を用いて、規定の露光時間で露光した場合でも、現像時間を短くすることで、レジストの横断面形状を台形形状に成形することができる(図3−1(c)参照)。
次に、露出部分にめっきを施してめっき層22を形成する。その形成するめっき層は、単層でも複層でも良い(図3−1(d)参照)。
硬化しているレジスト21aを剥離する。
これにより、断面形状(横断面形状)が逆台形、即ち逆錐台形の金属層3及び電極層4を形成する(図3−1(e)参照)。
次に、金属層3及び電極層4を除いて露出した状態の導電性基材表面2aのみを選択エッチングし、金属層及び電極層の形成された表面部分を凸部6とする所望の形態の凹部5を備える起伏表面7を作製する(図3−1(f)参照)。
用いるエッチング液は、金属層や電極層はエッチングされず、導電性基材のみエッチングする液を選定する。また、この金属層や電極層基部の周縁から導電性基材底面方向に凹形円弧状あるいは凹形テーパー状等の緩やかな凹曲線に形成するには、金属層や電極層の断面形状が逆台形、即ち逆錐台の形状になっていることが有効である。
上記(工程A)から(工程F)の各工程を順に経ることにより、本発明に係る半導体素子搭載用基板1が作製される。
さらに、上記製造方法によって作製された半導体素子搭載用基板1を用いて半導体装置を作製する場合、図3−2(g)に示されるように半導体素子搭載用基板に半導体素子11を搭載し、その搭載した半導体素子11と配線(電極4)をワイヤボンディングによるボンディングワイヤ12で接続(図3−2(h)参照)し、次に半導体素子11を搭載した面を封止樹脂13により樹脂封止(図3−2(i)参照)した後、樹脂封止部分より導電性基材2を除去する(図3−2(j)参照)。最後に、所定の半導体装置の寸法になるように切断し、半導体装置10を完成させる。
次に、半導体素子搭載用の金属層と外部と接続するための電極層の所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、散乱光タイプの紫外光で露光した。
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。
まず、金めっきを約0.05μm、パラジウムめっきを0.1μm、ニッケルめっきを18μm、パラジウムめっきを0.1μmの順番に施し、最後に水酸化ナトリウム溶液でドライフィルムレジストを剥離して、導電性基板上の金属層及び電極層を形成した。得られた金属層及び電極層は、その断面形状が逆台形形状、即ち逆錐台形状の金属層及び電極層が形成された。
その金属層又は電極層の基部の層側面と導電性基材表面Sとの交差角は55度であった。
その後、所定寸法に切断することにより、本発明の半導体素子搭載用基板を得た。
図4は、実施例3の半導体素子搭載用基板の電極層に凹部5を作製した写真である。
凹部を作製しない以外は、実施例1と同じ製造条件で半導体素子搭載用基板及び半導体装置を作製した。
本発明に係る半導体子搭載用基板及び半導体装置による上記の効果を確認するため、作製した半導体装置の外観観察を行い本発明の効果を評価した。
外観観察は、半導体装置になった状態で半導体装置の底面の金属層や電極層の周縁部の封止樹脂状況を顕微鏡で観察した。
比較例1では、一部の半導体装置に金属層や電極層の周縁部の一部の封止樹脂の欠けが発見されているが、実施例1〜5については、これらの発生はなく良好であった。
実施例1と同様の手法を用い、その条件を変えて表1に示す「交差角αとβ」の関係を有する半導体装置を作製し、その外観観察を行って評価した。
2 導電性基材
2a 導電性基材表面
3 金属層
3a 金属層基部における層側面
4 電極層
4a 電極層基部における層側面
5 凹部
6 凸部
6S 凸部上面の肩部
6T 凸部上面
7 導電性基材の起伏表面
10 半導体装置
11 半導体素子
12 ボンディングワイヤ
13 封止樹脂
14 窪み
21 レジスト
21a 硬化したレジスト
22 めっき層
G 導電性基材表面Sを基準水平面とした凹部の最大凹部点と凸部の凸部上面の肩部が構成する傾斜面
S 凹凸形状形成前の導電性基材表面
C 金属層又は電極層の基部の層側面と導電性基材表面と接合部位且つ凸部の凸部上面の肩部における断面図上の交点
D 凹部の最大凹部点
θ 導電性基材表面が金属層又は電極層の基部層側面と形成する交差角
α 凹凸形状形成前の導電性基材表面Sが金属層又は電極層の基部層側面と形成する交差角
β 凹凸形状形成前の導電性基材表面Sが傾斜面Gと形成する交差角
γ 傾斜面Gが金属層又は電極層の基部層側面と形成する交差角(α+β)
h 最大凹部点と凹凸形状形成前の導電性基材表面Sとの鉛直方向の距離で、凹部形状における凹部の最大深さ
Claims (6)
- 導電性基材表面上に、導電性金属の電気めっき層である半導体素子搭載用の金属層及び外部と電気的に接続するための電極層を備えた半導体素子搭載用基板において、
前記金属層及び電極層が形成されている前記導電性基材表面が、前記金属層及び電極層が形成されている表面部分を凸部とし、前記表面部分の周囲を凹部とする凹凸形状の起伏表面で、
前記凹部が、凹凸形状を形成する前の導電性基材表面Sを基準水平面とした前記凹部の最大凹部点と前記凸部の凸部上面の肩部が構成する傾斜面Gより導電性基材底面側に前記凹部表面を有し、
且つ前記傾斜面Gが前記金属層の基部又は電極層の基部の層側面と形成する交差角γが、60度以上115度以下であることを特徴とする半導体素子搭載用基板。 - 前記凹部が、前記金属層及び電極層の基部外縁部より前記導電性基材底面方向に対して緩やかな凹形円弧曲面、あるいは凹形テーパー形状曲面であることを特徴とする請求項1に記載の半導体素子搭載用基板。
- 前記金属層及び電極層が、逆錐台形状であることを特徴とする請求項1又は2に記載の半導体素子搭載用基板。
- 前記最大凹部点と基準水平面とした前記導電性基材表面Sとの鉛直方向の距離が、0.005mm以上、0.03mm以下であることを特徴とする請求項1〜3のいずれか1項に記載の半導体素子搭載用基板。
- 前記傾斜面Gが前記金属層の基部又は電極層の基部の層側面と形成する交差角γが、前記金属層の基部又は電極層の基部の層側面と前記導電性基材表面Sとの交差角αと前記傾斜面Gと前記導電性基材表面Sとの交差角βとの和(α+β)で示され、
前記交差角αが30度以上で、交差角βが10度以上で、且つ、交差角γが60度≦α+β=γ≦115度であることを特徴とする請求項1〜4のいずれか1項に記載の半導体素子搭載用基板。 - 導電性基材表面上に、導電性金属の電気めっき層である半導体素子搭載用の金属層及び外部と電気的に接続するための電極層を備え、前記金属層及び電極層が形成されている前記導電性基材表面が、前記金属層及び電極層が形成されている表面部分を凸部とし、前記表面部分の外周を凹部とする凹凸形状の起伏表面で、前記凹部が、凹凸形状を形成する前の導電性基材表面Sを基準水平面とした前記凹部の最大凹部点と前記凸部の凸部上面の肩部が構成する傾斜面Gより導電性基材底面側に前記凹部表面を有し、且つ前記傾斜面Gが前記金属層の基部又は電極層の基部の層側面と形成する交差角γが、60度以上、115度以下である半導体素子搭載用基板の製造方法であって、
以下の(工程A)〜(工程F)の工程を経ることを特徴とする半導体素子搭載用基板の製造方法。
(記)
(工程A):準備工程
導電性基材を用意する。
(工程B):レジスト被覆工程
用意した導電性基材の表面上を、レジストで覆う工程。
(工程C−1):露光工程
工程Bで被覆したレジストを露光して所望の金属層や電極層のパターンを形成する。
(工程C−2):現像工程
露光したレジストを現像して、めっき層を形成する部分(未硬化部分)を除去して、導電性基材の表面を露出させる。
(工程D):めっき工程
導電性基材の露出部分にめっきを施してめっき層を形成する。
(工程E):レジスト剥離工程
硬化しているレジストを剥離する。
これにより、断面形状(横断面形状)が逆台形、即ち逆錐台形の金属層及び電極層を形成する。
(工程F):凹部形成工程
金属層及び電極層を除いて露出した状態の導電性基材表面のみを選択エッチングして所望の形態の凹部を作製する。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049845A JP6369691B2 (ja) | 2015-03-12 | 2015-03-12 | 半導体素子搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049845A JP6369691B2 (ja) | 2015-03-12 | 2015-03-12 | 半導体素子搭載用基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016171204A true JP2016171204A (ja) | 2016-09-23 |
JP6369691B2 JP6369691B2 (ja) | 2018-08-08 |
Family
ID=56982530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015049845A Active JP6369691B2 (ja) | 2015-03-12 | 2015-03-12 | 半導体素子搭載用基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6369691B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019012788A (ja) * | 2017-06-30 | 2019-01-24 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270346A (ja) * | 2007-04-17 | 2008-11-06 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
US20100129964A1 (en) * | 2008-11-26 | 2010-05-27 | Infineon Technologies Ag | Method of manufacturing a semiconductor package with a bump using a carrier |
JP2010219497A (ja) * | 2009-02-20 | 2010-09-30 | Sumitomo Metal Mining Co Ltd | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
JP2014522130A (ja) * | 2011-08-11 | 2014-08-28 | エオプレックス リミテッド | 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア |
-
2015
- 2015-03-12 JP JP2015049845A patent/JP6369691B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270346A (ja) * | 2007-04-17 | 2008-11-06 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
US20100129964A1 (en) * | 2008-11-26 | 2010-05-27 | Infineon Technologies Ag | Method of manufacturing a semiconductor package with a bump using a carrier |
JP2010219497A (ja) * | 2009-02-20 | 2010-09-30 | Sumitomo Metal Mining Co Ltd | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
JP2014522130A (ja) * | 2011-08-11 | 2014-08-28 | エオプレックス リミテッド | 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019012788A (ja) * | 2017-06-30 | 2019-01-24 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6369691B2 (ja) | 2018-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016219524A (ja) | 半導体素子搭載用リードフレーム及び半導体装置、並びにそれらの製造方法 | |
KR102139034B1 (ko) | 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임 | |
JP5370330B2 (ja) | 半導体素子搭載用基板の製造方法 | |
JP6099370B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6681165B2 (ja) | 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置 | |
JP6369691B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
WO2017145923A1 (ja) | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 | |
JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP2018010931A (ja) | 配線基板及びその製造方法 | |
JP2017188604A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP3993218B2 (ja) | 半導体装置の製造方法 | |
JP4326014B2 (ja) | 回路基板とその製造方法 | |
JP6099369B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6418398B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6299004B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
KR100599636B1 (ko) | 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법 | |
JP6521315B2 (ja) | リードフレーム及びその製造方法 | |
JP6380805B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6557814B2 (ja) | 半導体素子搭載用基板及びその製造方法、並びに半導体装置の製造方法 | |
JP2022189979A (ja) | 半導体装置用基板、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180302 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6369691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |