CN106231788A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN106231788A
CN106231788A CN201610873975.4A CN201610873975A CN106231788A CN 106231788 A CN106231788 A CN 106231788A CN 201610873975 A CN201610873975 A CN 201610873975A CN 106231788 A CN106231788 A CN 106231788A
Authority
CN
China
Prior art keywords
layer
conductor
electric
stratum
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610873975.4A
Other languages
English (en)
Inventor
罗鸿飞
曾永聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tinno Wireless Technology Co Ltd
Original Assignee
Shenzhen Tinno Wireless Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tinno Wireless Technology Co Ltd filed Critical Shenzhen Tinno Wireless Technology Co Ltd
Priority to CN201610873975.4A priority Critical patent/CN106231788A/zh
Publication of CN106231788A publication Critical patent/CN106231788A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请涉及电路板生产技术领域，尤其涉及一种电路板，包括基板和第一导电件，所述基板包括器件层、信号层和地层，所述器件层、所述信号层及所述地层层叠设置，且所述信号层位于所述器件层与所述地层之间，所述器件层设有多个焊盘；所述基板设有盲孔，所述盲孔自所述器件层延伸至所述信号层，所述第一导电件设于所述盲孔内，至少一个所述焊盘通过所述第一导电件与所述信号层电导通。本申请所提供的电路板，通过盲孔的设置，且盲孔内设有第一导电件，能够使器件层有的焊盘与信号层通过第一导电件电导通，从而减少电路板的通孔数量，降低对地层的破坏，更好地保证地层的完整性，在遇到ESD问题时，使静电快速释放，保证系统的可靠性。

Description

电路板
技术领域
本申请涉及电路板生产技术领域，尤其涉及一种电路板。
背景技术
在多层电路板生产中，尤其是包括引脚比较密集的芯片，如包括CPU(CentralProcessing Unit，中央处理器)的电路板中，常开设通孔实现信号传递，通孔贯通各层板，包括地层，通孔将表层的信号传递至其它各层。
然而，芯片的引脚比较多且密集，若每一个引脚均通过通孔传递信号，需要开设的通孔数量极多，造成在地层的通孔面积太大，地层不连续，带来信号完整性问题，当遇到ESD(Electro-Static discharge，静电释放)问题时，静电得不到快速释放，会影响系统的正常工作。
发明内容
本申请提供了一种电路板，能够使静电快速释放，保证系统的可靠性。
本申请的提供了一种电路板，包括基板和第一导电件，所述基板包括器件层、信号层和地层，所述器件层、所述信号层及所述地层层叠设置，且所述信号层位于所述器件层与所述地层之间，所述器件层设有多个焊盘；所述基板设有盲孔，所述盲孔自所述器件层延伸至所述信号层，所述第一导电件设于所述盲孔内，至少一个所述焊盘通过所述第一导电件与所述信号层电导通。
优选地，还包括第二导电件，所述基板还设有通孔，所述通孔贯穿所述器件层、所述信号层和所述地层，所述第二导电件设于所述通孔内，至少一个所述焊盘通过所述第二导电件与所述信号层或者所述地层电导通。
优选地，所述器件层包括第一绝缘子层、第二绝缘子层和表层连接线，所述第一绝缘子层和所述第二绝缘子层层叠设置，所述表层连接线设于所述第一绝缘子层与所述第二绝缘子层之间；所述第一导电件位于所述盲孔的开口端的一端和所述第二导电件在所述器件层的一端通过所述表层连接线与各自对应的所述焊盘电导通。
优选地，所述表层连接线包括音频线、射频线、高速信号线。
优选地，所述信号层包括第三绝缘子层、第四绝缘子层和内部连接线，所述第三绝缘子层和所述第四绝缘子层层叠设置，所述内部连接线位于所述第三绝缘子层与所述第四绝缘子层之间；至少一个所述第一导电件位于所述盲孔的底端的一端和至少一个所述第二导电件位于所述信号层的一段通过所述内部连接线电导通。
优选地，所述地层包括第五绝缘子层、第六绝缘子层和地层连接线，所述第五绝缘子层和所述第六绝缘子层层叠设置，所述地层连接线位于所述第五绝缘子层与所述第六绝缘子层之间，至少一个所述第二导电件位于所述地层的一段通过所述地层连接线与所述地层电导通。
优选地，所述基板还包括混合层，所述混合层包括地区域和信号区域，所述混合层位于所述地层远离所述信号层的一侧，且与所述地层层叠设置；所述通孔还贯通所述混合层，所述地区域与所述地层通过所述通孔内的所述第二导电件电导通。
优选地，至少一个所述焊盘通过所述通孔内的所述第二导电件与所述信号区域电导通。
优选地，还包括CPU，所述CPU位于所述器件层远离所述信号层的一侧，所述CPU包括多个引脚，每个所述引脚与一个所述焊盘连接，部分所述引脚通过所述焊盘与所述第一导电件电导通，其余部分通过所述焊盘与所述第二导电件电导通；与所述引脚电导通的所述第一导电件所在的所述盲孔在所述器件层的投影，位于所述CPU在所述器件层的投影的内部，与所述引脚电导通的所述第二导电件所在的所述通孔在所述器件层的投影位于所述CPU在所述器件层的投影的外部。
优选地，与所述通孔电导通的所述引脚中，至少有一个通过所述第二导电件与所述信号层或者信号区域电导通。
本申请提供的技术方案可以达到以下有益效果：
本申请所提供的电路板，通过盲孔的设置，且盲孔内设有第一导电件，能够使器件层有的焊盘与信号层通过第一导电件电导通，从而减少电路板的通孔数量，降低对地层的破坏，更好地保证地层的完整性，在遇到ESD问题时，使静电快速释放，保证系统的可靠性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
图1为本申请所提供的电路板一种具体实施例的结构示意图；
图2为本申请所提供的电路板一种具体实施例基板的爆炸视图；
图3为本申请所提供的电路板一种具体实施例的俯视图。
附图标记：
1-基板；
11-器件层；
111-焊盘；
112-表层连接线；
12-信号层；
121-内部连接线；
13-地层；
14-混合层；
141-混合层连接线；
15-盲孔；
16-通孔；
2-CPU；
21-引脚。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
具体实施方式
下面通过具体的实施例并结合附图对本申请做进一步的详细描述。文中所述“前”、“后”、“左”、“右”、“上”、“下”均以附图中的放置状态为参照。
如图1-3所示，本申请实施例提供了一种电路板，包括基板1和第一导电件，基板1包括器件层11、信号层12和地层13，器件层11、信号层12及地层13层叠设置，且信号层12位于器件层11与地层13之间，器件层11设有多个焊盘111；基板1设有盲孔15，盲孔15自器件层11延伸至信号层12，即不穿透地层13，第一导电件设于盲孔15内，即每一个盲孔15内均设有第一导电件，第一导电件可以为贴合于盲孔15内壁的金属膜，其工艺可以为化学腐蚀，也可以为涂覆或者电镀，第一导电件也可以为导电条或者导电棒，第一导电件贯穿盲孔15，至少一个焊盘111通过第一导电件与信号层12电导通，通常盲孔15的内壁贴合金属膜，被盲孔15穿过的各层均能够与第一导电件电导通。
上述实施例通过盲孔15的设置，且在盲孔15内设有第一导电件，能够使器件层11中有的焊盘111与信号层12通过第一导电件电导通，从而减少电路板的通孔16的数量，降低对地层13的破坏，更好地保证地层13的完整性，在遇到ESD问题时，使静电快速释放，保证系统的可靠性。
基板1还包括混合层14，混合层14包括地区域和信号区域，混合层14位于地层13远离信号层12的一侧，且与地层13层叠设置，在此方案中，盲孔15仅延伸至信号层12，即在盲孔15沿基板1的厚度方向的投影的位置，地层13、混合层14未被破坏，仍完整。通过增加混合层14，既可以增加基板1的接地面积，进而尽快释放静电，又能够增加走线的面积，方便线路设计。
上述实施例还包括第二导电件，基板1还设有通孔16，通孔16贯穿器件层11、信号层12和地层13，在包括混合层14的实施例中，通孔16还贯穿混合层14，第二导电件设于通孔内，即每一个通孔16内均设有第二导电件，第二导电件可以为贴合于通孔16内壁的金属膜，其工艺可以为化学腐蚀，或者涂覆、电镀，第二导电件也可以为导电条或者导电棒，第二导电件贯穿通孔16，至少一个焊盘111通过第二导电件与信号层12或者地层13电导通，通常通孔16的内壁贴合金属膜，被通孔16贯穿的各层均能够与第二导电件电导通。在包含混合层14的实施例中，地区域与地层通过通孔16内的第二导电件电导通，至少一个焊盘111通过通孔16内的第二导电件与信号区域电导通。通过增设通孔16，采用通孔16与盲孔15的组合方式，由于通孔的加工工艺简单，既能够保证地层13或者混合层14尽可能的完整性，又能够降低生产成本。
上述实施例中的器件层11包括第一绝缘子层、第二绝缘子层和表层连接线112，第一绝缘子层和第二绝缘子层层叠设置，表层连接线112设于第一绝缘子层与第二绝缘子层之间；盲孔15的开口端和通孔16在器件层11的一端通过表层连接线112与各自对应的焊盘111电导通，即第一导电件位于盲孔15的开口端的一端或者第二导电件位于器件层11的一端通过表层连接线112与各自对应的焊盘111电导通，如图2所示。盲孔15的开口与通孔16的开口端(包括在器件层的一端和地层的一端或者混合层的一端)周圈设有焊锡，焊锡与第一导电件或者第二导电件电导通，通过增加表层连接线112将焊盘111与盲孔15的开口端或者通孔16在器件层11的一端电导通，以实现焊盘111与第一导电件或者第二导电件的电导通，能够防止盲孔15或者通孔16周围的空间狭小，造成焊盘111拥挤，甚至互相导通。当然，焊盘111也可以直接与盲孔15的开口端或者通孔16的开口连接。
其中，表层连接线112包括音频线、射频线、高速信号线，以方便相应器件的连接，减少信号干扰。
上述各实施例的信号层12包括第三绝缘子层、第四绝缘子层和内部连接线121，第三绝缘子层和第四绝缘子层层叠设置，内部连接线121位于第三绝缘子层与第四绝缘子层之间；至少一个即一个或者多个第一导电件位于盲孔15的底端的一端和至少一个第二导电件位于信号层12的一段通过内部连接线121电导通，具体地，由于第一导电件贯通盲孔15，第二导电件贯通通孔16，内部连接线121的一端穿过盲孔15的内壁与第一导电件位于盲孔15底端的一端电导通，内部连接线121的另一端穿过通孔16位于信号层12的一段的内壁，与第二导电件位于信号层12的一段电导通，如图2所示。通过增加内部连接线121能够防止盲孔15或者通孔16周围的空间狭小，造成焊盘111拥挤，甚至互相导通。当然，第一导电件也可以直接穿过盲孔15的内壁，第二导电件穿过通孔16位于信号层12的一段的内壁，二者的穿出端直接电导通。
上述各实施例的地层13包括第五绝缘子层、第六绝缘子层和地层连接线，第五绝缘子层和第六绝缘子层层叠设置，地层连接线位于第五绝缘子层与第六绝缘子层之间，至少一个，即一个或者多个第二导电件位于地层13的一段通过地层连接线与地层13电导通，即地层连接线穿过通孔16位于地层13的一段的内壁与第二导电件电导通，进而使与该通孔16连接的焊盘111接地，起到释放静电或者接地的作用，通常地层连接线为一铜层，以方便多个焊盘111通过第二导电件与地层13电导通。
包括混合层14的实施例中，混合层14包括第七绝缘子层、第八绝缘子层及混合层连接线141，混合连接线141设于第七绝缘子层和第八绝缘子层之间，且设于地区域或者信号区域，其中设于地区域时，其与盲孔15、通孔16或者焊盘111的连接方式与地层连接线的设置方式相同，设于信号区域时，其与盲孔15、通孔16或者焊盘111的连接方式与内部连接线121的设置方式相同，请参考上述论述。
上述各实施例中，电路板还包括芯片，芯片设有引脚21，尤其引脚21比较密集的芯片，如CPU2，参见图1、3所示，CPU2位于器件层11远离信号层12的一侧，CPU2包括多个引脚21，每个引脚21与一个焊盘111连接，部分引脚21通过焊盘111与第一导电件电导通，即部分引脚21通过与其对应的焊盘111和盲孔15的开口端电导通，其余部分通过焊盘111与第二导电件电导通，即其余部分引脚21通过与其对应的焊盘111与通孔16位于器件层11的一端电导通；与引脚21电导通的盲孔15在器件层11的投影位于CPU2在器件层11的投影的内部，与引脚21电导通的通孔16在器件层11的投影位于CPU2在器件层的投影的外部，即CPU2的各引脚21中，部分通过盲孔15与信号层12电导通，部分通过通孔16与信号层12、地层13及混合层14中的至少一者通过通孔16电导通，其中，通过通孔16电导通的引脚21中，至少有一个，即一个、两个或者更多个引脚21通过通孔16与信号层12或者信号区域电导通，以实现信号线的布线。且通孔16位于CPU2的外部区域，盲孔15位于CPU2的内部区域。由于CPU2内部区域的焊盘111走线受外周通孔16的限制，采用盲孔15直接将信号引至信号层12，再进行走线，方便整个电路板的布线。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电路板，其特征在于，包括基板和第一导电件，所述基板包括器件层、信号层和地层，所述器件层、所述信号层及所述地层层叠设置，且所述信号层位于所述器件层与所述地层之间，所述器件层设有多个焊盘；所述基板设有盲孔，所述盲孔自所述器件层延伸至所述信号层，所述第一导电件设于所述盲孔内，至少一个所述焊盘通过所述第一导电件与所述信号层电导通。
2.根据权利要求1所述电路板，其特征在于，还包括第二导电件，所述基板还设有通孔，所述通孔贯穿所述器件层、所述信号层和所述地层，所述第二导电件设于所述通孔内，至少一个所述焊盘通过所述第二导电件与所述信号层或者所述地层电导通。
3.根据权利要求2所述电路板，其特征在于，所述器件层包括第一绝缘子层、第二绝缘子层和表层连接线，所述第一绝缘子层和所述第二绝缘子层层叠设置，所述表层连接线设于所述第一绝缘子层与所述第二绝缘子层之间；所述第一导电件位于所述盲孔的开口端的一端和所述第二导电件在所述器件层的一端通过所述表层连接线与各自对应的所述焊盘电导通。
4.根据权利要求3所述电路板，其特征在于，所述表层连接线包括音频线、射频线、高速信号线。
5.根据权利要求2所述电路板，其特征在于，所述信号层包括第三绝缘子层、第四绝缘子层和内部连接线，所述第三绝缘子层和所述第四绝缘子层层叠设置，所述内部连接线位于所述第三绝缘子层与所述第四绝缘子层之间；至少一个所述第一导电件位于所述盲孔的底端的一端和至少一个所述第二导电件位于所述信号层的一段通过所述内部连接线电导通。
6.根据权利要求2所述电路板，其特征在于，所述地层包括第五绝缘子层、第六绝缘子层和地层连接线，所述第五绝缘子层和所述第六绝缘子层层叠设置，所述地层连接线位于所述第五绝缘子层与所述第六绝缘子层之间，至少一个所述第二导电件位于所述地层的一段通过所述地层连接线与所述地层电导通。
7.根据权利要求2-6任一项所述电路板，其特征在于，所述基板还包括混合层，所述混合层包括地区域和信号区域，所述混合层位于所述地层远离所述信号层的一侧，且与所述地层层叠设置；所述通孔还贯通所述混合层，所述地区域与所述地层通过所述通孔内的所述第二导电件电导通。
8.根据权利要求7所述电路板，其特征在于，至少一个所述焊盘通过所述通孔内的所述第二导电件与所述信号区域电导通。
9.根据权利要求8所述电路板，其特征在于，还包括CPU，所述CPU位于所述器件层远离所述信号层的一侧，所述CPU包括多个引脚，每个所述引脚与一个所述焊盘连接，部分所述引脚通过所述焊盘与所述第一导电件电导通，其余部分通过所述焊盘与所述第二导电件电导通；与所述引脚电导通的所述第一导电件所在的所述盲孔在所述器件层的投影，位于所述CPU在所述器件层的投影的内部，与所述引脚电导通的所述第二导电件所在的所述通孔在所述器件层的投影位于所述CPU在所述器件层的投影的外部。
10.根据权利要求9所述电路板，其特征在于，与所述通孔电导通的所述引脚中，至少有一个通过所述第二导电件与所述信号层或者信号区域电导通。
CN201610873975.4A 2016-09-30 2016-09-30 电路板 Pending CN106231788A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610873975.4A CN106231788A (zh) 2016-09-30 2016-09-30 电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610873975.4A CN106231788A (zh) 2016-09-30 2016-09-30 电路板

Publications (1)

Publication Number Publication Date
CN106231788A true CN106231788A (zh) 2016-12-14

Family

ID=58076860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610873975.4A Pending CN106231788A (zh) 2016-09-30 2016-09-30 电路板

Country Status (1)

Country Link
CN (1) CN106231788A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107135599A (zh) * 2017-07-05 2017-09-05 京东方科技集团股份有限公司 一种线路板及其布线方法、电子装置
CN114449749A (zh) * 2020-11-03 2022-05-06 南京中兴新软件有限责任公司 电路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2617121Y (zh) * 2003-04-25 2004-05-19 威盛电子股份有限公司 多层板的结构
CN101014224A (zh) * 2007-02-13 2007-08-08 上海杰盛无线通讯设备有限公司 微波通信中的射频电路板层结构
CN101568226A (zh) * 2008-04-21 2009-10-28 日本梅克特隆株式会社 多层柔性印刷线路板及其制造方法
CN103517546A (zh) * 2012-06-28 2014-01-15 单成伟 一种带盲孔pcb多层板
CN204836777U (zh) * 2015-07-01 2015-12-02 艾威尔电路（深圳）有限公司 一种多层高频盲孔pcb电路板
CN206024248U (zh) * 2016-09-30 2017-03-15 深圳天珑无线科技有限公司 电路板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2617121Y (zh) * 2003-04-25 2004-05-19 威盛电子股份有限公司 多层板的结构
CN101014224A (zh) * 2007-02-13 2007-08-08 上海杰盛无线通讯设备有限公司 微波通信中的射频电路板层结构
CN101568226A (zh) * 2008-04-21 2009-10-28 日本梅克特隆株式会社 多层柔性印刷线路板及其制造方法
CN103517546A (zh) * 2012-06-28 2014-01-15 单成伟 一种带盲孔pcb多层板
CN204836777U (zh) * 2015-07-01 2015-12-02 艾威尔电路（深圳）有限公司 一种多层高频盲孔pcb电路板
CN206024248U (zh) * 2016-09-30 2017-03-15 深圳天珑无线科技有限公司 电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107135599A (zh) * 2017-07-05 2017-09-05 京东方科技集团股份有限公司 一种线路板及其布线方法、电子装置
CN114449749A (zh) * 2020-11-03 2022-05-06 南京中兴新软件有限责任公司 电路板
WO2022095874A1 (zh) * 2020-11-03 2022-05-12 南京中兴新软件有限责任公司 电路板

Similar Documents

Publication Publication Date Title
US10262989B2 (en) ESD protection for 2.5D/3D integrated circuit systems
CN106233461B (zh) 半导体装置及其制造方法
CN103379737B (zh) 印刷电路板
CN101582412B (zh) 输入/输出垫结构
US20140197522A1 (en) Hybrid conductor through-silicon-via for power distribution and signal transmission
CN104871654B (zh) 电子基板及其接头连接的结构
CN206024248U (zh) 电路板
CN105263255B (zh) 一种抗静电放电且具有电磁兼容性的电路板
CN106231788A (zh) 电路板
WO2014185665A1 (ko) 방열 특성이 개선된 반도체 장치
WO2017049882A1 (zh) 背光模组和显示装置
CN101998754A (zh) 静电放电防护结构与使用其的电子装置
CN106062725A (zh) 串行通信中的电隔离
KR20140131813A (ko) 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
CN103889145B (zh) 线路板及电子总成
TW201112890A (en) Circuit substrate
CN209526944U (zh) 一种pcb板及一种线端连接器
CN106658959A (zh) 柔性电路板及其制作方法
CN207250024U (zh) 一种显示装置
WO2018127114A1 (zh) 一种集成电路及手机和显示器
CN105636338B (zh) 柔性电路板走线结构及移动终端
US10021772B2 (en) Electro-static discharge protection structure and electronic device
CN104966708B (zh) 半导体封装结构
US20120262885A1 (en) Signal transfer circuit
CN110113863A (zh) 一种具有静电防护功能的pcb板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161214