KR101235386B1 - 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법 - Google Patents

미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101235386B1
KR101235386B1 KR1020110139525A KR20110139525A KR101235386B1 KR 101235386 B1 KR101235386 B1 KR 101235386B1 KR 1020110139525 A KR1020110139525 A KR 1020110139525A KR 20110139525 A KR20110139525 A KR 20110139525A KR 101235386 B1 KR101235386 B1 KR 101235386B1
Authority
KR
South Korea
Prior art keywords
connection pad
solder mask
forming
circuit board
fine pitch
Prior art date
Application number
KR1020110139525A
Other languages
English (en)
Inventor
정상진
이창수
정창보
오춘환
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020110139525A priority Critical patent/KR101235386B1/ko
Application granted granted Critical
Publication of KR101235386B1 publication Critical patent/KR101235386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

공정 조건의 변경을 통하여 틈의 발생을 미연에 방지함으로써, 구리 범프의 신뢰성을 향상시킬 수 있음과 더불어 미세 피치화에 효과적으로 대응할 수 있는 인쇄회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법은 (a) 캐리어층 상에 접속패드 형성 영역을 제외한 일면 전부를 덮는 솔더 마스크 패턴을 형성하는 단계; (b) 상기 솔더 마스크 패턴이 형성된 캐리어층 상의 상기 접속패드 형성 영역 및 회로패턴 형성 영역에 접속 패드 및 회로 패턴을 형성하는 단계; (c) 상기 접속 패드, 회로 패턴 및 솔더 마스크 패턴을 덮는 코어층을 형성하는 단계; (d) 상기 접속 패드, 회로 패턴 및 솔더 마스크 패턴을 포함한 코어층으로부터 상기 캐리어층을 제거하는 단계; 및 (e) 상기 접속 패드 상에 구리 범프를 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD HAVING FINE PITCH BUMP AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 솔더 마스크 패턴을 먼저 형성한 후, 접속 패드를 형성하는 것을 통해 접속 패드 상에 형성되는 구리 범프의 신뢰성을 향상시킬 수 있으며, 미세 피치화에 효과적으로 대응할 수 있는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)이나 웨이퍼 레벨 패키지(Wafer Level Package; WLP)에 반도체 칩을 연결하는 방법으로는 와이어 본딩 방법(Wire Bonding Method), 자동 테이프 본딩 방법(Tape Automatted Bonding Method; TAB), 플립 칩 방법(Flip Chip Method) 등이 사용된다.
이 중, 플립 칩 방법은 전기적 연결 경로(electrical connection path)가 짧아 속도와 파워를 향상시킬 수 있고 단위 면적당 패드의 수를 증가시킬 수 있는 장점 때문에 우수한 전기적 특성을 필요로 하는 슈퍼 컴퓨터에서 휴대용 전자 제품들까지 폭 넓게 이용되고 있다.
플립 칩 방법은 인쇄회로기판과 반도체 칩의 양호한 본딩을 위해 인쇄회로기판과 반도체 칩에 범프를 각각 형성하는데, 이러한 범프의 제작 기술은 양호한 전도성과 균일한 높이를 가지며 미세 피치(Fine Pitch)를 구현할 것을 요구하고 있다.
도 1은 종래에 따른 인쇄회로기판의 제조 방법을 나타낸 공정 순서도로, 이를 참조하여 설명하도록 한다.
우선, 도 1의 (a)에 도시된 바와 같이, 기판 몸체(10)의 일면에 형성된 동박층(미도시)을 패터닝하여 접속 패드(20)와 회로 패턴(22)을 형성한 후, 상기 접속 패드(20) 및 회로 패턴(22)을 포함하는 기판 몸체(10)의 일면 전체에 씨드층(25)을 형성한다.
다음으로, 도 1의 (b)에 도시된 바와 같이, 접속 패드(20)의 일 부분을 제외한 기판 몸체(10)의 일면 전체를 덮는 포토 마스크(30)를 형성한 후, 상기 시드층(, seed layer, 25)을 이용한 전해 도금으로 접속 패드(20)와 전기적으로 연결되는 구리 범프(40)를 형성한다.
다음으로, 도 1의 (c)에 도시된 바와 같이, 포토 마스크(도 1b의 30)를 제거한 후, 포토 마스크 하부로 노출된 시드층(도 1b의 25)을 제거한다. 다음으로, 구리 범프(40)를 제외한 기판 몸체(10)의 일면 전체를 덮는 솔더 마스크 패턴(50)을 형성한다.
최근 미세 피치화에 대한 요구가 급속도로 증대됨에 따라, 인쇄회로기판 상에 미세 범프를 구현하고자 하는 노력이 진행되고 있다. 그러나, 종래의 경우 솔더 마스크 패턴과 회로 패턴 등의 정교한 정합성 문제로 미세 미치를 구현하는 데 어려움이 따르고 있다.
특히, 종래와 같이 포토 마스크(30) 및 구리 범프(40)를 먼저 형성하고 나서, 솔더 마스크 패턴(50)을 형성하기 위해 구리 범프(40)에 대응되는 부분만을 선택적으로 제거해야 한다. 그러나, 이 경우 공정 마진을 엄격히 제한하다 보면 솔더 마스크 패턴(50)이 구리 범프(40)의 상면 일부를 덮거나, 또는 공정 마진의 오차를 발생시켜 솔더 마스크 패턴(50)과 구리 범프(40) 사이에 틈(V)이 존재하여 각종 오염을 발생시키는 문제를 유발하게 된다.
이때, 솔더 마스크 패턴(50)이 구리 범프(40)를 덮을 경우에는 전기적 신뢰성의 저하 문제를 유발할 수 있다. 그리고, 솔더 마스크 패턴(50)과 구리 범프(40) 사이에 틈(V)이 발생할 경우에는 반도체 칩을 실장하기 위한 후 처리 공정 과정에서 상기 틈(V)이 화학 약품이나 먼지 등과 같은 오염 물질이 침투하는 경로로 작용하여 전기적 접속 불량을 야기시키는 문제를 유발할 수 있다.
즉, 종래의 경우, 미세 피치화의 요구로 구리 범프(40)의 피치가 미세해짐에 따라 솔더 마스크 패턴(50)과 포토 마스크(30)의 정렬 허용 오차(alignment tolerance)를 컨트롤하는 데 어려움이 따르고 있다. 또한, 접속 패드(20)와 구리 범프(40)의 합산 두께를 감안하여 포토 마스크(50)를 제작해야 하므로 포토 마스크(50)의 두께를 30㎛ 이상을 사용할 수 밖에 없는 제약으로 구리 범프(40)의 미세 피치화를 구현하는 것이 어려워지고 있는 상황이다.
관련 선행문헌으로는 대한민국 공개특허 제10-2010-0102316호(2010.09.24 공개)가 있으며, 상기 문헌에는 인쇄회로기판 및 그 제조방법에 대하여 개시하고 있다.
본 발명의 목적은 공정 조건의 변경을 통하여 구리 범프와 솔더 마스크 사이에 틈이 발생하는 것을 미연에 방지함으로써, 구리 범프의 전기적 신뢰성을 향상시킬 수 있음과 더불어 미세 피치화에 효과적으로 대응할 수 있는 인쇄회로기판을 제공하는 것이다.
본 발명의 다른 목적은 솔더 마스크 패턴을 먼저 형성한 후, 접속 패드를 전해도금 방식으로 도금하여 일정 면적을 확보한 상태에서 구리 범프를 형성하는 것을 통해 구리 범프의 미세 피치화에 효과적으로 대응할 수 있는 인쇄회로기판을 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판은 내부에 형성된 회로 패턴을 구비하는 코어층; 상기 코어층의 일면에 형성되며, 상기 회로 패턴과 전기적으로 연결되는 접속 패드; 상기 접속 패드와 대응되는 두께로 형성되어, 상기 코어층의 일면 및 상기 접속 패드의 측면을 덮도록 형성된 솔더 마스크 패턴; 및 상기 접속 패드 상에 형성된 구리 범프;을 포함하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법은 (a) 캐리어층 상에 접속패드 형성 영역을 제외한 일면 전부를 덮는 솔더 마스크 패턴을 형성하는 단계; (b) 상기 솔더 마스크 패턴이 형성된 캐리어층 상의 상기 접속패드 형성 영역 및 회로패턴 형성 영역에 접속 패드 및 회로 패턴을 형성하는 단계; (c) 상기 접속 패드, 회로 패턴 및 솔더 마스크 패턴을 덮는 코어층을 형성하는 단계; (d) 상기 접속 패드, 회로 패턴 및 솔더 마스크 패턴을 포함한 코어층으로부터 상기 캐리어층을 제거하는 단계; 및 (e) 상기 접속 패드 상에 구리 범프를 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명은 솔더 마스크 패턴을 먼저 형성한 후, 접속 패드를 형성하고, 접속 패드 상에 포토 마스크를 형성함으로써, 미세 피치를 갖는 구리 범프를 형성할 수 있다.
따라서, 본 발명에 따른 미세 피치 범프를 구비하는 인쇄회로기판은 솔더 마스크 패턴을 먼저 형성한 후, 접속 패드를 전해도금 방식으로 도금함으로써 구리 범프와 솔더 마스크 사이에 틈이 발생할 염려가 없을 뿐만 아니라, 접속 패드 상에 형성되는 구리 범프의 미세 피치화에 효과적으로 대응할 수 있다.
도 1은 종래에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이다.
도 2는 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판을 나타낸 단면도이다.
도 3은 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법을 나타낸 공정 순서도이다.
도 4 내지 도 11은 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법을 나타낸 공정 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판을 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판(100)은 솔더 마스크 패턴(110), 접속 패드(120), 회로 패턴(130), 코어층(150) 및 구리 범프(160)를 포함한다.
코어층(150)은 프리프레그(prepreg)로 이루어질 수 있으며, 내부에 형성된 회로 패턴(130)을 구비한다. 이때, 도 1에서는 회로 패턴(130)이 코어층(150)의 내부에 매립되어 일면에 형성되는 것으로 도시하였으나, 반드시 이에 제한되는 것은 아니다. 즉, 회로 패턴(130)은 코어층(150)의 일면과 더불어 일면에 반대되는 타면에도 형성될 수 있다. 이 경우, 코어층(150)은 일면 및 타면에 각각 배치된 회로 패턴들(미도시)과, 상기 코어층(150)을 관통하도록 형성되며, 회로 패턴들과 전기적으로 연결되는 관통 전극(미도시)을 포함할 수 있다.
접속 패드(120)는 코어층(150)의 일면 상에 형성되며, 상기 회로 패턴(130)과 전기적으로 연결된다. 이러한 접속 패드(120)는 반도체 칩, 웨이퍼 또는 다른 기판과의 전기적인 접속을 위한 단자로 활용된다.
솔더 마스크 패턴(110)은 접속 패드(120)와 대응되는 두께로 형성되어, 상기 코어층(150)의 일면 및 접속 패드(120)의 측면을 덮도록 형성된다. 이러한 솔더 마스크 패턴(110)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다.
구리 범프(160)는 접속 패드(120)의 상부에 형성된다. 이때, 구리 범프(160)는 솔더 마스크 패턴(110)의 외측으로 모두 돌출되며, 상기 접속 패드(120)보다 좁은 폭을 갖도록 형성된다.
전술한 본 발명의 실시예에 따른 인쇄회로기판(100)은 공정 조건의 변경을 통하여 구리 범프(160)와 솔더 마스크(110) 사이에 틈이 발생하는 것을 미연에 방지함으로써, 구리 범프(160)의 전기적 신뢰성을 향상시킬 수 있음과 더불어 미세 피치화에 효과적으로 대응할 수 있다.
이에 대해서는, 이하 첨부된 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법을 참조하여 보다 구체적으로 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법을 나타낸 공정 순서도이고, 도 4 내지 도 11은 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법을 나타낸 공정 단면도들이다.
도 3을 참조하면, 본 발명의 실시예에 따른 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법은 솔더 마스크 패턴 형성 단계(S110), 회로 형성 단계(S120), 코어층 형성 단계(S130), 캐리어층 제거 단계(S140) 및 구리 범프 형성 단계(S150)를 포함한다.
우선, 도 4를 참조하면, 솔더 마스크 패턴 형성 단계(S110)에서는 캐리어층(200) 상에 솔더 마스크 패턴(110)을 형성한다. 이때, 도면으로 도시하지는 않았지만, 캐리어층(200)은 접속 패드가 형성될 접속패드 형성 영역과 회로 패턴이 형성될 회로패턴 형성 영역이 정의되어 있을 수 있다.
캐리어층(200)은 CCL과 같은 상용 동박적층필름을 사용할 수 있으며, 필요에 따라 스테인레스 기판이 사용될 수도 있다. 이때, 캐리어층(200)은 몸체를 이루는 절연층(210)과, 상기 절연층(210) 상에 부착된 동박층(220)과, 상기 동박층(220) 상에 형성된 제1 시드층(first seed layer, 230)을 포함할 수 있다.
솔더 마스크 패턴(110)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다.
이때, 상기 솔더 마스크 패턴(110)은 접속패드 형성 영역을 제외한 캐리어층(200)의 일면 전부를 덮도록 형성한다. 이러한 솔더 마스크 패턴(110)은 캐리어층(200)의 일면 전체에 솔더 마스크 물질(미도시)을 균일한 두께로 도포한 후, 노광 및 현상하여 선택적으로 접속패드 형성 영역에 대응되는 솔더 마스크 물질을 제거하는 방식으로 형성될 수 있다.
도 5 내지 도 7을 참조하면, 회로 형성 단계(S120)에서는 솔더 마스크 패턴(110)이 형성된 캐리어층(200) 상의 접속패드 형성 영역 및 회로패턴 형성 영역에 대응하여 접속 패드(120) 및 회로 패턴(130)을 각각 형성한다.
본 단계에 대하여 구체적으로 설명하면 다음과 같다.
먼저, 도 5를 참조하면, 솔더 마스크 패턴(110)이 형성된 캐리어층(200)의 상부 전면에 제2 시드층(second seed layer, 125)을 형성한다. 이때, 제2 시드층(125)은 무전해 도금법, 스퍼터링 증착법 등에 의하여 형성될 수 있다.
다음으로, 도 6을 참조하면, 상기 접속패드 형성 영역 및 회로패턴 형성 영역을 제외한 제2 시드층(125)의 상부 전면을 덮는 제1 포토 마스크(140)와, 상기 캐리어층(200)의 배면을 모두 덮는 제2 포토 마스크(142)를 각각 형성한다. 다음으로, 제1 및 제2 포토 마스크(140, 142)를 이용한 전해도금으로 접속패드 형성 영역 및 회로패턴 형성 영역에 각각 대응하여 접속 패드(120)와 회로 패턴(130)을 각각 형성한다.
이후, 도 7에 도시된 바와 같이, 제1 및 제2 포토 마스크(도 6의 140, 142)를 제거한다. 다음으로, 상기 접속 패드(120) 및 회로 패턴(130)을 마스크로 이용하여 제1 포토 마스크가 제거된 하부로 노출된 제2 시드층(도 6의 125)을 선택적으로 에칭하여 제거한다. 이때, 에칭은 예를 들어 습식 또는 건식 식각이 이용될 수 있다. 전술한 공정으로, 접속 패드(120) 및 회로 패턴(130)의 하부에는 제2 시드 패턴(126)이 각각 형성될 수 있다.
이와 같이, 상기 제1 및 제2 포토 마스크를 이용한 전해도금 방식으로 접속패드 형성 영역 및 회로패턴 형성 영역에 각각 대응하여 접속 패드(120) 및 회로패턴(130)을 형성할 경우, 솔더 마스크 패턴(110)과 접속 패드(120) 사이에 틈이 발생하는 것 없이 도금으로 충진될 수 있다. 이때, 접속 패드(120)는 솔더 마스크 패턴(110)과 대응되는 두께로 형성하거나, 또는 상기 솔더 마스크 패턴(110)보다 두께운 두께로 형성할 수 있다. 이러한 접속 패드(120)는 반도체 칩, 웨이퍼 또는 다른 기판과의 전기적인 접속을 위한 단자로 활용된다.
이때, 본 발명에서는, 종래와 달리, 솔더 마스크 패턴(110)을 먼저 형성한 후 접속 패드(120)가 형성되기 때문에, 솔더 마스크 패턴(110)이 접속 패드(120)의 상면을 덮는 공정 불량이 발생할 염려가 없다. 또한, 본 발명에서는 전해도금 방식으로 접속 패드(120)를 형성하기 때문에 솔더 마스크 패턴(110)과 접속 패드(120) 사이에 틈이 발생하는 것을 미연에 방지할 수 있게 된다.
도 8을 참조하면, 코어층 형성 단계(S130)에서는 접속 패드(120), 회로 패턴(130) 및 솔더 마스크 패턴(110)을 덮는 코어층(150)을 형성한다.
이때, 코어층(150)은 프리프레그(prepreg)로 이루어질 수 있다. 도면으로 도시하지는 않았지만, 회로 패턴(130)은 코어층(150)의 일면과 더불어 일면에 반대되는 타면에도 형성될 수 있다. 이 경우, 코어층(150)은 일면 및 타면에 각각 배치된 회로 패턴(미도시)들을 상호 전기적으로 연결하기 위해, 상기 코어층(150)을 관통하도록 형성되는 관통 전극(미도시)을 더 포함할 수 있다.
도 9를 참조하면, 캐리어층 제거 단계(S140)에서는 접속 패드(120), 회로 패턴(130) 및 솔더 마스크 패턴(110)을 포함한 코어층(150)으로부터 캐리어층(도 8의 200)을 제거한다.
이때, 캐리어층 제거 단계(S140)에서는 캐리어층의 절연층(도 4의 210) 및 동박층(도 4의 220)을 먼저 제거하고 나서, 제1 시드층(도 4의 230)을 에칭하는 방식으로 제거하는 것이 바람직하다. 이는 캐리어층의 제1 시드층까지 한번에 모두 제거할 경우, 접속 패드(120)가 손상될 우려가 있기 때문이다.
도 10을 참조하면, 구리 범프 형성 단계(S150)에서는 접속 패드(120) 상에 구리 범프(160)를 형성한다.
이러한 구리 범프 형성 단계(S150)는 접속 패드(120) 및 솔더 마스크 패턴(110)의 상부 전면에 무전해 도금 또는 스퍼터링 증착으로 제3 시드층(third seed layer, 155)을 형성한 후, 접속 패드(120)의 일부를 제외한 제3 시드층(155)의 상부 전면을 덮는 제3 포토 마스크(170)와, 상기 코어층(150)의 타면 전체를 덮는 제4 포토 마스크(172)를 형성한다. 다음으로, 상기 제3 및 제4 포토 마스크(170, 172)를 이용하여 접속 패드(120) 상에 구리 범프(160)를 형성한다.
이후, 도 11에 도시된 바와 같이, 상기 제3 및 제4 마스크(도 10의 170, 172)를 제거한 후, 상기 구리 범프(160)를 마스크로 이용하여 제3 포토 마스크가 제거된 하부로 노출된 제3 시드층(도 10의 155)을 선택적으로 에칭하여 제거한다. 이때, 에칭은 예를 들어 습식 또는 건식 식각이 이용될 수 있다. 전술한 공정으로, 구리 범프(160)의 하부에는 제3 시드 패턴(156)이 형성될 수 있다.
상기 과정으로 제조되는 인쇄회로기판은 솔더 마스크 패턴을 먼저 형성한 후, 접속 패드를 전해도금 방식으로 도금하여 일정 면적을 확보한 상태에서 구리 범프를 형성하는 것을 통해 구리 범프의 미세 피치화를 구현할 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 인쇄회로기판 110 : 솔더 마스크 패턴
120 : 접속 패드 130 : 회로 패턴
150 : 코어층 160 : 구리 범프
S110 : 솔더 마스크 패턴 형성 단계
S120 : 회로 형성 단계
S130 : 코어층 형성 단계
S140 : 캐리어층 제거 단계
S150 : 구리 범프 형성 단계

Claims (10)

  1. 내부에 형성된 회로 패턴을 구비하는 코어층;
    상기 코어층의 일면에 형성되며, 상기 회로 패턴과 전기적으로 연결되는 접속 패드;
    상기 접속 패드와 대응되는 두께로 형성되어, 상기 코어층의 일면 및 상기 접속 패드의 측면을 덮도록 형성된 솔더 마스크 패턴; 및
    상기 접속 패드 상에 형성된 구리 범프;를 포함하는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 접속 패드는
    상기 솔더 마스크 패턴의 측면과 접촉하도록 형성된 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 구리 범프는
    상기 솔더 마스크 패턴의 외측으로 모두 돌출되며, 상기 접속 패드보다 좁은 폭을 갖는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판.
  4. (a) 캐리어층 상에 접속패드 형성 영역을 제외한 일면 전부를 덮는 솔더 마스크 패턴을 형성하는 단계;
    (b) 상기 솔더 마스크 패턴이 형성된 캐리어층 상의 상기 접속패드 형성 영역 및 회로패턴 형성 영역에 접속 패드 및 회로 패턴을 형성하는 단계;
    (c) 상기 접속 패드, 회로 패턴 및 솔더 마스크 패턴을 덮는 코어층을 형성하는 단계;
    (d) 상기 접속 패드, 회로 패턴 및 솔더 마스크 패턴을 포함한 코어층으로부터 상기 캐리어층을 제거하는 단계; 및
    (e) 상기 접속 패드 상에 구리 범프를 형성하는 단계;를 포함하는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판 제조 방법.
  5. 제4항에 있어서,
    상기 (a) 단계에서,
    상기 캐리어층은
    절연층과,
    상기 절연층 상에 부착된 동박층과,
    상기 동박층 상에 형성된 제1 시드층을 포함하는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판 제조 방법.
  6. 제4항에 있어서,
    상기 (b) 단계는
    (b-1) 상기 솔더 마스크 패턴이 형성된 캐리어층의 상부 전면에 무전해 도금으로 제2 씨드층을 형성하는 단계와,
    (b-2) 상기 접속패드 형성 영역 및 회로패턴 형성 영역을 제외한 상기 제2 시드층의 상부 전면을 덮는 제1 포토 마스크와, 상기 캐리어층의 배면을 모두 덮는 제2 포토 마스크를 각각 형성하는 단계와,
    (b-3) 상기 제1 및 제2 포토 마스크를 이용한 전해도금으로 상기 접속패드 형성 영역 및 회로패턴 형성 영역에 접속 패드와 회로 패턴을 형성하는 단계와,
    (b-4) 상기 제1 및 제2 포토 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 (b-3) 단계에서,
    상기 접속 패드는
    상기 솔더 마스크 패턴과 대응되는 두께로 형성하거나, 또는 상기 솔더 마스크 패턴보다 두께운 두께로 형성하는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판 제조 방법.
  8. 제6항에 있어서,
    상기 (b-4) 단계 이후,
    (b-5) 상기 제1 포토 마스크가 제거된 하부로 노출된 제2 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판 제조 방법.
  9. 제4항에 있어서,
    상기 (e) 단계는
    (e-1) 상기 접속 패드 및 솔더 마스크 패턴의 상부 전면에 무전해 도금으로 제3 시드층을 형성하는 단계와,
    (e-2) 상기 접속 패드의 일부를 제외한 제3 시드층의 상부 전면을 덮는 제3 포토 마스크와, 상기 코어층의 타면 전체를 덮는 제4 포토 마스크를 형성하는 단계와,
    (e-3) 상기 제3 및 제4 포토 마스크를 이용한 전해도금으로 상기 접속패드 상에 구리 범프를 형성하는 단계와,
    (e-4) 상기 제3 및 제4 포토 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 미세 피치 범프를 구비하는 인쇄회로기판 제조 방법.
  10. 제9항에 있어서,
    상기 (e-4) 단계 이후,
    (e-5) 상기 제3 포토 마스크의 하부로 노출된 상기 제3 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 미세 피치 구리 범프를 구비하는 인쇄회로기판 제조 방법.
KR1020110139525A 2011-12-21 2011-12-21 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법 KR101235386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139525A KR101235386B1 (ko) 2011-12-21 2011-12-21 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139525A KR101235386B1 (ko) 2011-12-21 2011-12-21 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101235386B1 true KR101235386B1 (ko) 2013-02-20

Family

ID=47899894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139525A KR101235386B1 (ko) 2011-12-21 2011-12-21 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101235386B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633050A (zh) * 2013-11-29 2014-03-12 华为技术有限公司 芯片、芯片封装结构及芯片焊接的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780093B1 (ko) 2006-07-11 2007-11-30 주식회사 코리아써키트 도금선이 없는 인쇄회로기판의 제조방법
KR20100061026A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20100102316A (ko) * 2009-03-11 2010-09-24 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR100994099B1 (ko) * 2008-06-16 2010-11-12 아페리오(주) 플립칩 기판 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780093B1 (ko) 2006-07-11 2007-11-30 주식회사 코리아써키트 도금선이 없는 인쇄회로기판의 제조방법
KR100994099B1 (ko) * 2008-06-16 2010-11-12 아페리오(주) 플립칩 기판 제조 방법
KR20100061026A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20100102316A (ko) * 2009-03-11 2010-09-24 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633050A (zh) * 2013-11-29 2014-03-12 华为技术有限公司 芯片、芯片封装结构及芯片焊接的方法

Similar Documents

Publication Publication Date Title
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
KR101469698B1 (ko) 배선 기판 및 그 제조 방법
JP4769022B2 (ja) 配線基板およびその製造方法
US8835773B2 (en) Wiring board and method of manufacturing the same
US8377815B2 (en) Manufacturing method of a semiconductor load board
KR101811923B1 (ko) 배선 기판
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
US20150313015A1 (en) Wiring board
US20080185711A1 (en) Semiconductor package substrate
JP2008141109A (ja) 配線基板およびその製造方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
JP2011014644A (ja) 配線基板およびその製造方法
KR101235386B1 (ko) 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법
JP7145067B2 (ja) 配線基板及びその製造方法
JP2010135347A (ja) 配線基板およびその製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP2010040936A (ja) 配線基板およびその製造方法
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
JP2020107860A (ja) 配線基板及びその製造方法
JP2009043845A (ja) 配線基板
JP5106351B2 (ja) 配線基板およびその製造方法
KR102531702B1 (ko) 인쇄회로기판의 제조방법
JP6891224B2 (ja) 埋め込み部品パッケージ構造およびその製造方法
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161101

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 8