JP2016092406A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2016092406A
JP2016092406A JP2015196663A JP2015196663A JP2016092406A JP 2016092406 A JP2016092406 A JP 2016092406A JP 2015196663 A JP2015196663 A JP 2015196663A JP 2015196663 A JP2015196663 A JP 2015196663A JP 2016092406 A JP2016092406 A JP 2016092406A
Authority
JP
Japan
Prior art keywords
glass plate
printed circuit
circuit board
resin
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015196663A
Other languages
English (en)
Other versions
JP6690830B2 (ja
Inventor
ヒョン チョー、スク
Suk Hyeon Cho
ヒョン チョー、スク
オー、ヨーン
Yoong Oh
グワン コー、ヤン
Young Gwan Ko
グワン コー、ヤン
ホ バエク、ヨン
Yong Ho Baek
ホ バエク、ヨン
クク コー、ヤン
Young Kuk Ko
クク コー、ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016092406A publication Critical patent/JP2016092406A/ja
Application granted granted Critical
Publication of JP6690830B2 publication Critical patent/JP6690830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/038Textiles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

【課題】本発明は、印刷回路基板及びその製造方法に関する。【解決手段】本発明は、ガラス板と、上記ガラス板を貫通して形成された樹脂絶縁部と、上記ガラス板の第1面及び第2面に配置された絶縁層と、上記樹脂絶縁部を貫通して形成されたビアと、を含む印刷回路基板に関する。【選択図】図1

Description

本発明は、印刷回路基板及びその製造方法に関する。
印刷回路基板が次第に薄板化されることにより、印刷回路基板の製造時に発生する反り及びねじれなどの変形が大きくなる。これを防止するために、印刷回路基板のコア部にガラス板を埋め立てたガラスコア構造が提案されている。
韓国公開特許第2012−0095426号公報
本発明は、ガラスコア構造に形成されるビアの密着力を改善して信頼性を向上させた印刷回路基板に関する。
本発明の一実施形態は、ガラス板と、上記ガラス板を貫通して形成された樹脂絶縁部と、上記ガラス板の第1面及び第2面に配置された絶縁層と、上記樹脂絶縁部を貫通して形成されたビアと、を含む印刷回路基板を提供する。
本発明の一実施形態によると、ガラスコア構造に形成されるビアの密着力を改善して信頼性を向上させることができる。
本発明の一実施形態による印刷回路基板の構造を示す断面図である。 本発明の他の実施形態による印刷回路基板の構造を示す断面図である。 本発明の他の実施形態による印刷回路基板の構造を示す断面図である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
印刷回路基板
図1は本発明の一実施形態による印刷回路基板の構造を示す断面図である。
図1を参照すると、本発明の一実施形態による印刷回路基板1000は、ガラス板10と、ガラス板10の上面及び下面に配置された絶縁層11、12を含むコア部100と、を含み、コア部100は、ガラス板10を貫通して形成された樹脂絶縁部155と、樹脂絶縁部155を貫通して形成されたビア150と、を含む。
コア部100の上部及び下部には、上部及び下部配線層210が配置され、ビア150はコア部100を貫通して上部及び下部配線層210を連結する。ビア150は、樹脂絶縁部155を貫通して形成されるため、ビア150とガラス板10の間にはビア150を囲む樹脂絶縁部155が配置される。
ガラス板10は非結晶質固体であるガラス(glass)を含む。
本発明の一実施形態で用いられることができるガラス材料は、例えば、純粋二酸化ケイ素(約100%のSiO)、ソーダ石灰ガラス、ホウケイ酸塩ガラス、アルミノケイ酸塩ガラス(alumino−silicate glass)などを含む。但し、上記ケイ素系ガラス組成に限定されず、代案的なガラス材料、例えば、フルオロガラス、リン酸ガラス、カルコゲンガラスなども用いられることができる。
また、特定の物理的特性を有するガラスを形成するために、その他の添加剤をさらに含むことができる。このような添加剤は、炭酸カルシウム(例えば、石灰)及び炭酸ナトリウム(例えば、ソーダ)だけでなく、マグネシウム、カルシウム、マンガン、アルミニウム、鉛、硼素、鉄、クロム、カリウム、硫黄、及びアンチモンと、このような元素及び他の元素の炭酸塩及び/または酸化物を含むことができる。
上記ガラス(glass)を含むガラス板10の一部を除去して貫通孔を形成し、上記貫通孔を導電性金属で充填してビア150を形成する。このとき、ビア150を形成するために、ガラス板10を除去する工程中に貫通孔の内壁にクラック(crack)が発生する可能性があり、ガラス板10とビア150の間の熱膨張係数の差異などによって浮きが発生し、密着力が低下するおそれがある。
よって、本発明の一実施形態は、ガラス板10に樹脂絶縁部155を形成し、樹脂絶縁部155内にビア150を形成することにより、ガラスコア構造におけるビアの密着力を改善して信頼性を向上させることができるようにした。
樹脂絶縁部155は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂などを含むことができる。
本発明の一実施形態による樹脂絶縁部155は補強材を含まない。
絶縁層11、12は、ガラス板10の上面及び下面に配置されて、外部衝撃によってガラス板10が割れるなどの破損を防止することができる。
絶縁層11、12は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂を含むことができる。また、本発明の一実施形態による絶縁層11、12は、上記樹脂にファブリック(fabric)補強材、例えば、ガラス繊維が含浸されて含まれ、例えば、プリプレグで形成されることができる。
樹脂絶縁部155は、ガラス板10の一面における直径がガラス板10の他面における直径より大きい形状で形成される。例えば、樹脂絶縁部155は、ガラス板10の一面から他面に行くほど直径が小さくなるテーパー形状で形成されることができる。
樹脂絶縁部155は、ガラス板10を貫通する貫通孔を形成した後、上記貫通孔に樹脂を充填して形成されるが、このとき、ガラス板10は、貫通孔の形成時に破損しやすくなるためガラス板10の一面に絶縁層12を先に形成した状態で貫通孔を形成するようになる。したがって、樹脂絶縁部155は、一面から他面に行くほど直径が小さくなるテーパー形状で形成されることができる。
ガラス板10に貫通孔を形成するとき、1次工程で貫通孔を形成した後、2次工程でエッチングして貫通孔を拡大して形成することができる。このとき、エッチングする工程においてガラス板10の貫通孔の内壁に発生したクラック(crack)が除去されることができる。
ビア150は、ガラス板10の一面及び他面から中央部に行くほど直径が小さくなる砂時計形状で形成されることができる。但し、必ずこれに制限されず、下面に行くほど直径が小さくなるテーパー形状、下面に行くほど直径が大きくなるテーパー形状、円通形状など、当業界に公知されたすべての形状のビアが形成されることができる。
ビア150は、導電性金属として用いられるものであれば制限なく適用可能であり、例えば、銅(Cu)を含むことができる。
ビア150は、樹脂絶縁部155内に形成されることにより、浮きを防止することができ、密着力が改善されて信頼性が向上することができる。
本発明の一実施形態による印刷回路基板1000は、ガラス板10の側面に側面樹脂絶縁部15が配置される。ガラス板10の側面は側面樹脂絶縁部15ですべて覆われて外部に露出しない。
ガラス板10の側面を覆う側面樹脂絶縁部15によって単位印刷回路基板に切断するとき、ガラス板10にクラック(crack)が発生することを防止することができる。
側面樹脂絶縁部15は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂などを含むことができる。
本発明の一実施形態による側面樹脂絶縁部15は補強材を含まない。
図2及び図3は本発明の他の実施形態による印刷回路基板の構造を示す断面図である。
図2を参照すると、本発明の他の実施形態による印刷回路基板1000は、ガラス板10上に内部配線層20がさらに配置される。
内部配線層20は、配線パターン、インダクタ、キャパシタ、抵抗などで具現されることができる。内部配線層20は、ビア25によってコア部100の一面に配置された配線層210と連結されることができる。
内部配線層20及びビア25の構成を除外し、上述の本発明の実施形態による印刷回路基板の構成と重複する構成は同一に適用されることができる。
図3を参照すると、コア部100の上部及び下部には、配線層210、220、及びビルドアップ絶縁層110が配置される。
ビルドアップ絶縁層110は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグで形成されることができる。
配線層210、220は、導電性金属として用いられるものでれば制限なく適用可能であり、例えば、銅(Cu)を用いることができる。
コア部100の一面に配置された第1配線層210とビルドアップ絶縁層110の一面に配置された第2配線層220は、ビルドアップ絶縁層110を貫通するビア250によって連結される。
ビア250は、配線層210、220と同一物質からなることができ、例えば、銅(Cu)を用いることができるが、必ずこれに制限されず、導電性金属として用いられるものであれば制限なく適用可能である。
このとき、図3には、コア部100の上部及び下部に積層される一つのビルドアップ(build−up)層が示されているが、これに制限されず、コア部100の一面に2つ以上のビルドアップ(build−up)層が配置されることができる。
印刷回路基板1000の表面には、最外層の配線層である第2配線層220のうち外部端子接続パッド用配線パターンが露出するように半田レジスト300が配置される。
露出した外部端子接続パッド用導体パターン上に半田バンプ350が配置され、半田バンプ350上に半導体チップ500が実装される。
印刷回路基板の製造方法
図4から図13は本発明の一実施形態による印刷回路基板の製造工程を示す図面である。
図4を参照すると、まず、ガラス板10を絶縁層12に積層する。
ガラス板10は、例えば、純粋二酸化ケイ素(約100%のSiO)、ソーダ石灰ガラス、ホウケイ酸塩ガラス、アルミノケイ酸塩ガラス(alumino−silicate glass)などを含むことができるが、上記ケイ素系ガラスの組成に限定されず、代案的なガラス材料、例えば、フルオロガラス、リン酸ガラス、カルコゲンガラスなども用いられることができる。
絶縁層12は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂を含むことができる。また、本発明の一実施形態による絶縁層12は、上記樹脂にファブリック(fabric)補強材、例えば、ガラス繊維が含浸されて含まれ、例えば、プリプレグで形成されることができる。
ガラス板10には、複数の単位印刷回路基板の領域が設定され、上記単位印刷回路基板の領域間にはそれぞれの単位印刷回路基板に切断する際の境界部が設定されることができる。
図5を参照すると、ガラス板10にガラス板10を貫通する貫通孔31を形成する。また、ガラス板10に上記複数の単位印刷回路基板の領域間の境界部に沿って連続的に形成される溝部孔32を形成する。
貫通孔31及び溝部孔32は、機械的ドリル、レーザドリルなどを用いて形成することができるが、特にこれに限定されない。
本発明の一実施形態によると、レーザなどを用いて1次工程で貫通孔を形成した後、化学的エッチングを通じて2次工程で貫通孔を拡大することで貫通孔31を形成することができる。このとき、エッチングする工程においてガラス板10の貫通孔の内壁に発生したクラック(crack)が除去されることができる。
一方、ガラス板10は、貫通孔を形成する際に破損しやすくなるため、ガラス板10の一面に絶縁層12を先に形成した状態で、貫通孔31を形成するようになる。これにより、貫通孔31は、ガラス板10の一面における直径がガラス板10の他面における直径より大きい形状で形成され、例えば、貫通孔31は、ガラス板10の一面から他面に行くほど直径が小さくなるテーパー形状で形成されることができる。
図6を参照すると、貫通孔31を樹脂で充填して樹脂絶縁部155を形成し、溝部孔32を樹脂で充填して側面樹脂絶縁部15を形成する。また、ガラス板10の他面に絶縁層11を積層してコア部100を形成する。
樹脂絶縁部155及び側面樹脂絶縁部15は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂などを含むことができる。
本発明の一実施形態による樹脂絶縁部155及び側面樹脂絶縁部15は補強材を含まない。
絶縁層11は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂を含むことができる。また、本発明の一実施形態による絶縁層12は、上記樹脂にファブリック(fabric)補強材、例えば、ガラス繊維が含浸されて含まれ、例えば、プリプレグで形成されることができる。
ガラス板10の上面に絶縁層11を形成した後、加熱及び圧着してガラス板10の上面に絶縁層11が積層されたコア部100を形成するとともに、貫通孔31及び/または溝部孔32内に樹脂が充填されることができるが、必ずしもこれに制限されない。
図7を参照すると、コア部100に樹脂絶縁部155を貫通するビア孔33を形成する。
ビア孔33は、機械的ドリル、レーザドリル、サンドブラスト、化学的エッチングなどを用いて形成することができるが、特にこれに限定されない。
コア部を貫通するビア孔を形成する際、ガラス板に直接ビア孔を形成すると、ガラス板に形成されるビア孔の内壁にクラック(crack)が発生する可能性があるが、本発明の一実施形態は、ビア孔33を、樹脂絶縁部155を貫通するように形成することにより、ガラス板10にクラック(crack)が発生することを防止することができる。
図8を参照すると、ビア孔33に導電性金属を充填してビア150を形成し、コア部100の一面及び他面にビア150によって連結される第1配線層210を形成する。
ビア150を形成するための導電性金属の充填及び第1配線層210の形成は、例えば、めっきなどの工程を適用して行うことができる。また、上記導電性金属は、電気伝導性に優れた金属であれば制限なく用いることができ、例えば、銅(Cu)を用いることができる。
本発明の一実施形態は、ガラス板10に直接ビアを形成するのではなく、樹脂絶縁部155にビア150を形成するため、めっき工程性を改善することができ、ガラスコア構造におけるビアの密着力を改善して信頼性を向上させることができる。
図9を参照すると、第1配線層210上にビルドアップ絶縁層110を形成する。
ビルドアップ絶縁層110は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグで形成されることができる。
図10を参照すると、ビルドアップ絶縁層110にビルドアップ絶縁層110を貫通するビア孔35を形成する。
ビア孔35は、機械的ドリル、レーザドリル、サンドブラストなどを用いて形成することができるが、特にこれに限定されない。
図11を参照すると、ビア孔35に導電性金属を充填してビア250を形成し、ビルドアップ絶縁層110上にビア250によって第1配線層210と連結される第2配線層220を形成する。
上記導電性金属の充填及び第2配線層220の形成は、例えば、めっきなどの工程を適用して行うことができる。また、上記導電性金属は、電気伝導性に優れた金属であれば制限なく用いることができ、例えば、銅(Cu)を用いることができる。
ビア250及び第2配線層220を形成する工程を繰り返してコア部100の一面に2つ以上のビルドアップ(build−up)層を形成することができる(図示せず)。
図12を参照すると、最外層の配線層である第2配線層220のうち外部端子接続パッド用配線パターンが露出するように半田レジスト300を形成し、露出した外部端子接続パッド用導体パターン上に半導体チップを実装することができる半田バンプ350を形成する。
図13を参照すると、製造された積層基板を境界部Cに沿って切断して単位印刷回路基板1000を形成する。
このとき、ガラス板10は切断されず、境界部Cに沿って形成された側面樹脂絶縁部15が切断される。切断された単位印刷回路基板1000においてガラス板10の側面は外部に露出しない。
上述の通り、本発明の一実施形態は、ガラス板10の側面を覆う側面樹脂絶縁部15を形成し、側面樹脂絶縁部15が形成された領域を切断して単位印刷回路基板1000を形成することにより、単位印刷回路基板に切断する製造工程中にガラス板にクラック(crack)が発生することを防止することができる。
その他の特徴は、上述の本発明の一実施形態による印刷回路基板の特徴と同一であるためここでは省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
10 ガラス板
11、12 絶縁層
15 側面樹脂絶縁部
20 内部配線層
25、150、250 ビア
31 貫通孔
32 溝部孔
33、35 ビア孔
100 コア部
110 ビルドアップ絶縁層
155 樹脂絶縁部
210、220 配線層
300 半田レジスト
350 半田バンプ
500 半導体チップ
1000 印刷回路基板

Claims (17)

  1. ガラス板と、
    前記ガラス板を貫通して形成された樹脂絶縁部と、
    前記ガラス板の第1面及び第2面に配置された絶縁層と、
    前記樹脂絶縁部を貫通して形成されたビアと
    を含む、印刷回路基板。
  2. 前記絶縁層はファブリック(fabric)補強材を含む、請求項1に記載の印刷回路基板。
  3. 前記樹脂絶縁部は補強材を含まない、請求項1または2に記載の印刷回路基板。
  4. 前記樹脂絶縁部は、前記ガラス板の前記第1面または前記第2面における直径が前記ガラス板の前記第2面または前記第1面における直径より大きい、請求項1から3のいずれか1項に記載の印刷回路基板。
  5. 前記ビアは、前記ガラス板の前記第1面及び前記第2面から中央部に行くほど直径が小さくなる砂時計形状である、請求項1から4のいずれか1項に記載の印刷回路基板。
  6. 前記ガラス板の側面に配置された側面樹脂絶縁部をさらに含み、
    前記ガラス板の前記側面は前記側面樹脂絶縁部で覆われて外部に露出しない、請求項1から5のいずれか1項に記載の印刷回路基板。
  7. 前記ガラス板の前記第1面及び前記第2面に配置された前記絶縁層上にそれぞれ配置された上部配線層及び下部配線層をさらに含み、
    前記ビアによって前記上部配線層と前記下部配線層が連結される、請求項1から6のいずれか1項に記載の印刷回路基板。
  8. 前記ガラス板上に配置された内部配線層をさらに含む、請求項1から7のいずれか1項に記載の印刷回路基板。
  9. ガラス板を有し、前記ガラス板の上面及び下面に配置された絶縁層を含むコア部と、
    前記コア部の上部及び下部に配置された上部配線層及び下部配線層と
    を含み、
    前記コア部は、前記上部配線層及び前記下部配線層を連結するように前記コア部を貫通するビアを含み、
    前記ビアと前記ガラス板の間に前記ビアを囲む樹脂絶縁部が配置される、印刷回路基板。
  10. 第1面が絶縁層で覆われたガラス板を得る段階と、
    前記ガラス板を貫通する貫通孔を形成する段階と、
    前記貫通孔を樹脂で充填して樹脂絶縁部を形成し、前記ガラス板の第2面に絶縁層を形成してコア部を形成する段階と、
    前記樹脂絶縁部を貫通するビアを形成する段階と
    を含む、印刷回路基板の製造方法。
  11. 前記絶縁層はファブリック(fabric)補強材を含む、請求項10に記載の印刷回路基板の製造方法。
  12. 前記樹脂絶縁部は補強材を含まない、請求項10または11に記載の印刷回路基板の製造方法。
  13. 前記貫通孔を形成する段階は、
    前記ガラス板を貫通する貫通孔を形成する段階と、
    前記貫通孔が形成された領域をエッチングして前記貫通孔を拡大する段階と
    を含む、請求項10から12のいずれか1項に記載の印刷回路基板の製造方法。
  14. 前記ガラス板を貫通し、複数の単位印刷回路基板の領域間の境界部に沿って連続的に形成される溝部孔を形成する段階と、
    前記溝部孔を樹脂で充填して側面樹脂絶縁部を形成する段階と、
    前記境界部に沿って前記側面樹脂絶縁部が形成された領域を切断して前記ガラス板の側面が外部に露出しないように単位印刷回路基板を形成する段階と
    をさらに含む、請求項10から13のいずれか1項に記載の印刷回路基板の製造方法。
  15. ガラス板、前記ガラス板を貫通する貫通孔、前記ガラス板の第1面に配置された絶縁層、及び前記貫通孔に配置された樹脂絶縁部を含む多層構造を得る段階と、
    前記多層構造に溝部孔を形成し、前記溝部孔に側面樹脂絶縁部を形成する段階と、
    前記側面樹脂絶縁部に沿って多層構造を切断して印刷回路基板を得る段階と
    を含む、印刷回路基板の製造方法。
  16. 前記多層構造を得る段階は、前記ガラス板を貫通する前記貫通孔を形成する段階と、前記貫通孔を樹脂で充填して前記樹脂絶縁部を得る段階と、を含む、請求項15に記載の印刷回路基板の製造方法。
  17. 前記多層構造は、前記ガラス板の第2面に配置された第2絶縁層をさらに含む、請求項15または16に記載の印刷回路基板の製造方法。
JP2015196663A 2014-11-10 2015-10-02 印刷回路基板及びその製造方法 Active JP6690830B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0155458 2014-11-10
KR1020140155458A KR101629435B1 (ko) 2014-11-10 2014-11-10 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2016092406A true JP2016092406A (ja) 2016-05-23
JP6690830B2 JP6690830B2 (ja) 2020-04-28

Family

ID=55913376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015196663A Active JP6690830B2 (ja) 2014-11-10 2015-10-02 印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US9736927B2 (ja)
JP (1) JP6690830B2 (ja)
KR (1) KR101629435B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022523340A (ja) * 2019-02-01 2022-04-22 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー ガラス-プラスチック接続の形成方法
JP7471309B2 (ja) 2019-02-01 2024-04-19 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー ガラス-プラスチック接続の形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115647B2 (en) 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
JP6779697B2 (ja) * 2016-07-29 2020-11-04 株式会社ジャパンディスプレイ 電子機器及びその製造方法
JP6724775B2 (ja) * 2016-12-28 2020-07-15 凸版印刷株式会社 配線基板の個片化方法及びパッケージ用基板
JP7106875B2 (ja) 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
JP2020161731A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
CN110335542B (zh) * 2019-04-03 2021-04-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN112584611A (zh) 2019-09-27 2021-03-30 奥特斯奥地利科技与系统技术有限公司 具有延伸穿过多个介电层的通孔的部件承载件
CN111244063B (zh) 2020-03-12 2023-03-21 奥特斯科技(重庆)有限公司 部件承载件及制造部件承载件的方法
KR20220146907A (ko) * 2021-04-26 2022-11-02 삼성전기주식회사 인쇄회로기판
CN113905507B (zh) * 2021-10-13 2023-09-08 北京华镁钛科技有限公司 低翘曲度pcb过渡结构
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193292A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd スル−ホ−ル配線基板およびその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014127701A (ja) * 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691725B1 (ko) * 2002-12-11 2007-03-12 다이니폰 인사츠 가부시키가이샤 다층 배선기판 및 그 제조 방법
KR100747023B1 (ko) * 2006-01-19 2007-08-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법
JP5217639B2 (ja) 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP4669567B1 (ja) * 2010-02-24 2011-04-13 エンパイア テクノロジー ディベロップメント エルエルシー 配線基板及びその製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
KR20130053289A (ko) * 2011-11-15 2013-05-23 삼성전기주식회사 인쇄회로기판의 제조방법
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193292A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd スル−ホ−ル配線基板およびその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014127701A (ja) * 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022523340A (ja) * 2019-02-01 2022-04-22 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー ガラス-プラスチック接続の形成方法
JP7471309B2 (ja) 2019-02-01 2024-04-19 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー ガラス-プラスチック接続の形成方法

Also Published As

Publication number Publication date
KR101629435B1 (ko) 2016-06-10
US20160135289A1 (en) 2016-05-12
JP6690830B2 (ja) 2020-04-28
KR20160055533A (ko) 2016-05-18
US9736927B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
JP2016092406A (ja) 印刷回路基板及びその製造方法
JP6168567B2 (ja) 印刷回路基板及びその製造方法
JP6130344B2 (ja) 印刷回路基板
KR101580287B1 (ko) 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
US20150257261A1 (en) Printed wiring board
KR102538908B1 (ko) 인쇄회로기판 및 그 제조방법
US20120247818A1 (en) Printed wiring board
JP2015088729A (ja) 基板構造およびその製造方法
US20140353025A1 (en) Printed circuit board
KR102333081B1 (ko) 인쇄회로기판
KR102450599B1 (ko) 패키지기판
TW201603660A (zh) 內埋元件的基板結構與其製造方法
KR101355732B1 (ko) 배선기판 제조방법
JP2017073531A (ja) プリント回路基板及びその製造方法
TW201444440A (zh) 配線基板及其製造方法
JP2008042154A (ja) パッケージ基板
KR20170004260A (ko) 인쇄회로기판 및 그 제조방법
JP5660462B2 (ja) プリント配線板
WO2017020448A1 (zh) 印刷电路板的机械过孔方法及机械过孔的印刷电路板
JP2017084913A (ja) 印刷配線板およびその製造方法
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JP5375537B2 (ja) プリント配線基板及びその製造方法
JP6523039B2 (ja) プリント配線板及びその製造方法
KR102149797B1 (ko) 기판 및 그 제조 방법
KR102442388B1 (ko) 패키지기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200402

R150 Certificate of patent or registration of utility model

Ref document number: 6690830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250