KR20200094910A - 광 모듈 및 솔더볼 접합 구조체 - Google Patents

광 모듈 및 솔더볼 접합 구조체 Download PDF

Info

Publication number
KR20200094910A
KR20200094910A KR1020190012299A KR20190012299A KR20200094910A KR 20200094910 A KR20200094910 A KR 20200094910A KR 1020190012299 A KR1020190012299 A KR 1020190012299A KR 20190012299 A KR20190012299 A KR 20190012299A KR 20200094910 A KR20200094910 A KR 20200094910A
Authority
KR
South Korea
Prior art keywords
solder ball
circuit board
printed circuit
flexible printed
optical
Prior art date
Application number
KR1020190012299A
Other languages
English (en)
Other versions
KR102500792B1 (ko
Inventor
한영탁
김석태
김종회
박상호
백용순
신장욱
이서영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020190012299A priority Critical patent/KR102500792B1/ko
Priority to US16/572,089 priority patent/US10935741B2/en
Publication of KR20200094910A publication Critical patent/KR20200094910A/ko
Application granted granted Critical
Publication of KR102500792B1 publication Critical patent/KR102500792B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G02B6/4281—Electrical aspects containing printed circuit boards [PCB] the printed circuit boards being flexible
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29379—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means characterised by the function or use of the complete device
    • G02B6/2938—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means characterised by the function or use of the complete device for multiplexing or demultiplexing, i.e. combining or separating wavelengths, e.g. 1xN, NxM
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29301—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means based on a phased array of light guides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

본 발명의 실시예들에 따른 광 모듈은 다채널의 광이 입출력되는 광 도파로 소자, 상기 광 도파로 소자의 일 측에 배치되는 광 송수신부, 상기 광 송수신부의 일 측에 배치되어, 상기 광 송수신부를 구동하는 전자소자 IC, 상기 광 송수신부와 상기 전자소자 IC 상에 배치되는 연성 인쇄회로기판, 상기 광 송수신부와 상기 연성 인쇄회로기판 사이의 제1 솔더볼 및 상기 전자소자 IC와 상기 연성 인쇄회로기판 사이의 제2 솔더볼을 포함한다.

Description

광 모듈 및 솔더볼 접합 구조체{Optical Module and Solder ball bonding structure}
본 발명은 광 모듈 및 솔더볼 접합 구조체에 관한 것으로, 보다 상세하게는 다채널 광을 송수신하는 광 모듈 및 솔더볼 접합 구조제에 관한 것이다.
광 통신 기술이 고도화됨에 따라 새로운 기능을 갖는 광 통신 모듈이 도입되고 있다. 특히, 10 Gbps 이상의 신호를 송수신하는 광 모듈은 각 모듈 구성 부품들과 그들의 배치 구조에 대해, 고주파 신호의 손실, 반사, 공진 등을 고려하여 설계 및 제작되어야 한다. 이 때, 각 부품들 간의 전기적 연결은 주로 와이어 본딩(wire bonding)에 의해 이루어질 수 있다. 그러나, 와이어의 높은 인덕턴스로 인하여 각 전기적 연결부에서 임피던스 부정합이 심하게 발생할 수 있으며, 그로 인하여 25Gbps 이상의 초고속 동작시 광모듈의 고주파 특성이 쉽게 저하될 수 있다. 또한, 다중 와이어들 간에 전기 크로스톡이 발생할 수 있어, 50Gbps 이상 동작시 우수한 고주파 특성을 얻기 어렵다.
본 발명은 고주파 특성이 향상된 광 모듈 및 솔더볼 접합 구조체를 제공한다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 광 모듈은 다채널의 광이 입출력되는 광 도파로 소자, 상기 광 도파로 소자의 일 측에 배치되는 광 송수신부, 상기 광 송수신부의 일 측에 배치되어, 상기 광 송수신부를 구동하는 전자소자 IC, 상기 광 송수신부와 상기 전자소자 IC 상에 배치되는 연성 인쇄회로기판, 상기 광 송수신부와 상기 연성 인쇄회로기판 사이의 제1 솔더볼 및 상기 전자소자 IC와 상기 연성 인쇄회로기판 사이의 제2 솔더볼을 포함한다.
일 실시예에 따르면, 상기 연성 인쇄회로기판은, 상기 제1 솔더볼 및 제2 솔더볼 사이의 제1 신호 배선을 포함할 수 있다.
일 실시예에 따르면, 상기 광 송수신부 및 상기 전자소자 IC가 실장되는 서브 마운트를 더 포함할 수 있다.
일 실시예에 따르면, 상기 광 도파로 소자는 상기 다채널의 광을 다중화(multiplexing)하여 송신하는 Tx AWG(Transmit arrayed waveguide grating) 및 상기 다채널의 광을 수신하여 역다중화(demultiplexing)하는 Rx AWG(Receive arrayed waveguide grating)를 포함할 수 있다.
일 실시예에 따르면, 상기 광 도파로 소자, 상기 광 송수신부, 및 상기 전자소자 IC는 제1 방향을 따라 배치될 수 있다.
일 실시예에 따르면, 상기 광 송수신부는 광원 소자 및 광 검출 소자를 포함하되, 상기 광원 소자 및 상기 광 검출 소자는 상기 제1 방향에 대해 수직한 제2 방향으로 이격될 수 있다.
일 실시예에 따르면, 상기 전자소자 IC는 상기 광원 소자를 구동하는 광원 소자 구동부 및 상기 광 검출 소자로부터 출력된 신호를 증폭하는 신호 증폭부를 더 포함하되, 상기 광원 소자 구동부 및 상기 신호 증폭부는 상기 제2 방향으로 이격될 수 있다.
일 실시예에 따르면, 상기 광 도파로 소자 및 상기 서브 마운트가 실장되는 캐리어 기판을 더 포함하되, 상기 캐리어 기판은, 상기 광 도파로 소자 및 상기 서브 마운트가 실장되는 제1 영역 및 상기 광 송수신부로부터 출력되는 고주파 신호들을 제어하는 신호 제어부를 포함하는 제2 영역을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제 2 영역과 상기 연성 인쇄회로기판 사이의 제3 솔더볼을 더 포함할 수 있다.
일 실시예에 따르면, 상기 연성 인쇄회로기판은, 상기 제2 솔더볼 및 상기 제3 솔더볼 사이의 제2 신호 배선을 더 포함할 수 있다.
일 실시예에 따르면, 상기 연성 인쇄회로기판은 상기 제1 솔더볼 및 상기 제2 솔더볼 중 적어도 하나와 수직적으로 중첩되는 비아 홀을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 신호 배선은 상기 제1 솔더볼 및 상기 제2 솔더볼 중 적어도 하나와 접촉하되,
일 실시예에 따르면, 상기 비아 홀은 상기 제1 신호 배선의 적어도 일부를 노출할 수 있다.
일 실시예에 따르면, 상기 제1 신호 배선은 상기 제1 솔더볼 및 상기 제2 솔더볼 중 적어도 하나와 접촉하되, 상기 제1 신호 배선과 이격되고 상기 비아 홀을 덮는 커버 패드를 더 포함할 수 있다.
일 실시예에 따르면, 상기 연성 인쇄회로기판은 접지 배선을 더 포함하고, 상기 연성 인쇄회로기판은 상기 제1 솔더볼과 수직적으로 중첩되는 중첩 영역 및 상기 제1 솔더볼과 수평적으로 이격되는 이격 영역을 포함하되, 상기 중첩 영역의 상기 제1 신호 배선과 상기 접지 배선 사이의 거리는 상기 이격 영역의 상기 제1 신호 배선과 상기 접지 배선 사이의 거리보다 멀 수 있다.
일 실시예에 따르면, 상기 연성 인쇄회로기판은 상기 제1 신호 배선 상에 순차적으로 적층된 제1 층 및 제2 층을 포함하고, 상기 접지 배선은 상기 중첩 영역의 상기 제2 층에 배치된 제1 접지 배선, 상기 이격 영역의 상기 제1 층에 배치된 제2 접지 배선 및 상기 제1 및 제2 접지 배선들을 연결하는 콘택을 포함할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 솔더볼 접합 구조체는 제1 신호 배선 및 신호 접지부를 포함하는 제1 소자, 도전 패드를 포함하는 제2 소자 및 상기 제1 신호 배선과 상기 도전 패드을 연결하는 솔더볼을 포함하되, 상기 제1 소자는 상기 솔더볼과 수직적으로 중첩되는 비아 홀을 포함한다.
일 실시예에 따르면, 상기 제1 소자는, 상기 솔더볼과 수직적으로 중첩되고 상기 비아 홀을 덮는 커버 패드를 더 포함할 수 있다.
일 실시예에 따르면, 상기 비아 홀은 상기 솔더볼과 수직적으로 중첩되는 상기 제1 신호 배선의 적어도 일부를 노출할 수 있다.
일 실시예에 따르면, 상기 비아 홀의 직경은 상기 솔더볼의 직경과 대응되거나 이보다 클 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 연성 인쇄회로기판이 광 송수신부, 전자소자 IC, 캐리어 기판 각각과 솔더볼들을 통해 전기적으로 결합될 수 있다. 이에 따라, 연성 인쇄회로기판과 광 송수신부, 전자소자 IC, 캐리어 기판 각각의 사이에 초고속 전기적 결합을 위한 와이어링 배선이 생략될 수 있다. 이로 인해, 연성 인쇄회로기판이 각 소자들 사이와 직접 연결되는 전기적 배선 구조체를 제공하여, 광 모듈의 신호 전달 경로가 감소될 수 있다. 또한, 임피던스 부정합이 매우 큰 와이어 본딩 대신에, 임피던스가 제어 및 정합된 연성 인쇄회로기판을 사용하여 각각의 연결부(예를 들어, 솔더볼 구조체)에서의 임피던스 부정합을 개선하고 고주파 특성을 극대화시킬 수 있다. 이러한 광 모듈은 채널 별로 50/100Gbps 이상으로 다중 변조된(multi-level modulated) 다채널 초고속 광 송수신 모듈로 기능할 수 있다. 또한, 각 솔더볼들의 결합에 의한 국부적인 임피던스 부정합을 완화할 수 있는 솔더볼 접촉 구조체를 제공할 수 있다. 이에 따라, 연성 인쇄회로기판과 연결된 각각의 국부적인 영역들에서의 임피던스를 정합시키도록 제어할 수 있다.
도 1은 본 발명의 일 실시예에 따른 광 모듈을 보여주는 도면이다.
도 2는 도 1의 광 모듈을 일 측면에서 바라본 도면이다.
도 3은 일 실시예에 따른 도 2의 A의 확대도이다.
도 4는 일 실시예에 따른 도 2의 A의 확대도이다.
도 5는 일 실시예에 따른 도 2의 A의 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 광 모듈(10)을 보여주는 도면이다. 도 2는 도 1의 광 모듈(10)을 일 측면에서 바라본 도면이다. 광 모듈(10)은 다채널의 광을 송수신하는 광 모듈(10)일 수 있다. 일 예로, 광 모듈(10)은 4채널의 광을 송수신하는 광 모듈일 수 있으나, 이에 제한되지 않는다. 이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 광 모듈(10)을 설명한다. 본 명세서에서, 구성 요소들간의 배치 및 결합 관계를 설명하기 위해, 광 도파로 소자(130)에서 광 송수신부(140)로 향하는 방향을 제1 방향(D1)이라 정의하고, 제1 방향(D1)과 수직한 방향을 제2 방향(D2), 및 제1 방향(D1) 및 제2 방향(D2) 모두에 수직한 제3 방향(D3)을 정의하여 설명한다.
광 모듈(10)은 캐리어 기판(100), 광학 벤치(110), 서브 마운트(120), 광 도파로 소자(130), 광 송수신부(140), 전자소자 IC(150), 연성 인쇄회로기판(200), 신호 제어부(160)를 포함할 수 있다. 캐리어 기판(100)은 일 예로, 인쇄 회로 기판일 수 있다. 캐리어 기판(100)은 일 예로, TRx 또는 linecard용 인쇄 회로 기판일 수 있다. 캐리어 기판(100)은 제1 영역(R1) 및 제2 영역(R2)을 가질 수 있다. 캐리어 기판(100)의 제1 영역(R1) 상에는 캐리어 기판(100), 광학 벤치(110), 서브 마운트(120), 광 도파로 소자(130), 광 송수신부(140), 전자소자 IC(150)가 실장될 수 있다. 캐리어 기판(100)의 제2 영역(R2) 상에는 신호 제어부(160)가 실장될 수 있다. 연성 인쇄회로기판(200)은 제1 영역(R1) 및 제2 영역(R2) 상에 배치될 수 있다. 일 예로, 연성 인쇄회로기판(200)의 일부는 제1 영역(R1) 상에 배치되고, 다른 일부는 제2 영역(R2) 상에 배치될 수 있다. 제1 영역(R1)의 레벨(L1)은 제2 영역(R2)의 레벨(L2)보다 낮을 수 있으나, 이는 일 예일뿐 이에 제한되지 않는다.
광학 벤치(110)는 캐리어 기판(100)의 제1 영역(R1) 상에 배치될 수 있다. 광학 벤치(110)는 일 예로, 금속 광학 벤치(MOB: Metal optical bench)일 수 있으나, 이에 제한되지 않는다. 일 예로, 광학 벤치(110)는 실리콘 광학 벤치일 수 있다. 이와 달리, 광학 벤치(110)가 생략되고, 광 도파로 소자(130) 및 서브 마운트(120)는 캐리어 기판(100) 상에 실장될 수 있다.
광 도파로 소자(130)가 광학 벤치(110) 상에 배치될 수 있다. 광 도파로 소자(130)로 다채널의 광이 입출력될 수 있다. 일 예로, 광 도파로 소자(130)로 4채널의 광이 입출력될 수 있다. 광 도파로 소자(130)는 다채널의 광을 다중화(multiplexing)하는 Tx AWG(Transmitter arrayed waveguide grating) 및 다채널의 광을 역다중화(demultiplexing)하는 Rx AWG(Receiver arrayed waveguide grating)을 포함할 수 있다. Tx AWG 및 Rx AWG는 단일의 칩으로 제공될 수 있으나, 이와 달리, 각각 독립적인 칩으로 제공될 수 있다.
광 도파로 소자(130)의 일 측에 광 섬유부(132) 및 광 섬유 어레이 블록(138)이 제공될 수 있다. 광 도파로 소자(130)에 광 섬유부(132) 및 광 섬유 어레이 블록(138)이 결합될 수 있다. 광 섬유부(132)는 제1 광 섬유(134) 및 제2 광 섬유(136)를 포함할 수 있다. 제1 광 섬유(134)는 다채널/다파장의 광을 광 도파로 소자(130)로 전송할 수 있고, 제2 광 섬유(136)는 광 도파로 소자(130)로부터 다채널의 광을 외부 소자(미도시)로 전송할 수 있다. 광 섬유 어레이 블록(138)은 광 섬유부(132)와 광 도파로 소자(130)의 결합 공간을 제공할 수 있다. 광 섬유 어레이 블록(138)은 광 섬유부(132)와 광 도파로 소자(130)의 접촉 면적을 넓혀주는 접촉 부재(일 예로, 글라스 리드(139) 등)을 더 포함할 수 있다.
서브 마운트(120)는 광학 벤치(110) 상에 배치될 수 있다. 서브 마운트(120)는 광 도파로 소자(130)의 일 측에 배치될 수 있다. 일 예로, 광 도파로 소자(130)와 서브 마운트(120)는 제1 방향(D1)을 따라 배치될 수 있다. 서브 마운트(120)는 일 예로, 실리콘을 포함할 수 있으나, 이에 제한되지 않는다. 서브 마운트(120)와 광 도파로 소자(130) 사이에는 접합부(122)가 제공되어, 서브 마운트(120)와 광 도파로 소자(130)가 연결될 수 있다. 일 예로, 접합부(122)는 UV 에폭시를 포함할 수 있다.
서브 마운트(120) 상에 광 송수신부(140) 및 전자소자 IC(150)가 배치될 수 있다. 도시하지 않았으나, 광 송수신부(140)와 서브 마운트(120) 사이 및 전자소자 IC(150)와 서브 마운트(120) 사이에 접착 부재가 제공될 수 있다.
광 송수신부(140)는 광 도파로 소자(130)의 일 측에 배치될 수 있다. 전자소자 IC(150)는 광 송수신부(140)의 일 측에 배치될 수 있다. 일 예로, 광 도파로 소자(130), 광 송수신부(140), 및 전자소자 IC(150)는 제1 방향(D1)을 따라 배치될 수 있다.
광 송수신부(140)는 광원 소자(142) 및 광 검출 소자(144)를 포함할 수 있다. 광원 소자(142) 및 광 검출 소자(144)는 제2 방향(D2)으로 이격될 수 있다. 일 예로, 광원 소자(142)는 광 도파로 소자(130)의 Tx AWG와 결합될 수 있고, 광 검출 소자(144)는 광 도파로 소자(130)의 Rx AWG와 결합될 수 있다. 일 예로, 광원 소자(142)는 광 도파로 소자(130)의 Tx AWG와 칩투칩(chip-to-chip) 본딩될 수 있고, 광 검출 소자(144)는 광 도파로 소자(130)의 Rx AWG와 칩투칩(chip-to-chip) 본딩될 수 있다.
광원 소자(142)는 일 예로, DML(direct modulated laser)을 포함할 수 있다. 또는, 광원 소자(142)는 EML(electr
o-absorption modulated laser)을 포함할 수 있다. 광원 소자(142)는 단일 칩 또는 어레이 형태로 제공될 수 있다. 광 검출 소자(144)는 일 예로, PIN-PD 및/또는 APD(avalanche photodiode)를 포함할 수 있다.
전자소자 IC(150)는 광원 소자 구동부(152) 및 신호 증폭부(154)를 포함할 수 있다. 광원 소자 구동부(152) 및 신호 증폭부(154)는 제2 방향(D2)으로 이격될 수 있다. 일 예로, 광원 소자 구동부(152)는 광원 소자(142)와 전기적으로 연결될 수 있고, 신호 증폭부(154)는 광 검출 소자(144)와 전기적으로 연결될 수 있다.
광원 소자 구동부(152)는 광원 소자(142)를 구동하는 드라이버 어레이를 포함할 수 있고, 신호 증폭부(154)는 광 검출 소자(144)에서 출력되어 수신된 광 전류(photocurrent)를 증폭할 수 있다. 일 예로, 광원 소자 구동부(152)는 DML driver IC를 포함하고, 신호 증폭부(154)는 TIA(transimpedance amplifier) array를 포함할 수 있다.
캐리어 기판(100)의 제2 영역(R2) 상에 신호 제어부(160)가 배치될 수 있다. 일 예로, 신호 제어부(160)는 제2 방향(D2)으로 이격된 제1 신호 제어부(162) 및 제2 신호 제어부(164)를 포함할 수 있다. 신호 제어부(160)는 광 송수신부(140) 및/또는 전자소자 IC(150)로부터 출력되는 고주파 신호들을 제어할 수 있다. 제1 신호 제어부(162)는 광원 소자 구동부(152)와 전기적으로 연결되고, 제2 신호 제어부(164)는 신호 증폭부(154)와 전기적으로 연결될 수 있다.
제1 신호 제어부(162)는 Tx CDR(clock and data recovery)를 포함할 수 있고, 제2 신호 제어부(164)는 Rx CDR을 포함할 수 있다. 캐리어 기판(100)의 제2 영역(R2)은 추가적인 TRx(transceiver)을 포함할 수 있다. 캐리어 기판(100)의 제2 영역(R2)은 line-card 용 PCB를 포함할 수 있다.
연성 인쇄회로기판(200)이 광 송수신부(140), 전자소자 IC(150), 및 캐리어 기판(100) 상에 배치될 수 있다. 일 예로, 연성 인쇄회로기판(200)은 일 부분은 광 송수신부(140), 전자소자 IC(150)와 수직적으로 중첩되고, 연성 인쇄회로기판(200)의 다른 부분은 제2 영역(R2)의 캐리어 기판(100)과 수직적으로 중첩될 수 있다. 연성 인쇄회로기판(200)은 일 예로, 연성 인쇄 회로 기판일 수 있다. 연성 인쇄회로기판(200)은 폴리이미드 또는 테프론과 같은 벌크 유전체를 포함할 수 있다. 일 예로, 폴리이미드는 약 3.0 내지 3.5, 테프론은 2.6 내지 3.0 정도의 유전율을 가질 수 있다.
연성 인쇄회로기판(200)은 제1 신호 배선(210), 제2 신호 배선(220), 및 접지 배선(230)을 포함할 수 있다. 제1 신호 배선(210)은 제1 솔더볼(320)과 제2 솔더볼(340) 사이의 배선이고, 제2 신호 배선(220)은 제2 솔더볼(340)과 제3 솔더볼(360) 사이의 배선일 수 있다. 제1 신호 배선(210)은 제1 솔더볼(320)과 제2 솔더볼(340)을 전기적으로 연결하고, 제2 신호 배선(220)은 제2 솔더볼(340)과 제3 솔더볼(360)을 전기적으로 연결할 수 있다. 접지 배선(230)은 신호(signal)의 임피던스 정합을 위한 접지 배선일 수 있다. 일 예로, 접지 배선(230)에는 접지 전압이 인가될 수 있다. 접지 배선(230)은 제1 신호 배선(210) 및 제2 신호 배선(220)과 이격되는 접지 층(미도시)에 제공될 수 있다.
제1 내지 제3 솔더볼들(320,340,360)이 연성 인쇄회로기판(200)과 광 송수신부(140), 전자소자 IC(150), 및 캐리어 기판(100) 각각을 전기적으로 연결될 수 있다. 제1 내지 제3 솔더볼들(320,340,360)은 서로 동일 유사한 구성일 수 있으나, 본 명세서에서는 구성 요소들간의 결합 관계를 용이하게 설명하기 위해 각각 나누어 기술한다. 제1 내지 제3 솔더볼들(320,340,360)은 InPb, AgSnCu, PbSn, 및 AuSn등을 포함할 수 있다.
제1 솔더볼들(320)은 연성 인쇄회로기판(200)과 광 송수신부(140) 사이에 배치될 수 있다. 제1 솔더볼들(320)의 각각은 연성 인쇄회로기판(200)과 광 송수신부(140)을 전기적으로 연결할 수 있다. 제1 솔더볼들(320)의 각각은 연성 인쇄회로기판(200)의 제1 신호 배선(210)과 광 송수신부(140)의 도전 패드를 전기적으로 연결할 수 있다. 제1 솔더볼들(320)은 연성 인쇄회로기판(200)과 광원 소자(142), 연성 인쇄회로기판(200)과 광 검출 소자(144)를 전기적으로 연결할 수 있다. 일 예로, 도 2와 같이, 제1 솔더볼(320)은 연성 인쇄회로기판(200)의 제1 신호 배선(210)과 광 검출 소자(144)의 제1 도전 패드(145)를 전기적으로 연결할 수 있다. 도시하지 않았으나, 광원 소자(142)와 광 검출 소자(144) 각각은 전자소자 IC(150)와 연성 인쇄회로기판(200) 사이의 전기적 연결을 위한 내부 배선(미도시)을 포함할 수 있다.
제2 솔더볼들(340)은 연성 인쇄회로기판(200)과 전자소자 IC(150) 사이에 배치될 수 있다. 제2 솔더볼들(340)의 각각은 연성 인쇄회로기판(200)과 전자소자 IC(150)을 전기적으로 연결할 수 있다. 제2 솔더볼들(340)은 연성 인쇄회로기판(200)과 광원 소자 구동부(152), 연성 인쇄회로기판(200)과 신호 증폭부(154)를 전기적으로 연결할 수 있다. 제2 솔더볼들(340)의 각각은 연성 인쇄회로기판(200)의 제1 신호 배선(210)과 전자소자 IC(150)의 도전 패드, 연성 인쇄회로기판(200)의 제2 신호 배선(220)과 전자소자 IC(150)의 도전 패드를 전기적으로 연결할 수 있다. 일 예로, 도 2와 같이, 제2 솔더볼(340)은 연성 인쇄회로기판(200)의 제1 신호 배선(210)과 신호 증폭부(154)의 제2 도전 패드(155), 연성 인쇄회로기판(200)의 제2 신호 배선(220)과 신호 증폭부(154)의 제2 도전 패드(155)를 전기적으로 연결할 수 있다. 도시하지 않았으나, 광원 소자 구동부(152)와 신호 증폭부(154) 각각은 광원 소자(142)와 연성 인쇄회로기판(200), 광 검출 소자(144)와 연성 인쇄회로기판(200) 사이의 전기적 연결을 위한 내부 배선들(미도시)을 포함할 수 있다.
제3 솔더볼들(360)은 연성 인쇄회로기판(200)과 제2 영역(R2)의 캐리어 기판(100) 사이에 배치될 수 있다. 제3 솔더볼들(360)의 각각은 연성 인쇄회로기판(200)과 제2 영역(R2)의 캐리어 기판(100)을 전기적으로 연결할 수 있다. 제3 솔더볼들(360)의 각각은 연성 인쇄회로기판(200)의 제2 신호 배선(220)과 제2 영역(R2)의 캐리어 기판(100)의 도전 패드를 전기적으로 연결할 수 있다. 일 예로, 도 2와 같이, 제3 솔더볼(360)은 연성 인쇄회로기판(200)의 제2 신호 배선(220)과 제2 영역(R2)의 캐리어 기판(100)의 제3 도전 패드(102)를 전기적으로 연결할 수 있다. 도시하지 않았으나, 캐리어 기판(100)은 제3 도전 패드(102)와 신호 제어부(160) 간의 전기적 연결을 위한 내부 배선(미도시)을 포함할 수 있다.
도 3은 도 2의 A의 확대도이다. 도 3을 참조하면, 연성 인쇄회로기판(200)은 중첩 영역(OR) 및 이격 영역(SR)을 포함할 수 있다. 중첩 영역(OR)은 제1 솔더볼(320)과 수직적으로 중첩되는 일 영역이고, 이격 영역(SR)은 중첩 영역(OR)을 제외한 나머지 영역일 수 있다. 이격 영역(SR)은 제1 솔더볼(320)과 수평적으로 이격되는 영역일 수 있다.
연성 인쇄회로기판(200)은 비아 홀(205)을 가질 수 있다. 연성 인쇄회로기판(200)의 중첩 영역(OR)에 비아 홀(205)이 제공될 수 있다. 비아 홀(205)은 공기(air)를 포함할 수 있다. 연성 인쇄회로기판(200)은 비아 홀(205)을 덮는 커버 패드(212)를 더 포함할 수 있다. 커버 패드(212)는 일 예로, 금(Au)을 포함할 수 있으나, 이에 제한되지 않는다. 커버 패드(212)는 접지 배선(230)과 전기적으로 연결될 수 있다.
비아 홀(205)이 공기를 포함하므로, 중첩 영역(OR)은 이격 영역(SR)의 연성 인쇄회로기판(200)의 유전율보다 낮은 유전율을 확보할 수 있다. 이에 따라, 중첩 영역(OR)의 제1 신호 배선(210)의 커패시턴스를 보다 국부적으로 감소시킬 수 있다. 제1 신호 배선(210)의 비아 홀(205)은 제1 솔더볼(320)의 직경과 대응되거나 이보다 큰 직경을 가질 수 있다. 필요에 따라, 비아 홀(205)의 깊이(일 예로, 접지 배선(230)으로부터 제1 신호 배선(210)을 향하는 거리)가 제어될 수 있다.
일반적으로, 연성 인쇄회로기판(200)이 제1 내지 제3 솔더볼들(320,340,360)로 인해 광 송수신부(140), 전자소자 IC(150), 및 제2 영역(R2)의 캐리어 기판(100)과 접촉되면서, 제1 내지 제3 솔더볼들(320,340,360)의 체적에 비례하여 커패시턴스가 증가할 수 있다. 이에 따라, 제1 내지 제3 솔더볼들(320,340,360)이 제공되는 부분들에서, 연성 인쇄회로기판(200)의 임피던스가 국부적으로 증가할 수 있다. 즉, 연성 인쇄회로기판(200)의 일 부분에서 임피던스 부정합이 발생될 수 있다. 그러나 본 발명의 실시예에 따르면, 중첩 영역(OR)에서의 커패시턴스를 국부적으로 감소시켜, 임피던스 부정합을 완화하고 임피던스를 정합시킬 수 있다.
도 3은 광 송수신부(140)와 연성 인쇄회로기판(200)을 전기적으로 연결하는 제1 솔더볼(320)을 중심으로 도시하여 설명하였으나, 이러한 솔더볼 접합 구조체가 제2 솔더볼(340) 및 제3 솔더볼(360)에 적용될 수 있음은 자명하다.
본 발명의 개념에 따르면, 연성 인쇄회로기판(200)이 광 송수신부(140), 전자소자 IC(150), 제2 영역(R2)의 캐리어 기판(100) 각각과 솔더볼들(320,340,360)을 통해 전기적으로 결합될 수 있다. 이에 따라, 연성 인쇄회로기판(200)과 광 송수신부(140), 연성 인쇄회로기판(200)과 전자소자 IC(150) 사이, 연성 인쇄회로기판(200)과 제2 영역(R2)의 캐리어 기판(100) 사이에 전기적 결합을 위한 와이어링 배선이 생략될 수 있다. 이로 인해, 연성 인쇄회로기판(200)이 각 소자들 사이과 직접 연결되는 전기적 배선 구조체를 제공하여, 광 모듈(10)의 신호 전달 경로가 감소될 수 있다. 광 모듈(10)은 채널 별로 50/100Gbps 이상으로 다중 변조된(multi-level modulated) 다채널 초고속 광 송수신 모듈로 기능할 수 있다. 또한, 각 솔더볼들(320,340,360)의 결합에 의한 국부적인 임피던스 부정합을 감소시킬 수 있는 솔더볼 접촉 구조체를 제공할 수 있다. 이에 따라, 연성 인쇄회로기판(200)의 임피던스를 정합시키도록 제어할 수 있다.
도 4는 일 실시예에 따른 솔더볼 접촉 구조체를 도시하는 도면으로서, 도 2의 A의 확대도이다. 도 4를 참조하면, 연성 인쇄회로기판(200)은 중첩 영역(OR) 및 이격 영역(SR)을 포함할 수 있다. 중첩 영역(OR)은 제1 솔더볼(320)과 수직적으로 중첩되는 일 영역이고, 이격 영역(SR)은 중첩 영역(OR)을 제외한 나머지 영역일 수 있다. 이격 영역(SR)은 제1 솔더볼(320)과 수평적으로 이격되는 영역일 수 있다.
연성 인쇄회로기판(200)은 비아 홀(205)을 가질 수 있다. 연성 인쇄회로기판(200)의 중첩 영역(OR)에 비아 홀(205)이 제공될 수 있다. 비아 홀(205)은 공기(air)를 포함할 수 있다. 비아 홀(205)은 제1 신호 배선(210)의 일 부분을 노출할 수 있다. 비아 홀(205)은 제1 솔더볼(320)과 수직적으로 중첩되는 일 영역의 제1 신호 배선(210)을 노출할 수 있다.
비아 홀(205)이 공기를 포함하므로, 중첩 영역(OR)은 이격 영역(SR)의 연성 인쇄회로기판(200)의 유전율보다 낮은 유전율을 확보할 수 있다. 이에 따라, 중첩 영역(OR)의 제1 신호 배선(210)의 커패시턴스를 보다 국부적으로 감소시킬 수 있다. 접지 배선(230)의 일부가 제거됨으로써, 제1 솔더볼(320)이 제공되는 영역에서의 커패시턴스가 더 낮아져 임피던스가 더 증가될 수 있다.
도 5는 일 실시예에 따른 솔더볼 접촉 구조체를 도시하는 도면으로서, 도 2의 A의 확대도이다. 도 5를 참조하면, 연성 인쇄회로기판(200)은 중첩 영역(OR) 및 이격 영역(SR)을 포함할 수 있다. 중첩 영역(OR)은 제1 솔더볼(320)과 수직적으로 중첩되는 일 영역이고, 이격 영역(SR)은 중첩 영역(OR)을 제외한 나머지 영역일 수 있다. 이격 영역(SR)은 제1 솔더볼(320)과 수평적으로 이격되는 영역일 수 있다.
연성 인쇄회로기판(200)은 제1 층(202) 및 제2 층(204)을 포함할 수 있다. 제1 층(202) 및 제2 층(204)은 제1 신호 배선(210) 상에 순차적으로 적층될 수 있다. 제2 층(204)은 제1 층(202)보다 유전율이 낮은 물질을 포함할 수 있다. 일 예로, 제1 층(202)은 폴리이미드를 포함하고, 제2 층(204)은 테프론을 포함할 수 있으나 이는 일 예일 뿐 이에 제한되지 않는다.
접지 배선(230)은 제1 접지 배선(232), 제2 접지 배선(234), 및 콘택들(236)을 포함할 수 있다. 제1 접지 배선(232)은 제1 층(202)에 제공되고, 제2 접지 배선(234)은 제2 층(204)에 제공될 수 있다. 제1 접지 배선(232)은 이격 영역(SR)과 수직적으로 중첩되고, 제2 접지 배선(234)은 중첩 영역(OR)과 수직적으로 중첩될 수 있다. 콘택들(236)의 각각은 제1 접지 배선(232)과 제2 접지 배선(234)을 전기적으로 연결할 수 있다. 도시한 것과 달리, 콘택(236)은 측면에 금속이 증착되고 내부가 빈 비아(Via) 구조로 제공될 수 있다. 이러한 경우, 콘택(236)은 제2층(204)을 형성하고 패터닝하여 비아를 형성한 후, 측면을 도금하여 형성될 수 있다.
이로 인해, 중첩 영역(OR)에서의 제1 신호 배선(210)과 제2 접지 배선(234) 사이의 거리가 이격 영역(SR)에서의 제1 신호 배선(210)과 제1 접지 배선(232) 사이의 거리보다 멀 수 있다. 이에 따라, 중첩 영역(OR)의 제1 신호 배선(210)의 커패시턴스를 보다 국부적으로 감소시킬 수 있다. 따라서, 제1 솔더볼(320)에 의해 감소되었던 임피던스를 제어하고 정합시킬 수 있다.
이상, 광 모듈(10)이 광 송수신 모듈인 것을 예로 들어 설명하였으나, 이와 달리, 광 송신기(transmitter optical sub-assembly, TOSA) 또는 광 수신기(receiver optical sub-assembly, ROSA)로도 활용될 수 있다. 또한, 도 2에는 제1 내지 제3 솔더볼들(320,340,360)의 접합 구조가 모두 동일한 것을 예로 들어 설명하였으나, 이들 중 적어도 일부만이 상기 도 3 내지 도 5의 구조들을 가질 수 있다. 또한, 제1 내지 제3 솔더볼들(320,340,360)은 선택적으로 도 3 내지 도 5의 구조들을 가질 수 있다. 또한, 제1 내지 제3 솔더볼들(320,340,360)은 각 부품들과 연성 인쇄회로기판(200) 사이에 제공될 뿐 아니라, 필요에 따라 각 부품들과 서브 마운트 또는 인터포저 기판에도 확대 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (19)

  1. 다채널의 광이 입출력되는 광 도파로 소자;
    상기 광 도파로 소자의 일 측에 배치되는 광 송수신부;
    상기 광 송수신부의 일 측에 배치되어, 상기 광 송수신부를 구동하는 전자소자 IC;
    상기 광 송수신부와 상기 전자소자 IC 상에 배치되는 연성 인쇄회로기판;
    상기 광 송수신부와 상기 연성 인쇄회로기판 사이의 제1 솔더볼; 및
    상기 전자소자 IC와 상기 연성 인쇄회로기판 사이의 제2 솔더볼을 포함하는 광 모듈.
  2. 제 1 항에 있어서,
    상기 연성 인쇄회로기판은, 상기 제1 솔더볼 및 제2 솔더볼 사이의 제1 신호 배선을 포함하는 광 모듈.
  3. 제 1 항에 있어서,
    상기 광 송수신부 및 상기 전자소자 IC가 실장되는 서브 마운트를 더 포함하는 광 모듈.
  4. 제 1 항에 있어서,
    상기 광 도파로 소자는:
    상기 다채널의 광을 다중화(multiplexing)하여 송신하는 Tx AWG(Transmitter arrayed waveguide grating); 및
    상기 다채널의 광을 수신하여 역다중화(demultiplexing)하는 Rx AWG(Receiver arrayed waveguide grating)를 포함하는 광 모듈.
  5. 제 1 항에 있어서,
    상기 광 도파로 소자, 상기 광 송수신부, 및 상기 전자소자 IC는 제1 방향을 따라 배치되는 광 모듈.
  6. 제 5 항에 있어서,
    상기 광 송수신부는 광원 소자 및 광 검출 소자를 포함하되, 상기 광원 소자 및 상기 광 검출 소자는 상기 제1 방향에 대해 수직한 제2 방향으로 이격되는 광 모듈.
  7. 제 6 항에 있어서,
    상기 전자소자 IC는:
    상기 광원 소자를 구동하는 광원 소자 구동부; 및
    상기 광 검출 소자로부터 출력된 신호를 증폭하는 신호 증폭부를 더 포함하되,
    상기 광원 소자 구동부 및 상기 신호 증폭부는 상기 제2 방향으로 이격되는 광 모듈.
  8. 제 1 항에 있어서,
    상기 광 도파로 소자 및 상기 서브 마운트가 실장되는 캐리어 기판을 더 포함하되,
    상기 캐리어 기판은, 상기 광 도파로 소자 및 상기 서브 마운트가 실장되는 제1 영역 및 상기 광 송수신부로부터 출력되는 고주파 신호들을 제어하는 신호 제어부를 포함하는 제2 영역을 더 포함하는 광 모듈.
  9. 제 8 항에 있어서,
    상기 제 2 영역과 상기 연성 인쇄회로기판 사이의 제3 솔더볼을 더 포함하는 광 모듈.
  10. 제 9 항에 있어서,
    상기 연성 인쇄회로기판은, 상기 제2 솔더볼 및 상기 제3 솔더볼 사이의 제2 신호 배선을 더 포함하는 광 모듈.
  11. 제 1 항에 있어서,
    상기 연성 인쇄회로기판은 상기 제1 솔더볼 및 상기 제2 솔더볼 중 적어도 하나와 수직적으로 중첩되는 비아 홀을 포함하는 광 모듈.
  12. 제 11 항에 있어서,
    상기 제1 신호 배선은 상기 제1 솔더볼 및 상기 제2 솔더볼 중 적어도 하나와 접촉하되,
    상기 비아 홀은 상기 제1 신호 배선의 적어도 일부를 노출하는 광 모듈.
  13. 제 11 항에 있어서,
    상기 제1 신호 배선은 상기 제1 솔더볼 및 상기 제2 솔더볼 중 적어도 하나와 접촉하되,
    상기 제1 신호 배선과 이격되고 상기 비아 홀을 덮는 커버 패드를 더 포함하는 광 모듈.
  14. 제 1 항에 있어서,
    상기 연성 인쇄회로기판은 접지 배선을 더 포함하고, 상기 연성 인쇄회로기판은 상기 제1 솔더볼과 수직적으로 중첩되는 중첩 영역 및 상기 제1 솔더볼과 수평적으로 이격되는 이격 영역을 포함하되,
    상기 중첩 영역의 상기 제1 신호 배선과 상기 접지 배선 사이의 거리는 상기 이격 영역의 상기 제1 신호 배선과 상기 접지 배선 사이의 거리보다 먼 광 모듈.
  15. 제 1 항에 있어서,
    상기 연성 인쇄회로기판은 상기 제1 신호 배선 상에 순차적으로 적층된 제1 층 및 제2 층을 포함하고,
    상기 접지 배선은:
    상기 중첩 영역의 상기 제1 층에 배치된 제1 접지 배선;
    상기 이격 영역의 상기 제2 층에 배치된 제2 접지 배선; 및
    상기 제1 및 제2 접지 배선들을 연결하는 콘택을 포함하는 광 모듈.
  16. 제1 신호 배선 및 신호 접지부를 포함하는 제1 소자;
    도전 패드를 포함하는 제2 소자; 및
    상기 제1 신호 배선과 상기 도전 패드을 연결하는 솔더볼을 포함하되,
    상기 제1 소자는 상기 솔더볼과 수직적으로 중첩되는 비아 홀을 포함하는 솔더볼 접합 구조체.
  17. 제 16 항에 있어서,
    상기 제1 소자는, 상기 솔더볼과 수직적으로 중첩되고 상기 비아 홀을 덮는 커버 패드를 더 포함하는 솔더볼 접합 구조체.
  18. 제 16 항에 있어서,
    상기 비아 홀은 상기 솔더볼과 수직적으로 중첩되는 상기 제1 신호 배선의 적어도 일부를 노출하는 솔더볼 접합 구조체.
  19. 제 16 항에 있어서,
    상기 비아 홀의 직경은 상기 솔더볼의 직경과 대응되거나 이보다 큰 솔더볼 접합 구조체.
KR1020190012299A 2019-01-30 2019-01-30 광 모듈 및 솔더볼 접합 구조체 KR102500792B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190012299A KR102500792B1 (ko) 2019-01-30 2019-01-30 광 모듈 및 솔더볼 접합 구조체
US16/572,089 US10935741B2 (en) 2019-01-30 2019-09-16 Optical module and solder ball bonding structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190012299A KR102500792B1 (ko) 2019-01-30 2019-01-30 광 모듈 및 솔더볼 접합 구조체

Publications (2)

Publication Number Publication Date
KR20200094910A true KR20200094910A (ko) 2020-08-10
KR102500792B1 KR102500792B1 (ko) 2023-02-17

Family

ID=71731182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190012299A KR102500792B1 (ko) 2019-01-30 2019-01-30 광 모듈 및 솔더볼 접합 구조체

Country Status (2)

Country Link
US (1) US10935741B2 (ko)
KR (1) KR102500792B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201669A1 (en) * 2001-10-09 2005-09-15 Infinera Corporation Optical transport network
KR20070084966A (ko) * 2006-02-22 2007-08-27 엘에스전선 주식회사 발광다이오드를 이용한 파장분할 다중화 방식 수동형광가입자망 시스템 및 이를 위한 광송수신기
KR20130021383A (ko) * 2011-07-01 2013-03-05 샘텍, 인코포레이티드 Ic 패키지용 인터페이스 및 트랜스시버
US20150364816A1 (en) * 2014-06-16 2015-12-17 Texas Instruments Incorporated Millimeter wave integrated circuit with ball grid array package including transmit and receive channels
KR20160064365A (ko) * 2014-11-27 2016-06-08 한국전자통신연구원 광모듈
US20180122777A1 (en) * 2016-10-31 2018-05-03 Raytheon Company Hybrid micro-circuit device with stacked chip components
JP2019159075A (ja) * 2018-03-13 2019-09-19 富士通オプティカルコンポーネンツ株式会社 光デバイス、およびこれを用いた光通信モジュール
JP2019179831A (ja) * 2018-03-30 2019-10-17 新光電気工業株式会社 配線基板、配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862378B2 (en) 2002-10-24 2005-03-01 Triquint Technology Holding Co. Silicon-based high speed optical wiring board
KR100883128B1 (ko) 2007-05-14 2009-02-10 한국전자통신연구원 광 하이브리드 모듈
KR101729179B1 (ko) 2012-11-26 2017-05-11 한국전자통신연구원 광송수신용 인쇄회로기판들의 배선 연결 구조 및 그를 구비한 광송수신 모듈

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201669A1 (en) * 2001-10-09 2005-09-15 Infinera Corporation Optical transport network
KR20070084966A (ko) * 2006-02-22 2007-08-27 엘에스전선 주식회사 발광다이오드를 이용한 파장분할 다중화 방식 수동형광가입자망 시스템 및 이를 위한 광송수신기
KR20130021383A (ko) * 2011-07-01 2013-03-05 샘텍, 인코포레이티드 Ic 패키지용 인터페이스 및 트랜스시버
US20150364816A1 (en) * 2014-06-16 2015-12-17 Texas Instruments Incorporated Millimeter wave integrated circuit with ball grid array package including transmit and receive channels
KR20160064365A (ko) * 2014-11-27 2016-06-08 한국전자통신연구원 광모듈
US20180122777A1 (en) * 2016-10-31 2018-05-03 Raytheon Company Hybrid micro-circuit device with stacked chip components
JP2019159075A (ja) * 2018-03-13 2019-09-19 富士通オプティカルコンポーネンツ株式会社 光デバイス、およびこれを用いた光通信モジュール
JP2019179831A (ja) * 2018-03-30 2019-10-17 新光電気工業株式会社 配線基板、配線基板の製造方法

Also Published As

Publication number Publication date
US10935741B2 (en) 2021-03-02
US20200241226A1 (en) 2020-07-30
KR102500792B1 (ko) 2023-02-17

Similar Documents

Publication Publication Date Title
US11791899B2 (en) Integrated optical transceiver
US9921379B2 (en) Compact optical transceiver by hybrid multichip integration
KR101906592B1 (ko) 광모듈
US8231284B2 (en) Ultra-high bandwidth, multiple-channel full-duplex, single-chip CMOS optical transceiver
US7923273B2 (en) Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US6792171B2 (en) Receiver optical sub-assembly
JP3759494B2 (ja) 光通信装置
CN109075874B (zh) 晶体管外形（to）封装光收发器
US7484967B2 (en) Optical module with a flexible printed circuit board to be electrically connected with a host board
US20170170339A1 (en) Photoelectric module and optical device
US7509001B2 (en) Optical circuit board
CN110971304A (zh) 一种基于硅光的光收发组件
KR20140067430A (ko) 광송수신용 인쇄회로기판들의 배선 연결 구조 및 그를 구비한 광송수신 모듈
JP2008501247A (ja) 電気−光相互接続のための装置
US11385423B2 (en) Opto-electronic assembly having mechanical support for flexible PCB from lens-holding cover
CN102736195A (zh) 光模块、光模块的制造方法及光通信装置
US20200041736A1 (en) Receptacle configuration to support on-board receiver optical subassembly (rosa)
US6952514B2 (en) Coupling structure for optical waveguide and optical device and optical alignment method by using the same
US11177219B1 (en) Photonic integrated circuit with integrated optical transceiver front-end circuitry for photonic devices and methods of fabricating the same
US10365446B2 (en) Optical module structure
KR102500792B1 (ko) 광 모듈 및 솔더볼 접합 구조체
CN115343808B (zh) 光模块装置
US20030038297A1 (en) Apparatus,system, and method for transmission of information between microelectronic devices
US20240149632A1 (en) Integrated Optical Transceiver
US11381315B2 (en) Optical transmitter module

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant