KR20230010397A - 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법 - Google Patents

노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법 Download PDF

Info

Publication number
KR20230010397A
KR20230010397A KR1020210090892A KR20210090892A KR20230010397A KR 20230010397 A KR20230010397 A KR 20230010397A KR 1020210090892 A KR1020210090892 A KR 1020210090892A KR 20210090892 A KR20210090892 A KR 20210090892A KR 20230010397 A KR20230010397 A KR 20230010397A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
film
semiconductor
molding
molding material
Prior art date
Application number
KR1020210090892A
Other languages
English (en)
Inventor
서현철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210090892A priority Critical patent/KR20230010397A/ko
Priority to US17/523,698 priority patent/US11823975B2/en
Priority to CN202210187589.5A priority patent/CN115602549A/zh
Publication of KR20230010397A publication Critical patent/KR20230010397A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 패키지를 제조하는 방법이 설명된다. 반도체 패키지를 제조하는 방법은 기판 상에 제1 반도체 칩 및 제2 반도체 칩을 실장하는 단계, 상기 제1 반도체 칩의 상면 상에 제1 필름을 형성하는 단계, 하부 몰드 프레임 및 상부 몰드 프레임 사이에 상기 기판 상에 실장된 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 로딩하는 단계, 상기 하부 몰드 프레임 및 상기 상부 몰드 프레임 사이에 몰딩재를 제공하는 단계, 상기 하부 몰드 프레임 및 상기 상부 몰드 프레임을 제거하는 단계, 및 상기 제1 반도체 칩의 상기 상면 상의 상기 제1 필름을 제거하여 상기 제1 반도체 칩의 상기 상면을 노출시키는 단계를 포함할 수 있다.

Description

노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법{Semiconductor Packages Including Different Type Semiconductor chips Having Exposed Top Surfaces and Method of Manufacturing the Semiconductor Packages}
본 개시는 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 반도체 패키지들을 제조하는 방법들에 관한 것이다.
이종의 반도체 칩들이 실장된 반도체 패키지가 제안되었다. 이에 따라, 반도체 칩들의 발열을 위하여 반도체 칩들의 상면들을 노출시키는 기술적 사상이 제안되었다. 반도체 칩들의 상면들을 노출시키기 위하여 그라인딩 같은 기계적 및 물리적 공정이 제안되었다.
본 개시의 실시예들이 해결하고자 하는 과제는 그라인딩 같은 기계적 및 물리적 공정을 사용하지 않고 반도체 패키지를 제조하는 방법을 제공하는 것이다.
본 개시의 실시예들이 해결하고자 하는 과제는 그라인딩 같은 기계적 및 물리적 공정을 사용하지 않고 제조된 반도체 패키지를 제공하는 것이다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 반도체 패키지는 기판 상에 실장되고 제1의 수직 두께를 갖는 제1 반도체 칩 및 제2의 수직 두께를 갖는 제2 반도체 칩을 포함하되, 상기 제1 수직 두께는 상기 제2 수직 두께보다 작고; 및 상기 제1 반도체 칩의 측면들 및 상기 제2 반도체 칩의 측면들을 감싸는 몰딩재를 포함할 수 있다. 상기 몰딩재는 상기 제1 반도체 칩의 상면의 중앙 영역을 노출하고 상기 제1 반도체 칩의 에지들 중 적어도 하나를 덮는 제1 개구부를 포함할 수 있다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 반도체 패키지 제조 방법은 기판 상에 제1 반도체 칩 및 제2 반도체 칩을 실장하는 단계, 상기 제1 반도체 칩의 상면 상에 제1 필름을 형성하는 단계, 하부 몰드 프레임 및 상부 몰드 프레임 사이에 상기 기판 상에 실장된 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 로딩하는 단계, 상기 하부 몰드 프레임 및 상기 상부 몰드 프레임 사이에 몰딩재를 제공하는 단계, 상기 하부 몰드 프레임 및 상기 상부 몰드 프레임을 제거하는 단계, 및 상기 제1 반도체 칩의 상기 상면 상의 상기 제1 안티-몰딩 필름을 제거하여 상기 제1 반도체 칩의 상기 상면을 노출시키는 단계를 포함할 수 있다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 반도체 패키지 제조 방법은 기판 상에 제1 두께를 갖는 제1 반도체 칩 및 제2 두께를 갖는 제2 반도체 칩을 실장하는 단계, 상기 제1 두께는 상기 제2 두께보다 얇고, 상기 제1 반도체 칩의 상면 상에 제1 안티-몰딩 필름을 형성하는 단계, 상기 안티-몰딩 필름의 상면 및 상기 제2 반도체 칩의 상면 상에 버퍼 필름을 제공하는 단계, 상기 기판 상에 상기 제1 반도체 칩의 측면, 상기 제1 안티-몰딩 필름이 측면, 및 상기 제2 반도체 칩의 측면을 감싸는 몰딩재를 형성하는 단계, 상기 버퍼 필름을 제거하는 단계, 및 상기 제1 안티 몰딩-필름을 제거하여 상기 제1 반도체 칩의 상기 상면의 중앙 영역을 노출하는 것을 포함할 수 있다. 상기 몰딩재는 상기 제1 반도체 칩의 상기 상면의 에지들 중 적어도 하나를 덮을 수 있다.
본 개시의 실시예들에 의하면, 반도체 패키지는 기계적 및 물리적 공정을 사용하지 않고 제조될 수 있다. 따라서, 제조 공정 동안, 반도체 패키지에 가해지는 기계적 및 물리적 스트레스가 최소화될 수 있으므로. 반도체 패키지의 성능이 유지될 수 있고, 수율 및 생산성이 높아지고, 및 제조 단가가 낮아질 수 있다.
도 1a 내지 1g는 본 개시의 다양한 실시예들에 의한 반도체 패키지들을 보이는 도면들이다.
도 2a 내지 도 2h, 도 3, 및 도 4는 본 개시의 다양한 실시예들에 의한 반도체 패키지를 제조하는 방법들을 설명하는 도면들이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다. 도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판 상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1a 내지 1g는 본 개시의 다양한 실시예들에 의한 반도체 패키지들(100A-100G)을 보이는 도면들이다.
도 1a를 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지(100A)는 기판(10) 상에 실장된 제1 반도체 칩(21) 및 제2 반도체 칩(22), 칩 범프들(15), 몰딩재(60), 및 패키지 범프들(65)를 포함할 수 있다.
기판(10)은 PCB(printed circuit board) 또는 실리콘 기반의 재배선층을 포함할 수 있다.
제1 반도체 칩(21)의 수직 두께(t1)는 제2 반도체 칩(22)의 수직 두께(t2)보다 작을 수 있다. 제1 반도체 칩(21)의 상면은 제2 반도체 칩(22)의 상면보다 낮은 레벨에 위치할 수 있다. 제1 반도체 칩(21)과 제2 반도체 칩(22)은 서로 다를 수 있다. 예를 들어, 제1 반도체 칩(21)은 DRAM 같은 메모리 반도체를 포함할 수 있고, 및 제2 반도체 칩(22)은 마이크로프로세서 같은 로직 반도체를 포함할 수 있다.
칩 범프들(15)은 솔더 볼들 또는 금속 필라들을 포함할 수 있다. 칩 범프들(15)은 기판(10)과 제1 반도체 칩(21), 및 기판(10)과 제2 반도체 칩(22)을 전기적으로 연결할 수 있다.
몰딩재(60)는 기판(10) 상에 제공되어 칩 범프들(15), 제1 반도체 칩(21), 및 제2 반도체 칩(22)을 감쌀 수 있다. 구체적으로, 몰딩재(60)는 제1 반도체 칩(21)의 하면 및 측면들을 감쌀 수 있다. 몰딩재(60)는 제1 반도체 칩(21)의 상면을 부분적으로 덮는 개구부(Op)를 가질 수 있다. 예를 들어, 몰딩재(60)는 제1 반도체 칩(21)의 상면의 에지들 중 적어도 하나를 덮을 수 있다. 따라서, 몰딩재(60)의 개구부(Op)는 제1 반도체 칩(21)의 상면의 중앙 영역을 노출시킬 수 있다. 제2 반도체 칩(22)의 상면은 전체적으로 노출될 수 있다. 예를 들어, 제2 반도체 칩(22)의 상면 상에 몰딩재(60)가 형성되지 않을 수 있다.
패키지 범프들(65)은 기판(10)과 마더 보드 또는 신호 처리 시스템 같은 외부의 구성 요소를 전기적으로 연결할 수 있다. 패키지 범프들(65)은 솔더 볼들 또는 금속 필라들을 포함할 수 있다. 다른 실시예에서, 패키지 범프들(60)은 생략될 수 있다.
제1 반도체 칩(21) 및 제2 반도체 칩(22)의 상면들이 노출되므로, 제1 반도체 칩(21) 및 제2 반도체 칩(22)에서 발생하는 열이 효과적으로 방출될 수 있다.
도 1b를 참조하면, 도 1a의 반도체 패키지(100A)과 비교하여, 본 개시의 일 실시예에 의한 반도체 패키지(100B)는 언더필(62)을 더 포함할 수 있다. 언더필(62)은 기판(10)과 제1 반도체 칩(21) 사이 및 기판(10)과 제2 반도체 칩(22) 사이에 제공될 수 있다. 언더필(62)은 칩 범프들(15)을 감쌀 수 있다. 언더필(62)은 제1 반도체 칩(21)의 측면의 일부 및 제2 반도체 칩(22)의 측면의 일부를 감쌀 수 있다. 예를 들어, 제1 반도체 칩(21) 및 제2 반도체 칩(22)의 측면의 하부가 언더필(62)에 의해 감싸일 수 있다.
도 1c를 참조하면, 도 1a의 반도체 패키지(100A)과 비교하여, 본 개시의 일 실시예에 의한 반도체 패키지(100C)의 몰딩재(60)는 제1 개구부(Op1) 및 제2 개구부(Op2)를 가질 수 있다. 제1 개구부(Op1)는 제1 반도체 칩(21)의 상면을 노출시킬 수 있다. 제2 개구부(Op2)는 제2 반도체 칩(22)의 상면을 노출시킬 수 있다. 몰딩재(60)는 제1 반도체 칩(21)의 상면의 에지들 중 적어도 하나 및 제2 반도체 칩(22)의 상면의 에지들 중 적어도 하나를 덮을 수 있다. 제1 개구부(Op1)는 제2 개구부(Op2) 보다 깊을 수 있다.
도 1d를 참조하면, 도 1a의 반도체 패키지(100A)과 비교하여, 본 개시의 일 실시예에 의한 반도체 패키지(100D)의 몰딩재(60)는 제1 반도체 칩(21)의 상면의 제1 에지를 덮고, 및 제2 에지를 노출시킬 수 있다. 몰딩재(60)로 덮인 제1 에지와 노출된 제2 에지는 서로 대향(opposite)할 수 있다. 노출된 제2 에지에서, 개구부(Op) 내에 노출된 제1 반도체 칩(21)의 상면의 에지와 개구부(Op) 내에 노출된 몰딩재(60)의 일부의 표면은 공면(co-planar)일 수 있다.
도 1e를 참조하면, 도 1a의 반도체 패키지(100A)과 비교하여, 본 개시의 일 실시예에 의한 반도체 패키지(100E)의 개구부(Op)는 제1 반도체 칩(21)의 적어도 두 에지들을 노출시킬 수 있다. 도 1a에 도시된 반도체 패키지(100A)와 조합하여, 반도체 패키지(100E)의 개구부(Op)는 제1 반도체 칩(21)의 대향하는 두 에지들을 덮고, 대향하는 두 에지들을 노출시킬 수 있다. 예를 들어, 도 1a의 반도체 패키지(100A)의 몰딩재(60)는 제1 반도체 칩(21)의 상면의 네 개의 에지들을 모두 덮을 수 있고, 도 1e의 반도체 패키지(100E)는 제1 반도체 칩(21)의 상면의 네 개의 에지들 중, 두 개 내지 네 개의 에지들을 노출시킬 수 있다.
도 1f를 참조하면, 도 1a의 반도체 패키지(100A)과 비교하여, 본 개시의 일 실시예에 의한 반도체 패키지(100F)는 접착층들(41, 42) 및 히트 싱크(45)를 더 포함할 수 있다. 접착층들(41, 42)은 제1 반도체 칩(21)과 히트 싱크(45)를 연결하는 제1 접착층(41) 및 제2 반도체 칩(22)과 히트 싱크(45)를 연결하는 제2 접착층(42)을 포함할 수 있다. 제1 접착층(41)은 도 1a의 개구부(Op)를 채울 수 있다. 몰딩재(60)의 상면과 히트 싱크(45)의 하면 사이에 에어 갭(G, air gab)이 형성될 수 있다. 접착층들(41, 42)은 열 전달 매개물(Thermal Interface Material, TIM)을 포함할 수 있다. 히트 싱크(45)는 알루미늄 같은 금속을 포함할 수 있다.
도 1g를 참조하면, 도 1f의 반도체 패키지(100F)과 비교하여, 반도체 패키지(100G)의 접착층(40)이 몰딩재(60)와 히트 싱크(45) 사이의 에어 갭(G)을 밀봉할 수 있다.
도 1a 내지 1g를 참조하여 설명된 반도체 패키지들(100A-100G)의 기술적 사상들은 다양하게 조합될 수 있다.
도 2a 내지 도 2h, 도 3, 및 도 4는본 개시의 다양한 실시예들에 의한 반도체 패키지를 제조하는 방법들을 설명하는 도면들이다.
도 2a를 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지를 제조하는 방법은 적어도 다수의 반도체 칩들(21, 22)을 패키지 기판(10) 상에 실장(mount)하는 것을 포함할 수 있다. 다수의 반도체 칩들(21, 22)은 제1 반도체 칩(21) 및 제2 반도체 칩(22)을 포함할 수 있다. 언급되었듯이, 제1 반도체 칩(21)은 제2 반도체 칩(22) 보다 얇은 수직 두께를 가질 수 있다.
상기 방법은 기판(10)과 반도체 칩들(21, 22) 사이에 칩 범프들(15)을 제공하는 것을 더 포함할 수 있다. 칩 범프들(15)은 반도체 칩들(21, 22)이 기판(10) 상에 실장되기 전에 제공될 수 있다. 칩 범프들(15)은 솔더 볼들 또는 금속 필라들을 포함할 수 있다. 칩 범프들(15)을 제공하는 공정은 기판(10), 반도체 칩들(21, 22), 및 칩 범프들(15)을 약 260℃ 정도로 가열하여 칩 범프들(15)을 멜트(melt) 및 리플로우(reflow)시키는 것을 포함할 수 있다.
도 2b를 참조하면, 상기 방법은 제1 반도체 칩(21)의 상면 상에 안티-몰딩 필름(anti-molding film)(30)을 형성하는 것을 더 포함할 수 있다. 안티-몰딩 필름(30)의 수평 폭은 제1 반도체 칩(21)의 수평 폭보다 작을 수 있다. 따라서, 제1 반도체 칩(21)의 상면의 중앙 영역은 안티-몰딩 필름(30)으로 덮일 수 있고, 및 상면의 에지는 안티-몰딩 필름(30)으로 덮이지 않을 수 있다. 일 실시예에서, 제2 반도체 칩(22)의 상면의 제1 에지는 안티-몰딩 필름(30)으로 덮일 수 있다. 안티-몰딩 필름(30)의 적어도 일면은 접착성을 가질 수 있다. 안티-몰딩 필름(30)은 열 경화성 수지를 포함할 수 있다. 예를 들어, 안티-몰딩 필름(30)은 에폭시 수지, 아크릴 수지, 폴리이미드(PI, polyimide), 폴리벤즈옥사졸(PBO, polybenzoxazole), BCB(Benzocyclobuten), 폴리에틸렌나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테르프탈레이트(PET, polyethylene terephthalate), 또는 폴리에테르에테르케톤(PEEK, polyether ether ketone) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 안티-몰딩 필름(30)을 제1 반도체 칩(21)의 상면 상에 부착한 후, UV 빛을 조사하는 UV 큐어링 공정 또는 가열 공정을 수행하는 것을 더 포함할 수 있다. UV 큐어링 공정 또는 가열 공정에 의해 안티-몰딩 필름(30)은 90℃ 이상으로 가열될 수 있다. UV 큐어링 공정 또는 가열 공정에 의해 안티-몰딩 필름(30)과 제1 반도체 칩(21)의 접착력이 약화될 수 있다. 일 실시예에서, 안티-몰딩 필름(30)은 이중 층을 포함할 수 있다. 예를 들어, 제1 반도체 칩(21)과 접촉하는 하층 및 하층 상의 상층을 포함할 수 있다. 안티-몰딩 필름(30)의 하층은 접착력을 갖되, 제1 반도체 칩(21)과 쉽게 분리될 수 있도록 UV 큐어링 공정 또는 가열 공정에 의해 접착력이 약해지는 특성을 가질 수 있다. 안티-몰딩 필름(30)의 상층은 후술된다.
도 2c를 참조하면, 상기 방법은 하부 몰드 프레임(51) 및 상부 몰드 프레임(52) 사이에 반도체 칩들(21, 22)이 실장된 기판(10)을 로딩하는 것을 포함할 수 있다. 하부 몰드 프레임(51)은 기판(10)의 하부에 밀착되도록 제공될 수 있고, 상부 몰드 프레임(52)은 반도체 칩들(21, 22)의 상부에 밀착되도록 제공될 수 있다. 상부 몰드 프레임(52)과 반도체 칩들(21, 22)의 상면들 및 안티-몰딩 필름(30) 사이에 버퍼 필름(55)이 제공될 수 있다. 버퍼 필름(55)은 이형 필름을 포함할 수 있다. 버퍼 필름(55)과 안티-몰딩 필름(30)이 접착될 수 있다. 일 실시예에서, 버퍼 필름(55)의 일면은 접착력을 갖지 않거나 약한 접착력을 가질 수 있다. 다른 실시예에서, 버퍼 필름(55)의 양면 모두 접착력을 갖지 않거나 약한 접착력을 가질 수 있다.
도 2d를 참조하면, 상기 방법은 몰딩 공정을 수행하여 하부 몰드 프레임(51)과 상부 몰드 프레임(52) 사이에 몰딩재(molding compound)(60)를 제공하고 경화하는 것을 더 포함할 수 있다. 몰딩재(60)는 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)를 포함할 수 있다. 몰딩재(60)는 페이스트(paste) 형태로 제공될 수 있고, 경화 공정에 의해 단단하게 경화될 수 있다. 버퍼 필름(55)은 제1 반도체 칩(21)의 상면 상의 안티-몰딩 필름(30) 및 제2 반도체 칩(22)의 상면과 접촉할 수 있다. 버퍼 필름(55)은 몰딩재(60)와 상부 몰드 프레임(52)이 접착되는 것을 방지할 수 있다. 버퍼 필름(55)은 제1 반도체 칩(21) 상의 안티-몰딩 필름(30)의 상면 및 제2 반도체 칩(22)의 상면 상에 몰딩재(60)가 스며드는 것(permeate)을 방지할 수 있다.
도 2e를 참조하면, 상기 방법은 하부 몰드 프레임(51), 상부 몰드 프레임(52), 및 버퍼 필름(55)을 제거하는 것을 더 포함할 수 있다. 기판(10)의 하면, 제1 반도체 칩(21) 상의 안티-몰딩 필름(30)의 상면, 및 제2 반도체 칩(22)의 상면이 노출될 수 있다. 몰딩재(60)의 상면, 제2 반도체 칩(22)의 상면, 및 제1 반도체 칩(21)의 상면 상의 안티-몰딩 필름(30)의 상면은 공면(公面)을 가질 수 있다. (be co-planar)
몰딩 공정은 가열 공정을 포함할 수 있다. 몰딩 공정에 의해 몰딩재(60) 및 안티-몰딩 필름(30)은 250℃ 이상으로 가열될 수 있다. 가열 공정에 의해 안티-몰딩 필름(30)의 접착력이 약화될 수 있다. 안티-몰딩 필름(30)의 상층은 가열 공정에 의해 버퍼 필름(55)과 쉽게 분리될 수 있는 물질을 포함할 수 있다. 또는, 안티-몰딩 필름(30)의 상층은 몰딩 공정에 의해 접착력이 약해질 수 있다.
도 2f를 참조하면, 상기 방법은 제1 반도체 칩(21)의 상면 상의 안티-몰딩 필름(30)을 제거하는 것을 더 포함할 수 있다. 제1 반도체 칩(21)의 상면을 노출시키는 개구부들(Op)이 형성될 수 있다. 몰딩재(60)는 제1 반도체 칩(21)의 상면의 중앙 영역을 노출하고 및 에지들을 덮을 수 있다.
도 2g를 참조하면, 상기 방법은 기판(10)의 하면 상에 패키지 범프들(65)을 제공하는 것을 더 포함할 수 있다. 패키지 범프들(65)은 솔더 볼들 또는 금속 필라들을 포함할 수 있다. 하나의 통합 기판(10) 상에 실장된 다수의 제1 반도체 칩들(21) 및 제2 반도체 칩들(22)을 포함하는 매스(mass) 반도체 패키지(100)가 제조될 수 있다.
도 2h를 참조하면, 상기 방법은 블레이드(B)를 이용한 쏘잉(sawing) 공정을 수행하여 매스 반도체 패키지(100)를 절단하여 반도체 패키지들(100A)을 제조하는 것을 포함할 수 있다.
본 실시예에서, 반도체 칩들(21, 22)의 상면을 노출시키기 위한 그라인딩 공정이 생략될 수 있다. 그라인딩 공정은 그라인더를 이용하여 반도체 칩들(21, 22)의 상면을 그라인딩하기 때문에 반도체 칩들(21, 22) 및 칩 범프들(15)에 물리적 손상을 줄 수 있다. 본 실시예에서는, 그라인딩 공정이 생략되므로, 반도체 칩들(21, 22) 및 칩 범프들(15)이 받는 물리적 손상이 최소화될 수 있다.
도 3을 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지를 제조하는 방법은 적어도 다수의 반도체 칩들(21, 22)을 패키지 기판(10) 상에 실장하고, 및 언더필(62)을 형성하는 것을 포함할 수 있다. 언더필(62)은 기판(10)과 반도체 칩들(21, 22) 사이에 제공되어 칩 범프들(15)을 감쌀 수 있다. 언더필(62)은 에폭시 수지를 포함할 수 있다. 이후, 상기 방법은 도 2b 내지 2h를 참조하여 설명된 공정들을 수행하여 도 1b에 도시된 반도체 패키지(100B)를 제조하는 것을 포함할 수 있다.
도 4를 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지를 제조하는 방법은 적어도 다수의 반도체 칩들(21, 22)을 패키지 기판(10) 상에 실장하고, 및 반도체 칩들(21, 22)의 상면 상에 안티-몰딩 필름들(31, 32)을 제공하는 것을 포함할 수 있다. 제1 반도체 칩(21)의 수직 두께가 제2 반도체 칩(22)의 수직 두께보다 작으므로, 제1 안티-몰딩 필름(31)의 수직 두께가 제2 안티-몰딩 필름(32)의 수직 두께보다 클 수 있다. 제1 안티-몰딩 필름(31)의 상면과 제2 안티-몰딩 필름(32)의 상면은 공면일 수 있다.
이후, 상기 방법은 도 2c 내지 2h를 참조하여 설명된 공정들을 수행하여 도 1c에 도시된 반도체 패키지(100C)를 제조하는 것을 포함할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 매스 반도체 패키지
100A-100G: 반도체 패키지
10: 패키지 기판
15: 칩 범프
21: 제1 반도체 칩
22: 제2 반도체 칩
30, 31, 32: 안티-몰딩 필름
40: 접착층
41: 제1 접착층
42: 제2 접착층
45: 히트 싱크
51: 하부 몰드 프레임
52: 상부 몰드 프레임
55: 버퍼 필름
60: 몰딩재
62: 언더필
65: 패키지 범프
Op, Op1, OP2: 개구부
G: 에어 갭

Claims (20)

  1. 기판 상에 제1 반도체 칩 및 제2 반도체 칩을 실장하는 단계,
    상기 제1 반도체 칩의 상면 상에 제1 필름을 형성하는 단계,
    하부 몰드 프레임 및 상부 몰드 프레임 사이에 상기 기판 상에 실장된 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 로딩하는 단계,
    상기 하부 몰드 프레임 및 상기 상부 몰드 프레임 사이에 몰딩재를 제공하는 단계,
    상기 하부 몰드 프레임 및 상기 상부 몰드 프레임을 제거하는 단계, 및
    상기 제1 반도체 칩의 상기 상면 상의 상기 제1 필름을 제거하여 상기 제1 반도체 칩의 상기 상면을 노출시키는 단계를 포함하는 반도체 패키지 제조 방법.
  2. 제1항에 있어서,
    상기 제1 반도체 칩의 수직 두께는 상기 제2 반도체 칩의 수직 두께보다 작고, 및
    상기 제1 반도체 칩의 상기 상면은 상기 제2 반도체 칩의 상면보다 낮은 레벨에 위치하는 반도체 패키지 제조 방법.
  3. 제1항에 있어서,
    상기 제1 필름과 상기 상부 몰드 프레임 사이에 제2 필름을 제공하는 단계를 더 포함하고, 및
    상기 제2 필름은 상기 제1 필름의 상면 및 상기 제2 반도체 칩의 상면과 접촉하는 반도체 패키지 제조 방법.
  4. 제1항에 있어서,
    상기 제1 반도체 칩 상의 상기 제1 필름의 상면과 상기 제2 반도체 칩의 상면은 공면인 반도체 패키지 제조 방법.
  5. 제1항에 있어서,
    상기 제1 필름의 수평 폭은 상기 제1 반도체 칩의 수평 폭보다 작은 반도체 패키지 제조 방법.
  6. 제1항에 있어서,
    상기 노출된 제1 반도체 칩의 상면 및 상기 노출된 제2 반도체 칩의 상면 상에 접착층을 제공하는 단계, 및
    상기 접착층 상에 히트 싱크를 부착하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  7. 제6항에 있어서,
    상기 접착층은 상기 제1 반도체 칩의 상기 상면 상의 제1 접착층 및 상기 제2 반도체 칩의 상기 상면 상의 제2 접착층을 포함하고, 및
    상기 몰딩재, 상기 히트 싱크, 상기 제1 접착층, 및 상기 제2 접착층 사이에 형성된 에어 갭을 더 포함하는 반도체 패키지 제조 방법.
  8. 제1항에 있어서,
    상기 몰딩재의 상면 및 상기 제2 반도체 칩의 상면은 공면인 반도체 패키지 제조 방법.
  9. 제1항에 있어서,
    상기 제1 필름을 형성하는 단계는 상기 제1 반도체 칩의 상기 상면 상에 상기 제1 필름을 부착하고 및 상기 제1 필름을 경화시키기 위한 경화 공정을 수행하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  10. 제11항에 있어서,
    상기 경화 공정은 상기 제1 필름을 90℃ 이상으로 가열하는 UV 큐어링 공정 또는 가열 공정을 포함하는 반도체 패키지 제조 방법.
  11. 제1항에 있어서,
    상기 제1 필름을 형성하기 전에, 상기 기판과 상기 제1 반도체 칩의 사이 및 상기 기판과 상기 제2 반도체 칩의 사이에 칩 범프들을 형성하고, 및
    상기 칩 범프들, 상기 제1 반도체 칩의 측면의 일부, 및 상기 제2 반도체 칩의 측면의 일부를 감싸는 언더필을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  12. 기판 상에 제1 두께를 갖는 제1 반도체 칩 및 제2 두께를 갖는 제2 반도체 칩을 실장하는 단계, 상기 제1 두께는 상기 제2 두께보다 얇고,
    상기 제1 반도체 칩의 상면 상에 제1 안티-몰딩 필름을 형성하는 단계,
    상기 제1 안티-몰딩 필름의 상면 및 상기 제2 반도체 칩의 상면 상에 버퍼 필름을 형성하는 단계,
    상기 기판 상에 상기 제1 반도체 칩의 측면, 상기 제1 안티-몰딩 필름의 측면, 및 상기 제2 반도체 칩의 측면을 감싸는 몰딩재를 형성하는 단계,
    상기 버퍼 필름을 제거하는 단계, 및
    상기 제1 안티 몰딩-필름을 제거하여 상기 제1 반도체 칩의 상기 상면의 중앙 영역을 노출하는 단계를 포함하고,
    상기 몰딩재는 상기 제1 반도체 칩의 상기 상면의 에지들 중 적어도 하나를 덮는 반도체 패키지 제조 방법.
  13. 제12항에 있어서,
    상기 몰딩재를 형성하기 전에 상기 제2 반도체 칩의 상면 상에 제2 안티-몰딩 필름을 형성하는 것,
    상기 버퍼 필름을 제거한 후에 상기 제2 안티-몰딩 필름을 제거하여 상기 제2 반도체 칩의 상기 상면의 중앙 영역을 노출하는 것을 더 포함하고,
    상기 몰딩재는 상기 제2 안티-몰딩 필름의 측면을 더 감싸고,
    상기 버퍼 필름은 상기 제2 안티-몰딩 필름의 상기 상면 상에 형성되고, 및
    상기 제1 안티-몰딩 필름은 상기 제2 안티-몰딩 필름보다 두꺼운 수직 두께를 갖는 반도체 패키지 제조 방법.
  14. 제13항에 있어서,상기 제1 안티-몰딩 필름이 제거되어 상기 제1 반도체 칩의 상기 상면이 노출하는 제1 개구부가 형성되고, 및
    상기 제2 안티-몰딩 필름이 제거되어 상기 제2 반도체 칩의 상기 상면을 노출하는 제2 개구부가 형성되고,
    상기 제1 개구부는 상기 제2 개구부보다 깊은 반도체 패키지 제조 방법.
  15. 제12항에 있어서,
    상기 제1 안티-몰딩 필름의 상기 상면과 상기 버퍼 필름의 하면이 직접적으로 접촉하는 반도체 패키지 제조 방법.
  16. 기판 상에 실장되고 제1 수직 두께를 갖는 제1 반도체 칩 및 제2 수직 두께를 갖는 제2 반도체 칩을 포함하되, 상기 제1 수직 두께는 상기 제2 수직 두께보다 얇고; 및
    상기 제1 반도체 칩의 측면들 및 상기 제2 반도체 칩의 측면들을 감싸는 몰딩재를 포함하고,
    상기 몰딩재는 상기 제1 반도체 칩의 상면의 중앙 영역을 노출하고 상기 제1 반도체 칩의 에지들 중 적어도 하나를 덮는 제1 개구부를 포함하는 반도체 패키지.
  17. 제16항에 있어서,
    상기 제2 반도체 칩의 상면과 상기 몰딩재의 상면은 공면인 반도체 패키지.
  18. 제16항에 있어서,
    상기 제1 개구부는 상기 제1 반도체 칩의 에지들 중 적어도 하나 및 상기 몰딩재의 일부를 노출하고, 및
    상기 제1 개구부 내에서, 상기 노출된 제1 반도체 칩의 상기 상면과 상기 노출된 몰딩재의 일부의 표면은 공면인 반도체 패키지.
  19. 제16항에 있어서,
    상기 몰딩재는 상기 제2 반도체 칩의 상면의 중앙 영역을 노출하고 및 상기 제2 반도체 칩의 에지들 중 적어도 하나를 덮는 제2 개구부를 더 포함하는 반도체 패키지.
  20. 제19항에 있어서,
    상기 제1 개구부는 상기 제2 개구부보다 깊은 반도체 패키지.
KR1020210090892A 2021-07-12 2021-07-12 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법 KR20230010397A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210090892A KR20230010397A (ko) 2021-07-12 2021-07-12 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법
US17/523,698 US11823975B2 (en) 2021-07-12 2021-11-10 Semiconductor packages including different type semiconductor chips having exposed top surfaces and methods of manufacturing the semiconductor packages
CN202210187589.5A CN115602549A (zh) 2021-07-12 2022-02-28 包括具有暴露顶表面的芯片的半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210090892A KR20230010397A (ko) 2021-07-12 2021-07-12 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230010397A true KR20230010397A (ko) 2023-01-19

Family

ID=84798794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210090892A KR20230010397A (ko) 2021-07-12 2021-07-12 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11823975B2 (ko)
KR (1) KR20230010397A (ko)
CN (1) CN115602549A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361995B2 (en) * 2003-02-03 2008-04-22 Xilinx, Inc. Molded high density electronic packaging structure for high performance applications
KR101227735B1 (ko) 2011-04-28 2013-01-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10446521B2 (en) * 2017-11-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating an integrated fan-out package
US11171076B2 (en) 2018-10-10 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Compute-in-memory packages and methods forming the same
KR102609445B1 (ko) * 2018-10-22 2023-12-04 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20230009221A1 (en) 2023-01-12
CN115602549A (zh) 2023-01-13
US11823975B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US10840219B2 (en) Semiconductor package structure and method for manufacturing the same
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US7445957B2 (en) Method for fabricating wafer level semiconductor package with build-up layer
KR102404058B1 (ko) 반도체 패키지
US8580608B2 (en) Fabrication method of package structure having embedded semiconductor component
US8334174B2 (en) Chip scale package and fabrication method thereof
US8525348B2 (en) Chip scale package and fabrication method thereof
US10825774B2 (en) Semiconductor package
CN102194804A (zh) 封装结构
US20220406734A1 (en) Flip-chip packaging substrate and method for fabricating the same
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US12107055B2 (en) Electronic package and fabrication method thereof
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
US10811378B2 (en) Electronic package and manufacturing method thereof
US20230015721A1 (en) Electronic package and manufacturing method thereof
JP2001267470A (ja) 半導体装置およびその製造方法
KR20230010397A (ko) 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법
CN113594105A (zh) 电子封装件及其制法
US20240096721A1 (en) Electronic package and manufacturing method thereof
US12027470B2 (en) Package carrier having a stiffener between solder bumps
US20240339443A1 (en) Package structure and manufacturing method thereof
US11527472B2 (en) Electronic package, supporting structure and fabrication method thereof
US20240213205A1 (en) Semiconductor device package
US20230290730A1 (en) Package device and manufacturing method thereof