CN115602549A - 包括具有暴露顶表面的芯片的半导体封装及其制造方法 - Google Patents

包括具有暴露顶表面的芯片的半导体封装及其制造方法 Download PDF

Info

Publication number
CN115602549A
CN115602549A CN202210187589.5A CN202210187589A CN115602549A CN 115602549 A CN115602549 A CN 115602549A CN 202210187589 A CN202210187589 A CN 202210187589A CN 115602549 A CN115602549 A CN 115602549A
Authority
CN
China
Prior art keywords
semiconductor chip
top surface
film
semiconductor
molding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210187589.5A
Other languages
English (en)
Inventor
徐铉哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115602549A publication Critical patent/CN115602549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开涉及包括具有暴露顶表面的芯片的半导体封装及其制造方法。制造半导体封装的方法包括以下步骤：在基板上安装第一半导体芯片和第二半导体芯片；在第一半导体芯片的顶表面上形成第一膜；以及将安装在基板上的第一半导体芯片和第二半导体芯片装载在下模具框架和上模具框架之间。该方法还包括以下步骤：在下模具框架和上模具框架之间设置模制材料，去除下模具框架和上模具框架，以及去除第一半导体芯片的顶表面上的第一膜以暴露第一半导体芯片的顶表面。

Description

包括具有暴露顶表面的芯片的半导体封装及其制造方法
技术领域
本公开的实施方式提供了包括具有暴露的顶表面的不同类型的半导体芯片的半导体封装以及形成该半导体封装的方法。
背景技术
已经提出了一种具有不同类型的半导体芯片的半导体封装。因此，已经提出了暴露半导体芯片的顶表面以耗散来自半导体芯片的热量的技术构思。已经提出了诸如研磨工艺的机械和物理工艺以暴露半导体芯片的顶表面。
发明内容
根据本公开的实施方式的制造半导体封装的方法包括以下步骤：在基板上安装第一半导体芯片和第二半导体芯片；在第一半导体芯片的顶表面上形成第一膜；将安装在基板上的第一半导体芯片和第二半导体芯片装载在下模具框架和上模具框架之间；在下模具框架和上模具框架之间设置模制材料；去除下模具框架和上模具框架；以及去除第一半导体芯片的顶表面上的第一膜以暴露第一半导体芯片的顶表面。
根据本公开的实施方式的制造半导体封装的方法包括以下步骤：在基板上安装具有第一厚度的第一半导体芯片和具有第二厚度的第二半导体芯片，第一厚度比第二厚度更薄；在第一半导体芯片的顶表面上形成第一防模制膜；在第一防模制膜的顶表面和第二半导体芯片的顶表面上形成缓冲膜；在基板上形成模制材料，模制材料围绕第一半导体芯片的侧表面、第一防模制膜的侧表面和第二半导体芯片的侧表面；去除缓冲膜；以及去除第一防模制膜以暴露第一半导体芯片的顶表面的中央区域。模制材料覆盖第一半导体芯片的顶表面的至少一个边缘。
根据本公开的实施方式的半导体封装包括：具有第一垂直厚度的第一半导体芯片和具有第二垂直厚度的第二半导体芯片，第一垂直厚度比第二垂直厚度更薄；以及围绕第一半导体芯片的侧表面和第二半导体芯片的侧表面的模制材料。模制材料在覆盖第一半导体芯片的顶表面的至少一个边缘的同时包括暴露第一半导体芯片的顶表面的中央区域的第一开口。
附图说明
图1A至图1G是例示根据本公开的各个实施方式的半导体封装的截面图。
图2A至图2H、图3和图4是用于描述根据本公开的各个实施方式的制造半导体封装的方法的图。
具体实施方式
图1A至图1G是例示根据本公开的各个实施方式的半导体封装100A-100G的图。
参照图1A，根据本公开的实施方式的半导体封装100A可以包括安装在基板10上的第一半导体芯片21和第二半导体芯片22、芯片凸块15、模制材料60和封装凸块65。
基板10可以包括印刷电路板(PCB)或基于硅的再分布层。
第一半导体芯片21的第一垂直厚度t1可以小于第二半导体芯片22的第二垂直厚度t2。第一半导体芯片21的顶表面可以位于比第二半导体芯片22的顶表面更低的高度。第一半导体芯片21和第二半导体芯片22可以彼此不同。例如，第一半导体芯片21可以包括诸如DRAM芯片的存储器半导体芯片，并且第二半导体芯片22可以包括诸如微处理器的逻辑半导体芯片。
芯片凸块15可以包括焊球或金属柱。芯片凸块15可以将基板10电连接到第一半导体芯片21，并且可以将基板10电连接到第二半导体芯片22。
可以在基板10上设置模制材料60以围绕芯片凸块15、第一半导体芯片21和第二半导体芯片22。具体地，模制材料60可以覆盖第一半导体芯片21的下表面和侧表面。模制材料60可以具有开口Op，使得第一半导体芯片21的顶表面仅部分地被覆盖。例如，模制材料60可以覆盖第一半导体芯片21的顶表面的至少一个边缘。因此，模制材料60的开口Op可以暴露第一半导体芯片21的顶表面的中央区域。第二半导体芯片22的顶表面可以完全暴露。例如，模制材料60可以不形成在第二半导体芯片22的顶表面的任何部分上。
封装凸块65可以将基板10电连接到诸如母板或信号处理系统的外部组件。封装凸块65可以包括焊球或金属柱。在另一实施方式中，可以省略(不形成)封装凸块60。
因为第一半导体芯片21和第二半导体芯片22的顶表面被暴露，所以在第一半导体芯片21和第二半导体芯片22中生成的热量可以被更有效地耗散。
参照图1B，与图1A所例示的半导体封装100A相比，根据本公开的实施方式的半导体封装100B还可以包括底部填充物(underfill)62。底部填充物62可以被设置在基板10和第一半导体芯片21之间以及基板10和第二半导体芯片22之间。底部填充物62可以覆盖或围绕芯片凸块15。底部填充物62可以覆盖或围绕第一半导体芯片21的侧表面的一部分和第二半导体芯片22的侧表面的一部分。例如，第一半导体芯片21和第二半导体芯片22的侧表面的下部部分可以被底部填充物62覆盖或围绕。
参照图1C，与图1A所例示的半导体封装100A相比，根据本公开的实施方式的半导体封装100C的模制材料60可以具有第一开口Op1和第二开口Op2。第一开口Op1可以暴露第一半导体芯片21的顶表面。第二开口Op2可以暴露第二半导体芯片22的顶表面。模制材料60可以覆盖第一半导体芯片21的顶表面的至少一个边缘和第二半导体芯片22的顶表面的至少一个边缘。模制材料60中的第一开口Op1的深度可以大于第二开口Op2的深度。第一半导体芯片21的顶表面的高度可以比第二半导体芯片22的顶表面的高度更低。
参照图1D，与图1A所例示的半导体封装100A相比，根据本公开的实施方式的半导体封装100D的模制材料60可以覆盖第一半导体芯片21的顶表面的至少一个边缘并且可以暴露第一半导体芯片21的顶表面的至少一个边缘。被覆盖的边缘和被暴露的边缘可以彼此相对。第一半导体芯片21的暴露在开口Op中的暴露边缘的顶表面和模制材料60的暴露在开口Op中的凹陷表面可以是共面的。
参照图1E，与图1A所例示的半导体封装100A相比，根据本公开的实施方式的半导体封装100E的开口Op可以暴露第一半导体芯片21的至少两个边缘。半导体封装100E的模制材料60也可以如图1A所示覆盖第一半导体芯片21的两个相对边缘。其中第一半导体芯片21的两个相对边缘被暴露的位置可以是模制材料60的两个凹陷表面。例如，图1A的半导体封装100A的模制材料60可以覆盖第一半导体芯片21的顶表面的所有边缘，并且图1E的半导体封装100E的模制材料60可以暴露第一半导体芯片21的顶表面的至少两个边缘以及模制材料60的至少两个对应的凹陷表面。
参照图1F，与图1A的半导体封装100A相比，根据本公开的实施方式的半导体封装100F还可以包括粘合层41和42以及散热器(heat sink)45。粘合层41和42可以包括将第一半导体芯片21附接到散热器45的第一粘合层41和将第二半导体芯片22附接到散热器45的第二粘合层42。第一粘合层41可以填充图1A的开口Op。气隙G可以形成在模制材料60的顶表面和散热器45的底表面之间。粘合层41和42可以包括热界面材料(TIM)。散热器45可以包括诸如铝的金属。
参照图1G，与图1F的半导体封装100F相比，根据本公开的实施方式的半导体封装100G的粘合层40可以密封(seal)模制材料60与散热器45之间的气隙G。例如，半导体封装100G的粘合层40可以填充针对半导体封装100F图1F所示的气隙G。
参照图1A至图1G描述的半导体封装100A-100G的技术构思可以以各种方式组合。
图2A至图2H、图3和图4是用于描述根据本公开的各个实施方式的制造半导体封装的方法的图。
参照图2A，根据本公开的实施方式的制造半导体封装的方法可以包括将至少两个半导体芯片21和22安装在封装基板10上。半导体芯片21和22可以包括第一半导体芯片21和第二半导体芯片22。如上所述，第一半导体芯片21的垂直厚度可以比第二半导体芯片22的垂直厚度更薄。
该方法还可以包括将芯片凸块15设置在基板10和半导体芯片21和22之间。可以在将半导体芯片21和22安装在基板10上之前设置芯片凸块15。芯片凸块15可以包括焊球或金属柱。设置芯片凸块15的工艺可以包括将基板10、半导体芯片21和22以及芯片凸块15加热至约260℃并且使芯片凸块15熔化和回流。
参照图2B，该方法还可以包括在第一半导体芯片21的顶表面上形成防模制膜(anti-molding film)30。防模制膜30的水平宽度可以小于第一半导体芯片21的水平宽度。因此，第一半导体芯片21的顶表面的中央区域可以覆盖有防模制膜30，并且第一半导体芯片21的顶表面的边缘可以未覆盖有防模制膜30。在一个实施方式中，第一半导体芯片21的顶表面的至少一个边缘可以覆盖有防模制膜30。防模制膜30的至少一个表面可具有粘附性。防模制膜30可以包括热固性树脂。例如，防模制膜30可以包括环氧树脂、丙烯酸树脂、聚酰亚胺、聚苯并恶唑、苯并环丁烯、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯和聚醚醚酮中的至少一种。在一个实施方式中，在将防模制膜30附接到第一半导体芯片21的顶表面之后，该方法还可以包括执行涉及用UV光照射的UV固化工艺或加热工艺。防模制膜30可以通过UV固化工艺或加热工艺被加热至90℃或更高。防模制膜30和第一半导体芯片21之间的粘附可以通过UV固化工艺或加热工艺而弱化。在一个实施方式中，防模制膜30可以包括双层。例如，防模制膜30可以包括与第一半导体芯片21接触的下层和位于下层上的上层。防模制膜30的下层可以具有粘附性，但可以具有通过UV固化工艺或加热工艺而粘附性弱化的性质，使得防模制膜30可以容易地与第一半导体芯片21分离。稍后将描述防模制膜30的上层。
参照图2C，该方法还可以包括将其上安装有半导体芯片21和22的基板10装载在下模具框架51和上模具框架52之间。下模具框架51可以与基板10的下部部分接触，并且上模具框架52可以与半导体芯片21和22的上部部分接触。缓冲膜55可以被设置在上模具框架52与半导体芯片21和22和防模制膜30的上部部分之间。缓冲膜55可以包括离型膜(releasefilm)。缓冲膜55和防模制膜30可以粘附。在一个实施方式中，缓冲膜55的一个表面可以不具有粘附性或可以具有弱粘附性。在另一实施方式中，缓冲膜55的两个表面可以不具有粘附性或可以具有弱粘附性。
参照图2D，该方法还可以包括在下模具框架51与上模具框架52之间设置模制材料60，并且通过执行模制工艺来固化模制材料60。模制材料60可以包括环氧模塑料(EMC)。模制材料60可以以糊状形式(paste form)提供，并且可以通过固化工艺硬化。缓冲膜55可以与第一半导体芯片21的顶表面上的防模制膜30和第二半导体芯片22的顶表面接触。缓冲膜55可以防止模制材料60粘附到上模具框架52。缓冲膜55可以防止模制材料60渗透到第一半导体芯片21上的防模制膜30的顶表面上和第二半导体芯片22的顶表面上。
参照图2E，该方法还可以包括去除下模具框架51、上模具框架52和缓冲膜55。可以暴露基板10的下表面、第一半导体芯片21上的防模制膜30的顶表面和第二半导体芯片22的顶表面。模制材料60的顶表面、第二半导体芯片22的顶表面以及第一半导体芯片21的顶表面上的防模制膜30的顶表面可以是共面的。
模制工艺和固化工艺可以包括加热工艺。通过模制工艺，可以将模制材料60和防模制膜30加热到250℃或更高。防模制膜30的粘附性可以通过加热工艺而弱化。防模制膜30的上层可以包括可以通过加热工艺而容易地与缓冲膜55分离的材料。另选地，防模制膜30的上层的粘附性可以通过模制工艺而弱化。
参照图2F，该方法还可以包括从第一半导体芯片21的顶表面去除防模制膜30。可以形成暴露第一半导体芯片21的顶表面的开口Op。模制材料60可以暴露第一半导体芯片21的顶表面的中央区域，或者使第一半导体芯片21的顶表面的中央区域暴露，并且可以覆盖第一半导体芯片21的顶表面的边缘。
参照图2G，该方法还可以包括在基板10的下表面上设置封装凸块65。封装凸块65可以包括焊球或金属柱。可以制造包括安装在一个集成基板10上的多个第一半导体芯片21和第二半导体芯片22的大容量(mass)半导体封装100。
参照图2H，该方法可以包括通过使用刀片B执行切割工艺以分离大容量半导体封装100来制造半导体封装件100A。
在本实施方式中，可以省略用于暴露半导体芯片21和22的顶表面的研磨工艺。因为研磨工艺使用研磨机研磨半导体芯片21和22的顶表面，所以可能对半导体芯片21和22以及芯片凸块15造成物理损伤。在该实施方式中，因为省略了研磨工艺，所以可以防止或减少对半导体芯片21和22以及芯片凸块15的物理损伤。
参照图3，根据本公开的实施方式的制造半导体封装的方法可以包括将多个半导体芯片21和22安装在封装基板10上并且形成底部填充物62。底部填充物62可以被设置在基板10与半导体芯片21和22之间以围绕芯片凸块15。底部填充物62可以包括环氧树脂。此后，该方法还可以包括执行参照图2B至图2H描述的工艺以制造图1B所示的半导体封装100B。
参照图4，根据本公开的实施方式的制造半导体封装的方法可以包括将多个半导体芯片21和22安装在封装基板10上并且在半导体芯片21和22上的顶表面上分别设置防模制膜31和32。因为第一半导体芯片21的垂直厚度小于第二半导体芯片22的垂直厚度，所以第一防模制膜31的垂直厚度可以大于第二防模制膜32的垂直厚度。第一防模制膜31的顶表面和第二防模制膜32的顶表面可以是共面的。
此后，该方法还可以包括执行参照图2C至图2H描述的工艺以制造图1C所示的半导体封装100C。
根据本公开的实施方式，可以在无需一些机械工艺和物理工艺的情况下制造半导体封装。因此，在制造工艺期间，可以减少或避免施加到半导体封装的机械应力和物理应力。可以保持半导体封装的性能，可以增加产量和生产率并且可以降低制造成本。
虽然已经针对特定实施方式描述了本教导，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求限定的本教导的精神和范围的情况下，可以进行各种改变和修改。
相关申请的交叉引用
本申请要求于2021年7月12日提交的韩国专利申请No.10-2021-0090892的优先权，其全部内容通过引用结合于此。

Claims (20)

1.一种制造半导体封装的方法，该方法包括以下步骤：
在基板上安装第一半导体芯片和第二半导体芯片；
在所述第一半导体芯片的顶表面上形成第一膜；
将安装在所述基板上的所述第一半导体芯片和所述第二半导体芯片装载在下模具框架和上模具框架之间；
在所述下模具框架和所述上模具框架之间设置模制材料；
去除所述下模具框架和所述上模具框架；以及
去除所述第一半导体芯片的所述顶表面上的所述第一膜以暴露所述第一半导体芯片的所述顶表面。
2.根据权利要求1所述的方法，其中，
所述第一半导体芯片的第一垂直厚度比所述第二半导体芯片的第二垂直厚度更薄；并且
所述第一半导体芯片的所述顶表面的高度比所述第二半导体芯片的顶表面的高度更低。
3.根据权利要求1所述的方法，该方法还包括以下步骤：
在所述第一膜和所述上模具框架之间设置第二膜；
其中，所述第二膜与所述第一膜的顶表面和所述第二半导体芯片的顶表面接触。
4.根据权利要求1所述的方法，
其中，所述第一半导体芯片上的所述第一膜的顶表面和所述第二半导体芯片的顶表面共面。
5.根据权利要求1所述的方法，
其中，所述第一膜的水平宽度比所述第一半导体芯片的水平宽度更小。
6.根据权利要求1所述的方法，该方法还包括以下步骤：
在所述第一半导体芯片的暴露的顶表面和所述第二半导体芯片的顶表面上设置粘合层；以及
在所述粘合层上附接散热器。
7.根据权利要求6所述的方法，
其中，所述粘合层包括在所述第一半导体芯片的所述顶表面上的第一粘合层和在所述第二半导体芯片的所述顶表面上的第二粘合层，并且
其中，气隙垂直地在所述模制材料与所述散热器之间形成并且水平地在所述第一粘合层与所述第二粘合层之间形成。
8.根据权利要求1所述的方法，
其中，所述模制材料的顶表面和所述第二半导体芯片的顶表面共面。
9.根据权利要求1所述的方法，
其中，形成所述第一膜的步骤包括以下步骤：将所述第一膜附接在所述第一半导体芯片的所述顶表面上并且执行固化工艺以固化所述第一膜。
10.根据权利要求9所述的方法，
其中，所述固化工艺包括使用紫外UV固化工艺和加热工艺中的至少一者将所述第一膜加热到至少90℃。
11.根据权利要求1所述的方法，该方法还包括以下步骤：在形成所述第一膜的步骤之前：
在所述基板和所述第一半导体芯片之间以及在所述基板和所述第二半导体芯片之间形成芯片凸块；以及
形成围绕所述芯片凸块、所述第一半导体芯片的侧表面的一部分以及所述第二半导体芯片的侧表面的一部分的底部填充物。
12.一种制造半导体封装的方法，该方法包括以下步骤：
在基板上安装具有第一厚度的第一半导体芯片和具有第二厚度的第二半导体芯片，所述第一厚度比所述第二厚度更薄；
在所述第一半导体芯片的顶表面上形成第一防模制膜；
在所述第一防模制膜的顶表面和所述第二半导体芯片的顶表面上形成缓冲膜；
在所述基板上形成模制材料，所述模制材料围绕所述第一半导体芯片的侧表面、所述第一防模制膜的侧表面和所述第二半导体芯片的侧表面；
去除所述缓冲膜；以及
去除所述第一防模制膜以暴露所述第一半导体芯片的所述顶表面的中央区域，
其中，所述模制材料覆盖所述第一半导体芯片的所述顶表面的至少一个边缘。
13.根据权利要求12所述的方法，该方法还包括以下步骤：
在形成所述模制材料之前，在所述第二半导体芯片的所述顶表面上形成第二防模制膜；以及
在去除所述缓冲膜之后去除所述第二防模制膜以暴露所述第二半导体芯片的所述顶表面的中央区域，
其中，
所述模制材料还围绕所述第二防模制膜的侧表面，
所述缓冲膜形成在所述第二防模制膜的顶表面上，并且
所述第一防模制膜的垂直厚度比所述第二防模制膜的垂直厚度更厚。
14.根据权利要求13所述的方法，该方法还包括以下步骤：
通过去除所述第一防模制膜而形成暴露所述第一半导体芯片的所述顶表面的第一开口；以及
通过去除所述第二防模制膜而形成暴露所述第二半导体芯片的所述顶表面的第二开口，
其中，所述第一开口的深度比所述第二开口的深度更大。
15.根据权利要求12所述的方法，
其中，所述第一防模制膜的所述顶表面和所述缓冲膜的底表面彼此直接接触。
16.一种半导体封装，该半导体封装包括：
具有第一垂直厚度的第一半导体芯片和具有第二垂直厚度的第二半导体芯片，所述第一垂直厚度比所述第二垂直厚度更薄；以及
模制材料，所述模制材料围绕所述第一半导体芯片的侧表面和所述第二半导体芯片的侧表面，
其中，所述模制材料在覆盖所述第一半导体芯片的顶表面的至少一个边缘的同时包括暴露所述第一半导体芯片的所述顶表面的中央区域的第一开口。
17.根据权利要求16所述的半导体封装，
其中，所述第二半导体芯片的顶表面和所述模制材料的顶表面共面。
18.根据权利要求16所述的半导体封装，其中，
所述第一开口还暴露所述模制材料的凹陷表面，并且
所述第一半导体芯片的暴露的顶表面和所述模制材料的暴露的凹陷表面在所述第一开口中共面。
19.根据权利要求16所述的半导体封装，
其中，所述模制材料在覆盖所述第二半导体芯片的顶表面的至少一个边缘的同时包括暴露所述第二半导体芯片的所述顶表面的中央区域的第二开口。
20.根据权利要求19所述的半导体封装，
其中，所述第一开口的深度比所述第二开口的深度更大。
CN202210187589.5A 2021-07-12 2022-02-28 包括具有暴露顶表面的芯片的半导体封装及其制造方法 Pending CN115602549A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210090892A KR20230010397A (ko) 2021-07-12 2021-07-12 노출된 상면들을 가진 이종 반도체 칩들을 포함하는 반도체 패키지들 및 그 제조 방법
KR10-2021-0090892 2021-07-12

Publications (1)

Publication Number Publication Date
CN115602549A true CN115602549A (zh) 2023-01-13

Family

ID=84798794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210187589.5A Pending CN115602549A (zh) 2021-07-12 2022-02-28 包括具有暴露顶表面的芯片的半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US11823975B2 (zh)
KR (1) KR20230010397A (zh)
CN (1) CN115602549A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361995B2 (en) * 2003-02-03 2008-04-22 Xilinx, Inc. Molded high density electronic packaging structure for high performance applications
KR101227735B1 (ko) 2011-04-28 2013-01-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10446521B2 (en) * 2017-11-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating an integrated fan-out package
US11171076B2 (en) 2018-10-10 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Compute-in-memory packages and methods forming the same
KR102609445B1 (ko) * 2018-10-22 2023-12-04 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20230009221A1 (en) 2023-01-12
KR20230010397A (ko) 2023-01-19
US11823975B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US8378477B2 (en) Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US8802507B2 (en) Fabrication method of semiconductor package device, and fabrication method of semiconductor package structure
US10978408B2 (en) Semiconductor package and manufacturing method thereof
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
EP3428965A1 (en) Semiconductor package including emi shielding structure and method for forming the same
EP3300106B1 (en) Fan-out package structure having stacked carrier substrates and method for forming the same
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
US20090001561A1 (en) High Thermal Performance Packaging for Circuit Dies
US20170053859A1 (en) Electronic package and fabrication method thereof
TWI749311B (zh) 半導體封裝及其製造方法
US10644479B1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20180190594A1 (en) Manufacturing method of package structure
US20100225007A1 (en) Integrated circuit packaging system with stacked die and method of manufacture thereof
US11610850B2 (en) Electronic package and fabrication method thereof
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
KR20200067761A (ko) 반도체 디바이스 및 그의 제조 방법
US20120129315A1 (en) Method for fabricating semiconductor package
US10811378B2 (en) Electronic package and manufacturing method thereof
US11823975B2 (en) Semiconductor packages including different type semiconductor chips having exposed top surfaces and methods of manufacturing the semiconductor packages
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
US11201142B2 (en) Semiconductor package, package on package structure and method of froming package on package structure
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
US9184067B1 (en) Methods of mitigating defects for semiconductor packages
US20240096721A1 (en) Electronic package and manufacturing method thereof
KR20040094165A (ko) 열 방출 스택 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination