CN114256163A - 半导体封装结构及其形成方法 - Google Patents

半导体封装结构及其形成方法 Download PDF

Info

Publication number
CN114256163A
CN114256163A CN202011011350.XA CN202011011350A CN114256163A CN 114256163 A CN114256163 A CN 114256163A CN 202011011350 A CN202011011350 A CN 202011011350A CN 114256163 A CN114256163 A CN 114256163A
Authority
CN
China
Prior art keywords
die
dummy conductive
dummy
encapsulation material
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011011350.XA
Other languages
English (en)
Inventor
凃顺财
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202011011350.XA priority Critical patent/CN114256163A/zh
Publication of CN114256163A publication Critical patent/CN114256163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例提供了一种半导体封装结构及其形成方法。半导体封装结构包括：线路层；管芯，设置在线路层上方；封装材料，围绕管芯；至少一个伪导电垫，设置在线路层上方并位于管芯周围；以及至少一个导热结构，导热结构与伪导电垫接触。其中，伪导电垫或者导热结构具有通过封装材料的表面暴露的部分。本发明的上述技术方案至少能够改善半导体封装结构的散热效果。

Description

半导体封装结构及其形成方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及其形成方法。
背景技术
随着集成电路尺寸逐渐缩小，以及SiP(System In a Package，系统级封装)产品在市场上的应用日渐增大，当芯片处理效能越来越高时，所面临的芯片散热问题也变得非常重要。
在SiP结构中，一个封装体内会埋进两个以上的主动元件和/或被动元件在其中。当多个不同的管芯(Die)将封装在同一封装体内时，但并非所有的管芯都有良好的导热途径。传统制程是在整个封装体外(例如晶圆背面)加上金属外盖当做散热元件。在此方式中，该散热元件位置会远离作为发热源的管芯主动面，因此只能间接的针对发热源进行散热。
在另一种方式中，将金属外盖移至封装体内，从而将金属外盖覆盖在每个管芯外。但在此方式中，只有位于周围的管芯可以顺利散热，管芯与管芯之间依然存在热积累而导致散热不佳的问题。此外，在使用SMT(Surface Mounted Technology，表面贴装技术)时，可能产生由金属外盖造成的短路。
发明内容
针对相关技术中的上述问题，本申请提出一种半导体封装结构及其形成方法，以能够改善半导体封装结构的散热效果。
根据本发明的一个方面，提供了一种半导体封装结构包括：线路层；管芯，设置在线路层上方；封装材料，围绕管芯；至少一个伪导电垫，设置在线路层上方并位于管芯周围；以及至少一个导热结构，导热结构与伪导电垫接触。其中，伪导电垫或者导热结构具有通过封装材料的表面暴露的部分。
在一些实施例中，伪导电垫设置在线路层的表面上，导热结构的第一端接触伪导电垫，导热结构的第二端通过封装材料的顶面或者侧面暴露。
在一些实施例中，半导体封装结构还包括底部填充物，底部填充物设置在管芯与线路。层之间伪导电垫的一部分表面由封装材料覆盖，伪导电垫的另一部分表面由底部填充物覆盖。
在一些实施例中，导热结构的第一端与伪导电垫接触，并且导热结构的第二端浮置。
在一些实施例中，导热结构为具有弧度的导热线。
在一些实施例中，伪导电垫与管芯在竖直方向上至少部分地重叠。
在一些实施例中，导热结构在管芯的上方延伸跨过管芯。
在一些实施例中，伪导电垫的数量为多个，多个伪导电垫和接触多个伪导电垫的多个导热结构离散地围绕管芯设置。
在一些实施例中，管芯包括第一管芯和第二管芯，其中，伪导电垫和导热结构至少设置在第一管芯和第二管芯之间。
根据本发明的另一个方面，提供了一种半导体封装结构，包括：线路层；管芯，设置在线路层上方；封装材料，围绕管芯；至少一个伪导电垫，设置在线路层上方并位于管芯周围；以及至少一个导热结构，导热结构与伪导电垫接触。其中，伪导电垫或者导热结构具有通过封装材料的表面暴露的部分，导热结构的延伸路径具有弧度。
在一些实施例中，导热结构未与伪导电垫接触的一端浮置。
在一些实施例中，伪导电垫设置在线路层的表面上，导热结构的第一端接触伪导电垫，导热结构的第二端通过封装材料的顶面或者侧面暴露。
在一些实施例中，半导体封装结构还包括底部填充物，底部填充物设置在管芯与衬底之间。伪导电垫的一部分表面由封装材料覆盖，伪导电垫的另一部分表面由底部填充物覆盖。
在一些实施例中，伪导电垫与管芯在竖直方向上至少部分地重叠。
在一些实施例中，管芯包括第一管芯和第二管芯，其中，伪导电垫和导热结构至少设置在第一管芯和第二管芯之间。
根据本发明的又一个方面，提供了一种形成半导体封装结构的方法，包括：在管芯周围设置伪导电垫和与伪导电垫接触的导热结构；用封装材料封装管芯、伪导电垫和导热结构；将管芯连接至线路层；在将管芯连接至线路层之后，通过封装材料的表面暴露出伪导电垫或者导热结构的部分。
在一些实施例中，在将管芯连接至线路层之前，设置伪导电垫和导热结构。或者，在将管芯连接至线路层之后，设置导热结构。
在一些实施例中，暴露导热结构的部分包括：通过去除部分封装材料和部分导热结构，从而暴露导热结构的部分。
在一些实施例中，在将管芯连接至线路层之后，还包括：在管芯与线路层之间形成底部填充物，其中，用封装材料覆盖伪导电垫的一部分表面，用底部填充物覆盖伪导电垫的另一部分表面。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1是根据本发明实施例的半导体封装结构的示意图。
图2A至图2G示出了用于形成半导体封装结构的工艺的中间步骤的截面图。
图3是根据本发明另一实施例的半导体封装结构的示意图。
图4A至图4F示出了用于形成半导体封装结构的工艺的中间步骤的截面图。
图5A至图5F示出了用于形成根据本发明另一实施例的半导体封装结构工艺的中间步骤的截面图。
图6A至图6H示出了用于形成半导体封装结构的工艺的中间步骤的截面图。
图7是根据本发明实施例的形成半导体封装结构的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
根据各个示例性实施例提供了一种半导体封装结构及其形成方法。示出了形成半导体封装结构的中间阶段。讨论了一些实施例的变化。遍及各个视图和示例性实施例，相同的参考标号用于指代相同的元件。
图1是根据本发明实施例的半导体封装结构100的示意图。如图1所示，半导体封装结构100包括线路层110和设置在所述线路层110上方的第一管芯121和第二管芯122。图1中示出了第一管芯121和第二管芯122。但是管芯的数量也可以是一个或多于两个。每个第一管芯121和第二管芯122由封装材料130围绕。在示出的实施例中，第一管芯121和第二管芯122的顶面通过封装材料130暴露。半导体封装结构100还包括至少一个伪导电垫152和与伪导电垫152接触的至少一个导热结构154，伪导电垫152设置在线路层110上并且设置在第一管芯121和第二管芯122周围。伪导电垫152是伪导电结构，伪导电垫152不与半导体封装结构100内的功能电路电连接，也不会对半导体封装结构100的电信号具有影响。
导热结构154的第一端1541与伪导电垫152的表面连接，导热结构154由伪导电垫152的表面延伸至封装材料130的顶面并通过封装材料130的顶面暴露导热结构154的第二端1542。第一管芯121和第二管芯122之间可以至少设置一个伪导电垫152和相应的至少一个导热结构154。伪导电垫152和导热结构154的数量可以是多个，多个伪导电垫152和导热结构154可以围绕每个第一管芯121和第二管芯122离散地设置。在一些实施例中，伪导电垫152和导热结构154的材料可以是金属，或者是可以传导热量的任何其他的可应用材料。在俯视图中，伪导电垫152可以是圆形形状，或者也可以是其他形状。伪导电垫152的位置以及导热结构154的延伸路径可以根据应用需要，而进行任意适当的配置，本发明对此不进行限制。
由于伪导电垫152设置在第一管芯121和第二管芯122周围，导热结构154由伪导电垫152的表面延伸至封装材料130的顶面并暴露出来，因此提供了良好的导热路径，由管芯产生的热量能够由伪导电垫152和导热结构154传导至封装材料130之外。伪导电垫152可以邻近管芯的发热表面设置并且可以设置在相邻的两个管芯之间，因此可以直接对主被动元件的发热源(主动面)和管芯之间的位置进行散热，改善了散热效果。另外，包括伪导电垫152和导热结构154的散热结构的位置可以不受其它管芯位置所影响。并且，伪导电垫152和导热结构154的导热路径可以不对SMT制程造成影响。
仍参考图1所示，导热结构154可以构造为导热线(wire)结构，这使得导热结构154由伪导电垫152至封装材料130顶面的延伸路径是具有弧度的，而不是保持垂直地延伸。在一些实施例中，导热结构154的延伸路径在伪导电垫152表面处与伪导电垫152表面所成的角度α呈锐角。导热结构154的第二端1542可以是浮置的，导热结构154不与半导体封装结构100内的功能电路电连接，也不会对半导体封装结构100的电信号具有影响。
在一些实施例中，对于设置在例如第一管芯121周围的伪导电垫152，伪导电垫152与第一管芯121邻近的一端位于第一管芯121的下方，这样伪导电垫152与第一管芯121在竖直方向上至少部分地重叠。从而，可以有利于管芯产生的热量传导至伪导电垫152而进行散热。
半导体封装结构100还包括底部填充物140，底部填充物140设置在每个第一管芯121和第二管芯122与线路层110之间。第一管芯121和第二管芯122可以通过导电连接件142与线路层110连接。线路层110可以是形成在衬底中的RDL。底部填充物140包覆该导电连接件142。底部填充物140可以由任何具有导热功能的材料形成。伪导电垫152的靠近管芯(例如第一管芯121)的部分表面被底部填充物140覆盖，伪导电垫152未被底部填充物140覆盖的另一部分表面被封装材料130覆盖。底部填充物140可以有利地帮助将由管芯产生的热量传导至伪导电垫152。
在一些实施例中，除第一管芯121和第二管芯122之外，线路层110上方还可以设置其他的电子元件124。电子元件124可以包括电容器或其他的有源或无源电子元件124。电子元件124被封装材料130覆盖。在一些实施例中，伪导电垫152的直径可以在500μm至1000μm的范围内，例如可以是700μm。伪导电垫152的厚度可以在5μm至20μm的范围内，例如可以是10μm。导热结构154的直径可以在50μm至200μm的范围内，例如可以是100μm。导热结构154的高度可以在500μm至800μm的范围内，例如可以是590μm。封装材料130的高度可以在500至800μm的范围内，例如可以是600μm。在一些实施例中，可以根据管芯的尺寸来选择导热结构154的尺寸。例如，导热结构154的直径与管芯的周长的比率可以在2％至5％的范围内，例如可以是3％。
图2A至图2G示出了用于形成半导体封装结构100的工艺的中间步骤的截面图。
在图2A中，提供了载体衬底210，并且在载体衬底210上形成释放层220、在释放层220上形成衬底。衬底可以包括线路层110，线路层110可以是RDL。释放层220可以由基于聚合物的材料形成，释放层220可以与载体衬底210一起从将在后续步骤中形成的结构去除。释放层220的顶面可以是水平的。衬底的第一侧上设置有位于第一管芯121和第二管芯122周围的伪导电垫152，伪导电垫152不与线路层110中的线路电连接。
参考图2B，在衬底的第一侧上形成第一管芯121和第二管芯122。同时，还可以形成其他的电子元件124。第一管芯121和第二管芯122可以通过导电连接件142连接至线路层110。伪导电垫152不与第一管芯121或第二管芯122电连接。例如可以采用SMT或FCB(flipchip bonding，倒装芯片接合)工艺将第一管芯121和第二管芯122连接至线路层110。
参考图2C，在诸如第一管芯121和第二管芯122的管芯与衬底之间形成底部填充物140。底部填充物140可以是聚合物，例如环氧树脂。第一管芯121下方的底部填充物140和第二管芯122下方的底部填充物140之间具有间隔。第一管芯121下方的底部填充物140覆盖第一管芯121周围的伪导电垫152与第一管芯121邻近的一部分，而暴露伪导电垫152的另一部分。类似的，第二管芯122下方的底部填充物140覆盖第二管芯122周围的伪导电垫152与第二管芯122邻近的一部分，而暴露另一部分。
参考图2D，形成与伪导电垫152连接的导热结构154。每个导热结构154的两端分别连接至两个伪导电垫152。导热结构154的高度高于第一管芯121和第二管芯122的高度。在示出的实施例中，导热结构154可以构造为导热线结构。并且，导热结构154连接分别位于第一管芯121和第二管芯122相对两侧的伪导电垫152，因此形成跨越第一管芯121和第二管芯122的导热结构154。在其他实施例中，导热结构154也可以连接至其他任意位置的两个伪导电垫152。
参考图2E，在衬底上方模制封装材料130，封装材料130覆盖第一管芯121、第二管芯122、电子元件124以及导热结构154。封装材料130可以例如是模制化合物。
之后如图2F所示，可以执行诸如研磨的平坦化工艺使封装材料130的顶面变平。该平坦化工艺可以停止于第一管芯121和第二管芯122的顶面处，同时该平坦化工艺将去除导热结构154的上部部分，并由封装材料130暴露保留的导热结构154的顶端。
参考图2G，去除载体衬底210。载体衬底210可以从衬底分离。在一些实施例中，可以在释放层220上投射诸如激光或UV光的光，使得释放层220在光的热量下分解，并且可以去除载体衬底210。
然后，在衬底的与第一侧相对的第二侧上形成与线路层110电连接的连接件180，形成如图1所示的半导体封装结构100。在一些实施例中，连接件180可以是球栅阵列(BGA)连接件、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块等。
图3是根据本发明另一实施例的半导体封装结构200的示意图。如图3所示，半导体封装结构200包括线路层110和设置在所述线路层110上方的第一管芯121。第一管芯121由封装材料130围绕。线路层110上方还可以设置由封装材料130覆盖的其他电子元件124。在示出的实施例中，第一管芯121顶面由封装材料130覆盖。伪导电垫152设置在线路层110上并且设置在第一管芯121周围。伪导电垫152是伪导电结构。
导热结构154可以构造为导热线结构。导热结构154的第一端1541与伪导电垫152的表面连接，导热结构154由伪导电垫152的表面延伸至封装材料130的侧面并通过封装材料130的侧面暴露导热结构154的第二端1542。由于伪导电垫152设置在第一管芯121和第二管芯122周围，导热结构154由伪导电垫152的表面延伸至封装材料130的侧面并暴露出来，因此提供了良好的导热路径，由管芯产生的热量能够由伪导电垫152和导热结构154传导至封装材料130之外。半导体封装结构200也包括底部填充物140，底部填充物140设置在每个第一管芯121与线路层110之间。伪导电垫152的靠近第一管芯121的部分表面被底部填充物140覆盖，伪导电垫152的另一部分表面被封装材料130覆盖。图3中的半导体封装结构200的其他方面可以与图1所示的半导体封装结构100类似，此处不再重复描述。
图4A至图4F示出了用于形成半导体封装结构200的工艺的中间步骤的截面图。
在图4A中，提供了载体衬底210，并且在载体衬底210上形成释放层220、在释放层220上形成衬底。衬底可以包括线路层110，线路层110可以是RDL。衬底的第一侧上设置有位于第一管芯121和第二管芯122周围的伪导电垫152，伪导电垫152不与线路层110中的线路电连接。
参考图4B，在衬底的第一侧上形成第一管芯121和第二管芯122。同时，还可以形成其他的电子元件124。其他的电子元件124可以位于第一管芯121和第二管芯122之间。第一管芯121和第二管芯122可以通过导电连接件142连接至线路层110。伪导电垫152不与第一管芯121或第二管芯122电连接。
参考图4C，在诸如第一管芯121和第二管芯122的管芯与衬底之间形成底部填充物140。第一管芯121和第二管芯122下方的底部填充物140分别覆盖第一管芯121和第二管芯122周围的伪导电垫152的一部分，而暴露伪导电垫152的另一部分。此外，还形成与伪导电垫152连接的导热结构154。导热结构154的两端分别连接至位于第一管芯121和第二管芯122之间的两个伪导电垫152，导热结构154在第一管芯121和第二管芯122之间延伸，并且导热结构154可以跨越第一管芯121和第二管芯122之间的电子元件124上方。
参考图4D，在衬底上方模制封装材料130，封装材料130覆盖第一管芯121、第二管芯122、电子元件124以及导热结构154。封装材料130可以例如是模制化合物。之后如图4E所示，去除载体衬底210。可以通过使得释放层220在光的热量下分解来去除载体衬底210。
参考图4F所示，执行切割工艺，切割工艺从第一管芯121和第二管芯122之间将第一管芯121和第二管芯122分离，得到单个的第一管芯121。该切割工艺切割位于第一管芯121和第二管芯122之间的导热结构154，从而得到的导热结构154通过封装材料130的侧面暴露。
然后，在衬底的与第一侧相对的第二侧上形成与线路层110电连接的连接件180，形成如图3所示的半导体封装结构200。
图5A至图5F示出了用于形成根据本发明另一实施例的半导体封装结构300的工艺的中间步骤的截面图。在图5A中，提供载体衬底210，并且在载体衬底210上形成释放层220、在释放层220上形成衬底。衬底可以包括线路层110，线路层110可以是RDL。衬底的第一侧上设置有位于第一管芯121和第二管芯122周围的伪导电垫152。
参考图5B，在线路层110的第一侧上形成第一管芯121和第二管芯122。第一管芯121和第二管芯122可以通过导电连接件142连接至线路层110。伪导电垫152不与线路层110、第一管芯121或第二管芯122电连接。
参考图5C，在第一管芯121和第二管芯122与衬底之间形成底部填充物140。第一管芯121和第二管芯122下方的底部填充物140分别覆盖第一管芯121和第二管芯122周围的伪导电垫152的一部分，而暴露伪导电垫152的另一部分。
参考图5D，形成与伪导电垫152连接的导热结构154。在该实施例中，导热结构154跨越衬底的整个顶面上方延伸。导热结构154从衬底的边缘开始延伸至衬底的另一相对的边缘，导热结构154覆盖在部分伪导电垫152、底部填充物140的侧壁、第一管芯121和第一管芯121的侧壁和顶面上。
参考图5E，在衬底上方模制封装材料130，封装材料130覆盖导热结构154。封装材料130可以例如是模制化合物。在封装材料130的侧面处暴露导热结构154的两端。
参考图5F所示，执行平坦化工艺来使封装材料130的顶面变平，例如执行研磨工艺。该平坦化工艺可以停止于导热结构154的顶面处，并由封装材料130暴露导热结构154的顶面。或者，在平坦化工艺之后，封装材料130可以仍然覆盖导热结构154。如图5F所示，得到的半导体封装结构300包括线路层110和设置在所述线路层110上方的第一管芯121和第二管芯122。导热结构154从封装材料130的侧面经过衬底的顶面、伪导电垫152、第一管芯121和第二管芯122连续地延伸至封装材料130相对的另一侧面。导热结构154的两端通过封装材料130的侧面暴露。伪导电垫152邻近第一管芯121或第二管芯122的部分由底部填充物140覆盖，另一部分可以由导热结构154覆盖。
以上关于图2A至图2G、图4A至图4F和图5A和图5F所描述的工艺方法中，在形成线路层110之后形成管芯(chip last)。在一些实施例中，也可以在形成管芯之后形成线路层110。图6A至图6H示出了用于形成半导体封装结构400的工艺的中间步骤的截面图，其中在形成管芯之后形成线路层110。
参考图6A，提供载体衬底210，并且在载体衬底210上形成释放层220、在释放层220上形成伪导电垫152。伪导电垫152的布置将预留出后续形成管芯的位置，以使得伪导电垫152能够位于管芯周围。
参考图6B，将第一管芯121和第二管芯122与释放层220贴合。第一管芯121和第二管芯122倒置于释放层220上，第一管芯121和第二管芯122具有导电连接件142的表面朝上。第一管芯121和第二管芯122可以由多个离散的伪导电垫152围绕。
参考图6C，形成与伪导电垫152连接的导热结构154。每个导热结构154的两端分别连接至两个伪导电垫152。在示出的实施例中，导热结构154可以构造为导热线结构。并且，导热结构154可以连接分别位于第一管芯121和第二管芯122相对两侧的伪导电垫152，因此形成跨越第一管芯121和第二管芯122的导热结构154。在其他实施例中，导热结构154也可以连接至其他任意位置的两个伪导电垫152。
参考图6D，在载体衬底210上方模制封装材料130，封装材料130覆盖第一管芯121、第二管芯122以及导热结构154。之后如图6E所示，可以执行平坦化工艺，该平坦化工艺去除封装材料130和导热结构154的上部部分，并且在平坦化工艺之后封装材料130暴露出导热结构154的顶端。
参考图6F，继续在封装材料130上方形成线路层110。线路层110可以是RDL。然后形成连接至线路层110的连接件180，如图6G所示。之后，利用释放层220去除载体衬底210得到如图6H所示的半导体封装结构400。在该半导体封装结构400中，伪导电垫152通过封装材料130被暴露。导热结构154的一端连接至被暴露的伪导电垫152，另一端连接至线路层110的表面。伪导电垫152和导热结构154是浮置的。
图7是根据本发明实施例的形成半导体封装结构的方法的流程图。形成半导体封装结构的方法包括步骤S701-S704。应理解，示出的各个步骤的顺序是示例性的，各个步骤执行的顺序可以变化，并且可以在方法中加入额外的步骤。
步骤S701，在管芯周围设置伪导电垫和与伪导电垫接触的导热结构。例如参考图2A至图2D、图4A至图4C、图5A至图5D、图6A至图6C所描述的。
步骤S702，用封装材料封装管芯、伪导电垫和导热结构。例如参考图2E、图4D、图5E、图6D所描述的。
步骤S703，将管芯连接至线路层。例如参考图2A至图2B、图4A至图4B、图5A至图5B、图6F至图6G所描述的。
步骤S704，在将管芯连接至线路层之后，通过封装材料的表面暴露出伪导电垫或者导热结构的部分。例如参考图2F、图4F、图5E、图6E所描述的。
在图6A至图6H所示的方法中，是在将管芯连接至线路层(图6F、图6G)之前，设置伪导电垫和导热结构。在图2A至图2G、图4A至图F、图5A至图5E所示的方法中，是在将管芯连接至线路层(图2B、图4B、图5B)之后，设置导热结构。
以上论述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其他过程和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。
可以将上述各个实施例组合以提供其他实施例。可以根据以上详细描述对实施例进行这些和其他改变。通常，在以下权利要求书中，所使用的术语不应解释为将权利要求书限制为说明书和权利要求书中公开的特定实施例，而是应解释为包括所有可能的实施例以及等同物的全部范围。权利要求是有权的。因此，权利要求不受公开内容的限制。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
线路层；
管芯，设置在所述线路层上方；
封装材料，围绕所述管芯；
至少一个伪导电垫，设置在所述线路层上方并位于所述管芯周围；以及
至少一个导热结构，所述导热结构与所述伪导电垫接触，其中，所述伪导电垫或者所述导热结构具有通过所述封装材料的表面暴露的部分。
2.根据权利要求1所述的半导体封装结构，其特征在于，
所述伪导电垫设置在所述线路层的表面上，所述导热结构的第一端接触所述伪导电垫，所述导热结构的第二端通过所述封装材料的顶面或者侧面暴露。
3.根据权利要求2所述的半导体封装结构，其特征在于，还包括：
底部填充物，设置在所述管芯与所述线路层之间；
其中，所述伪导电垫的一部分表面由所述封装材料覆盖，所述伪导电垫的另一部分表面由所述底部填充物覆盖。
4.根据权利要求1所述的半导体封装结构，其特征在于，
所述导热结构的第一端与所述伪导电垫接触，并且所述导热结构的第二端浮置。
5.一种半导体封装结构，其特征在于，包括：
线路层；
管芯，设置在所述线路层上方；
封装材料，围绕所述管芯；
至少一个伪导电垫，设置在所述线路层上方并位于所述管芯周围；以及
至少一个导热结构，所述导热结构与所述伪导电垫接触；
其中，所述伪导电垫或者所述导热结构具有通过所述封装材料的表面暴露的部分，以及
所述导热结构的延伸路径具有弧度。
6.根据权利要求5所述的半导体封装结构，其特征在于，
所述伪导电垫设置在所述线路层的所述表面上，所述导热结构的所述第一端接触所述伪导电垫，所述导热结构的第二端通过所述封装材料的顶面或者侧面暴露。
7.根据权利要求5所述的半导体封装结构，其特征在于，
所述伪导电垫与所述管芯在竖直方向上至少部分地重叠。
8.一种形成半导体封装结构的方法，其特征在于，包括：
在管芯周围设置伪导电垫和与所述伪导电垫接触的导热结构；
用封装材料封装所述管芯、所述伪导电垫和所述导热结构；
将所述管芯连接至线路层；以及
在将所述管芯连接至所述线路层之后，通过所述封装材料的表面暴露出所述伪导电垫或者所述导热结构的部分。
9.根据权利要求8所述的形成半导体封装结构的方法，其特征在于，
在将所述管芯连接至所述线路层之前，设置所述伪导电垫和所述导热结构；或者
在将所述管芯连接至所述线路层之后，设置所述导热结构。
10.根据权利要求8所述的形成半导体封装结构的方法，其特征在于，暴露所述导热结构的部分包括：
通过去除部分所述封装材料和部分所述导热结构，从而暴露所述导热结构的部分。
CN202011011350.XA 2020-09-23 2020-09-23 半导体封装结构及其形成方法 Pending CN114256163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011011350.XA CN114256163A (zh) 2020-09-23 2020-09-23 半导体封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011011350.XA CN114256163A (zh) 2020-09-23 2020-09-23 半导体封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114256163A true CN114256163A (zh) 2022-03-29

Family

ID=80789833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011011350.XA Pending CN114256163A (zh) 2020-09-23 2020-09-23 半导体封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114256163A (zh)

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US10734367B2 (en) Semiconductor package and method of fabricating the same
KR101099773B1 (ko) 내포된 집적 회로 패키지 온 패키지 시스템
US9418968B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
KR101530687B1 (ko) 패키지 적층을 위한 집적회로 패키지 시스템
KR102609445B1 (ko) 반도체 패키지
US7489044B2 (en) Semiconductor package and fabrication method thereof
US11088048B2 (en) Semiconductor structure
KR102192014B1 (ko) 다중-칩 모듈을 포함한 전자 카드
KR20110105364A (ko) 패키지 적층체를 구비한 직접회로 패키지 시스템 및 그 제조 방법
US10332844B2 (en) Manufacturing method of package structure
US10797023B2 (en) Integrated fan-out package and method of fabricating an integrated fan-out package
KR20210044062A (ko) 반도체 패키지
CN112992862A (zh) 中介层和具有中介层的半导体封装件
KR101985236B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
US10256203B2 (en) Semiconductor device and semiconductor package
US20220319944A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR101162503B1 (ko) 히트 슬러그 및 이를 이용한 반도체 패키지
KR20220045128A (ko) 반도체 패키지
CN114256163A (zh) 半导体封装结构及其形成方法
CN114446905A (zh) 半导体封装结构
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
US20150123252A1 (en) Lead frame package and manufacturing method thereof
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination