CN112992862A - 中介层和具有中介层的半导体封装件 - Google Patents

中介层和具有中介层的半导体封装件 Download PDF

Info

Publication number
CN112992862A
CN112992862A CN202010772040.3A CN202010772040A CN112992862A CN 112992862 A CN112992862 A CN 112992862A CN 202010772040 A CN202010772040 A CN 202010772040A CN 112992862 A CN112992862 A CN 112992862A
Authority
CN
China
Prior art keywords
interposer
layer
pad
wiring
pad wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010772040.3A
Other languages
English (en)
Inventor
朴有庆
柳承官
崔允硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112992862A publication Critical patent/CN112992862A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

提供了中介层和具有中介层的半导体封装件。所述中介层包括：基体层，具有第一表面和第二表面；重新分布结构，位于第一表面上；中介层保护层，位于第二表面上；垫布线层，位于中介层保护层上；中介层贯穿电极，穿过基体层和中介层保护层，并且将重新分布结构电连接到垫布线层；中介层连接端子，附着到垫布线层；以及布线保护层，包括第一部分、第二部分和第三部分，第一部分覆盖中介层保护层的与垫布线层相邻的部分，第二部分覆盖垫布线层的顶表面的部分，第三部分覆盖垫布线层的侧表面。第三部分设置在第一部分与第二部分之间。第一部分至第三部分具有彼此不同的厚度。

Description

中介层和具有中介层的半导体封装件
本申请要求于2019年12月2日在韩国知识产权局提交的第10-2019-0158456号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思涉及一种中介层(interposer，或称为“中介板”或“中间件”)和一种具有该中介层的半导体封装件，更具体地，涉及具有重新分布层的中介层和具有该中介层的半导体封装件。
背景技术
由于对紧凑的和多功能的高性能电子产品的需求，期望半导体封装件为轻的且高度集成的并且具有高的性能和速度。因此，存在对用于具有高存储器带宽的系统的半导体封装件的增加的需求。因为存储器带宽与数据传输速率和数据传输线的数量成比例，所以可以通过增大存储器操作速率或数据传输线的数量来增大存储器带宽。因此，正在引入使用中介层的半导体封装件，以增大附着到半导体芯片的连接垫(pad，或被称为“焊盘”或“焊垫”)的连接凸块的数量和密度。
发明内容
发明构思提供用于增大存储器带宽的中介层和具有该中介层的半导体封装件。
根据本发明构思的示例性实施例，中介层包括：基体层，具有第一表面以及与第一表面相对的第二表面；重新分布结构，位于基体层的第一表面上；中介层保护层，位于基体层的第二表面上；垫布线层，位于中介层保护层上；中介层贯穿电极，穿过基体层和中介层保护层，并且将重新分布结构电连接到垫布线层；中介层连接端子，附着到垫布线层；以及布线保护层，包括第一部分、第二部分和第三部分，第一部分覆盖中介层保护层的与垫布线层相邻的部分，第二部分覆盖垫布线层的顶表面的部分，第三部分覆盖垫布线层的侧表面。第三部分设置在第一部分与第二部分之间。第一部分、第二部分和第三部分在相对于第一表面的垂直方向上具有彼此不同的厚度。
根据本发明构思的示例性实施例，半导体封装件包括：中介层，包括具有第一表面以及与第一表面相对的第二表面的基体层、位于基体层的第一表面上的重新分布结构、位于基体层的第二表面上的中介层保护层、位于中介层保护层上的多个垫布线层、穿过基体层和中介层保护层且将重新分布结构电连接到所述多个垫布线层的多个中介层贯穿电极、附着到所述多个垫布线层的多个中介层连接端子以及位于中介层保护层上的多个布线保护层，所述多个中介层贯穿电极被分组为多个中介层贯穿电极组，所述多个布线保护层中的每个布线保护层包括第一部分、第二部分、第三部分和第四部分，第一部分覆盖中介层保护层的与相应的垫布线层相邻的相应部分，第二部分覆盖相应的垫布线层的顶表面的部分，第三部分覆盖相应的垫布线层的侧表面，第四部分覆盖相应的中介层连接端子的下部分，第三部分设置在第一部分与第二部分之间，并且第二部分设置在第三部分与第四部分之间；第一半导体芯片和第二半导体芯片，在重新分布结构上彼此水平地分离，并且通过重新分布结构分别电连接到所述多个中介层贯穿电极组之中的第一组和所述多个中介层贯穿电极组之中的第二组；以及封装件基体基底，中介层安装在封装件基体基底上，并且封装件基体基底连接到所述多个中介层连接端子。
根据本发明构思的示例性实施例，中介层包括：基体层，具有第一表面以及与第一表面相对的第二表面；中介层贯穿电极，穿过基体层，并且包括远离基体层的第二表面地竖直延伸的突出部；中介层保护层，位于基体层的第二表面上，中介层保护层具有与突出部的顶表面共面的顶表面并围绕突出部的侧表面；垫布线层，位于中介层保护层上并连接到突出部，中介层保护层设置在基体层与垫布线层之间；中介层连接端子，附着到垫布线层；以及布线保护层，包括第一部分、第二部分和第三部分，第一部分覆盖中介层保护层的与垫布线层相邻的部分，第二部分覆盖垫布线层的顶表面的部分，第三部分覆盖垫布线层的侧表面。第三部分设置在第一部分与第二部分之间。第一部分、第二部分和第三部分在相对于第一表面的垂直方向上具有彼此不同的厚度。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解发明构思的实施例，在附图中：
图1A是根据实施例的中介层的剖视图，图1B是根据实施例的中介层的中介层连接端子部分的放大剖视图；
图2A至图2I是根据实施例的制造中介层的方法中的阶段的剖视图；
图3A至图3C是根据实施例的中介层的中介层连接端子部分的放大剖视图；
图4A至图4C是示出根据实施例的中介层的缓冲保护层的形状的平面图；
图5A是根据实施例的具有中介层的半导体封装件的剖视图，图5B是根据实施例的包括在具有中介层的半导体封装件中的第一半导体芯片的剖视图；以及
图6A和图6B是根据实施例的制造具有中介层的半导体封装件的方法中的阶段的剖视图。
具体实施方式
图1A是根据实施例的中介层的剖视图。图1B是根据实施例的中介层的中介层连接端子部分的放大剖视图。详细地，图1B是图1A中的区域IB的放大剖视图。
参照图1A，中介层500可以包括基体层510、在基体层510的第一表面512上的重新分布结构570以及在基体层510的第二表面514上的多个垫布线层524。尽管第一表面512和第二表面514在图1A中分别在基体层510的底部和顶部处，但第一表面512和第二表面514在图5A中可以分别被称为具有中介层500的半导体封装件1中的顶表面和底表面。例如，图1A的中介层500在图5A的半导体封装件1中被上下翻转。
基体层510可以包括半导体材料、玻璃、陶瓷或塑料。例如，基体层510可以包括硅。在一些实施例中，基体层510可以由硅半导体基底形成。从第一表面512延伸到第二表面514(例如，贯穿整个基体层)的多个中介层贯穿电极530可以设置在基体层510中。每个中介层贯穿电极530可以包括穿过基体层510的导电插塞和围绕导电插塞的导电阻挡膜。导电插塞可以具有柱形状，导电阻挡膜可以具有围绕导电插塞的侧壁的圆柱形形状。多个过孔介电层可以在基体层510与中介层贯穿电极530之间，以围绕中介层贯穿电极530的侧壁。
重新分布结构570可以包括重新分布介电层576以及分别在重新分布介电层576的相对表面上的多个第一重新分布垫572和多个第二重新分布垫574。第二重新分布垫574可以在基体层510的第一表面512上并电连接到中介层贯穿电极530。在示例性实施例中，第二重新分布垫574可以分别接触中介层贯穿电极530的底表面。除非上下文另外指出，否则如在这里使用的术语“接触”是指直接连接(即，触碰)。中介层贯穿电极530可以将第二重新分布垫574电连接到垫布线层524。在这里描述的半导体芯片的各种垫可以是连接到半导体芯片的内部布线的导电端子，并且可以在半导体芯片的内部布线和/或内部电路与外部源之间传输信号并且/或供应电压。重新分布结构570还可以包括用作连接到重新分布结构570的内部布线的导电端子的各种垫，并且可以在内部布线与半导体芯片的内部电路之间或在内部布线与外部源之间传输信号并且/或供应电压。
重新分布结构570还可以包括将第一重新分布垫572电连接到第二重新分布垫574的多条重新分布线577和多个重新分布过孔578。尽管在图1A中，重新分布线577布置在重新分布介电层576内部，但实施例不限于此。在一些实施例中，重新分布线577中的至少一些可以布置在重新分布介电层576的相对表面中的至少一个上。在一些实施例中，重新分布线577中的至少一些可以连接到第一重新分布垫572中的至少一些，并且可以在与第一重新分布垫572相同的竖直水平处延伸。在一些实施例中，重新分布线577中的至少一些可以连接到第二重新分布垫574中的至少一些，并且可以在与第二重新分布垫574相同的竖直水平处延伸。重新分布过孔578可以穿透重新分布介电层576的至少一部分。重新分布过孔578可以将第一重新分布垫572连接到第二重新分布垫574，将第一重新分布垫572连接到重新分布线577，将第二重新分布垫574连接到重新分布线577或将重新分布线577彼此连接。
在一些实施例中，第一重新分布垫572、第二重新分布垫574、重新分布线577和重新分布过孔578可以包括铜、镍、不锈钢或者诸如铍铜的铜合金。在一些实施例中，重新分布介电层576可以包括从氧化物、氮化物和光可成像电介质(photo imageable dielectric，PID)中选择的至少一种。在一些实施例中，重新分布介电层576可以包括氧化硅、氮化硅、环氧树脂或聚酰亚胺。
中介层保护层550、垫布线层524、多个中介层连接端子540和多个布线保护层560可以布置在基体层510的第二表面514上。垫布线层524可以在中介层保护层550上并连接到穿过中介层保护层550的中介层贯穿电极530。中介层连接端子540可以在垫布线层524上。布线保护层560可以围绕中介层连接端子540并覆盖垫布线层524。
布线保护层560可以在中介层保护层550上覆盖垫布线层524的未被中介层连接端子540覆盖的表面。在一些实施例中，每个布线保护层560可以完全覆盖相应的垫布线层524的未被相应的中介层连接端子540覆盖的表面。每个布线保护层560可以具有端子开口560O，端子开口560O暴露垫布线层524中的每个垫布线层的顶表面的部分。每个中介层连接端子540可以通过端子开口560O连接到垫布线层524中的相应的垫布线层。端子开口560O可以被凸块下金属(UBM)层542的下部分填充。从俯视图看，端子开口560O可以具有圆形形状或椭圆形形状，但不限于此。布线保护层560可以覆盖中介层保护层550的表面的与垫布线层524相邻的部分，但可以不覆盖中介层保护层550的表面的其他部分。
中介层保护层550可以包括无机材料，布线保护层560可以包括有机材料。例如，中介层保护层550可以包括氧化硅、氮化硅或者氧化硅和氮化硅的堆叠结构，布线保护层560可以包括聚合物材料。在一些实施例中，布线保护层560可以由诸如聚酰亚胺的PID形成。
垫布线层524可以包括铜、镍、不锈钢或者诸如铍铜的铜合金。每个中介层连接端子540可以包括在垫布线层524中的一个上的UBM层542和在UBM层542上的中介层导电盖544。在一些实施例中，中介层连接端子540可以包括例如铜(Cu)、铝(Al)、银(Ag)、锡、金(Au)或焊料的导电材料，但不限于此。每个中介层连接端子540可以包括多个层或单个层。
参照图1B，中介层贯穿电极530可以从基体层510的第二表面514竖直地向外突出。例如，中介层贯穿电极530可以朝向中介层导电盖544延伸超过基体层510的第二表面514。中介层保护层550可以覆盖基体层510的第二表面514。中介层保护层550可以围绕中介层贯穿电极530的从基体层510的第二表面514突出的突出部的侧表面。在一些实施例中，中介层保护层550可以覆盖中介层贯穿电极530的从基体层510的第二表面514突出的部分的侧表面。在一些实施例中，中介层保护层550可以完全覆盖中介层贯穿电极530的突出部的侧表面。在一些实施例中，中介层保护层550可以接触中介层贯穿电极530的突出部的侧表面。在一些实施例中，中介层保护层550的顶表面可以与中介层贯穿电极530的从基体层510的第二表面514突出的突出部的顶表面共面。
垫布线层524可以布置在中介层保护层550的顶表面的部分和中介层贯穿电极530的顶表面上。垫布线层524的底表面可以与中介层贯穿电极530的顶表面以及中介层保护层550的顶表面的同中介层贯穿电极530相邻的部分接触。在一些实施例中，垫布线层524的底表面可以是基本平坦的。垫布线层524的水平宽度和水平面积可以分别比中介层贯穿电极530的顶表面的水平宽度和水平面积大。在一些实施例中，垫布线层524和中介层贯穿电极530可以在俯视图中是同心的。
布线保护层560可以覆盖垫布线层524的顶表面的部分和侧表面。布线保护层560还可以覆盖中介层保护层550的顶表面的与垫布线层524相邻的部分。在一些实施例中，布线保护层560可以接触垫布线层524的侧表面、垫布线层524的顶表面的部分以及中介层保护层550的顶表面的与垫布线层524相邻的部分。在覆盖中介层保护层550的顶表面的部分的布线保护层560的部分中远离垫布线层524的布线保护层560的部分的第一厚度T1可以比覆盖垫布线层524的顶表面的部分的布线保护层560的部分的第二厚度T2大。例如，布线保护层560可以包括覆盖中介层保护层550的顶表面的具有第一厚度T1的第一部分和覆盖垫布线层524的顶表面的具有第二厚度T2的第二部分。在一些示例实施例中，布线保护层560可以包括接触中介层保护层550的顶表面的具有第一厚度T1的第一部分以及接触垫布线层524的顶表面的具有第二厚度T2的第二部分。垫布线层524可以具有比第一厚度T1小且比第二厚度T2大的第三厚度T3。布线保护层560的覆盖中介层保护层550的顶表面且靠近垫布线层524的部分的厚度可以是第二厚度T2与第三厚度T3之和。例如，布线保护层560还可以包括在第一部分与第二部分之间的第三部分。第三部分可以以第二厚度T2与第三厚度T3之和的厚度覆盖垫布线层524的侧表面。在一些实施例中，第三部分可以以第二厚度T2与第三厚度T3之和的厚度接触垫布线层524的侧表面。中介层保护层550的第四厚度T4可以比第三厚度T3小。在一些实施例中，第一厚度T1可以大于5μm，第二厚度T2可以大于3μm且小于5μm，第三厚度T3可以大于第二厚度T2且小于5μm。在一些实施例中，第四厚度T4可以等于或小于3μm。
布线保护层560可以从垫布线层524的侧表面水平地延伸第一宽度D1。在一些实施例中，布线保护层560可以覆盖中介层保护层550的顶表面的部分。中介层保护层550的顶表面的所述部分与垫布线层524相邻，并且具有第一宽度D1。第一宽度D1可以大于第三厚度T3且小于第三厚度T3的两倍。在一些实施例中，第一宽度D1可以大于5μm且小于10μm。在一些实施例中，第一宽度D1可以大于第一厚度T1。
中介层保护层550可以在布线保护层560与基体层510之间以及在垫布线层524与基体层510之间延伸，并且可以与中介层贯穿电极530的侧表面接触。布线保护层560的底表面和垫布线层524的底表面(即，布线保护层560的面对基体层510的表面和垫布线层524的面对基体层510的表面)可以彼此共面。
中介层连接端子540可以在垫布线层524上。中介层连接端子540的水平宽度和水平面积可以分别比垫布线层524的水平宽度和水平面积小。中介层连接端子540可以包括在垫布线层524上的UBM层542和在UBM层542上的中介层导电盖544。在一些实施例中，UBM层542可以接触垫布线层524。在一些实施例中，中介层导电盖544可以包括Ag、锡(Sn)、Au或焊料。在一些实施例中，中介层导电盖544可以包括SnAg。
UBM层542可以延伸以从布线保护层560的顶表面突出。UBM层542可以覆盖布线保护层560的顶表面的部分。在一些实施例中，UBM层542的上部分的水平宽度和水平面积可以分别比UBM层542的下部分的水平宽度和水平面积大。UBM层542的下部分可以填充端子开口560O，UBM层521的上部分可以接触布线保护层560的顶表面。布线保护层560可以覆盖UBM层542的下部分的侧表面，而不覆盖UBM层542的上部分的侧表面和UBM层542的顶表面。在一些实施例中，布线保护层560可以围绕UBM层542的具有相对较小的水平宽度和水平面积的下部分的侧表面，而不围绕UBM层542的具有相对较大的水平宽度和水平面积的上部分的侧表面。
参照图1A和图1B，因为中介层500包括覆盖垫布线层524且围绕中介层连接端子540的布线保护层560，所以布线保护层560可以保护垫布线层524并吸收在形成图5A的具有中介层500的半导体封装件1期间可能施加到中介层连接端子540的应力。此外，由于布线保护层560，可以防止在相邻的中介层连接端子540之间发生电短路。因此，可以防止半导体封装件1的可靠性劣化。
此外，在中介层500的基体层510的第二表面514上，布线保护层560可以覆盖垫布线层524以及中介层保护层550的仅与垫布线层524相邻的部分，而可以不覆盖中介层保护层550的其他部分。因此，与当包括具有相对大的热膨胀系数(CTE)的有机材料的布线保护层560完全覆盖基体层510的第二表面514上的中介层保护层550时相比，可以防止或减少中介层500的翘曲。
当使用图6A中的第二粘合层22将图6A中的第二支撑基底12附着到中介层500的基体层510的第二表面514，然后去除第二支撑基底12和第二粘合层22以形成具有中介层500的半导体封装件时，使第二粘合层22与布线保护层560之间的接触面积最小化，从而可以防止第二粘合层22的部分作为残留物残留在中介层500的基体层510的第二表面514上。
图2A至图2I是根据实施例的制造中介层的方法中的阶段的剖视图。
参照图2A，将中介层贯穿电极530形成为从中介层基底510p的第一表面512朝向中介层基底510p的第二表面514p延伸。在一些实施例中，中介层基底510p可以包括硅半导体基底。
中介层贯穿电极530可以从中介层基底510p的第一表面512朝向第二表面514p延伸，使得中介层贯穿电极530不完全从中介层基底510p的第一表面512穿过到中介层贯穿电极530的第二表面514p。例如，可以将中介层贯穿电极530掩埋在中介层基底510p内部。
参照图2B，在中介层基底510p的第一表面512上形成重新分布结构570。重新分布结构570包括在中介层基底510p的第一表面512上的第二重新分布垫574、在中介层基底510p的第一表面512上且覆盖第二重新分布垫574的重新分布介电层576、以及在重新分布介电层576上的第一重新分布垫572。可以将第二重新分布垫574连接到中介层贯穿电极530。
重新分布结构570还可以包括将第一重新分布垫572电连接到第二重新分布垫574的重新分布线577和重新分布过孔578。可以在重新分布介电层576的顶表面或底表面上或者在重新分布介电层576内部布置重新分布线577。每个重新分布过孔578可以穿透重新分布介电层576的至少一部分。
参照图2C，将图2B的所得结构上下颠倒，并且将中介层基底510p附着到第一支撑基底10，使得中介层基底510p的第一表面512面对第一支撑基底10。可以在中介层基底510p与第一支撑基底10之间利用第一粘合层20将中介层基底510p附着到第一支撑基底10。第一支撑基底10可以包括半导体基底、玻璃基底、陶瓷基底或塑料基底。
参照图2C和图2D，部分地去除中介层基底510p以暴露中介层贯穿电极530，从而形成基体层510。可以通过从第二表面514p开始部分地去除中介层基底510p来形成基体层510，从而暴露中介层贯穿电极530。中介层基底510p的第一表面512可以是基体层510的第一表面512，暴露中介层贯穿电极530且与基体层510的第一表面512相对的表面可以是基体层510的第二表面514。
中介层贯穿电极530可以从基体层510的第二表面514竖直地突出。在一些实施例中，中介层贯穿电极530可以包括具有预定厚度的突出部。例如，可以通过诸如化学机械抛光的平坦化来部分地去除中介层基底510p，从而暴露中介层贯穿电极530。此后，可以选择性地去除中介层基底510p，使得中介层贯穿电极530从基体层510竖直地突出以具有突出部。
参照图2E，形成中介层保护层550，以覆盖基体层510的第二表面514且暴露中介层贯穿电极530的顶表面。在一些实施例中，可以通过如下的方法来形成中介层保护层550：形成覆盖基体层510的第二表面514和中介层贯穿电极530的初步中介层保护层，并且部分地去除初步中介层保护层以暴露中介层贯穿电极530的顶表面。中介层保护层550的顶表面可以与从基体层510的第二表面514突出的中介层贯穿电极530的顶表面共面。在一些实施例中，中介层保护层550的顶表面可以与中介层贯穿电极530的突出部的顶表面共面。
中介层保护层550可以包括无机材料。在一些实施例中，中介层保护层550可以包括至少两个不同的材料层的堆叠件。例如，中介层保护层550可以包括在基体层510的第二表面514上的氧化硅层和在氧化硅层上的氮化硅层。在一些实施例中，氧化硅层可以比氮化硅层薄。例如，中介层保护层550可以具有等于或小于3μm的厚度。
参照图2F，在中介层贯穿电极530上形成垫布线层524。每个垫布线层524的水平宽度和水平面积可以分别比中介层贯穿电极530中的相应中介层贯穿电极的顶表面的水平宽度和水平面积大，使得每个垫布线层524覆盖相应的中介层贯穿电极的顶表面以及中介层保护层550的顶表面的与相应的中介层贯穿电极530相邻的部分。
参照图2G，形成初步布线保护层560p，以覆盖垫布线层524和中介层保护层550。例如，可以通过涂覆来形成初步布线保护层560p。在一些实施例中，初步布线保护层560p可以包括PID。
可以将初步布线保护层560p形成为使得其在中介层保护层550的远离垫布线层524的顶表面上的部分的第一厚度T1(在图1B中)比其在垫布线层524的顶表面上的部分的第二厚度T2(在图1B中)大。可以将初步布线保护层560p形成为使得其在中介层保护层550的远离垫布线层524的顶表面上的部分的第一厚度T1比垫布线层524的第三厚度T3(在图1B中)大，并且使得其在垫布线层524的顶表面上的部分的第二厚度T2比垫布线层524的第三厚度T3小。
参照图2G和图2H，通过部分地去除初步布线保护层560p来形成布线保护层560，布线保护层560暴露中介层保护层550的顶表面的部分以及垫布线层524中的每个垫布线层的顶表面的部分。可以通过对初步布线保护层560p执行曝光和显影(即，光刻工艺)而部分地去除初步布线保护层560p来形成布线保护层560。
布线保护层560可以暴露中介层保护层550的顶表面的以不小于第一宽度D1(在图1B中)的宽度远离垫布线层524中的每个垫布线层的部分以及每个垫布线层524的顶表面的除了该垫布线层524的顶表面的在该垫布线层524的边缘附近的部分之外的中心部分。在一些实施例中，布线保护层560可以覆盖垫布线层524中的对应的垫布线层的顶表面的在对应的垫布线层524的边缘附近的部分、对应的垫布线层524的整个侧表面以及中介层保护层550的顶表面的距对应的垫布线层524在第一宽度D1(在图1B中)内的部分。
参照图2I，形成均包括UBM层542和中介层导电盖544的中介层连接端子540。UBM层542覆盖垫布线层524的顶表面的被暴露而未被布线保护层560覆盖的部分(即，中心部分)。中介层导电盖544覆盖UBM层542的顶表面。在一些实施例中，可以通过镀覆(例如，电镀工艺或化学镀工艺)来形成UBM层542。
此后，可以通过从重新分布结构570去除第一粘合层20和第一支撑基底10来形成中介层500。
图3A至图3C是根据实施例的中介层的中介层连接端子部分的放大剖视图。详细地，图3A至3C是与图1A中的区域1B对应的部分的放大剖视图。在图1A和1B以及图3A至图3C中，同样的标记表示同样的元件，并且可以省略冗余的描述。
参照图3A，中介层连接端子540a可以在垫布线层524上。中介层连接端子540a的水平宽度和水平面积可以分别比垫布线层524的水平宽度和水平面积小。中介层连接端子540a可以包括在垫布线层524上的UBM层542a、在UBM层542a上的中介层导电柱546a和在中介层导电柱546a上的中介层导电盖544a。
UBM层542a可以延伸以从布线保护层560的顶表面突出。UBM层542a可以覆盖布线保护层560的顶表面的部分。在一些实施例中，UBM层542a的上部分的水平宽度和水平面积可以分别比UBM层542a的下部分的水平宽度和水平面积大。在一些实施例中，UBM层542a可以接触垫布线层524、布线保护层560的侧表面和布线保护层560的顶表面。
中介层导电柱546a可以在UBM层542a与中介层导电盖544a之间。中介层导电柱546a可以包括铜、镍、不锈钢或者诸如铍铜的铜合金。中介层导电柱546a的水平宽度和水平面积可以分别与UBM层542a的上部分的水平宽度和水平面积基本相同。如在这里使用的，诸如“相同的”、“相等的”、“平面的”或“共面的”的术语在涉及方位、布局、位置、形状、尺寸、组成、量或其他测量时不必意味着完全等同的方位、布局、位置、形状、尺寸，组成、量或其他测量，而是意图包括在例如由于制造工艺而可能发生的可接受变化内的几乎相同的方位、布局、位置、形状、尺寸、组成、量或其他测量。在这里可以使用术语“基本上(基本)”来强调该含义，除非上下文或其他陈述另外地指出。例如，被描述为“基本相同”的项可以是完全相同的、完全相等的或完全平面的，或者可以在例如由于制造工艺而可能发生的可接受的变化内是相同的。
参照图3B，中介层连接端子540a可以包括在垫布线层524上的UBM层542a、在UBM层542a上的中介层导电柱546a和在中介层导电柱546a上的中介层导电盖544a。
布线保护层560a可以覆盖垫布线层524的顶表面的部分和垫布线层524的侧表面。布线保护层560a还可以覆盖UBM层542a的侧表面和中介层导电柱546a的侧表面的下部分。布线保护层560a的顶端(例如，顶表面)可以位于比中介层导电柱546a的顶表面低的竖直水平处。在一些实施例中，布线保护层560a的顶端可以连接到中介层导电柱546a的侧表面。布线保护层560a还可以覆盖中介层保护层550的顶表面的在垫布线层524附近的部分。布线保护层560a可以从垫布线层524的侧表面水平地延伸第一宽度D1。在一些实施例中，布线保护层560a可以接触垫布线层524的顶表面的部分、垫布线层524的侧表面、UBM层542a的侧表面以及中介层导电柱546a的侧表面的下部分。布线保护层560a还可以接触中介层保护层550的顶表面的在垫布线层524附近的部分。
参照图3C，中介层连接端子540a可以包括在垫布线层524上的UBM层542a、在UBM层542a上的中介层导电柱546a和在中介层导电柱546a上的中介层导电盖544a。
布线保护层560b可以覆盖垫布线层524的顶表面的部分和垫布线层524的侧表面。布线保护层560b可以覆盖UBM层542a的侧表面和中介层导电柱546a的侧表面。布线保护层560b的顶端可以基本在与中介层导电柱546a的顶表面相同的竖直水平处。布线保护层560b还可以覆盖中介层保护层550的顶表面的在垫布线层524附近的部分。布线保护层560b可以从垫布线层524的侧表面水平地延伸第一宽度D1。
图4A至图4C是示出根据实施例的中介层的缓冲保护层的形状的平面图。在图1A和1B以及图4A至图4C中，同样的标记表示同样的元件，并且可以省略冗余的描述。
参照图4A，多个垫布线层524可以布置在中介层保护层550上。从俯视图看，每个垫布线层524可以具有四边形形状，诸如矩形形状和正方形形状。垫布线层524可以彼此分离。在一些实施例中，垫布线层524可以布置为行和列的矩阵。
多个布线保护层560中的每个可以覆盖垫布线层524中的对应的垫布线层的顶表面的部分以及中介层保护层550的顶表面的与垫布线层524中的对应的垫布线层相邻的部分。布线保护层560中的每个可以具有暴露垫布线层524中的对应的垫布线层的顶表面的部分的端子开口560O。从俯视图看，端子开口560O可以具有圆形形状或椭圆形形状，但不限于此。中介层连接端子540(图1A)可以通过端子开口560O连接到垫布线层524。端子开口560O可以被填充有图1B中的UBM层542的下部分、图3A中的UBM层542a的下部分、图3B中的UBM层542a和中介层导电柱546a的下部分或者图3C中的UBM层542a和中介层导电柱546a。
根据俯视图，由每个布线保护层560的边缘限定的面积可以比每个垫布线层524的面积大。从俯视图看，每个布线保护层560的边缘可以具有四边形形状，诸如矩形形状和正方形形状。布线保护层560可以彼此分离。在一些实施例中，布线保护层560可以布置为行和列的矩阵。
参照图4B，多个垫布线层524a可以布置在中介层保护层550上。垫布线层524a可以包括多个垫524aP和至少一条连接线524aL。多个中介层连接端子540(在图1B中)或540a(在图3A至3C中)可以在垫524aP上。连接线524aL可以沿着中介层保护层550的顶表面从垫524aP中的至少一个垫延伸到与所述至少一个垫相邻的另一个垫。
从俯视图看，垫524aP可以具有矩形形状或正方形形状。垫524aP中的一些可以彼此分离。垫524aP中的一些可以通过连接线524aL彼此连接。一条连接线524aL和通过该连接线524aL彼此连接的两个垫524aP可以一体地形成。
多个布线保护层560c中的每个可以覆盖垫布线层524a中的一个垫布线层的顶表面的部分以及中介层保护层550的顶表面的与垫布线层524a中的所述一个垫布线层相邻的部分。
布线保护层560c可以包括多个垫保护层560cP和至少一个线保护层560cL。每个垫保护层560cP可以覆盖垫524aP中的一个垫以及中介层保护层550的顶表面的与垫524aP中的所述一个垫相邻的部分。每个垫保护层560cP可以具有暴露一个垫524aP的顶表面的部分的端子开口560cO。线保护层560cL可以覆盖连接线524aL以及中介层保护层550的顶表面的与连接线524aL相邻的部分。布线保护层560c可以部分地暴露垫布线层524a的顶表面，并且可以完全覆盖连接线524aL的顶表面。
在示例性实施例中，多个垫布线层524a中的一些可以包括具有第一垫、第二垫和连接线524aL的垫布线层。第一垫可以使中介层连接端子540布置在其上(同样见图1B以及图3A至图3B)。第二垫可以使另一中介层连接端子布置在其上且与所述中介层连接端子相邻。连接线524aL可以沿着中介层保护层550的顶表面从第一垫延伸到第二垫。布线保护层560c可以覆盖连接线524aL的顶表面和连接线524aL的侧表面。在示例性实施例中，布线保护层560c可以完全覆盖连接线524aL的顶表面和连接线524aL的侧表面。
参照图4C，多个垫布线层524b可以布置在中介层保护层550上。垫布线层524b可以包括多个垫524bP、多个贯穿电极连接件524bC以及将垫524bP连接到贯穿电极连接件524bC的多条连接线524bL。多个中介层连接端子540(在图1B中)或540a(在图3A至3C中)可以在垫524bP上。从俯视图看，垫524bP可以具有四边形形状，诸如矩形形状和正方形形状。贯穿电极连接件524bC可以布置在中介层贯穿电极530上，以电连接到中介层贯穿电极530。连接线524bL可以沿着中介层保护层550的顶表面从垫524bP延伸到贯穿电极连接件524bC。一个垫524bP和一个贯穿电极连接件524bC可以通过一条连接线524bL彼此连接。在一些实施例中，垫524bP、贯穿电极连接件524bC和连接线524bL可以一体地形成。
多个布线保护层560d可以包括多个垫保护层560dP、多个连接件保护层560dC和多个线保护层560dL。每个垫保护层560dP可以覆盖垫524bP中的一个垫以及中介层保护层550的顶表面的与垫524bP中的所述一个垫相邻的部分。每个垫保护层560dP可以具有暴露一个垫524bP的顶表面的部分的端子开口560dO。每个连接件保护层560dC可以覆盖贯穿电极连接件524bC中的一个贯穿电极连接件以及中介层保护层550的顶表面的与贯穿电极连接件524bC中的所述一个贯穿电极连接件相邻的部分。每个线保护层560dL可以覆盖连接线524bL中的一条连接线以及中介层保护层550的顶表面的与连接线524bL中的所述一条连接线相邻的部分。布线保护层560d可以部分地暴露垫布线层524b的顶表面，并且可以完全覆盖连接线524bL的顶表面和贯穿电极连接件524bC的顶表面。
在示例性实施例中，多个垫布线层524b可以包括具有垫524bP、贯穿电极连接件524bC和连接线524bL的垫布线层。垫524bP可以使中介层连接端子540布置在其上，贯穿电极连接件524bC可以使中介层贯穿电极530布置在其下方(同样参见图1B以及图3A至图3B)。连接线524bL可以沿着中介层保护层550的顶表面延伸并将垫524bP连接到贯穿电极连接件524bC。中介层连接端子540可以不与中介层贯穿电极530竖直地叠置。布线保护层560d可以覆盖连接线524bL的顶表面和连接线524bL的侧表面以及贯穿电极连接件524bC的顶表面和贯穿电极连接件524bC的侧表面。在示例性实施例中，布线保护层560d可以完全覆盖连接线524bL的顶表面和连接线524bL的侧表面以及贯穿电极连接件524bC的顶表面和贯穿电极连接件524bC的侧表面。
图5A是根据实施例的具有中介层500的半导体封装件1的剖视图。图5B是根据实施例的包括在具有中介层500的半导体封装件1中的第一半导体芯片1000的剖视图。
参照图5A和图5B，半导体封装件1可以包括使中介层500安装在其上的封装件基体基底600以及附着到中介层500的第二半导体芯片400和至少一个第一半导体芯片1000。第一半导体芯片1000和第二半导体芯片400可以在中介层500的重新分布结构570上彼此水平地分离。如在这里使用的，半导体封装件可以包括封装件基底(或被称为封装件基体基底)、堆叠在封装件基底上的一个或多个半导体芯片(或半导体裸片)以及形成在封装件基底上且覆盖半导体芯片的包封剂。半导体封装件还可以包括重新分布结构。
第一半导体芯片1000可以通过多个第一连接端子140电连接到中介层500。第二半导体芯片400可以通过多个第二连接端子440电连接到中介层500。第一半导体芯片1000可以包括多个第一顶连接垫122。第二半导体芯片400可以包括多个第二顶连接垫420。中介层500可以包括多个第一重新分布垫572。第一连接端子140可以在第一顶连接垫122与第一重新分布垫572中的一些之间。第二连接端子440可以在第二顶连接垫420与第一重新分布垫572中的另一些之间。
每个第一连接端子140可以包括在第一顶连接垫122上的第一导电柱142和在第一导电柱142上的第一导电盖144。每个第二连接端子440可以包括在第二顶连接垫420上的第二导电柱442和在第二导电柱442上的第二导电盖444。
第一半导体芯片1000包括第一子半导体芯片100和多个第二子半导体芯片200。尽管在图5B中，第一半导体芯片1000包括四个第二子半导体芯片200，但实施例不限于此。例如，第一半导体芯片1000可以包括至少两个第二子半导体芯片200。在一些实施例中，包括在第一半导体芯片1000中的多个第二子半导体芯片200的数量可以是四的倍数。在一些实施例中，多个第二子半导体芯片200的数量可以是大于四的任何数量。第二子半导体芯片200可以沿竖直方向顺序地堆叠在第一子半导体芯片100上。当第一子半导体芯片100和第二子半导体芯片200顺序地堆叠时，第一子半导体芯片100和每个第二子半导体芯片200中的每个的有源侧可以面朝下。在示例性实施例中，诸如晶体管和存储器的有源组件可以形成在有源侧附近。
第一子半导体芯片100可以包括在有源侧上具有第一半导体器件112(例如，晶体管或存储器)的第一半导体基底110、分别在第一半导体基底110的有源侧和非有源侧上的第一顶连接垫122和第一底连接垫124、穿过第一半导体基底110的至少一部分且将第一顶连接垫122电连接到第一底连接垫124的第一贯穿电极130、以及暴露第一顶连接垫122的至少一部分且覆盖第一半导体基底110的有源侧的第一保护绝缘层150。
第一半导体基底110可以包括例如诸如硅(Si)的半导体材料。可选地，第一半导体基底110可以包括半导体材料，例如，锗(Ge)或者诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物半导体。第一半导体基底110可以包括导电区域，例如，杂质掺杂的阱。第一半导体基底110可以具有包括浅沟槽隔离(STI)结构的各种隔离结构。
在本说明书中，半导体基底(例如，第一半导体基底110)的顶表面和底表面分别指半导体基底的有源侧和非有源侧。例如，即使当半导体基底的有源侧在最终产品中位于非有源侧下方时，在本说明书中，半导体基底的有源侧也被称为顶表面，半导体基底的非有源侧也被称为底表面。术语“顶部(顶)”可以用于位于半导体基底的有源侧上的元件(例如，晶体管或存储器)，术语“底部(底)”可以用于位于半导体基底的非有源侧上的元件。
包括各种种类的个体器件的第一半导体器件112可以形成在第一半导体基底110的有源侧上。个体器件可以包括各种微电子器件，例如，金属氧化物半导体场效应晶体管(MOSFET)(诸如，互补金属氧化物半导体(CMOS)晶体管)、系统大规模集成电路(LSI)、图像传感器(诸如，CMOS图像传感器(CIS))、微机电系统(MEMS)、有源元件和无源元件。个体器件可以电连接到第一半导体基底110的导电区域。第一半导体器件112还可以包括将个体器件或至少两个个体器件电连接到第一半导体基底110的导电区域的导电布线或插塞。每个个体器件可以通过介电膜与其他个体器件电隔离。
例如，第一子半导体芯片100可以包括动态随机存取存储器(DRAM)芯片、静态RAM(SRAM)芯片、闪存芯片、电可擦除可编程ROM(EEPROM)芯片、相变RAM(PRAM)芯片、磁性RAM(MRAM)芯片或电阻式RAM(RRAM)芯片。例如，第一子半导体芯片100可以包括中央处理单元(CPU)芯片、图形处理单元(GPU)芯片或应用处理器(AP)芯片。
在一些实施例中，第一半导体芯片1000可以是包括作为主芯片的第一子半导体芯片100和作为从芯片的第二子半导体芯片200的高带宽存储器(HBM)DRAM。在一些实施例中，第一子半导体芯片100可以包括包含串并转换电路和/或并串转换电路的缓冲器芯片。在一些实施例中，第一子半导体芯片100可以包括用于控制HBM DRAM中的从芯片的缓冲器芯片。当第一子半导体芯片100包括用于控制HBM DRAM半导体芯片的缓冲器芯片时，第一子半导体芯片100可以被称为主芯片，第二子半导体芯片200可以被称为从芯片。
尽管在图5B中第一顶连接垫122掩埋在第一半导体基底110中，但实施例不限于此。在一些实施例中，第一顶连接垫122可以从第一半导体基底110的顶表面突出。
在本说明书中，第一半导体基底110可以包括包含半导体材料的基体基底、形成在基体基底上以形成第一半导体器件112的各种导电材料层和绝缘材料层、电连接到第一半导体器件112的布线图案以及布线过孔。在一些实施例中，第一半导体基底110是指包括半导体材料作为主要组分的物体，而不是指仅由半导体材料形成的物体。
每个第二子半导体芯片200包括在有源侧上具有第二半导体器件212(例如，晶体管或存储器)的第二半导体基底210、分别在第二半导体基底210的有源侧和非有源侧上的内部顶连接垫222和内部底连接垫224、穿过第二半导体基底210的至少一部分且将内部顶连接垫222电连接到内部底连接垫224的第二贯穿电极230、以及暴露内部顶连接垫222的至少一部分且覆盖第二半导体基底210的有源侧的第二保护绝缘层250。第二保护绝缘层250可以包括无机材料，诸如氧化物或氮化物。例如，第二保护绝缘层250可以包括从氧化硅和氮化硅中选择的至少一种。在一些实施例中，第二保护绝缘层250可以包括氮化硅。
第二半导体基底210、内部顶连接垫222、内部底连接垫224和第二贯穿电极230分别与第一半导体基底110、第一顶连接垫122、第一底连接垫124和第一贯穿电极130基本相同，因此，将省略它们的详细描述。
例如，第二子半导体芯片200可以包括DRAM芯片、SRAM芯片、闪存芯片、EEPROM芯片、PRAM芯片、MRAM芯片或RRAM芯片。在一些实施例中，第二子半导体芯片200可以包括HBMDRAM半导体芯片。第一子半导体芯片100可以被称为主芯片，第二子半导体芯片200可以被称为从芯片。
内部连接端子240可以附着到每个第二子半导体芯片200的内部底连接垫224。内部连接端子240可以经由第二子半导体芯片200的内部顶连接垫222、第二子半导体芯片200的内部底连接垫224和第二贯穿电极230电连接到第一子半导体芯片100的第一底连接垫124。
内部连接端子240可以包括在内部顶连接垫222上的内部导电柱242和在内部导电柱242上的内部导电盖244。
绝缘粘合层350可以在第一子半导体芯片100和第二子半导体芯片200之中的两个相邻的芯片之间。绝缘粘合层350可以包括非导电膜(NCF)、非导电膏(NCP)、绝缘聚合物或环氧树脂。绝缘粘合层350可以围绕内部连接端子240，并且可以填充在第一子半导体芯片100与同其相邻的第二子半导体芯片200之间或在两个相邻的第二子半导体芯片200之间。
在一些实施例中，在第二子半导体芯片200之中，在最远离第一子半导体芯片100的顶部上的第二子半导体芯片200可以不包括内部底连接垫224和第二贯穿电极230。在一些实施例中，在第二子半导体芯片200之中，在最远离第一子半导体芯片100的顶部上的第二子半导体芯片200可以比其他第二子半导体芯片200厚。本发明不限于此。在一些实施例中，第二子半导体芯片200可以具有相同的厚度。在一些实施例中，第二子半导体芯片200可以包括同一种类的半导体芯片。
第一子半导体芯片100的水平宽度和水平面积可以分别比每个第二子半导体芯片200的水平宽度和水平面积大。第一半导体芯片还可以包括在第一子半导体芯片100上的模制层300，以围绕第二子半导体芯片200的侧表面和绝缘粘合层350的侧表面。例如，模制层300可以包括环氧模塑化合物(EMC)。
参照图5A，第二半导体芯片400可以包括第三半导体基底410、第二顶连接垫420、第三保护绝缘层450和第二连接端子440。第二连接端子440可以包括在第二顶连接垫420上的第二导电柱442和在第二导电柱442上的第二导电盖444。第三半导体基底410、第二顶连接垫420、第三保护绝缘层450和第二连接端子440可以分别与第一半导体基底110、第一顶连接垫122、第一保护绝缘层150和第一连接端子140基本相似，或者分别与第二半导体基底120、内部顶连接垫222、第二保护绝缘层250和内部连接端子240基本相似，因此，将省略它们的详细描述。
例如，第二半导体芯片400可以包括CPU芯片、GPU芯片或AP芯片。
中介层500可以包括基体层510、在基体层510的第一表面512上的重新分布结构570以及在基体层510的第二表面514上的垫布线层524。重新分布结构570可以包括重新分布介电层576以及分别在重新分布介电层576的相对表面上的第一重新分布垫572和第二重新分布垫574。因此，第一重新分布垫572可以在中介层500的顶表面上，垫布线层524可以在中介层500的底表面上。因为已经参照图1A至图4C详细地描述了中介层500，所以将省略中介层500的冗余描述。
第一底部填充层380可以在第一半导体芯片1000与中介层500之间。第二底部填充层480可以在第二半导体芯片400与中介层500之间。第一底部填充层380可以围绕第一连接端子140，第二底部填充层480可以围绕第二连接端子440。
半导体封装件1还可以包括在中介层500上的封装件模制层800以围绕第一半导体芯片1000和第二半导体芯片400的侧表面。例如，封装件模制层800可以包括EMC。
在一些实施例中，封装件模制层800可以覆盖中介层500的顶表面以及第一半导体芯片1000和第二半导体芯片400中的每个的侧表面，而不覆盖第一半导体芯片1000和第二半导体芯片400中的每个的顶表面。在这种情况下，半导体封装件1还可以包括覆盖第一半导体芯片1000和第二半导体芯片400的顶表面的散热单元950。散热单元950可以包括散热板或散热器。在一些实施例中，散热单元950可以在封装件基体基底600的顶表面上并围绕第一半导体芯片1000、第二半导体芯片400和中介层500。
半导体封装件1还可以包括在第一半导体芯片1000和第二半导体芯片400中的每个与散热单元950之间的热界面材料(TIM)900，以增大第一半导体芯片1000和第二半导体芯片400中的每个与散热单元950之间的热耦合。TIM 900可以包括热膏或热膜(或热胶带)。
中介层连接端子540可以分别附着到垫布线层524。中介层连接端子540可以将中介层500电连接到封装件基体基底600。板底部填充层580可以在中介层500与封装件基体基底600之间。板底部填充层580可以围绕中介层连接端子540。
封装件基体基底600可以包括基体板层610、在基体板层610的顶表面上的板顶垫622以及在基体板层610的底表面上的板底垫624。在一些实施例中，封装件基体基底600可以包括印刷电路板(PCB)。例如，封装件基体基底600可以包括多层PCB。基体板层610可以包括从酚醛树脂、环氧树脂和聚酰亚胺中选择的至少一种材料。
阻焊层(未示出)可以形成在基体板层610的顶表面和底表面中的每个上，并且可以暴露板顶垫622和板底垫624。中介层连接端子540可以连接到板顶垫622，封装件连接端子640可以连接到板底垫624。中介层连接端子540可以将垫布线层524电连接到板顶垫622。连接到板底垫624的封装件连接端子640可以将半导体封装件1连接到外部。
在一些实施例中，散热单元950还可以执行电磁波屏蔽功能，并且可以连接到封装件基体基底600的多个板顶垫622之中的接地的至少一个板顶垫。
根据实施例，中介层500的布线保护层560覆盖垫布线层524并围绕半导体封装件1中的中介层连接端子540，因此，布线保护层560可以保护垫布线层524并吸收可能施加到半导体封装件1中的中介层连接端子540的应力。此外，布线保护层560可以防止相邻的中介层连接端子540之间的电短路。因此，可以防止半导体封装件1的可靠性劣化。
此外，在中介层500的基体层510的第二表面514上，布线保护层560可以覆盖垫布线层524，并且可以覆盖中介层保护层550的仅与垫布线层524相邻的部分而不覆盖中介层保护层550的其他部分。因此，与当包括具有相对大的CTE的有机材料的布线保护层560完全覆盖在基体层510的第二表面514上的中介层保护层550时相比，可以防止或减少中介层500的翘曲。
图6A和图6B是根据实施例的制造具有中介层的半导体封装件的方法中的阶段的剖视图。
参照图6A，将中介层500附着到第二支撑基底12，使得中介层500的多个中介层连接端子540面对第二支撑基底12。可以在中介层500与第二支撑基底12之间使用第二粘合层22将中介层500附着到第二支撑基底12。第二支撑基底12可以包括半导体基底、玻璃基底、陶瓷基底或塑料基底。
此后，将至少一个第一半导体芯片1000和第二半导体芯片400安装在中介层500上。可以通过在第一顶连接垫122与第一重新分布垫572中的一些之间的第一连接端子140将第一半导体芯片1000连接到中介层500。可以通过在第二顶连接垫420与第一重新分布垫572中的另一些之间的第二连接端子440将第二半导体芯片400连接到中介层500。
围绕第一连接端子140的第一底部填充层380可以在第一半导体芯片1000与中介层500之间，围绕第二连接端子440的第二底部填充层480可以在第二半导体芯片400与中介层500之间。
参照图6B，可以在中介层500上形成封装件模制层800，以围绕第一半导体芯片1000和第二半导体芯片400的侧表面。例如，封装件模制层800可以包括EMC。
在一些实施例中，可以将封装件模制层800形成为覆盖中介层500的顶表面以及第一半导体芯片1000和第二半导体芯片400中的每个的侧表面，而不覆盖第一半导体芯片1000和第二半导体芯片400中的每个的顶表面。可以将TIM 900附着到第一半导体芯片1000的顶表面、第二半导体芯片400的顶表面和封装件模制层800的顶表面。
此后，如图5A中所示，从中介层500去除第二粘合层22和第二支撑基底12，并且将使第一半导体芯片1000和第二半导体芯片400安装在其上的中介层500安装在封装件基体基底600上。可以通过在垫布线层524与板顶垫622之间的中介层连接端子540将中介层500连接到封装件基体基底600。
可以通过如下的方法来形成半导体封装件1：将散热单元950附着到封装件基体基底600的顶表面，使得散热单元950围绕第一半导体芯片1000、第二半导体芯片400和中介层500并且与TIM 900接触。
在半导体封装件1中的中介层500的基体层510的第二表面514上，布线保护层560可以覆盖垫布线层524以及中介层保护层550的仅与垫布线层524相邻的部分，而不覆盖中介层保护层550的其他部分。因此，当将第二粘合层22和第二支撑基底12附着到中介层500并随后将第二粘合层22和第二支撑基底12从中介层500去除时，使第二粘合层22与布线保护层560之间的接触面积最小化，从而可以防止第二粘合层22的部分作为残留物保留在中介层500的基体层510的第二表面514上。
尽管已经参照发明构思的实施例具体地示出和描述了发明构思，但将理解的是，在不脱离权利要求的精神和范围的情况下，可以在其中做出形式上和细节上的各种改变。

Claims (20)

1.一种中介层，所述中介层包括：
基体层，具有第一表面以及与第一表面相对的第二表面；
重新分布结构，位于基体层的第一表面上；
中介层保护层，位于基体层的第二表面上；
垫布线层，位于中介层保护层上；
中介层贯穿电极，穿过基体层和中介层保护层，并且将重新分布结构电连接到垫布线层；
中介层连接端子，附着到垫布线层；以及
布线保护层，包括第一部分、第二部分和第三部分，第一部分覆盖中介层保护层的与垫布线层相邻的部分，第二部分覆盖垫布线层的顶表面的部分，第三部分覆盖垫布线层的侧表面，
其中，第三部分设置在第一部分与第二部分之间，并且
其中，第一部分、第二部分和第三部分在相对于第一表面的垂直方向上具有彼此不同的厚度。
2.根据权利要求1所述的中介层，
其中，中介层贯穿电极包括突出部，突出部朝向中介层连接端子竖直地延伸超过基体层的第二表面。
3.根据权利要求2所述的中介层，
其中，中介层保护层设置在基体层与垫布线层之间并且围绕突出部的侧表面。
4.根据权利要求2所述的中介层，
其中，中介层保护层的顶表面与突出部的顶表面共面。
5.根据权利要求1所述的中介层，
其中，第一部分的第一厚度比第二部分的第二厚度大。
6.根据权利要求5所述的中介层，
其中，第三部分的第三厚度比第一厚度大。
7.根据权利要求6所述的中介层，
其中，布线保护层从垫布线层的侧表面水平地延伸，并且自垫布线层的侧表面起沿相对于第一表面的水平方向以第一宽度覆盖中介层保护层的所述部分，并且
第一宽度比垫布线层的厚度大且比垫布线层的厚度的两倍小。
8.根据权利要求1所述的中介层，
其中，中介层连接端子包括凸块下金属层和在凸块下金属层上的中介层导电盖，并且
其中，凸块下金属层从垫布线层的顶表面延伸并突出到布线保护层的顶表面上方，并且
其中，布线保护层还包括至少部分地覆盖凸块下金属层的侧表面的第四部分。
9.根据权利要求8所述的中介层，
其中，中介层连接端子还包括在中介层导电盖与凸块下金属层之间的中介层导电柱，并且
其中，布线保护层的顶表面位于比中介层导电柱的顶表面低的竖直水平处。
10.根据权利要求8所述的中介层，
其中，中介层连接端子还包括在中介层导电盖与凸块下金属层之间的中介层导电柱，并且
其中，布线保护层覆盖中介层导电柱的侧表面。
11.根据权利要求1至权利要求10中任一项所述的中介层，
其中，垫布线层包括第一垫、第二垫和连接线，中介层连接端子布置在第一垫上，另一中介层连接端子布置在第二垫上，并且连接线沿着中介层保护层的顶表面从第一垫延伸到第二垫，并且
其中，布线保护层完全覆盖连接线的顶表面和连接线的侧表面。
12.根据权利要求1至权利要求10中任一项所述的中介层，
其中，垫布线层包括垫、贯穿电极连接件和连接线，中介层连接端子布置在垫上，中介层贯穿电极布置在贯穿电极连接件上，并且连接线沿着中介层保护层的顶表面延伸且将垫连接到贯穿电极连接件，
其中，中介层连接端子不与中介层贯穿电极竖直地叠置，并且
其中，布线保护层完全覆盖连接线的顶表面和连接线的侧表面以及贯穿电极连接件的顶表面和贯穿电极连接件的侧表面。
13.一种半导体封装件，所述半导体封装件包括：
中介层，包括：基体层，具有第一表面以及与第一表面相对的第二表面；重新分布结构，位于基体层的第一表面上；中介层保护层，位于基体层的第二表面上；多个垫布线层，位于中介层保护层上；多个中介层贯穿电极，穿过基体层和中介层保护层，并且将重新分布结构电连接到所述多个垫布线层；多个中介层连接端子，附着到所述多个垫布线层；以及多个布线保护层，位于中介层保护层上，其中，所述多个中介层贯穿电极被分组为多个中介层贯穿电极组，其中，所述多个布线保护层中的每个布线保护层包括第一部分、第二部分、第三部分和第四部分，第一部分覆盖中介层保护层的与相应的垫布线层相邻的相应部分，第二部分覆盖相应的垫布线层的顶表面的部分，第三部分覆盖相应的垫布线层的侧表面，第四部分覆盖相应的中介层连接端子的下部分，其中，第三部分设置在第一部分与第二部分之间，并且其中，第二部分设置在第三部分与第四部分之间；
第一半导体芯片和第二半导体芯片，在重新分布结构上彼此水平地分离，并且通过重新分布结构分别电连接到所述多个中介层贯穿电极组之中的第一组和所述多个中介层贯穿电极组之中的第二组；以及
封装件基体基底，中介层安装在封装件基体基底上，并且封装件基体基底连接到所述多个中介层连接端子。
14.根据权利要求13所述的半导体封装件，
其中，重新分布结构包括：
重新分布介电层；
多个第一重新分布垫，位于重新分布介电层的表面上，
其中，重新分布介电层的所述表面与基体层的第二表面间隔开，并且所述多个第一重新分布垫被分组为多个第一重新分布垫组；以及
多个第二重新分布垫，位于基体层的第一表面上，
其中，所述多个第二重新分布垫连接到所述多个中介层贯穿电极，并且电连接到所述多个第一重新分布垫，
其中，第一半导体芯片通过多个第一连接端子连接到所述多个第一重新分布垫组之中的第一组，并且
其中，第二半导体芯片通过多个第二连接端子连接到所述多个第一重新分布垫组之中的第二组。
15.根据权利要求13所述的半导体封装件，
其中，中介层保护层设置在基体层与所述多个垫布线层中的每个垫布线层之间，并且围绕所述多个中介层贯穿电极中的每个中介层贯穿电极的突出部的侧表面，突出部远离基体层的第二表面竖直地延伸，并且
其中，中介层保护层的顶表面与突出部的顶表面共面。
16.根据权利要求13所述的半导体封装件，
其中，第一部分的第一厚度比第二部分的第二厚度大，
其中，第三部分的第三厚度比第一部分的第一厚度大，
其中，第一部分的第一厚度比所述多个垫布线层中的每个垫布线层的第四厚度大，并且
其中，沿相对于第一表面的垂直方向测量第一厚度、第二厚度、第三厚度和第四厚度。
17.根据权利要求16所述的半导体封装件，
其中，所述多个布线保护层中的每个布线保护层从相应的垫布线层的所述侧表面水平地延伸，并且自相应的垫布线层的所述侧表面起沿相对于第一表面的水平方向以第一宽度覆盖中介层保护层的与相应的垫布线层相邻的所述相应部分，第一宽度比第四厚度大。
18.一种中介层，所述中介层包括：
基体层，具有第一表面以及与第一表面相对的第二表面；
中介层贯穿电极，穿过基体层，并且包括远离基体层的第二表面竖直地延伸的突出部；
中介层保护层，位于基体层的第二表面上，其中，中介层保护层具有与突出部的顶表面共面的顶表面并围绕突出部的侧表面；
垫布线层，位于中介层保护层上并连接到突出部，
其中，中介层保护层设置在基体层与垫布线层之间；
中介层连接端子，附着到垫布线层；以及
布线保护层，包括第一部分、第二部分和第三部分，第一部分覆盖中介层保护层的与垫布线层相邻的部分，第二部分覆盖垫布线层的顶表面的部分，第三部分覆盖垫布线层的侧表面，
其中，第三部分设置在第一部分与第二部分之间，并且
其中，第一部分、第二部分和第三部分在相对于第一表面的垂直方向上具有彼此不同的厚度。
19.根据权利要求18所述的中介层，
其中，布线保护层从垫布线层的所述侧表面水平地延伸，并且自垫布线层的所述侧表面起以第一宽度覆盖中介层保护层的所述部分，
其中，第一部分的第一厚度比第二部分的第二厚度大，并且
其中，第三部分的第三厚度比第一部分的第一厚度大。
20.根据权利要求18所述的中介层，
其中，布线保护层包括有机材料，并且
其中，中介层保护层包括无机材料。
CN202010772040.3A 2019-12-02 2020-08-04 中介层和具有中介层的半导体封装件 Pending CN112992862A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190158456A KR20210068891A (ko) 2019-12-02 2019-12-02 인터포저, 및 이를 가지는 반도체 패키지
KR10-2019-0158456 2019-12-02

Publications (1)

Publication Number Publication Date
CN112992862A true CN112992862A (zh) 2021-06-18

Family

ID=76090951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010772040.3A Pending CN112992862A (zh) 2019-12-02 2020-08-04 中介层和具有中介层的半导体封装件

Country Status (4)

Country Link
US (2) US11195785B2 (zh)
KR (1) KR20210068891A (zh)
CN (1) CN112992862A (zh)
TW (1) TW202123414A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068891A (ko) * 2019-12-02 2021-06-10 삼성전자주식회사 인터포저, 및 이를 가지는 반도체 패키지
KR20210155696A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993431B2 (en) * 2010-05-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating bump structure
US8610285B2 (en) * 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
JP2013021085A (ja) 2011-07-08 2013-01-31 Panasonic Corp インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
US8803316B2 (en) * 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8558229B2 (en) 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip
KR101332865B1 (ko) 2012-03-09 2013-11-22 앰코 테크놀로지 코리아 주식회사 팬-인 타입 반도체 장치
TWI528876B (zh) * 2012-03-22 2016-04-01 矽品精密工業股份有限公司 中介板及其電性測試方法
US9406632B2 (en) * 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure
KR101971279B1 (ko) 2012-08-30 2019-04-22 에스케이하이닉스 주식회사 범프 구조물 및 그 형성 방법
US8952533B2 (en) 2012-09-10 2015-02-10 Futurewei Technologies, Inc. Devices and methods for 2.5D interposers
US10269747B2 (en) * 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9224678B2 (en) 2013-03-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for connecting packages onto printed circuit boards
US8847389B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive bump structure
US20150171039A1 (en) 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof
KR101683975B1 (ko) 2014-08-05 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 디바이스, 반도체 패키지, 반도체 디바이스 및 반도체 패키지의 제조 방법
US10163661B2 (en) 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9570410B1 (en) 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
TWI585925B (zh) * 2016-02-05 2017-06-01 矽品精密工業股份有限公司 基板結構
KR20210068891A (ko) * 2019-12-02 2021-06-10 삼성전자주식회사 인터포저, 및 이를 가지는 반도체 패키지

Also Published As

Publication number Publication date
US20210167001A1 (en) 2021-06-03
KR20210068891A (ko) 2021-06-10
US20220051970A1 (en) 2022-02-17
US11195785B2 (en) 2021-12-07
US11587859B2 (en) 2023-02-21
TW202123414A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
US10026724B2 (en) Semiconductor package and method of manufacturing the same
US10256215B2 (en) Semiconductor package
US9502335B2 (en) Package structure and method for fabricating the same
KR20170075125A (ko) 반도체 패키지 및 제조 방법
CN108447860B (zh) 半导体封装结构
KR20210065353A (ko) 반도체 패키지
US20220310577A1 (en) Semiconductor package
US11769742B2 (en) Semiconductor chip and semiconductor package including the same
US11587859B2 (en) Wiring protection layer on an interposer with a through electrode
US20220102256A1 (en) Fan-out semiconductor package including under-bump metallurgy
CN104685624A (zh) 重组晶圆级微电子封装
KR20220083438A (ko) 반도체 패키지
US20230138813A1 (en) Semiconductor package
US20220319944A1 (en) Semiconductor package and method of manufacturing semiconductor package
US20230282586A1 (en) Electronic package and manufacturing method thereof
US20230178469A1 (en) Semiconductor package including interposer
US20220302053A1 (en) Interposer, method for fabricating the same, and semiconductor package having the same
US20240038740A1 (en) Semiconductor package
KR20240033340A (ko) 반도체 패키지
KR20230022706A (ko) 반도체 패키지
KR20240039241A (ko) 반도체 패키지
KR20230063230A (ko) 반도체 패키지
KR20220008088A (ko) 반도체 패키지
KR20240014384A (ko) 반도체 패키지
KR20230019693A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination