WO2020235234A1 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
WO2020235234A1
WO2020235234A1 PCT/JP2020/015447 JP2020015447W WO2020235234A1 WO 2020235234 A1 WO2020235234 A1 WO 2020235234A1 JP 2020015447 W JP2020015447 W JP 2020015447W WO 2020235234 A1 WO2020235234 A1 WO 2020235234A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
solid
modified layer
electrode
Prior art date
Application number
PCT/JP2020/015447
Other languages
English (en)
French (fr)
Inventor
日出登 橋口
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/608,962 priority Critical patent/US20220216246A1/en
Publication of WO2020235234A1 publication Critical patent/WO2020235234A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Definitions

  • This technology relates to solid-state image sensors and electronic devices.
  • Patent Documents 1 and 2 propose a technique for improving the reliability of joining two or more substrates (two semiconductor members) on which elements and wiring are formed.
  • the present technology has been made in view of such a situation, and provides a solid-state image sensor capable of further improving the reliability of bonding, and an electronic device equipped with the solid-state image sensor.
  • the main purpose is to provide a solid-state image sensor capable of further improving the reliability of bonding, and an electronic device equipped with the solid-state image sensor.
  • a second substrate having at least, The hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer.
  • the hydrophilicity of the second modified layer is higher than that of the second low dielectric constant layer.
  • a solid-state image pickup device in which the first substrate and the second substrate are electrically connected to each other with a laminated structure by bonding the first joint surface and the second joint surface. ..
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms. The concentration of the C atom in the first modified layer may decrease toward the first bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms. The concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the concentration of the C atom in the first modified layer decreases toward the first bonding surface, and
  • the concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second modified layer may contain Si, O and C atoms. The concentration of the C atom in the second modified layer may decrease toward the second bonding surface.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second modified layer may contain Si, O and C atoms. The concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second modified layer may contain Si, O and C atoms. The concentration of the C atom in the second modified layer decreases toward the second bonding surface, and The concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the C atom in the first modified layer may decrease toward the first bonding surface.
  • the concentration of the C atom in the second modified layer may decrease toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the C atom in the first modified layer decreases toward the first bonding surface, and The concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the concentration of the C atom in the second modified layer decreases toward the second bonding surface, and The concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the C atom in the first modified layer may decrease toward the first bonding surface.
  • the concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the concentration of the C atom in the second modified layer may decrease toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the C atom in the first modified layer decreases toward the first bonding surface, and
  • the concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the concentration of the C atom in the second modified layer may decrease toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the C atom in the first modified layer decreases toward the first bonding surface, and
  • the concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the C atom in the first modified layer may decrease toward the first bonding surface.
  • the concentration of the C atom in the second modified layer decreases toward the second bonding surface, and
  • the concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC and may contain SiOC.
  • the second low dielectric constant layer may contain SiOC and may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms.
  • the second modified layer may contain Si, O and C atoms.
  • the concentration of the O atom in the first modified layer may increase toward the first bonding surface.
  • the concentration of the C atom in the second modified layer decreases toward the second bonding surface, and
  • the concentration of the O atom in the second modified layer may increase toward the second bonding surface.
  • the first substrate and / or the second substrate may further have an insulating thin film.
  • the insulating thin film may be exposed on the first joint surface and / or the second joint surface.
  • Each of the first low dielectric constant layer and the second low dielectric constant layer contains at least one selected from the group consisting of SiOC, SiOF, SiOCH, SiCOH, hydrogen silsesquioxane and methylsilsesquioxane. Good.
  • the first joint surface and the second joint surface may be bonded to each other via the first electrode and the second electrode.
  • the first joint surface and the second joint surface may be bonded to each other via the first modified layer and the second electrode.
  • the first joint surface and the second joint surface may be bonded to each other via the first electrode and the second modified layer.
  • the first substrate may have a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate may have a peripheral circuit portion formed around the pixel region and including at least a logic circuit.
  • the first electrode included in the first substrate may be formed in a region outside the pixel region and may be electrically connected to the second electrode included in the second substrate.
  • the first electrode included in the first substrate may be formed in the pixel region and electrically connected to the second electrode included in the second substrate.
  • the first substrate may have a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate may be formed around the pixel region and have at least a peripheral circuit portion including a logic circuit.
  • the first electrode included in the first substrate may be formed in the pixel region and electrically connected to the second electrode included in the second substrate.
  • a first substrate having at least a first electrode, an insulating layer, and a first electrode and a first bonding surface on which the insulating layer is exposed.
  • a second substrate having at least a second electrode, a modified layer, a low dielectric constant layer formed on the modified layer, and a second joint surface on which the second electrode and the modified layer are exposed.
  • the hydrophilicity of the modified layer is higher than that of the low dielectric constant layer.
  • a solid-state image pickup device in which the first substrate and the second substrate are electrically connected to each other with a laminated structure by bonding the first joint surface and the second joint surface. ..
  • the low dielectric constant layer may contain SiOC and may contain SiOC.
  • the modified layer may contain Si, O and C atoms. The concentration of the C atom in the modified layer may decrease toward the second bonding surface.
  • the low dielectric constant layer may contain SiOC and may contain SiOC.
  • the modified layer may contain Si, O and C atoms. The concentration of the O atom in the modified layer may increase toward the second bonding surface.
  • the low dielectric constant layer may contain SiOC and may contain SiOC.
  • the modified layer may contain Si, O and C atoms. The concentration of the C atom in the modified layer decreases toward the second bonding surface, and The concentration of the O atom in the modified layer may increase toward the second bonding surface.
  • the first substrate and / or the second substrate may further have an insulating thin film.
  • the insulating thin film may be exposed on the first joint surface and / or the joint surface.
  • the low dielectric constant layer may contain at least one selected from the group consisting of SiOC, SiOF, SiOCH, SiCOH, hydrogen silsesquioxane and methylsilsesquioxane.
  • the first joint surface and the second joint surface may be bonded to each other via the first electrode and the second electrode.
  • the first joint surface and the second joint surface may be bonded to each other via the insulating layer and the second electrode.
  • the first joint surface and the second joint surface may be bonded to each other via the first electrode and the modified layer.
  • the first substrate may have a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate may have a peripheral circuit portion formed around the pixel region and including at least a logic circuit.
  • the first electrode included in the first substrate may be formed in a region outside the pixel region and may be electrically connected to the second electrode included in the second substrate.
  • the first electrode included in the first substrate may be formed in the pixel region and electrically connected to the second electrode included in the second substrate.
  • the first substrate may have a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate may be formed around the pixel region and have at least a peripheral circuit portion including a logic circuit.
  • the first electrode included in the first substrate may be formed in the pixel region and electrically connected to the second electrode included in the second substrate.
  • the present technology provides an electronic device equipped with a solid-state image sensor according to the first aspect of the present technology or a solid-state image sensor according to the second aspect of the present technology.
  • Example 7 of solid-state image sensor and Example 7 of solid-state image sensor Manufacturing method of Example 7 of solid-state image sensor and Example 7 of solid-state image sensor.
  • Eighth embodiment (example of electronic device) 10.
  • Example of using a solid-state image sensor to which this technology is applied 11.
  • the solid-state image sensor is equipped with, for example, a sensor substrate (first substrate) provided with a pixel portion (pixel region) and peripheral circuit units such as a logic circuit that executes various signal processes related to the operation of the solid-state image sensor. It has a structure in which a circuit board (second board) is laminated. The flat surfaces of the two substrates are directly bonded to each other, and the bonding surface between the wirings of each substrate is a low dielectric constant layer (insulating film) composed of, for example, an electrode made of Cu and a low-k material SiOC. Area exists.
  • insulating film low dielectric constant layer
  • a low-k film such as SiOC is used as a passivation film around the electrodes to reduce the capacitance between the electrodes.
  • SiOC and the like having a large number of carbon atoms (C) generally have lower hydrophilicity and fewer OH groups on the film surface than SiO 2 . Therefore, when joining a plurality of substrates, dehydration of OH groups on the surfaces of the opposing substrates is less likely to occur, and Si—O—Si is less likely to occur between the substrates (for example, near the junction of two substrates) than in SiO 2. Since the number of bonds is reduced, the bonding strength may be reduced.
  • FIG. 17 is a cross-sectional view showing a configuration example of a solid-state image sensor.
  • FIG. 17A is a cross-sectional view of the solid-state image sensor 110
  • FIG. 17B is an enlarged cross-sectional view of the Y4 portion shown in FIG. 17A.
  • the first substrate included in the solid-state imaging device 110 includes a first electrode 13-1, a first low dielectric constant layer 2-1 and a first electrode 13-. 1 and the first low dielectric constant layer 2-1 have an exposed first joint surface P1 and are further formed on the first low dielectric constant layer 2-1 (upward in FIG. 17A).
  • the first wiring 10-1 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-1 and the first wiring 10-1 is connected to the first electrode 13-1.
  • the first electrode 13-1 is composed of a via 11-1 and a trench 12-1.
  • the second electrode 13-2, the second low dielectric constant layer 2-2, the second electrode 13-2, and the second low dielectric constant layer 2-2 are exposed. It has two bonding surfaces P2, and further has a SiN layer 3-2 formed on the second low dielectric constant layer 2-2 (downward in FIG. 17A) and a SiN layer 3-2 (FIG.
  • the second low dielectric constant layer 4-2 formed in the downward direction of 17 (a) and the SiN layer 5 formed on the second low dielectric constant layer 4-2 (downward in FIG. 17 (a)). It has -2 and an interlayer insulating film (for example, SiO 2 ) 6-2 formed on the SiN layer 5-2 (downward in FIG. 17A).
  • the second wiring 10-2 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-2, and the second wiring 10-2 is connected to the second electrode 13-2.
  • the second electrode 13-2 is composed of a via 11-2 and a trench 12-2.
  • a barrier metal layer 14-1 is formed between the (for example, SiO 2 ) 6-1 and the second electrode 13-2 and the second wiring 10-2, the second low dielectric constant layer 2-2, and SiN.
  • a barrier metal layer 14-2 is formed between the layer 3-2, the second low dielectric constant layer 4-2, the SiN layer 5-2, and the interlayer insulating film (for example, SiO 2 ) 6-2.
  • the barrier metal layers 14-1 and 14-2 are composed of, for example, Ta, Ti, Ru, TaN, TiN and the like.
  • the solid-state image sensor 110 forms a joint portion P by bonding the first joint surface P1 and the second joint surface P2, and the first substrate and the second substrate have a laminated structure. It is electrically connected.
  • SioC which is a low dielectric constant layer (Low-k film)
  • first electrodes 13-1 to each other, first electrode 13-1 first electrodes 13-1 to each other, first electrode 13-1).
  • the capacitance of the two electrodes 13-2) is reduced.
  • the SiOC surface having low hydrophilicity has few OH groups. , Si—O—S1 bond is not formed so much, and the bonding strength may be low.
  • a second substrate having at least an exposed second joint surface is provided, and the first joint surface and the second joint surface are bonded to each other, so that the first substrate and the second substrate have a laminated structure.
  • the hydrophilicity of the second modified layer is higher than that of the second low dielectric constant layer.
  • the first low dielectric constant layer and the second low dielectric constant layer and the second are used for the passivation of the peripheral region of the first electrode and the second electrode.
  • a low dielectric constant layer low-k film
  • forming a modified layer having high hydrophilicity on the bonding surface (surface) of the first substrate and the bonding surface (surface) of the second substrate they are adjacent to each other.
  • the capacitance between the electrodes is reduced, the first substrate and the second substrate can be bonded to each other with high bonding strength, and the first method according to the present technology.
  • the capacitance between adjacent electrodes is reduced, and the first substrate and the second substrate are used. It is possible to achieve both high bonding strength between each other.
  • FIG. 1 is a diagram showing a configuration example of a solid-state image sensor to which the present technology is applied.
  • 1 (a) is a cross-sectional view of the solid-state imaging device 100-1
  • FIG. 1 (b) is an enlarged cross-sectional view of the Y1 portion shown in FIG. 1 (a).
  • Is a profile (vertical axis) of the oxygen (O) concentration with respect to the depth direction (downward in FIG. 1B, arrow Q) (horizontal axis) from the joint surface P2 of the second substrate.
  • FIG. 1 (C-2) shows a profile of the carbon (C) concentration with respect to the depth direction (downward in FIG. 1 (b), arrow Q) (horizontal axis) from the joint surface P2 of the second substrate.
  • Vertical axis shows a profile of the carbon (C) concentration with respect to the depth direction (downward in FIG. 1 (b), arrow Q) (horizontal axis) from the joint surface P2 of the second substrate
  • the first substrate included in the solid-state imaging device 100-1 includes a first electrode 13-1, a first modified layer 1-1, and a first modified layer.
  • the first low dielectric constant layer 2-1 formed on the layer 1-1 (upward in FIG. 1A), the first electrode 13-1 and the first modified layer 1-1 are exposed.
  • the first low dielectric constant layer 4-1 formed on 1 (a) upward) and the SiN layer 5 formed on the first low dielectric constant layer 4-1 (upward in FIG. 1 (a)).
  • the first electrode 13-1 is composed of a via 11-1 and a trench 12-1.
  • the second substrate included in the solid-state imaging device 100-1 is on the second electrode 13-2, the second modified layer 1-2, and the second modified layer 1-2 (downward in FIG. 1A). It has a second low dielectric constant layer 2-2 formed in the above, a second joint surface P2 in which the second electrode 13-2 and the second modified layer 1-2 are exposed, and further has a second low dielectric constant.
  • the SiN layer 3-2 formed on the layer 2-2 (downward in FIG. 1 (a)) and the second low dielectric formed on the SiN layer 3-2 (downward in FIG. 1 (a)).
  • the SiN layer 5-2 formed on the second low dielectric constant layer 4-2 (downward in FIG. 1A), and on the SiN layer 5-2 (FIG. 1A).
  • the second wiring 10-2 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-2, and the second wiring 10-2 is connected to the second electrode 13-2.
  • the second electrode 13-2 is composed of a via 11-2 and a trench 12-2.
  • a barrier metal layer 14-1 is formed between the SiN layer 5-1 and the interlayer insulating film (for example, SiO 2 ) 6-1 to form a second electrode 13-2, a second wiring 10-2, and a second.
  • a barrier metal layer 14-2 is formed between the two.
  • the barrier metal layers 14-1 and 14-2 are composed of, for example, Ta, Ti, Ru, TaN, TiN and the like.
  • the first joint surface P1 and the second joint surface P2 are bonded together to form a joint portion P, and the first substrate and the second substrate have a laminated structure. And are electrically connected.
  • the concentration of carbon (C) is low in the vicinity of the first bonding surface P1 of the first substrate and the second bonding surface P2 of the second substrate.
  • the first modified layer 1-1 and the second modified layer 1-2 derived from the first low dielectric constant layer 2-1 and the second low dielectric constant layer 202 (low-k film) are formed, and the first modified layer 1-2 is formed.
  • the modified layer 1-1 and the second modified layer 1-2 have a structure in which the carbon (C) concentration decreases (can be said to gradually decrease) toward the first bonding surface P1 and the second bonding surface P2. Further, the structure is such that the oxygen (O) concentration increases (it can be said that it gradually increases).
  • the first substrate and the second substrate have a first bonding surface P1 in which the first electrode 13-1 and the first modified layer 1-1 are exposed, and the second electrode 13-2 and the second modified layer 1-2.
  • the exposed second joint surface P2 is bonded and joined. Since the first modified layer 1-1 and the second modified layer 1-2 have more OH groups on the surface than the SiOC, Si—O— is located near the joint portion P between the first substrate and the second substrate. Many Si bonds are formed, and the bonding strength can be increased.
  • FIG. 14 is a cross-sectional view showing a first configuration example of a solid-state image sensor to which the present technology is applied.
  • the semiconductor device 1e shown in FIG. 14 is a solid-state image sensor having a three-dimensional structure in which a sensor substrate 2e (first substrate) and a circuit board 7e (second substrate) are laminated and bonded as described above. ..
  • the sensor substrate 2e is composed of a semiconductor layer 2ae, a wiring layer 2be arranged on a surface of the semiconductor layer 2ae on the circuit board 7e side, and an electrode layer 2ce.
  • the circuit board 7e is composed of a semiconductor layer 7ae, a first wiring layer 7be, a second wiring layer 7ce, and an electrode layer 7de arranged on a surface of the semiconductor layer 7ae on the sensor substrate 2e side.
  • the sensor substrate 2e and the circuit board 7e as described above are bonded with the surface of the electrode layer 2ce and the surface of the electrode layer 7de as bonding surfaces, and will be described in detail below in the first configuration example. As described above, the configurations of the electrode layer 2ce and the electrode layer 7de are characteristic.
  • the protective film 15e, the color filter layer 17e, and the on-chip lens 19e are laminated in this order on the surface of the sensor substrate 2e opposite to the circuit board 7e.
  • the semiconductor layer 2ae on the sensor substrate 2e side is, for example, a thin film of a semiconductor substrate 20e made of single crystal silicon.
  • a photoelectric conversion unit 21e composed of an n-type impurity layer (or p-type impurity layer) is provided for each pixel. It is provided.
  • a floating diffusion FD composed of an n + type impurity layer, a source / drain 23e of a transistor Tr, and another impurity layer (not shown here) are provided. ..
  • the wiring layer 2be provided on the semiconductor layer 2ae in the sensor substrate 2e includes a transfer gate TG provided on the interface side with the semiconductor layer 2ae via a gate insulating film 25e, a gate electrode 27e of the transistor Tr, and further, here. It has other electrodes (not shown in). Further, these transfer gate TG and the gate electrode 27e are covered with an interlayer insulating film 29e, and an embedded wiring 31e using, for example, copper (Cu) is provided in the groove pattern provided in the interlayer insulating film 29e. Has been done.
  • the interlayer insulating film 29e is configured by using, for example, silicon oxide. Further, when the layout of the embedded wiring 31e is dense, a material having a dielectric constant lower than that of silicon oxide may be used in order to reduce the capacitance between the embedded wiring 31e. A groove pattern that opens on the circuit board 7e side is formed in such an interlayer insulating film 29e, and a part of the groove pattern reaches the transfer gate TG and the gate electrode 27e.
  • a wiring layer 31be made of copper (Cu) is provided via a barrier metal layer 31ae, and the embedded wiring 31e is composed of these two layers.
  • the barrier metal layer 31ae is a layer for preventing the diffusion of copper (Cu) into the interlayer insulating film 29e made of silicon oxide or a material having a dielectric constant lower than that of silicon oxide, and is, for example, tantalum (Ta) or tantalum nitride (Tantalum nitride). It is configured using TaN).
  • the wiring layer 2be as described above may be configured as a further laminated multi-layer wiring layer.
  • the electrode layer 2ce on the sensor substrate 2e side provided on the wiring layer 2be is a first modification of the sensor substrate 2e that covers the periphery of the first electrode 33e drawn out to the surface on the circuit board 7e side and the first electrode 33e. It has a first insulating film 35e including a quality layer and a first low dielectric constant layer. These first electrodes 33e and the first modified layer form a bonding surface 41e with respect to the circuit board 7e in the sensor substrate 2e. The first low dielectric constant layer is formed on the first modified layer (upward in FIG. 14).
  • the first electrode 33e is composed of a single material layer, and is composed of, for example, copper (Cu). Such a first electrode 33e is configured as an embedded wiring embedded in the first insulating film 35e.
  • the first insulating film 35e is provided so as to cover the wiring layer 2be, includes a groove pattern 35ae that opens on the circuit board 7e side, and the first electrode 33e is embedded in the groove pattern 35ae. That is, the first insulating film 35e is provided in contact with the periphery of the first electrode 33e. Although not shown here, a part of the groove pattern 35ae provided in the first insulating film 35e reaches the embedded wiring 31e provided in the wiring layer 2be, and the second portion embedded therein is reached. The 1 electrode 33e is connected to the embedded wiring 31e as needed.
  • the first insulating film 35e as described above is made of a diffusion-preventing material for the material constituting the first electrode 33.
  • a diffusion prevention material a material having a small diffusion coefficient with respect to the material constituting the first electrode 33 is used.
  • the first insulating film 35e is configured as a single material layer using an anti-diffusion material.
  • the first insulating film 35e is a material for preventing diffusion with respect to the first electrode 33e, and is also for a material constituting the second electrode 67e drawn out to the surface of the circuit board 7e on the sensor substrate 2e side. It is composed of anti-diffusion material.
  • the diffusion-preventing material constituting the first insulating film 35e is an inorganic material having a denser molecular structure than silicon oxide. Insulating or organic insulating materials are used. Examples of such an inorganic insulating material include silicon nitride (SiN), silicon carbonitride (SiCN), silicon oxynitride (SiON), and silicon carbide (SiC). Examples of the organic insulating material include benzocyclobutene (BCB), polybenzoxazole (PBO), polyimide, and polyallyl ether (PAE).
  • BCB benzocyclobutene
  • PBO polybenzoxazole
  • PAE polyallyl ether
  • the layout of the first electrode 33e is also rough, but there may be a capacitance between the first electrodes 33e, and the first insulating film 35e Therefore, a low dielectric constant may be required.
  • the surface of the sensor substrate 2e on the circuit board 7e side is configured as a bonding surface 41e with the circuit board 7e, and is in a state of being composed of only the first electrode 33e and the first insulating film 35e. ..
  • the bonded surface 41e is preferably configured as a flattened surface.
  • the semiconductor layer 7ae on the circuit board 7e side is, for example, a thin film of a semiconductor substrate 50e made of single crystal silicon.
  • the surface layer on the sensor substrate 2e side is provided with a source / drain 51e of the transistor Tr, an impurity layer (not shown here), and the like.
  • the first wiring layer 7be on the circuit board 7e side has a gate electrode 55e provided via a gate insulating film 53e on the interface side with the semiconductor layer 7ae, and further has another electrode (not shown here). ing. These gate electrodes 55e and other electrodes are covered with an interlayer insulating film 57e, and an embedded wiring 59e using, for example, copper (Cu) is provided in the groove pattern provided in the interlayer insulating film 57e. ing.
  • the configuration of the interlayer insulating film 57e and the embedded wiring 59e is the same as that of the wiring layer 2be on the sensor substrate 2e side. That is, the interlayer insulating film 57e is formed with a groove pattern that opens on the sensor substrate 2e side, and a part of the groove pattern reaches the gate electrode 55e and the source / drain 51e. Further, in such a groove pattern, a wiring layer 59be made of copper (Cu) is provided via a barrier metal layer 59ae, and the embedded wiring 59e is formed by these two layers.
  • Cu copper
  • the second wiring layer 7ce on the circuit board 7e side includes an interlayer insulating film 63e laminated via a diffusion prevention insulating film 61e on the interface side with the first wiring layer 7be.
  • An embedded wiring 65e using, for example, copper (Cu) is provided in the groove pattern provided in the diffusion prevention insulating film 61e and the interlayer insulating film 63e.
  • the diffusion prevention insulating film 61e is made of a diffusion prevention material for the material constituting the embedded wiring 59e provided in the first wiring layer 7be.
  • Such an anti-diffusion insulating film 61e is made of, for example, silicon nitride (SiN), silicon carbide (SiCN), silicon oxynitride (SiON), or silicon carbide (SiC).
  • the configuration of the interlayer insulating film 63e and the embedded wiring 65e is the same as that of the wiring layer 2be on the sensor substrate 2e side. That is, a groove pattern that opens on the sensor substrate 2e side is formed in the interlayer insulating film 63e, and a part of the groove pattern reaches the embedded wiring 59e of the first wiring layer 7be. Further, in such a groove pattern, a wiring layer 65be made of copper (Cu) is provided via a barrier metal layer 65ae, and the embedded wiring 65e is formed by these two layers.
  • Cu copper
  • the first wiring layer 7be and the second wiring layer 7ce as described above may be configured as a further laminated multilayer wiring layer.
  • the electrode layer 7de on the circuit board 7e side which is the second substrate, is the periphery of the second electrode 67e and the second electrode 67e, which are drawn out to the surface on the sensor substrate 2e side and joined to the first electrode 33e in the circuit board 7e. It has a second modifying layer and a second insulating film 69e including a second low dielectric constant layer. These second electrodes 67e and the second modified layer form a bonding surface 71e with respect to the sensor substrate 2e in the circuit board 7e, and are configured in the same manner as the electrode layer 2ce on the sensor substrate 2e side as described below. Has been done.
  • the second low dielectric constant layer is formed on the second modified layer (downward in FIG. 14).
  • the second electrode 67e is made of a single material layer, and is made of a material that maintains good bondability with the first electrode 33e provided on the sensor substrate 2e side. Therefore, the second electrode 67e may be made of the same material as the first electrode 33e, and is made of, for example, copper (Cu). Such a second electrode 67e is configured as an embedded wiring embedded in the second insulating film 69e.
  • the first electrode 33e and the second electrode 67e are displaced in the left-right direction (the left-right direction in FIG. 14), that is, the second electrode 67e is the first insulating film 35e and the second electrode 67e.
  • the first electrode 33e and / and the second electrode 33e and / and the second electrode 33e and / or the second electrode are not displaced in the left-right direction (the left-right direction in FIG. 14).
  • the electrode 67e does not have to protrude in the left-right direction (the left-right direction in FIG. 14).
  • the second insulating film 69e is provided so as to cover the second wiring layer 7ce, includes a groove pattern 69ae that opens on the sensor substrate 2e side, and the second electrode 67e is embedded in the groove pattern 69ae. .. That is, the second insulating film 69e is provided in contact with the periphery of the second electrode 67e. Although not shown here, a part of the groove pattern 69ae provided in the second insulating film 69e reaches the embedded wiring 65e in the lower layer, and the second electrode 67e embedded therein reaches the embedded wiring 65e. It is in a state of being connected to the embedded wiring 65e as needed.
  • the second insulating film 69e as described above is made of a diffusion-preventing material for the material constituting the second electrode 67e.
  • the second insulating film 69e is configured as a single material layer using the diffusion prevention material.
  • the second insulating film 69e is a diffusion preventing material for the material constituting the first electrode 33e drawn out from the sensor substrate 2e to the bonding surface with the circuit board 7e together with the second electrode 67e. It may be configured.
  • a material selected from the materials exemplified as the first insulating film 35e provided on the sensor substrate 2e side can be used.
  • the second insulating film 69e is made of a material that maintains good bondability with the first insulating film 35e on the sensor substrate 2e side. Therefore, the second insulating film 69e may be made of the same material as the first insulating film 35e.
  • the electrode layer 7de is the uppermost layer on the circuit board 7e side, the layout of the second electrode 67e is also rough, but there may be a capacitance between the second electrodes 67e, and the second insulating film 69e Therefore, a low dielectric constant may be required.
  • the surface of the circuit board 7e on the sensor substrate 2e side is configured as a bonding surface 71e with the sensor side substrate 2e, and is composed only of the second electrode 67e and the second insulating film 69e. There is.
  • the bonded 71e is preferably configured as a flattened surface.
  • the protective film 15e covering the photoelectric conversion unit 21e of the sensor substrate 2e is made of a material film having passivation properties, and for example, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is used.
  • the color filter layer 17e is composed of color filters of each color provided 1: 1 corresponding to each photoelectric conversion unit 21e.
  • the arrangement of color filters for each color is not limited.
  • the on-chip lens 19e is provided at a ratio of 1: 1 corresponding to the color filters of the respective colors constituting each photoelectric conversion unit 21e and the color filter layer 17e, and is configured so that the incident light is focused on each photoelectric conversion unit 21e. Has been done.
  • the first electrode 33e has a structure in which the periphery of the first electrode 33e is covered with the first insulating film 35e made of a diffusion-preventing material for the first electrode 33e.
  • a barrier metal layer may be provided between the first insulating film 35e and the first insulating film 35e.
  • the structure is such that the periphery of the second electrode 67e is covered with a second insulating film 69e made of a diffusion-preventing material for the second electrode 67e, and a barrier metal is formed between the second electrode 67e and the second insulating film 69e.
  • a layer may be provided.
  • the bonding surface 41e of the sensor substrate 2e and the bonding surface 71e of the circuit board 7e can be configured only with the insulating films 35e and 69e and the electrodes 33e and 67e to secure the bonding strength. It is possible to prevent the materials constituting the electrodes 33e and 67e from diffusing into the insulating films 35e and 69e, and further reduce the capacitance between the electrodes.
  • the electrode material is prevented from diffusing into the insulating films 35e and 69e.
  • the bonding strength is ensured, the capacitance between the electrodes can be reduced, and reliability can be improved.
  • FIG. 15 is a cross-sectional view showing a second configuration example of the solid-state image sensor to which the present technology is applied.
  • the bonding surface 41f of the first substrate 2f and the bonding surface 71f of the second substrate 7f are arranged to face each other in a state where the insulating thin film 12f is sandwiched between the first substrate 2f and the first substrate 2f.
  • It is a solid-state imaging device having a three-dimensional structure in which two substrates 7f are bonded together.
  • the structure in which the first substrate 2f and the second substrate 7f are bonded to each other via the insulating thin film 12f is characteristic.
  • the semiconductor layer 2af, the wiring layer 2bf, and the electrode layer 2cf are laminated in order from the side opposite to the second substrate 7f, and the surface of the electrode layer 2cf is relative to the second substrate 7f. It is configured as a bonding surface 41f.
  • the semiconductor layer 7af, the wiring layer 7bf, and the electrode layer 7cf are laminated in this order from the opposite side of the first substrate 2f, and the surface of the electrode layer 7cf is bonded to the first substrate 2f. It is configured as a surface 71f.
  • a protective film 15f, a color filter layer 17f, and an on-chip lens 19f are laminated in the order shown on the surface of the first substrate 2f opposite to the second substrate 7f.
  • the semiconductor layer 2af on the first substrate 2f side is a thin film of a semiconductor substrate 20f made of, for example, single crystal silicon.
  • a photoelectric conversion unit 21f composed of an n-type impurity layer (or p-type impurity layer) is provided for each pixel. It is provided.
  • a floating diffusion FD composed of an n + type impurity layer, a source / drain 23f of a transistor Tr, and another impurity layer (not shown here) are provided. ..
  • the wiring layer 2bf provided on the semiconductor layer 2af in the first substrate 2f has a transfer gate TG provided on the interface side with the semiconductor layer 2af via a gate insulating film 25f, a gate electrode 27f of the transistor Tr, and further. It has other electrodes (not shown here).
  • the transfer gate TG and the gate electrode 27f are covered with an interlayer insulating film 29f, and an embedded wiring 31f is provided in the groove pattern formed in the interlayer insulating film 29f.
  • the embedded wiring 31f is composed of a barrier metal layer 31af that covers the inner wall of the groove pattern, and a wiring layer 31bf made of copper (Cu) embedded in the groove pattern via the barrier metal layer 31af.
  • wiring layer 2bf as described above may be configured as a further laminated multi-layer wiring layer.
  • the electrode layer 2cf provided on the wiring layer 2bf in the first substrate 2f has a diffusion-preventing insulating film 32f for copper (Cu) and a first insulating film 35f laminated thereto on the interface side with the wiring layer 2bf. It has.
  • the first insulating film 35f is composed of, for example, a first modified layer, a first low dielectric constant layer, and a TEOS film, and is used as an embedded electrode in the groove pattern formed in the first insulating film 35f.
  • One electrode 33f is provided.
  • the TEOS film is defined by a chemical vapor deposition method (Chemical Vapor Deposition: hereinafter referred to as a CVD method) using a TEOS gas (Tetra Ethoxy Silane gas: composition Si (OC 2 H 5 ) 4 ) as a raw material gas. It is a film-formed silicon oxide film.
  • the first electrode 33f is composed of a barrier metal layer 33af that covers the inner wall of the groove pattern, and a first electrode film 33bf made of copper (Cu) embedded in the groove pattern via the barrier metal layer 33af. ..
  • the surface of the electrode layer 2cf having such a configuration is the first bonding surface (first bonding surface) 41f on the side of the first substrate 2f with respect to the second substrate 7f.
  • the bonded surface 41f is formed by exposing the first electrode 33f and the first modified layer, and is flattened by, for example, chemical mechanical polishing (hereinafter, may be referred to as CMP). It is in a state.
  • the first low dielectric constant layer is formed on the first modified layer (upward in FIG. 15).
  • a part of the groove pattern provided in the first insulating film 35f reaches the embedded wiring 31f provided in the wiring layer 2bf and is embedded inside the groove pattern.
  • the first electrode 33f is connected to the embedded wiring 31f as needed.
  • the semiconductor layer 7af on the second substrate 7f side is a thin film of a semiconductor substrate 50f made of, for example, single crystal silicon.
  • the surface layer on the side of the first substrate 2f is provided with a source / drain 51f of the transistor Tr, an impurity layer (not shown here), and the like.
  • the wiring layer 7bf provided on the semiconductor layer 7af in the second substrate 7f has a gate electrode 55f provided on the interface side with the semiconductor layer 7af via a gate insulating film 53f, and further, the illustration thereof is omitted here. It has other electrodes. These gate electrodes 55f and other electrodes are covered with an interlayer insulating film 57f, and an embedded wiring 59f is provided in the groove pattern formed in the interlayer insulating film 57f.
  • the embedded wiring 59f is composed of a barrier metal layer 59af that covers the inner wall of the groove pattern and a wiring layer 59bf made of copper (Cu) embedded in the groove pattern via the barrier metal layer 59af.
  • the wiring layer 7bf as described above may have a multi-layer wiring layer structure.
  • the electrode layer 7cf provided on the wiring layer 7bf in the second substrate 7f has a diffusion-preventing insulating film 61f for copper (Cu) on the interface side with the wiring layer 7bf and a second insulating film 69f laminated on the coating layer 7bf. And have.
  • the second insulating film 69f is composed of, for example, a second modified layer, a second low dielectric constant layer, and a TEOS film, and is used as an embedded electrode in the groove pattern formed in the second insulating film 69f.
  • Two electrodes 67f are provided.
  • the second electrode 67f is composed of a barrier metal layer 67af that covers the inner wall of the groove pattern, and a second electrode film 67bf made of copper (Cu) embedded in the groove pattern via the barrier metal layer 67af.
  • the second electrode 67f is arranged so as to correspond to the first electrode 33f on the first substrate 2f side, and is electrically connected to the first electrode 33f on the first substrate 2f side via an insulating thin film 12f. ing.
  • the surface of such an electrode layer 7cf is a bonding surface 71f on the side of the second substrate 7f with respect to the first substrate 2f.
  • the bonded surface 71f is formed by exposing the second electrode 67f and the second modified layer, and is in a state of being flattened by, for example, CMP.
  • the second low dielectric constant layer is formed on the second modified layer (downward in FIG. 15).
  • the insulating thin film 12f is sandwiched between the bonding surface 41f on the first substrate 2f side and the bonding surface 71f on the second substrate 7f side, and covers the entire surface of the bonding surface 41f and the bonding surface 71f. ing. That is, the first substrate 2f and the second substrate 7f are bonded to each other via the insulating thin film 12f.
  • the first electrode 33e and the second electrode 67e are displaced in the left-right direction (the left-right direction in FIG. 15), that is, the second electrode 67f is the second electrode via the insulating thin film 12f.
  • the 1 insulating film 35f is connected to the right side and the left side of the second electrode 67f, but the first electrode 33f and the second electrode 67f are not displaced in the left-right direction (the left-right direction in FIG. 15).
  • the 1 electrode 33f and / and the 2nd electrode 67f do not have to protrude in the left-right direction (the left-right direction in FIG. 15).
  • the insulating thin film 12f as described above is made of, for example, an oxide film and a nitride film, and an oxide film and a nitride film generally used for semiconductors are used.
  • the constituent materials of the insulating thin film 12f will be described in detail below.
  • the insulating thin film 12f is made of an oxide film, for example, silicon oxide (SiO 2 ) and hafnia (HfO 2 ) are used.
  • the insulating thin film 12f is made of an oxide film and the first electrode 33f and the second electrode 67f are made of copper (Cu), copper (Cu), which is an electrode material, is likely to diffuse into the insulating thin film 12f. Since the electrical resistance of the insulating thin film 12f is lowered by such diffusion of copper (Cu), the conductivity between the first electrode 33f and the second electrode 67f via the insulating thin film 12f is improved. Therefore, when the insulating thin film 12f is made of an oxide film, the insulating thin film 12f may be formed to be slightly thicker.
  • the insulating thin film 12f is made of a nitride film, for example, silicon nitride (SiN) is used.
  • SiN silicon nitride
  • the insulating thin film 12f made of a nitride film has diffusion prevention properties for the first electrode 33f and the second electrode 67f.
  • the same substrate it is possible to prevent a leak current generated between the electrodes of the same substrate via the insulating thin film 12f. That is, in the first substrate 2f, it is possible to prevent a leakage current between adjacent first electrodes 33f generated via the insulating thin film 12f. Similarly, in the second substrate 7f, it is possible to prevent a leakage current between adjacent second electrodes 67f generated via the insulating thin film 12f.
  • the electrode material from diffusing into the insulating film on the opposite substrate side. That is, it is possible to prevent the first electrode 33f on the first substrate 2f side from diffusing into the second insulating film 69f on the opposite second substrate 7f side.
  • the first electrode 33f on the first substrate 2f side and the second electrode 67f on the second substrate 7f side are electrically connected via the insulating thin film 12f.
  • This is very important. Therefore, the film thickness of the insulating thin film 12f is extremely thin.
  • the film thickness varies depending on the material of the insulating thin film 12f, but is about 2 nm or less for oxides such as silicon oxide (SiO 2 ) and hafonia (HfO 2 ) and most other materials.
  • a thicker film may be used.
  • a tunnel current flows between the first electrode 33f and the second electrode 67f arranged so as to face each other via such an insulating thin film 12f. Further, by applying a voltage equal to or higher than a certain level to cause dielectric breakdown, a completely conductive state is established between the first electrode 33f and the second electrode 67f, and a current flows.
  • the insulating thin film 12f is not limited to the above-mentioned one-layer structure, and may have a laminated structure made of the same material or a laminated structure made of different materials. ..
  • the protective film 15f is provided so as to cover the photoelectric conversion portion 21f of the first substrate 2f.
  • the protective film 15f is made of a material film having passivation properties, and for example, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is used.
  • the color filter layer 17f is composed of color filters of each color provided on a one-to-one basis corresponding to each photoelectric conversion unit 21f. The arrangement of color filters for each color is not limited.
  • the on-chip lens 19f is provided on a one-to-one basis corresponding to the color filters of each color constituting each photoelectric conversion unit 21f and the color filter layer 17f, and is configured so that the incident light is focused on each photoelectric conversion unit 21f. Has been done.
  • the first insulating film 35f and the second insulating film 69f contain a TEOS film
  • dehydration occurs at the bonding interface where the insulating films made of the TEOS film are directly bonded to each other. Voids are generated by condensation.
  • the insulating film is a TEOS film as described above
  • the semiconductor device 1f of the second configuration example since the substrates are bonded via the insulating thin film 12f, the TEOS films do not directly bond with each other and are dehydrated. The generation of voids due to condensation can be prevented. This makes it possible to obtain a semiconductor device in which the bonding strength between the two substrates is increased and the reliability is improved.
  • FIG. 16 is a cross-sectional view showing a third configuration example of a solid-state image sensor to which the present technology is applied.
  • FIG. 16 shows a third configuration example of the solid-state image sensor according to the present technology, that is, the back-illuminated CMOS solid-state image sensor.
  • the solid-state imaging device 31g according to the third configuration example is a laminate in which a first semiconductor chip portion 22g in which a pixel array and a control circuit are formed and a second semiconductor chip portion 26g in which a logic circuit is formed are laminated. It is configured to have 32 g of a semiconductor chip.
  • the first semiconductor chip portion 22 g (first substrate) and the second semiconductor chip portion 26 g (second substrate) are arranged so that the multilayer wiring layers described later face each other and the connection wiring is directly joined. It is pasted together.
  • a photodiode PD serving as a photoelectric conversion unit and a plurality of pixels composed of a plurality of pixel transistors Tr1 and Tr2 are arranged in a row on a first semiconductor substrate 33g made of thin film silicon.
  • the arranged pixel array 100g is formed.
  • a plurality of MOS transistors forming a control circuit are formed on the semiconductor substrate 33 g.
  • a plurality of wirings 35g [35ag to 35dg] and 36g of five layers of metal M1 to M5 are formed via an interlayer insulating film 34g, and a multilayer wiring layer 37g is formed. ..
  • a light-shielding film 39 g is formed including the optical black region 41 g via the insulating film 38 g, and further, the color filter 44 g and the on-chip are formed on the effective pixel region 42 g via the flattening film 43 g.
  • a lens 45 g is formed.
  • An on-chip lens 45 g can also be formed on the optical black region 41 g.
  • the pixel transistors Tr1 and Tr2 are shown as representatives of a plurality of pixel transistors.
  • pixels of a pixel array of 100 g are schematically shown.
  • the photodiode PD is formed on the thinned semiconductor substrate 33 g.
  • the photodiode PD is formed, for example, having an n-type semiconductor region and a p-type semiconductor region on the substrate surface side.
  • a gate electrode is formed on the surface of the substrate constituting the pixel via a gate insulating film, and pixel transistors Tr1 and Tr2 are formed by a source / drain region paired with the gate electrode.
  • the pixel transistor Tr1 adjacent to the photodiode PD corresponds to the floating diffusion FD.
  • Each unit pixel is separated in the element separation region.
  • the element separation region is formed in, for example, an STI (Shallow Trench Isolation) structure in which an insulating film such as a SiO 2 film is embedded in a groove formed in a substrate.
  • the corresponding pixel transistor and the wiring 35g, and the adjacent upper and lower layer wirings 35g are connected via the conductive via 52g.
  • 36 g of the joint wiring made of the fifth layer metal M5 is formed so as to face the joint surface 40 g with the second semiconductor chip portion 26 g.
  • the joint wiring 36g is connected to the required wiring 35dg by the metal M4 of the fourth layer via the conductive via 52g.
  • a logic circuit 55g constituting a peripheral circuit is formed in a region serving as each chip portion of the second semiconductor substrate 54g made of silicon.
  • the logic circuit 55g is formed by a plurality of MOS transistors Tr11 to Tr14 including CMOS transistors.
  • a multi-layer wiring layer 59 g in which a plurality of layers, in this example, four layers of metal M11 to M14 wiring 57 g [57ag to 57 cg] and 58 g are arranged is formed via an interlayer insulating film 56 g.
  • To. Copper (Cu) wiring by the dual damascene method is used for the wirings 57g and 58g.
  • FIG. 16 a plurality of MOS transistors having a logic circuit of 55 g are represented by MOS transistors Tr11 to Tr14.
  • FIG. 16 schematically shows MOS transistors Tr11 to Tr14.
  • each MOS transistor Tr11 and Tr12 is formed in the semiconductor well region on the surface side of the semiconductor substrate 54g with a pair of source / drain regions and a gate electrode 62g via a gate insulating film.
  • the MOS transistors Tr11 and Tr12 are separated, for example, in the element separation region of the STI structure.
  • the MOS transistors Tr11 to Tr14 and the wiring 57g, and the adjacent upper and lower layer wirings 57g are connected via the conductive via 64g.
  • a connection wiring 58 g made of the fourth layer metal M14 is formed so as to face the joint surface 40 g with the first semiconductor chip portion 22 g.
  • the connection wiring 58g is connected to the required wiring 57cg by the metal M13 of the third layer via the conductive via 64g.
  • the first semiconductor chip portion 22g and the second semiconductor chip portion 26g are electrically joined by directly joining the joining wirings 36g and 58g facing the joining surface 40g so that the multilayer wiring layers 37g and 59g face each other. Be connected.
  • the interlayer insulating film 66g in the vicinity of the junction is composed of a Cu diffusion barrier insulating film for preventing Cu diffusion of Cu wiring, an insulating film having no Cu diffusion barrier property, a first modified layer, and a first low dielectric constant layer. It is formed in combination.
  • the interlayer insulating film 56g in the vicinity of the junction includes a Cu diffusion barrier insulating film for preventing Cu diffusion of Cu wiring, an insulating film having no Cu diffusion barrier property, a second modified layer, and a second low dielectric constant layer. It is formed in combination with.
  • the bonding wiring 36g and the first modified layer are exposed, and the second semiconductor chip portion of the bonding surface 40g (outside the pixel region) is exposed.
  • the bonding wiring 58g and the second modified layer are exposed, and the first semiconductor chip portion 22g and the second semiconductor chip portion 26g are bonded together.
  • the first low dielectric constant layer is formed on the first modified layer (upward in FIG. 16), and the second low dielectric constant layer is formed on the second modified layer (downward in FIG. 16). Has been done.
  • the first electrode 36 g and the second electrode 58 g are displaced in the left-right direction (the left-right direction in FIG. 16), that is, the second electrode 58 g is the interlayer insulating film 66 g and the second electrode. Although they are connected on the right side and the left side of the electrode 58g, the first electrode 36g and / and the second electrode are not displaced in the left-right direction (the left-right direction in FIG. 16). The electrode 58g does not have to protrude in the left-right direction (the left-right direction in FIG. 16).
  • Direct joining of wiring 36g and 58g is performed by thermal diffusion joining.
  • the bonding between the insulating films 66g other than the bonding wirings 36g and 58g is performed by plasma bonding or an adhesive.
  • 68 g of a light-shielding layer made of a conductive film of the same layer as the connection wiring is formed in the vicinity of the junction of the first and second semiconductor chip portions 22 g and 26 g.
  • the light-shielding layer 68 g of the third configuration example is the same layer as the light-shielding portion 71 g made of metal M5, which is the same layer as the joint wiring 36 g on the first semiconductor chip portion 22 g side, and the connection wiring 58 g on the second semiconductor chip portion 26 g side. It is formed by 72 g of a light-shielding portion made of metal M14.
  • the light-shielding portion 71g is formed in a shape having a plurality of openings at a predetermined pitch in the vertical and horizontal directions when viewed from the upper surface, and the other light-shielding portion 72g closes the openings of the light-shielding portion 71g when viewed from the upper surface. It may be formed in a dot shape.
  • the light-shielding layer 68g is formed by overlapping both the light-shielding portions 71g and 72g in a state of being uniformly closed when viewed from the upper surface.
  • the light-shielding portion 71 g and the light-shielding portion 72 g that closes the opening thereof are formed so as to partially overlap each other.
  • the light-shielding portion 71g and the light-shielding portion 72g are directly joined at the overlapping portion at the same time when the connection wirings 36g and 58g are directly joined.
  • the shape of the opening of the light-shielding portion 71g can be various, and is formed in a quadrangular shape, for example.
  • the dot-shaped light-shielding portion 72g has a shape that closes the opening, and is formed in a quadrangular shape larger than the area of the opening in the figure.
  • a fixed potential for example, a ground potential is applied to the light-shielding layer 68 g, and it is preferable to stabilize the potential.
  • the interlayer insulating film in the vicinity of the junction includes a Cu diffusion barrier insulating film for preventing Cu diffusion of Cu wiring, an insulating film having no Cu diffusion barrier property, a first modified layer, and a first low. It is formed in combination with a dielectric constant layer.
  • the interlayer insulating film 56g in the vicinity of the junction includes a Cu diffusion barrier insulating film for preventing Cu diffusion of Cu wiring, an insulating film having no Cu diffusion barrier property, a second modified layer, and a second low dielectric constant layer. It is formed in combination with.
  • the light-shielding portion 71g and the first modified layer are exposed, and the second semiconductor chip portion of the bonding surface 40g (in the pixel region) is exposed.
  • the light-shielding portion 72g and the second modified layer are exposed, and the first semiconductor chip portion 22g and the second semiconductor chip portion 26g are bonded together.
  • the first low dielectric constant layer is formed on the first modified layer (upward in FIG. 16), and the second low dielectric constant layer is formed on the second modified layer (downward in FIG. 16). Has been done.
  • the light-shielding portion 71 g and the light-shielding portion 72 g are displaced in the left-right direction (the left-right direction in FIG. 16), that is, the light-shielding portion 71 g is connected to the interlayer insulating film 56 g and the light-shielding portion 72 g. Is connected to the interlayer insulating film 66 g, but the light-shielding portion 71 g and the light-shielding portion 72 g are not displaced in the left-right direction (left-right direction in FIG. 16), and the light-shielding portion 71 g and / and the light-shielding portion 72 g are left and right. It does not have to protrude in the direction (left-right direction in FIG. 16).
  • FIG. 18 is a cross-sectional view showing a fourth configuration example of a solid-state image sensor to which the present technology is applied.
  • the PD (photodiode) 20001 receives the incident light 20001 incident from the back surface (upper surface in FIG. 18) side of the semiconductor substrate 20018.
  • a flattening film 2013, a CF (color filter) 20012, and a microlens 20011 are provided above the PD20019, and incident light 20001 incident through each part is received by the light receiving surface 200017 for photoelectric conversion. It is said.
  • the n-type semiconductor region 20020 is formed as a charge storage region for accumulating charges (electrons).
  • the n-type semiconductor region 20020 is provided inside the p-type semiconductor region 2016, 20041 of the semiconductor substrate 20018.
  • the n-type semiconductor region 20020 is provided with a p-type semiconductor region 20041 having a higher impurity concentration than the back surface (upper surface in FIG. 18) side of the semiconductor substrate 20018 on the front surface (lower surface in FIG. 18).
  • the PD20019 has a HAD (Hole-Accumulation Diode) structure, and is a p-type semiconductor so as to suppress the generation of dark current at each interface between the upper surface side and the lower surface side of the n-type semiconductor region 20020. Regions 2016, 20044 are formed.
  • HAD Hole-Accumulation Diode
  • a pixel separation unit 20030 that electrically separates a plurality of pixels 20010 is provided, and PD20019 is provided in a region partitioned by the pixel separation unit 20030.
  • the pixel separation unit 20030 is formed in a grid pattern so as to intervene between a plurality of pixels 20010, and the PD20019 has the pixel separation unit 20030. It is formed in the area partitioned by.
  • each PD2001 the anode is grounded, and in the solid-state image sensor, the signal charge (for example, an electron) accumulated in the PD20019 is read out via a transfer Tr (MOSFET) or the like (not shown), and is used as an electric signal. It is output to a VSL (vertical signal line) (not shown).
  • MOSFET transfer Tr
  • VSL vertical signal line
  • the wiring layer 20050 is provided on the front surface (lower surface) of the semiconductor substrate 20018 opposite to the back surface (upper surface) where the light-shielding film 2014, CF2012, microlens 20111 and the like are provided.
  • the wiring layer 20050 includes the wiring 20051 and the insulating layer 20052, and is formed so that the wiring 20051 is electrically connected to each element in the insulating layer 20052.
  • the wiring layer 20050 is a layer of so-called multi-layer wiring, and is formed by alternately laminating the interlayer insulating film constituting the insulating layer 20052 and the wiring 20051 a plurality of times.
  • the wiring 20051 the wiring to the Tr for reading the electric charge from the PD20019 such as the transfer Tr and the wirings such as the VSL are laminated via the insulating layer 20052.
  • the insulating layer 20052 may include a modified layer and a low dielectric constant layer, and a modified layer may be formed at the interface between the interlayer insulating film and the wiring, even if the modified layer is formed on the modified layer. Good.
  • a support substrate 20061 is provided on the surface of the wiring layer 20050 opposite to the side on which the PD20019 is provided.
  • a substrate made of a silicon semiconductor having a thickness of several hundred ⁇ m is provided as a support substrate 20061.
  • the light-shielding film 2014 is provided on the back surface side (upper surface in FIG. 18) of the semiconductor substrate 20018.
  • the light-shielding film 2014 is configured to block a part of the incident light 20001 directed from above the semiconductor substrate 20018 toward the back surface of the semiconductor substrate 20018.
  • the light-shielding film 2014 is provided above the pixel separation portion 20030 provided inside the semiconductor substrate 20018.
  • the light-shielding film 2014 is provided on the back surface (upper surface) of the semiconductor substrate 20018 so as to project in a convex shape via an insulating film 2015 such as a silicon oxide film.
  • the light-shielding film 20144 is not provided and is open so that the incident light 20001 is incident on the PD20019.
  • the planar shape of the light-shielding film 2014 is a grid pattern, and an opening through which the incident light 20001 passes to the light receiving surface 200017 is formed.
  • the light-shielding film 2014 is formed of a light-shielding material that blocks light.
  • a light-shielding film 2014 is formed by sequentially laminating a titanium (Ti) film and a tungsten (W) film.
  • the light-shielding film 2014 can be formed, for example, by sequentially laminating a titanium nitride (TiN) film and a tungsten (W) film.
  • the light-shielding film 2014 is covered with a flattening film 2013.
  • the flattening film 2013 is formed by using an insulating material that transmits light.
  • the pixel separation unit 20030 has a groove portion 20031, a fixed charge film 20032, and an insulating film 20033.
  • the fixed charge film 20032 is formed on the back surface (upper surface) side of the semiconductor substrate 20018 so as to cover the groove portion 20031 partitioning between the plurality of pixels 20010.
  • the fixed charge film 20032 is provided so as to cover the inner surface of the groove portion 20033 formed on the back surface (upper surface) side of the semiconductor substrate 20018 with a constant thickness. Then, an insulating film 20033 is provided (filled) so as to embed the inside of the groove portion 20033 covered with the fixed charge film 20032.
  • the fixed charge film 20032 uses a high dielectric having a negative fixed charge so that a positive charge (hole) storage region is formed at the interface with the semiconductor substrate 20018 and the generation of dark current is suppressed. Is formed. Since the fixed charge film 20032 is formed so as to have a negative fixed charge, an electric field is applied to the interface with the semiconductor substrate 20018 by the negative fixed charge, and a positive charge (hole) storage region is formed.
  • the fixed charge film 20032 can be formed of, for example, a hafnium oxide film (HfO 2 film). Further, the fixed charge film 20032 can be formed so as to contain at least one of other oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid element.
  • hafnium oxide film HfO 2 film
  • other oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid element.
  • ⁇ Fifth configuration example> 19 to 20 are cross-sectional views showing a fifth configuration example (circuit configuration in a laminated substrate) of a solid-state image sensor to which the present technology is applied.
  • the electronic device (stacked solid-state imaging device) 10Ad shown in FIG. 19 processes a first semiconductor chip 20d having a sensor unit 21d in which a plurality of sensors 40d are arranged, and a signal acquired by the sensor 40d.
  • a second semiconductor chip 30d having a signal processing unit 31d is provided, and the first semiconductor chip 20d (first substrate, sensor substrate) and the second semiconductor chip 30d (second substrate, circuit substrate) are laminated.
  • At least a part of the signal processing unit 31d is composed of a depleted field effect transistor.
  • the plurality of sensors 40d are arranged in a two-dimensional matrix (matrix). The same applies to the following description.
  • the first semiconductor chip 20d and the second semiconductor chip 30d are shown in a separated state.
  • the electronic device 10Ad has a first semiconductor chip 20d having a sensor unit 21d in which a plurality of sensors 40d are arranged, and a second semiconductor chip 30d having a signal processing unit 31d for processing a signal acquired by the sensor 40d.
  • the first semiconductor chip 20d and the second semiconductor chip 30d are laminated, and the signal processing unit 31d is composed of a high-voltage transistor-based circuit and a low-voltage transistor-based circuit, and is a low-voltage transistor. At least a part of the system circuit is composed of a depleted field effect transistor.
  • the depleted field effect transistor has a completely depleted SOI structure, or also has a partially depleted SOI structure, or also has a fin structure (also referred to as a double gate structure or a trigate structure), or also. It has a deep depletion channel structure. The configuration and structure of these depletion field effect transistors will be described later.
  • the signal processing unit 31d includes an analog-to-digital converter (hereinafter, abbreviated as “AD converter”) 50d including a comparator (comparator) 51d and a counter unit 52d, and a lamp voltage generator (hereinafter, “reference voltage generator”. 54d, data latch unit 55d, parallel-serial conversion unit 56, memory unit 32d, data processing unit 33d, control unit 34d (including the clock supply unit connected to the AD converter 50d), current. It is composed of a source 35d, a decoder 36d, a row decoder 37d, and an interface (IF) unit 38b.
  • AD converter analog-to-digital converter
  • IF interface
  • the high withstand voltage transistor system circuit in the second semiconductor chip 30d (specific constituent circuits will be described later) and the sensor unit 21d in the first semiconductor chip 20d overlap in a plane.
  • a light-shielding region is formed above the high-voltage transistor system circuit facing the sensor unit 21d of the first semiconductor chip 20d.
  • the light-shielding region arranged below the sensor unit 21d can be obtained by appropriately arranging the wiring (not shown) formed on the second semiconductor chip 30d.
  • the AD converter 50d is arranged below the sensor unit 21d.
  • the signal processing unit 31d or the low withstand voltage transistor system circuit includes a part of the AD converter 50d, and at least a part of the AD converter 50d is a depletion type field effect transistor. It is composed of.
  • the AD converter 50d is composed of a single slope type AD converter whose circuit diagram is shown in FIG. 20.
  • the high withstand voltage transistor system circuit in the second semiconductor chip 30d and the sensor unit 21d in the first semiconductor chip 20d are configured not to overlap in a plane. Can be done.
  • the second semiconductor chip 30d a part of the analog-digital converter (AD converter) 50d and the like are arranged on the outer peripheral portion of the second semiconductor chip 30d.
  • AD converter analog-digital converter
  • One AD converter 50d is provided for a plurality of sensors 40d (sensors 40d belonging to one sensor row), and the AD converter 50d composed of a single-slope analog-digital converter is a lamp voltage generator. (Reference voltage generator) 54d, a comparator 51d to which the analog signal acquired by the sensor 40d and the lamp voltage from the lamp voltage generator (reference voltage generator) 54d are input, and the control unit 34d. It has a counter unit 52d, which is supplied with a clock CK from a clock supply unit (not shown) provided in the transducer 51d and operates based on an output signal of the comparator 51d.
  • a clock CK from a clock supply unit (not shown) provided in the transducer 51d and operates based on an output signal of the comparator 51d.
  • the clock supply unit connected to the AD converter 50d is included in the signal processing unit 31d or the low withstand voltage transistor system circuit (more specifically, is included in the control unit 34d), and is a well-known PLL. It consists of a circuit. At least a part of the counter unit 52d and the clock supply unit are composed of a depletion type field effect transistor.
  • the sensor unit 21d (sensor 40d) and the row selection unit 25d provided on the first semiconductor chip 20d, and the column selection unit correspond to a high withstand voltage transistor system circuit.
  • a comparator 51d constituting an AD converter 50d in a signal processing unit 31d provided on the second semiconductor chip 30d, a lamp voltage generator (reference voltage generator) 54d, a current source 35d, a decoder 36d, and an interface ( The IF) unit 38b corresponds to a high withstand voltage transistor system circuit.
  • the processing unit), the control unit 34d (including the clock supply unit and the timing control circuit connected to the AD converter 50d), and the row decoder 37d are further described as a multiplexer (MUX) 57 and a data compression unit.
  • Reference numeral 58 denotes a low withstand voltage transistor system circuit. All of the counter unit 52d and the clock supply unit included in the control unit 34d are composed of a depletion type field effect transistor.
  • the first silicon semiconductor substrate and the second semiconductor chip 30d constituting the first semiconductor chip 20d are configured based on a well-known method.
  • the various predetermined circuits described above are formed on the second silicon semiconductor substrate.
  • the first silicon semiconductor substrate and the second silicon semiconductor substrate are bonded together based on a well-known method.
  • a through hole from the wiring formed on the first silicon semiconductor substrate side to the wiring formed on the second silicon semiconductor substrate is formed, and the through hole is filled with a conductive material to form TC (S) V. To do.
  • the first semiconductor chip 20d and the second semiconductor chip are formed by dicing the bonded structure of the first silicon semiconductor substrate and the second silicon semiconductor substrate.
  • An electronic device 10Ad in which 30d is laminated can be obtained.
  • the first electrode, the first modified layer, the first low dielectric constant layer formed on the first modified layer, the first electrode, and the first modified layer are exposed.
  • the first semiconductor chip 20d may have one bonding surface, and the first semiconductor chip 20d includes a second electrode, a second modified layer, a second low dielectric constant layer formed on the second modified layer, and a second.
  • the electrode and the second modified layer may have an exposed second joint surface, and the first joint surface and the second joint surface are bonded to each other to form the first substrate and the second substrate.
  • an electronic device (stacked solid-state imaging device) 10Ad having a laminated structure and electrically connected can be obtained.
  • a first low dielectric constant layer and a second low dielectric constant layer are used for passivation in the peripheral region of the first electrode and the second electrode.
  • a modified layer with high hydrophilicity on the joint surface (surface) of the first semiconductor chip 20d and the joint surface (surface) of the second semiconductor chip 30d, between adjacent electrodes (for example, between the first electrodes). The capacitance between the first and second electrodes is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes is reduced, and the first semiconductor chips 20d and the second are used. It is possible to achieve both high bonding strength between semiconductor chips 30d.
  • the sensor 40d is specifically composed of an image sensor, more specifically a CMOS image sensor having a well-known configuration and structure, and the electronic device 10Ad is composed of a solid-state image sensor.
  • the signal (analog signal) from the sensor 40d is used in units of one sensor, or in units of multiple sensors, or in units of one or more lines. This is an XY address type solid-state image sensor that can be read out for each sensor group.
  • a control line (row control line) is wired for each sensor row with respect to the matrix-shaped sensor array, and a signal line (column signal line / vertical signal line) 26d is provided for each sensor row. It is wired.
  • a current source 35d may be connected to each of the signal lines 26d. Then, a signal (analog signal) is read from the sensor 40d of the sensor unit 21d via the signal line 26d. This reading can be performed, for example, under a rolling shutter that exposes one sensor or one line (one line) of sensors as a unit. This reading under the rolling shutter may be referred to as "rolling reading".
  • the periphery of the first semiconductor chip 20d, the pad portion 22 1 for electrical connection with the outside, 22 2 and, TC (S for electrical connection between the second semiconductor chip 30d ) via portions 23 1, 23 2 having a V structure is provided.
  • the via portion may be referred to as "VIA".
  • VIA a configuration provided with a pad portion 22 1 and the pad portion 23 2 on the left and right both sides of the sensor unit 21d, it is also possible to adopt a configuration provided on one side of the right and left.
  • the via portions 231 and the via portions 23 are provided on both the upper and lower sides of the sensor portion 21d, it is also possible to provide the via portions on one of the upper and lower sides.
  • a bonding pad portion is provided on the lower second semiconductor chip 30d, an opening is provided on the first semiconductor chip 20d, and the bonding pad portion provided on the second semiconductor chip 30d is provided on the first semiconductor chip 20d. It is also possible to have a configuration in which wire bonding is performed through the opening, or a configuration in which the second semiconductor chip 30d is mounted on a substrate using a TC (S) V structure. Alternatively, the electrical connection between the circuit in the first semiconductor chip 20d and the circuit in the second semiconductor chip 30d can be made via bumps based on the chip-on-chip method. Analog signals obtained from the sensor 40d of the sensor unit 21d, the second semiconductor chip 30d from the first semiconductor chip 20d, are transmitted through the via portions 23 1, 23 2.
  • each sensor 40d of the sensor unit 21d is provided based on the address signal given from the second semiconductor chip 30d side.
  • a row selection unit 25d for selecting in units is provided. Although the row selection unit 25d is provided on the first semiconductor chip 20d side here, it can also be provided on the second semiconductor chip 30d side.
  • the sensor 40d has, for example, a photodiode 41d as a photoelectric conversion element.
  • the sensor 40d has four transistors, for example, a transfer transistor (transfer gate) 42, a reset transistor 43d, an amplification transistor 44d, and a selection transistor 45d.
  • a transfer transistor transfer gate
  • a reset transistor 43d reset transistor
  • an amplification transistor 44d and a selection transistor 45d.
  • N-channel transistors are used as the four transistors 42d, 43d, 44d, and 45d.
  • the combination of the transfer transistor 42d, the reset transistor 43d, the amplification transistor 44d, and the selection transistor 45d illustrated here is only an example, and is not limited to these combinations. That is, if necessary, a combination using a P-channel type transistor can be used.
  • these transistors 42d, 43d, 44d, 45d are composed of high withstand voltage MOS transistors. That is, as described above, the sensor unit 21d is a high withstand voltage transistor system circuit
  • a transfer signal TRG, a reset signal RST, and a selection signal SEL which are drive signals for driving the sensor 40d, are appropriately given to the sensor 40d from the row selection unit 25d. That is, the transfer signal TRG is applied to the gate electrode of the transfer transistor 42d, the reset signal RST is applied to the gate electrode of the reset transistor 43d, and the selection signal SEL is applied to the gate electrode of the selection transistor 45d.
  • the anode electrode is connected to a low potential side power supply (for example, ground), and the received light (incident light) is photoelectrically converted into a light charge (here, photoelectrons) having a charge amount corresponding to the light amount. Then, the light charge is accumulated.
  • the cathode electrode of the photodiode 41d is electrically connected to the gate electrode of the amplification transistor 44d via the transfer transistor 42d.
  • the node 46 electrically connected to the gate electrode of the amplification transistor 44d is called an FD portion (floating diffusion / floating diffusion region portion).
  • the transfer transistor 42d is connected between the cathode electrode of the photodiode 41d and the FD unit 46d.
  • a transfer signal TRG having a high level (for example, V DD level) active (hereinafter, referred to as “High active”) is given to the gate electrode of the transfer transistor 42d from the row selection unit 25d.
  • the transfer transistor 42d becomes conductive, and the optical charge photoelectrically converted by the photodiode 41d is transferred to the FD unit 46d.
  • the drain region of the reset transistor 43d is connected to the sensor power supply VDD, and the source region is connected to the FD unit 46d.
  • a high active reset signal RST is given to the gate electrode of the reset transistor 43d from the row selection unit 25d.
  • the reset transistor 43d In response to this reset signal RST, the reset transistor 43d becomes conductive, and the FD section 46d is reset by discarding the electric charge of the FD section 46d to the sensor power supply V DD .
  • the gate electrode of the amplification transistor 44d is connected to the FD section 46d, and the drain region is connected to the sensor power supply V DD .
  • the amplification transistor 44d outputs the potential of the FD unit 46d after being reset by the reset transistor 43d as a reset signal (reset level: V Reset ).
  • the amplification transistor 44d further outputs the potential of the FD unit 46d after the signal charge is transferred by the transfer transistor 42d as a light storage signal (signal level) V Sig .
  • the drain region of the selection transistor 45d is connected to the source region of the amplification transistor 44d, and the source region is connected to the signal line 26d.
  • a high active selection signal SEL is given to the gate electrode of the selection transistor 45d from the row selection unit 25d.
  • the selection transistor 45d is in a conductive state, the sensor 40d is in a selection state, and the signal level V Sig signal (analog signal) output from the amplification transistor 44d is sent out to the signal line 26d.
  • the potential of the FD unit 46d after reset is read as the reset level V Reset
  • the potential of the FD unit 46d after the transfer of the signal charge is read as the signal level V Sig in order to the signal line 26d. Is done.
  • the signal level V Sig also includes a component of the reset level V Reset .
  • the selection transistor 45d has a circuit configuration in which the source region of the amplification transistor 44d and the signal line 26d are connected, but the circuit configuration is connected between the sensor power supply V DD and the drain region of the amplification transistor 44d. It is also possible.
  • the senor 40d is not limited to such a configuration consisting of four transistors.
  • a configuration consisting of three transistors in which the amplification transistor 44d has the function of the selection transistor 45d, or a configuration in which the transistors after the FD unit 46d are shared between a plurality of photoelectric conversion elements (sensors) may be used. Yes, the circuit configuration does not matter.
  • the second semiconductor chip 30d includes a memory unit 32d, a data processing unit 33d, a control unit 34d, a current source 35d, a decoder 36d, and a row decoder. 37d, an interface (IF) unit 38b, and the like are provided, and a sensor driving unit (not shown) for driving each sensor 40d of the sensor unit 21d is provided.
  • the analog signal read from each sensor 40d of the sensor unit 21d for each sensor row is predetermined to include digitization (AD conversion) in parallel (column parallel) for each sensor row. It can be configured to perform signal processing of.
  • the signal processing unit 31d has an AD converter 50d that digitizes the analog signal read from each sensor 40d of the sensor unit 21d to the signal line 26d, and the AD-converted image data (digital data). Is transferred to the memory unit 32d.
  • the memory unit 32d stores image data that has undergone predetermined signal processing in the signal processing unit 31d.
  • the memory unit 32d may be composed of a non-volatile memory or a volatile memory.
  • the data processing unit 33d reads out the image data stored in the memory unit 32d in a predetermined order, performs various processes, and outputs the image data to the outside of the chip.
  • the control unit 34d is a signal of a sensor drive unit, a memory unit 32d, a data processing unit 33d, etc., based on, for example, a horizontal synchronization signal XHS, a vertical synchronization signal XVS, and a reference signal such as a master clock MCK given from outside the chip. It controls each operation of the processing unit 31d.
  • the control unit 34d includes a circuit on the first semiconductor chip 20d side (row selection unit 25d and a sensor unit 21d) and a signal processing unit 31d on the second semiconductor chip 30d side (memory unit 32d, data processing unit 33d, etc.). Control while synchronizing with.
  • the current source 35d has, for example, a so-called load MOS circuit configuration including MOS transistors whose gate potential is biased to a constant potential so as to supply a constant current to the signal line 26d.
  • the current source 35d including the load MOS circuit operates the amplification transistor 44d as a source follower by supplying a constant current to the amplification transistor 44d of the sensor 40d included in the selected row.
  • the decoder 36d Under the control of the control unit 34d, the decoder 36d gives an address signal for designating the address of the selected line to the line selection unit 25d when selecting each sensor 40d of the sensor unit 21d in line units.
  • the row decoder 37d specifies a row address for writing image data to the memory unit 32d and reading image data from the memory unit 32d under the control of the control unit 34d.
  • the signal processing unit 31d has at least an AD converter 50d that digitizes (AD-converts) an analog signal read from each sensor 40d of the sensor unit 21d through the signal line 26d, with respect to the analog signal. Signal processing (column parallel AD) is performed in parallel for each sensor array.
  • the signal processing unit 31d further includes a lamp voltage generator (reference voltage generator) 54d that generates a reference voltage Vref used for AD conversion by the AD converter 50d.
  • the reference voltage generation unit 54d generates a reference voltage Vref of a so-called ramp (RAMP) waveform (gradient waveform) in which the voltage value changes stepwise as time elapses.
  • the reference voltage generation unit 54d can be configured by using, for example, a DA converter (digital-analog converter), but is not limited thereto.
  • the AD converter 50d is provided, for example, for each sensor row of the sensor unit 21d, that is, for each signal line 26d. That is, the AD converter 50d is a so-called column-parallel AD converter in which the number of sensor rows of the sensor unit 21d is arranged. Then, the AD converter 50d generates, for example, a pulse signal having a magnitude (pulse width) in the time axis direction corresponding to the magnitude of the level of the analog signal, and determines the length of the period of the pulse width of the pulse signal. AD conversion processing is performed by measuring. More specifically, as shown in FIG. 2, the AD converter 50d has at least a comparator (COMP) 51d and a counter unit 52d.
  • COMP comparator
  • the comparator 51d receives analog signals (the above-mentioned signal level V Sig and reset level V Reset ) read from each sensor 40d of the sensor unit 21d via the signal line 26d as comparison inputs, and is supplied from the reference voltage generation unit 54d.
  • the reference voltage Vref of the lamp waveform is used as the reference input, and both inputs are compared.
  • the lamp waveform is a waveform in which the voltage changes in an inclined manner (stepped shape) with the passage of time. Then, the output of the comparator 51d is in the first state (for example, high level) when the reference voltage Vref becomes larger than the analog signal, for example.
  • the output when the reference voltage Vref is equal to or less than the analog signal, the output is in the second state (for example, low level).
  • the output signal of the comparator 51d becomes a pulse signal having a pulse width corresponding to the magnitude of the level of the analog signal.
  • the counter unit 52d for example, an up / down counter is used.
  • a clock CK is given to the counter unit 52d at the same timing as the supply start timing of the reference voltage Vref to the comparator 51d.
  • the counter unit 52d which is an up / down counter, performs a down (DOWN) count or an up (UP) count in synchronization with the clock CK to perform a period of the pulse width of the output pulse of the comparator 51d, that is, a comparison. The comparison period from the start of the operation to the end of the comparison operation is measured.
  • the counter unit 52d with respect to the reset level V Reset and the signal level V Sig is read from the sensor 40d sequentially counts down for the reset level V Reset, up to the signal level V Sig Do the count. Then, by this down count / up count operation, the difference between the signal level V Sig and the reset level V Reset can be taken.
  • CDS Correlated Double Sampling
  • “CDS processing” removes sensor-specific fixed pattern noise such as reset noise of the sensor 40d and threshold variation of the amplification transistor 44d by taking the difference between the signal level V Sig and the reset level V Reset. It is a process. Then, the count result (count value) of the counter unit 52d becomes a digital value (image data) obtained by digitizing the analog signal.
  • the electronic device 10Ad which is a solid-state image pickup device in which the first semiconductor chip 20d and the second semiconductor chip 30d are laminated, has a size (area) sufficient to form the sensor unit 21d as the first semiconductor chip 20d. Therefore, the size (area) of the first semiconductor chip 20d, and by extension, the size of the entire chip can be reduced. Further, a process suitable for manufacturing the sensor 40d can be applied to the first semiconductor chip 20d, and a process suitable for manufacturing various circuits can be applied to the second semiconductor chip 30d. Therefore, the electronic device 10Ad can be manufactured. , The process can be optimized.
  • a circuit portion for performing analog / digital processing is provided on the same substrate (second semiconductor chip 30d), and the first semiconductor chip 20d is provided.
  • High-speed processing can be realized by configuring the control while synchronizing the circuit on the side and the circuit on the second semiconductor chip 30d side.
  • the solid-state imaging device of the first embodiment (Example 1 of the solid-state imaging device) according to the present technology has a first low dielectric constant formed on the first electrode, the first modified layer, and the first modified layer. Formed on a first substrate having at least a layer and a first bonding surface on which the first electrode and the first modified layer are exposed, a second electrode, a second modified layer, and a second modified layer. The first joint surface and the second joint surface are provided with a second substrate having at least a second low dielectric constant layer and a second joint surface on which the second electrode and the second modified layer are exposed.
  • a solid-state imaging device in which a first substrate and the second substrate are electrically connected to each other with a laminated structure by being bonded to each other.
  • the solid-state image sensor of the first embodiment (Example 1 of the solid-state image sensor) according to the present technology is a solid-state image sensor manufactured by using the dual damascene method.
  • the hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer
  • the second modification The hydrophilicity of the quality layer is higher than that of the second low dielectric constant layer.
  • the thickness of each of the first modified layer and the second modified layer may be arbitrary, and is, for example, 1/10 to 1/100 of the thickness of the first low dielectric constant layer and the second low dielectric constant layer. Good.
  • the first low dielectric constant layer and the second low dielectric constant are used for the passivation of the peripheral regions of the first electrode and the second electrode.
  • a layer (low-k film) to form a modified layer with high hydrophilicity on the joint surface (surface) of the first substrate and the joint surface (surface) of the second substrate, between adjacent electrodes ( For example, the capacitance between the first electrodes and between the second electrodes) is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes (for example, between the first electrodes and between the second electrodes) is reduced.
  • high bonding strength between the first substrate and the second substrate can be compatible with each other.
  • Each of the first low dielectric constant layer and the second low dielectric constant layer may contain at least one selected from the group consisting of SiOC, SiOF, SiOCH, SiCOH, hydrogen silsesquioxane and methylsilsesquioxane.
  • Each of the first low dielectric constant layer and the second low dielectric constant layer may be composed of, for example, a low dielectric constant material (Low-k material) having a relative permittivity of about 2.7 or less, and may be composed of carbon dioxide. It may be composed of an insulating film having a dielectric constant equal to or lower than the dielectric constant of an insulating film such as silicon (SiO 2 ).
  • the first low dielectric constant layer may contain SiOC
  • the first modified layer contains Si atoms, O atoms and It may contain C atoms
  • the concentration of C atoms in the first modified layer may decrease toward the first bonding surface
  • the concentration of O atoms in the first modified layer may decrease toward the first bonding surface. It may be increased, the concentration of C atoms in the first modified layer decreases toward the first bonding surface, and the concentration of the O atoms in the first modified layer decreases toward the first bonding surface. It may be increased.
  • the second low dielectric constant layer may contain SiOC
  • the second modified layer contains Si atoms, O atoms and It may contain C atoms
  • the concentration of C atoms in the second modified layer may decrease toward the second bonding surface
  • the concentration of O atoms in the second modified layer increases toward the second bonding surface.
  • the concentration of C atoms in the second modified layer may decrease toward the second bonding surface
  • the concentration of O atoms in the second modified layer may increase toward the second bonding surface. Good.
  • the first low dielectric constant layer may contain SiOC
  • the second low dielectric constant layer may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms
  • the second modified layer may contain Si atoms, O atoms and C atoms, and the concentration of C atoms in the first modified layer. May decrease toward the first bonding surface, the concentration of C atoms in the second modified layer may decrease toward the second bonding surface, or the concentration of O atoms in the first modified layer may decrease. May increase toward the first bonding surface, and the concentration of O atoms in the second modified layer may increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC
  • the second low dielectric constant layer may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms
  • the second modified layer may contain Si atoms, O atoms and C atoms
  • the concentration of C atoms in the first modified layer May decrease toward the first bonding surface and the concentration of O atoms in the first modified layer may increase toward the first bonding surface, or the concentration of C atoms in the second modified layer may increase.
  • the concentration of O atoms in the second modified layer may decrease toward the second bonding surface and increase toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC
  • the second low dielectric constant layer may contain SiOC
  • the first modified layer may contain Si atoms, O atoms and C atoms
  • the second modified layer may contain Si atoms, O atoms and C atoms
  • the C atoms of the first modified layer may be contained.
  • the concentration may decrease toward the first modified layer
  • the concentration of O atoms in the second modified layer may increase toward the second modified layer
  • the O atoms in the first modified layer may increase.
  • the concentration of the second modified layer C atom may increase toward the first bonding surface and decrease toward the second bonding surface.
  • the first low dielectric constant layer may contain SiOC
  • the second low dielectric constant layer may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms
  • the second modified layer may contain Si atoms, O atoms and C atoms
  • the concentration of C atoms in the first modified layer May decrease toward the first bonding surface and the concentration of O atoms in the first modified layer may increase toward the first bonding surface, and the concentration of C atoms in the second modified layer may increase.
  • the concentration of C atoms in the first modified layer may decrease toward the first modified layer, and the concentration of O atoms in the first modified layer may decrease toward the first modified layer. It may increase toward the joint surface, and the concentration of O atoms in the second modified layer may increase toward the second joint surface.
  • the first low dielectric constant layer may contain SiOC
  • the second low dielectric constant layer may contain SiOC.
  • the first modified layer may contain Si atoms, O atoms and C atoms
  • the second modified layer may contain Si atoms, O atoms and C atoms, and the concentration of C atoms in the first modified layer.
  • the concentration of C atoms in the second modified layer may decrease toward the second bonding surface, and the concentration of O atoms in the second modified layer may increase toward the second bonding surface, or the second The concentration of O atoms in the 1 modified layer may increase toward the first bonding surface, the concentration of C atoms in the second modified layer decreases toward the second bonding surface, and the second modification The concentration of O atoms in the layer may increase towards the second junction surface.
  • FIG. 2 is a cross-sectional view showing an example 1 of the solid-state image sensor of the first embodiment according to the present technology, and more specifically, FIG. 2A is a cross-sectional view of the solid-state image sensor 100-13.
  • FIG. 2B is an enlarged cross-sectional view of the Y3 portion shown in FIG. 2A.
  • FIG. 3 is a cross-sectional view for explaining Example 1 of the manufacturing method of Example 1 (solid-state image sensor 100-2) of the solid-state image sensor of the first embodiment according to the present technology, and FIGS. It is sectional drawing for demonstrating Example 2 of the manufacturing method of Example 1 (solid-state image sensor 100-4) of the solid-state image sensor of 1st Embodiment which concerns on this technique.
  • the first substrate included in the solid-state imaging device 100-13 includes a first electrode 13-1, a first modified layer 1-1, and a first modified layer.
  • the first low dielectric constant layer 4-1 formed in the upward direction of (a) and the SiN layer 5-formed on the first low dielectric constant layer 4-1 (upward in FIG. 2A).
  • the first electrode 13-1 is composed of a via 11-1 and a trench 12-1.
  • the second substrate included in the solid-state imaging device 100-13 is on the second electrode 13-2, the second modified layer 1-2, and the second modified layer 1-2 (downward in FIG. 2A). It has a second low dielectric constant layer 2-2 formed in the above, a second joint surface P2 in which the second electrode 13-2 and the second modified layer 1-2 are exposed, and further has a second low dielectric constant.
  • the SiN layer 3-2 formed on the layer 2-2 (downward in FIG. 2A) and the second low dielectric formed on the SiN layer 3-2 (downward in FIG. 2A).
  • the SiN layer 5-2 formed on the second low dielectric constant layer 4-2 (downward in FIG. 2A), and on the SiN layer 5-2 (FIG. 2A).
  • the second wiring 10-2 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-2, and the second wiring 10-2 is connected to the second electrode 13-2.
  • the second electrode 13-2 is composed of a via 11-2 and a trench 12-2.
  • a barrier metal layer 14-1 is formed between the SiN layer 5-1 and the interlayer insulating film (for example, SiO 2 ) 6-1 to form a second electrode 13-2, a second wiring 10-2, and a second.
  • a barrier metal layer 14-2 is formed between the two.
  • the barrier metal layers 14-1 and 14-2 are composed of, for example, Ta, Ti, Ru, TaN, TiN and the like.
  • the solid-state image sensor 100-13 forms a joint portion P by bonding the first joint surface P1 and the second joint surface P2, and the first substrate and the second substrate have a laminated structure. And are electrically connected.
  • the insulating film is formed a plurality of times (second low dielectric constant layer 2-2, SiN layer) after the wiring 10-2 is formed on the second substrate to be bonded to the first substrate.
  • the second low dielectric constant layer 4-2, the SiN layer 5-2, and the interlayer insulating film (for example, SiO 2 ) 6-2) are performed.
  • a barrier layer 14-2 and a seed layer (non-existent) are formed. (Shown) is sputtered and metal plated with Cu or Au.
  • Cu (Au) / CMP is applied to the second substrate until the insulating film (second low dielectric constant layer 2-2) is exposed on the surface, and the electrode 13-2 (via 11-2 and trench 12) is subjected to Cu (Au) / CMP. It is composed of -2).
  • the electrode 13-1 (composed of via 11-1 and trench 12-1) formed on the first substrate can also be formed by the same method as described above.
  • the second low dielectric constant layer 2-2 (low-k film) such as SiOC )
  • the modified layer 1-2 is formed on the outermost surface.
  • carbon (C) decreases (may be gradually decreased) toward the upper surface of the film (upward in FIG. 3B), and the modified layer 1-2 is modified.
  • the uppermost surface of layer 1-2 has a film quality close to SiO 2 .
  • FIG. 3 (c) to activate the surface of the modified layer 1-2 by irradiating N 2 plasma S, further washed with pure water and hydrophilic.
  • the modified layer 1-1 of the first substrate and 1-2 of the second substrate are bonded and joined so as to face each other, and heated.
  • the first substrate and the second substrate are strongly bonded to each other, and the solid-state image sensor 100-2 is manufactured.
  • the manufacturing method of the solid-state image sensor 100-4 will be described with reference to FIGS. 4 to 5.
  • the insulating film is formed a plurality of times (second low dielectric constant layer 2-2, SiN layer) after the wiring 10-2 is formed on the second substrate to be bonded to the first substrate.
  • the second low dielectric constant layer 4-2, the SiN layer 5-2, and the interlayer insulating film (for example, SiO 2 ) 6-2) are performed.
  • a barrier layer 14-2 and a seed layer (non-existent) are formed. (Shown) is sputtered and metal plated with Cu or Au.
  • Cu (Au) / CMP is applied to the second substrate until the insulating film (second low dielectric constant layer 2-2) is exposed on the surface, and the electrode 13-2 (via 11-2 and trench 12) is subjected to Cu (Au) / CMP. It is composed of -2).
  • the electrode 13-1 (composed of via 11-1 and trench 12-1) formed on the first substrate can also be formed by the same method as described above.
  • the second low dielectric constant layer 2-2 (low-k film) such as SiOC )
  • the modified layer 1-2 is formed on the outermost surface.
  • carbon (C) decreases (may be gradually decreased) toward the upper surface of the film (upward in FIG. 4B), and the modified layer 1-2 is modified.
  • the uppermost surface of layer 1-2 has a film quality close to SiO 2 .
  • the oxide 15-2 Cu or Au pad surface is formed, as shown in FIG. 4 (c), is removed by reduction treatment by such as H 2 plasma T.
  • the modified layer 1-1 of the first substrate and the modified layer 1-2 of the second substrate are bonded and joined so as to face each other, and heated.
  • the first substrate and the second substrate are strongly bonded to each other, and the solid-state image sensor 100-4 is manufactured.
  • the solid-state image sensor according to the first embodiment according to the present technology has the solid-state image pickup according to the second to seventh embodiments according to the present technology, which will be described later, unless there is a technical contradiction in addition to the contents described above.
  • the contents described in the column of the device can be applied as they are.
  • the solid-state imaging device of the second embodiment (Example 2 of the solid-state imaging device) according to the present technology has a first low dielectric constant formed on the first electrode, the first modified layer, and the first modified layer. It was formed on a first substrate having at least a layer, an insulating thin film, and a first bonding surface on which the insulating thin film was exposed, a second electrode, a second modified layer, and a second modified layer.
  • a second substrate having at least a second low dielectric constant layer and a second bonding surface on which the second electrode and the second modified layer are exposed is provided, and the first bonding surface and the second bonding surface are attached to each other.
  • the first substrate and the second substrate have a laminated structure and are electrically connected to each other.
  • the solid-state imaging device of the second embodiment (example 2 of the solid-state imaging device) according to the present technology has a first electrode, a first modified layer, and a first low formed on the first modified layer.
  • a first substrate having at least a dielectric constant layer and a first bonding surface on which the first electrode and the first modified layer are exposed
  • a second electrode On a first substrate having at least a dielectric constant layer and a first bonding surface on which the first electrode and the first modified layer are exposed, a second electrode, a second modified layer, and a second modified layer.
  • a second substrate having at least a second low dielectric constant layer formed, an insulating thin film, and a second bonding surface on which the insulating thin film is exposed is provided, and the first bonding surface and the second bonding surface are provided.
  • the solid-state image sensor of the second embodiment (Example 2 of the solid-state image sensor) according to the present technology is a solid-state image sensor manufactured by using the dual damascene method.
  • the hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer
  • the second modification The hydrophilicity of the quality layer is higher than that of the second low dielectric constant layer
  • the first low dielectric constant layer and the second low dielectric constant are used for the passivation of the peripheral regions of the first electrode and the second electrode.
  • a layer (low-k film) to form a modified layer with high hydrophilicity on the joint surface (surface) of the first substrate and the joint surface (surface) of the second substrate, between adjacent electrodes ( For example, the capacitance between the first electrodes and between the second electrodes) is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes (for example, between the first electrodes and between the second electrodes) is reduced. And high bonding strength between the first substrate and the second substrate can be compatible with each other. Further, in the solid-state image sensor of the second embodiment (Example 2 of the solid-state image sensor) according to the present technology, since the insulating thin film is used, the bonding strength can be further increased.
  • Example 2 of the solid-state imaging device and Example 2 of the solid-state imaging device according to the second embodiment according to the present technology will be described with reference to FIGS. 6 to 7.
  • 6 to 7 are cross-sectional views for explaining Example 1 of the manufacturing method of Example 2 (solid-state image sensor 100-6) of the solid-state image sensor of the second embodiment according to the present technology.
  • the insulating film is formed a plurality of times (second low dielectric constant layer 2-2, SiN layer) after the wiring 10-2 is formed on the second substrate to be bonded to the first substrate.
  • the second low dielectric constant layer 4-2, the SiN layer 5-2, and the interlayer insulating film (for example, SiO 2 ) 6-2) are performed.
  • a barrier layer 14-2 and a seed layer (non-existent) are formed. (Shown) is sputtered and metal plated with Cu or Au.
  • Cu (Au) / CMP is applied to the second substrate until the insulating film (second low dielectric constant layer 2-2) is exposed on the surface, and the electrode 13-2 (via 11-2 and trench 12) is subjected to Cu (Au) / CMP. It is composed of -2).
  • the electrode 13-1 (composed of via 11-1 and trench 12-1) formed on the first substrate can also be formed by the same method as described above.
  • the second low dielectric constant layer 2-2 (low-k film) such as SiOC )
  • the modified layer 1-2 is formed on the outermost surface.
  • carbon (C) decreases (may be gradually decreased) toward the upper surface of the film (upward in FIG. 6B), and the modified layer 1-2 is modified.
  • the uppermost surface of layer 1-2 has a film quality close to SiO 2 .
  • an ALD film 7-2 is formed on the modified layer 1-2 (upward in FIG. 6 (c)).
  • the modified layer 1-1 of the first substrate and the modified layer 1-2 of the second substrate are bonded and joined so as to face each other, and heated.
  • the first substrate and the second substrate are strongly bonded to each other, and the solid-state image sensor 100-6 is manufactured.
  • An insulating thin film 7-2 is arranged between the bonding surface P1 of the first substrate and the bonding surface P2 of the second substrate, and the bonding surface P1 of the first substrate, the bonding surface p2 of the second substrate, and the insulating thin film are arranged.
  • a joint P is formed by 7-2.
  • the solid-state image sensor of the second embodiment according to the present technology is described in the column of the solid-state image sensor of the first embodiment according to the present technology, unless there is a technical contradiction in addition to the contents described above.
  • the contents described in the above and the contents described in the column of the solid-state image sensor of the third to seventh embodiments according to the present technology described later can be applied as they are.
  • the solid-state imaging device of the third embodiment (Example 3 of the solid-state imaging device) according to the present technology has a first low dielectric constant formed on the first electrode, the first modified layer, and the first modified layer. It is formed on a first substrate having at least a layer, a first electrode and a first bonding surface on which the first modified layer is exposed, a second electrode, a second modified layer, and a second modified layer. It is a solid-state imaging device including a second substrate having at least a second low dielectric constant layer and a second bonding surface on which a second electrode and a second modified layer are exposed.
  • the first joint surface and the second joint surface are bonded to each other, so that the first substrate and the second joint surface are bonded to each other.
  • the substrate has a laminated structure, the first substrate has a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged, and the second substrate is formed around the pixel region, and at least logic It has a peripheral circuit portion including a circuit, and the first electrode of the first substrate is formed in a region outside the pixel region and is electrically connected to the second electrode of the second substrate.
  • the solid-state image sensor of the third embodiment (Example 3 of the solid-state image sensor) according to the present technology is a solid-state image sensor manufactured by using the dual damascene method or the single damascene method.
  • the hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer
  • the second modification The hydrophilicity of the quality layer is higher than that of the second low dielectric constant layer
  • the first low dielectric constant layer and the second low dielectric constant are used for the passivation of the peripheral regions of the first electrode and the second electrode.
  • a layer (low-k film) to form a modified layer with high hydrophilicity on the joint surface (surface) of the first substrate and the joint surface (surface) of the second substrate, between adjacent electrodes ( For example, the capacitance between the first electrodes and between the second electrodes) is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes (for example, between the first electrodes and between the second electrodes) is reduced.
  • high bonding strength between the first substrate and the second substrate can be compatible with each other.
  • Example 3 of the solid-state image sensor of the third embodiment according to the present technology will be described with reference to FIG.
  • FIG. 8 is a perspective view of Example 3 (solid-state image sensor 100-7) of the solid-state image sensor of the third embodiment according to the present technology.
  • the first substrate for example, a pixel chip
  • the second substrate 20 for example, by bonding the first junction surface and the second junction surface
  • the logic chip has a laminated structure
  • the first substrate 10 has a pixel region 11 in which a plurality of pixels including a photoelectric conversion unit are arranged
  • the second substrate 20 is around the pixel region 11.
  • the connecting portion 22 formed in the formed region is electrically connected via the electrode 13, and the signal lines or power supply lines of the first substrate 10 and the second substrate 20 are connected to each other.
  • the solid-state image sensor according to the third embodiment according to the present technology has the solid-state image pickup according to the first and second embodiments according to the present technology, unless there is a technical contradiction in addition to the contents described above.
  • the contents described in the column of the device and the contents described in the column of the solid-state image sensor of the fourth to seventh embodiments according to the present technology described later can be applied as they are.
  • the solid-state imaging device of the fourth embodiment (Example 4 of the solid-state imaging device) according to the present technology has a first low dielectric constant formed on the first electrode, the first modified layer, and the first modified layer. It is formed on a first substrate having at least a layer and a first bonding surface from which the first electrode and the first modified layer are exposed, a second electrode, a second modified layer, and a second modified layer. It is a solid-state imaging device including a second substrate having at least a second low dielectric constant layer and a second bonding surface on which a second electrode and a second modified layer are exposed.
  • the first joint surface and the second joint surface are bonded to each other, so that the first substrate and the second joint surface are bonded together.
  • the substrate has a laminated structure, the first substrate has a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged, and the second substrate is formed around the pixel region, and at least logic It has a peripheral circuit portion including a circuit, and the first electrode of the first substrate is formed in a pixel region and a region outside the pixel region, and is electrically connected to the second electrode of the second substrate. ..
  • the first electrode of the first substrate is formed in the pixel region, and the second electrode of the second substrate is formed. And may be electrically connected.
  • the solid-state image sensor of the fourth embodiment (Example 4 of the solid-state image sensor) according to the present technology is a solid-state image sensor manufactured by using the dual damascene method or the single damascene method.
  • the hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer
  • the second modification The hydrophilicity of the quality layer is higher than that of the second low dielectric constant layer
  • the first low dielectric constant layer and the second low dielectric constant are used for the passivation of the peripheral regions of the first electrode and the second electrode.
  • a layer (low-k film) to form a modified layer with high hydrophilicity on the joint surface (surface) of the first substrate and the joint surface (surface) of the second substrate, between adjacent electrodes ( For example, the capacitance between the first electrodes and between the second electrodes) is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes (for example, between the first electrodes and between the second electrodes) is reduced.
  • high bonding strength between the first substrate and the second substrate can be compatible with each other.
  • Example 4 of the solid-state image sensor of the fourth embodiment according to the present technology will be described with reference to FIG.
  • FIG. 9 is a perspective view of Example 4 (solid-state image sensor 100-8) of the solid-state image sensor of the fourth embodiment according to the present technology.
  • the first substrate (for example, a pixel chip) 10 and the second substrate 20 are attached to each other by bonding the first joint surface and the second joint surface.
  • the first substrate 10 has a pixel region 11 in which a plurality of pixels including a photoelectric conversion unit are arranged, and the second substrate 20 is formed around the pixel region 11, and at least a logic circuit.
  • a connecting portion 12 having a peripheral circuit portion including the above and formed in a region outside the pixel region of the first substrate 10 and a connecting portion formed in a region corresponding to a region outside the pixel region of the second substrate 20.
  • connection portion X1 formed in or between pixels in the pixel region of the first substrate 10 and pixels in the pixel region of the second substrate 20.
  • the connection portion X2 formed in the region corresponding to the inside or between the pixels is electrically connected via the electrode 14, and the respective signal lines or power supply lines of the first substrate 10 and the second substrate 20 are connected. .. Since the electrodes 14 are formed within or between pixels in the pixel region, the distance between the electrodes 14 is usually narrow, and the capacitance is more likely to be attached between the electrodes 14, but the solid-state image sensor 100-8 has a solid-state image sensor 100-8. Since it has a first modified layer and a second modified layer, the capacity can be reduced.
  • the solid-state image sensor according to the fourth embodiment according to the present technology has the solid-state image pickup according to the first to third embodiments according to the present technology, unless there is a technical contradiction in addition to the contents described above.
  • the contents described in the column of the device and the contents described in the column of the solid-state image sensor of the fifth to seventh embodiments according to the present technology described later can be applied as they are.
  • Example 5 of the solid-state imaging device In the solid-state imaging device of the fifth embodiment (Example 5 of the solid-state imaging device) according to the present technology, the first electrode, the first modified layer, the first electrode, and the first modified layer are exposed. A first substrate having at least a joint surface, a second electrode, a second modified layer, a low dielectric constant layer formed on the second modified layer, a second electrode, and a second modified layer. A second substrate having at least an exposed second joint surface is provided, and the first joint surface and the second joint surface are bonded to each other, so that the first substrate and the second substrate have a laminated structure. It is a solid-state imaging device that is electrically connected.
  • the solid-state image sensor of the fifth embodiment (Example 5 of the solid-state image sensor) according to the present technology is a solid-state image sensor manufactured by using the dual damascene method.
  • the hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer
  • the second modification The hydrophilicity of the quality layer is higher than that of the second low dielectric constant layer
  • a low dielectric constant layer (low-k film) is used for passivation in the peripheral region of the first electrode and the second electrode.
  • a modified layer with high hydrophilicity is formed on the joint surface (surface) of the first substrate and the joint surface (surface) of the second substrate.
  • adjacent electrodes for example, between the first electrodes, the first electrode
  • the capacitance between the two electrodes is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes (for example, between the first electrodes and between the second electrodes) is reduced.
  • high bonding strength between the first substrate and the second substrate can be compatible with each other.
  • the low dielectric constant layer may contain at least one selected from the group consisting of SiOC, SiOF, SiOCH, SiCOH, hydrogen silsesquioxane and methylsilsesquioxane.
  • Each of the first low dielectric constant layer and the second low dielectric constant layer may be composed of, for example, a low dielectric constant material (Low-k material) having a relative permittivity of about 2.7 or less, and may be composed of carbon dioxide. It may be composed of an insulating film having a dielectric constant equal to or lower than the dielectric constant of an insulating film such as silicon (SiO 2 ).
  • the first modified layer may contain Si atoms, O atoms and C atoms, and the low dielectric constant layer is SiOC.
  • the second modified layer may contain Si atoms, O atoms and C atoms, and the concentration of C atoms in the second modified layer may decrease toward the second bonding surface.
  • the concentration of O atoms in the two modified layers may increase toward the second bonding surface, the concentration of C atoms in the second modified layer decreases toward the second bonding surface, and the second modification
  • the concentration of the O atoms in the layer may increase towards the second junction surface.
  • FIG. 10 is a cross-sectional view for explaining Example 1 of a manufacturing method of Example 5 (solid-state image sensor 100-9) of the solid-state image sensor of the fifth embodiment according to the present technology.
  • the insulating film is formed a plurality of times (low dielectric constant layer 2-2, SiN layer 3-) after the wiring 10-2 is formed on the second substrate to be bonded to the first substrate. 2.
  • a low dielectric constant layer 4-2, a SiN layer 5-2, and an interlayer insulating film (for example, SiO 2 ) 6-2) are formed.
  • a barrier layer 14-2 and a seed layer (non-existent) are formed. (Shown) is sputtered and metal plated with Cu or Au.
  • the electrode 13-1 (composed of via 11-1 and trench 12-1) formed on the first substrate can also be formed by a method substantially similar to the above, but the solid-state image sensor 100- Since the low dielectric constant layer (low-k material) is not used in the first substrate provided in 9, the O 2 plasma irradiation R described later for forming the modified layer is not required for the first substrate.
  • the low dielectric constant layer (low-k material) is not used in the first substrate, but the low dielectric constant layer (low-k material) is used in the second substrate.
  • the low dielectric constant layer (low-k material) may be used in the first substrate, and the low dielectric constant layer (low-k material) may not be used in the second substrate.
  • the outermost surface of the low dielectric constant layer 2-2 (low-k film) such as SiOC.
  • the modified layer 1-2 is formed on the surface.
  • carbon (C) decreases (may be gradually decreased) toward the upper surface of the film (upward in FIG. 10B), and the modified layer 1-2 is modified.
  • the uppermost surface of layer 1-2 has a film quality close to SiO 2 .
  • the modified layer 1-1 of the first substrate and 1-2 of the second substrate are bonded and joined so as to face each other, and heated. , The first substrate and the second substrate are strongly bonded to each other, and the solid-state image sensor 100-9 is manufactured.
  • the first substrate included in the solid-state imaging device 100-9 includes a first electrode 13-1 and a SiO 2 layer (insulating layer) 8-1, and a first electrode 13-1 and a SiO 2 layer (insulating layer) 8-1.
  • Has an exposed first joint surface P1 and further, a SiN layer 3-1 formed on the SiO 2 layer 8-1 (upward in FIG. 10D) and a SiN layer 3-1 (on the SiN layer 3-1).
  • the first electrode 13-1 is composed of a via 11-1 and a trench 12-1.
  • the second substrate included in the solid-state imaging device 100-9 was formed on the second electrode 13-2, the modified layer 1-2, and the modified layer 1-2 (downward in FIG. 10D). It has a low dielectric constant layer 2-2 and a second bonding surface P2 with the second electrode 13-2 and the modified layer 1-2 exposed, and is further on the low dielectric constant layer 2-2 (FIG. 10 (d)). ) Downward), the low dielectric constant layer 4-2 formed above the SiN layer 3-2 (downward in FIG. 10D), and the low dielectric constant layer 4. -The SiN layer 5-2 formed on the upper side of -2 (downward in FIG.
  • the second wiring 10-2 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-2, and the second wiring 10-2 is connected to the second electrode 13-2.
  • the second electrode 13-2 is composed of a via 11-2 and a trench 12-2.
  • a barrier metal layer 14-1 is formed between the insulating film (for example, SiO 2 ) 6-1 and the second electrode 13-2 and the second wiring 10-2, the modified layer 1-2, and the low dielectric constant.
  • a barrier metal layer 14-2 is formed between the rate layer 2-2, the SiN layer 3-2, the low dielectric constant layer 4-2, the SiN layer 5-2, and the interlayer insulating film (for example, SiO 2 ) 6-2. It is formed.
  • the barrier metal layers 14-1 and 14-2 are composed of, for example, Ta, Ti, Ru, TaN, TiN and the like.
  • the first joint surface P1 and the second joint surface P2 are bonded to each other to form a joint portion P, and the first substrate and the second substrate have a laminated structure. And are electrically connected.
  • the solid-state image sensor according to the fifth embodiment according to the present technology has the solid-state image pickup according to the first to fourth embodiments according to the present technology, unless there is a technical contradiction in addition to the contents described above.
  • the contents described in the column of the device and the contents described in the column of the solid-state image sensor of the sixth to seventh embodiments according to the present technology described later can be applied as they are.
  • the solid-state imaging device of the sixth embodiment (Example 6 of the solid-state imaging device) according to the present technology has a first low dielectric constant formed on the first electrode, the first modified layer, and the first modified layer. Formed on a first substrate having at least a layer and a first bonding surface on which the first electrode and the first modified layer are exposed, a second electrode, a second modified layer, and a second modified layer. The first joint surface and the second joint surface are provided with a second substrate having at least a second low dielectric constant layer and a second joint surface on which the second electrode and the second modified layer are exposed.
  • a solid-state imaging device in which a first substrate and the second substrate are electrically connected to each other with a laminated structure by being bonded to each other.
  • the solid-state image sensor of the sixth embodiment (Example 6 of the solid-state image sensor) according to the present technology is a solid-state image sensor manufactured by using the single damascene method.
  • the hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer
  • the second modification The hydrophilicity of the quality layer is higher than that of the second low dielectric constant layer
  • the first low dielectric constant layer and the second low dielectric constant are used for the passivation of the peripheral regions of the first electrode and the second electrode.
  • a layer (low-k film) to form a modified layer with high hydrophilicity on the joint surface (surface) of the first substrate and the joint surface (surface) of the second substrate, between adjacent electrodes ( For example, the capacitance between the first electrodes and between the second electrodes) is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes (for example, between the first electrodes and between the second electrodes) is reduced.
  • high bonding strength between the first substrate and the second substrate can be compatible with each other.
  • FIG. 11 is a cross-sectional view for explaining Example 1 of a manufacturing method of Example 6 (solid-state image sensor 100-10) of the solid-state image sensor of the sixth embodiment according to the present technology.
  • a method of manufacturing the solid-state image sensor 100-10 will be described with reference to FIG.
  • the insulating film is formed a plurality of times (second low dielectric constant layer 4-2, SiN layer) after wiring 20-2 is formed on the second substrate to be bonded to the first substrate. 5-2 and interlayer insulating film (for example, SiO 2 ) 6-2) are performed. Further, after forming a via (electrode 21-2 after metal plating described later) for a single damascene, the barrier layer 14-2 and the seed layer (not shown) are sputtered, and metal plating such as Cu or Au is performed. Do.
  • the electrode 21-1 (composed of vias) formed on the first substrate can also be formed by the same method as described above.
  • the second low dielectric constant layer 2-2 (low-k film) such as SiOC )
  • the modified layer 1-2 is formed on the outermost surface.
  • carbon (C) decreases (may be gradually decreased) toward the upper surface of the film (upward in FIG. 11B), and the modified layer 1-2 is modified.
  • the uppermost surface of layer 1-2 has a film quality close to SiO 2 .
  • FIG. 11 (c) to activate the surface of the modified layer 1-2 by irradiating N 2 plasma S, further washed with pure water and hydrophilic.
  • the modified layer 1-1 of the first substrate and the modified layer 1-2 of the second substrate are bonded and joined so as to face each other, and heated.
  • the first substrate and the second substrate are strongly bonded to each other, and the solid-state image sensor 100-10 is manufactured.
  • the first substrate included in the solid-state imaging device 100-10 is on the first electrode 21-1, the first modified layer 1-1, and the first modified layer 1-1 (upward in FIG. 11D). It has a first low dielectric constant layer 4-1 formed in the above, a first joint surface P1 in which the first electrode 21-1 and the first modified layer 1-1 are exposed, and further has a first low dielectric constant.
  • the first wiring 20-1 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-1 and the first wiring 20-1 is connected to the first electrode 21-1.
  • the first electrode 21-1 is composed of vias.
  • the second substrate included in the solid-state imaging device 100-10 is on the second electrode 21-2, the second modified layer 1-2, and the second modified layer 1-2 (downward in FIG. 11D). It has a second low dielectric constant layer 4-2 formed in the above, a second joint surface P2 in which the second electrode 21-2 and the second modified layer 1-2 are exposed, and further has a second low dielectric constant.
  • the second wiring 20-2 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-2, and the second wiring 20-2 is connected to the second electrode 21-2.
  • the second electrode 21-2 is composed of vias.
  • a barrier metal layer 14-1 is formed between the two, the second electrode 21-2 and the second wiring 20-2, the second modified layer 1-2, and the second low dielectric constant layer 4-2.
  • a barrier metal layer 14-2 is formed between the SiN layer 5-2 and the interlayer insulating film (for example, SiO 2 ) 6-2.
  • the barrier metal layers 14-1 and 14-2 are composed of, for example, Ta, Ti, Ru, TaN, TiN and the like.
  • the solid-state image sensor 100-10 forms a joint portion P by bonding the first joint surface P1 and the second joint surface P2, and the first substrate and the second substrate have a laminated structure. And are electrically connected.
  • the solid-state image sensor according to the sixth embodiment according to the present technology has the solid-state image pickup according to the first to fifth embodiments according to the present technology, unless there is a technical contradiction in addition to the contents described above.
  • the contents described in the column of the device and the contents described in the column of the solid-state image sensor of the seventh embodiment according to the present technology described later can be applied as they are.
  • the solid-state imaging device of the seventh embodiment (Example 7 of the solid-state imaging device) according to the present technology has a first low dielectric constant formed on the first electrode, the first modified layer, and the first modified layer. Formed on a first substrate having at least a layer and a first bonding surface on which the first electrode and the first modified layer are exposed, a second electrode, a second modified layer, and a second modified layer. The first joint surface and the second joint surface are provided with a second substrate having at least a second low dielectric constant layer and a second joint surface on which the second electrode and the second modified layer are exposed.
  • the first joint surface and the second joint surface are bonded to each other via the first electrode and the second electrode. It is bonded via the first modified layer and the second electrode, or the first bonding surface and the second bonding surface are bonded via the first electrode and the second electrode, and the first electrode and the second modified electrode are bonded together. It is bonded through the quality layer, or the first joint surface and the second joint surface are bonded via the first electrode and the second electrode, and are bonded via the first modified layer and the second electrode.
  • the solid-state image sensor of the seventh embodiment (Example 7 of the solid-state image sensor) according to the present technology is a solid-state image sensor manufactured by using the dual damascene method.
  • the hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer
  • the second modification The hydrophilicity of the quality layer is higher than that of the second low dielectric constant layer
  • the first low dielectric constant layer and the second low dielectric constant are used for the passivation of the peripheral regions of the first electrode and the second electrode.
  • a layer (low-k film) to form a modified layer with high hydrophilicity on the joint surface (surface) of the first substrate and the joint surface (surface) of the second substrate, between adjacent electrodes ( For example, the capacitance between the first electrodes and between the second electrodes) is reduced, and the first substrate and the second substrate can be bonded to each other with high bonding strength.
  • the capacitance between adjacent electrodes (for example, between the first electrodes and between the second electrodes) is reduced.
  • high bonding strength between the first substrate and the second substrate can be compatible with each other.
  • Example 7 of the solid-state image sensor and Example 7 of the solid-state image sensor according to the seventh embodiment according to the present technology will be described with reference to FIGS. 12 to 13.
  • 12 to 13 are cross-sectional views for explaining Example 1 of the manufacturing method of Example 7 (solid-state image sensor 100-12) of the solid-state image sensor of the seventh embodiment according to the present technology.
  • the insulating film is formed a plurality of times (second low dielectric constant layer 2-2, SiN layer) after the wiring 10-2 is formed on the second substrate to be bonded to the first substrate.
  • the second low dielectric constant layer 4-2, the SiN layer 5-2, and the interlayer insulating film (for example, SiO 2 ) 6-2) are performed.
  • a barrier layer 14-2 and a seed layer (non-existent) are formed. (Shown) is sputtered and metal plated with Cu or Au.
  • Cu (Au) / CMP is applied to the second substrate until the insulating film (second low dielectric constant layer 2-2) is exposed on the surface, and the electrode 13-2 (via 11-2 and trench 12) is subjected to Cu (Au) / CMP. It is composed of -2).
  • the electrode 13-1 (composed of via 11-1 and trench 12-1) formed on the first substrate can also be formed by the same method as described above.
  • the second low dielectric constant layer 2-2 (low-k film) such as SiOC )
  • the modified layer 1-2 is formed on the outermost surface.
  • the modified layer 1-2 has a decrease in carbon (C) (may be gradually decreased) toward the upper surface of the film (upward in FIG. 12B), and the modified layer 1-2 is modified.
  • the uppermost surface of layer 1-2 has a film quality close to SiO 2 .
  • FIG. 12 (c) to activate the surface of the modified layer 1-2 by irradiating N 2 plasma S, further washed with pure water and hydrophilic.
  • the modified layer 1-1 of the first substrate and 1-2 of the second substrate are bonded and joined so as to face each other.
  • a misalignment between the first substrate and the second substrate occurs.
  • the first substrate and the second substrate are strongly bonded to each other, and the solid-state image sensor 100-12 is manufactured.
  • the first substrate included in the solid-state imaging device 100-12 includes a first electrode 13-1, a first modified layer 1-1, and a first modified layer.
  • the first low dielectric constant layer 4-1 formed in the upward direction of (a) and the SiN layer 5-formed on the first low dielectric constant layer 4-1 (upward in FIG. 13A).
  • the first electrode 13-1 is composed of a via 11-1 and a trench 12-1.
  • the second substrate included in the solid-state imaging device 100-12 is on the second electrode 13-2, the second modified layer 1-2, and the second modified layer 1-2 (downward in FIG. 13A). It has a second low dielectric constant layer 2-2 formed in the above, a second joint surface P2 in which the second electrode 13-2 and the second modified layer 1-2 are exposed, and further has a second low dielectric constant.
  • the SiN layer 3-2 formed on the layer 2-2 (downward in FIG. 13A) and the second low dielectric formed on the SiN layer 3-2 (downward in FIG. 2A).
  • the SiN layer 5-2 formed on the second low dielectric constant layer 4-2 (downward in FIG. 13 (a)), and on the SiN layer 5-2 (FIG. 13 (a)).
  • the second wiring 10-2 is embedded in the interlayer insulating film (for example, SiO 2 ) 6-2, and the second wiring 10-2 is connected to the second electrode 13-2.
  • the second electrode 13-2 is composed of a via 11-2 and a trench 12-2.
  • a barrier metal layer 14-1 is formed between the SiN layer 5-1 and the interlayer insulating film (for example, SiO 2 ) 6-1 to form a second electrode 13-2, a second wiring 10-2, and the like.
  • a barrier metal layer 14-2 is formed between the two.
  • the barrier metal layers 14-1 and 14-2 are composed of, for example, Ta, Ti, Ru, TaN, TiN and the like.
  • the solid-state image sensor 100-12 forms a joint portion P by bonding the first joint surface P1 and the second joint surface P2, and the first substrate and the second substrate have a laminated structure. And are electrically connected.
  • the first substrate and the second substrate are misaligned, and the barrier metal layer 14-1 of the first substrate and the second substrate are misaligned.
  • the second modified layer 1-2 of the first substrate is bonded to the first electrode 13-1 (trench 12-1) of the first substrate, and the second modified layer 1-2 and the second modified layer of the second substrate have.
  • the barrier metal layer 14-2 of the two substrates is bonded. If there is no misalignment between the first substrate and the second substrate, the first modified layer 1-1 of the first substrate and the second modified layer 1-2 of the second substrate are joined.
  • the barrier metal layer 14-1 of the first substrate and the barrier metal layer 14-2 of the second substrate are joined to each other, and the first electrode 13-1 (trench 12-1) and the second substrate of the first substrate are joined.
  • the second electrode 13-2 (trench 12-2) of the substrate is joined.
  • the solid-state image sensor according to the seventh embodiment according to the present technology has the solid-state image pickup according to the first to sixth embodiments according to the present technology, unless there is a technical contradiction in addition to the contents described above.
  • the contents described in the column of the device can be applied as they are.
  • the electronic device of the eighth embodiment according to the present technology is an electronic device equipped with the solid-state image sensor of any one of the first to seventh embodiments according to the present technology. is there.
  • the electronic device of the eighth embodiment according to the present technology will be described in detail below.
  • FIG. 21 is a diagram showing an example of using the solid-state image sensor of the first to seventh embodiments according to the present technology as an image sensor.
  • the solid-state image pickup device of the first to seventh embodiments described above can be used in various cases of sensing light such as visible light, infrared light, ultraviolet light, and X-ray, as described below. it can. That is, as shown in FIG. 21, for example, the field of appreciation for taking an image to be used for appreciation, the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security, the field of beauty, and sports. (For example, the electronic device of the eighth embodiment described above) used in the field of the above, the field of agriculture, etc., the solid-state image sensor of any one of the first to seventh embodiments is used. Can be done.
  • the first to seventh implementations are applied to devices for taking images to be used for appreciation, such as digital cameras, smartphones, and mobile phones with a camera function.
  • the solid-state imaging device of any one of the embodiments can be used.
  • in-vehicle sensors that photograph the front, rear, surroundings, inside of a vehicle, etc., and monitor traveling vehicles and roads for safe driving such as automatic stop and recognition of the driver's condition.
  • the solid-state imaging device of any one of the first to seventh embodiments is used as a device used for traffic such as a surveillance camera and a distance measuring sensor for measuring distance between vehicles. be able to.
  • devices used for home appliances such as television receivers, refrigerators, and air conditioners in order to photograph a user's gesture and operate the device according to the gesture.
  • the solid-state imaging device of any one of the seventh embodiments can be used.
  • the first to seventh implementations are applied to devices used for medical care and healthcare, such as endoscopes and devices that perform angiography by receiving infrared light.
  • the solid-state imaging device of any one of the embodiments can be used.
  • a device used for security such as a surveillance camera for crime prevention or a camera for personal authentication is used as a solid body of any one of the first to seventh embodiments.
  • An image sensor can be used.
  • a skin measuring device for photographing the skin for example, a microscope for photographing the scalp, and other devices used for cosmetology are equipped with any one of the first to seventh embodiments.
  • a solid-state imaging device of the form can be used.
  • a solid-state image sensor In the field of sports, for example, a solid-state image sensor according to any one of the first to seventh embodiments is used as a device used for sports such as an action camera or a wearable camera for sports applications. Can be used.
  • a device used for agriculture such as a camera for monitoring the state of a field or a crop is subjected to solid-state imaging of any one of the first to seventh embodiments.
  • the device can be used.
  • the solid-state image sensor includes, for example, an image pickup device such as a digital still camera or a digital video camera, a mobile phone having an image pickup function, or an image pickup function. It can be applied to various electronic devices such as other devices.
  • an image pickup device such as a digital still camera or a digital video camera
  • a mobile phone having an image pickup function or an image pickup function. It can be applied to various electronic devices such as other devices.
  • FIG. 22 is a block diagram showing a configuration example of an imaging device as an electronic device to which the present technology is applied.
  • the image pickup device 201c shown in FIG. 22 includes an optical system 202c, a shutter device 203c, a solid-state image pickup device 204c, a control circuit 205c, a signal processing circuit 206c, a monitor 207c, and a memory 208c, and displays still images and moving images. It is possible to take an image.
  • the optical system 202c is configured to have one or a plurality of lenses, and guides the light (incident light) from the subject to the solid-state image sensor 204c to form an image on the light receiving surface of the solid-state image sensor 204c.
  • the shutter device 203c is arranged between the optical system 202c and the solid-state image sensor 204c, and controls the light irradiation period and the light-shielding period of the solid-state image sensor 204c according to the control of the control circuit 205c.
  • the solid-state image sensor 204c accumulates signal charges for a certain period of time according to the light imaged on the light receiving surface via the optical system 202c and the shutter device 203c.
  • the signal charge stored in the solid-state image sensor 204c is transferred according to the drive signal (timing signal) supplied from the control circuit 205c.
  • the control circuit 205c outputs a drive signal for controlling the transfer operation of the solid-state image sensor 204c and the shutter operation of the shutter device 203c to drive the solid-state image sensor 204c and the shutter device 203c.
  • the signal processing circuit 206c performs various signal processing on the signal charge output from the solid-state image sensor 204c.
  • the image (image data) obtained by performing signal processing by the signal processing circuit 206c is supplied to the monitor 207c and displayed, or supplied to the memory 208c and stored (recorded).
  • FIG. 23 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique according to the present disclosure (the present technique) can be applied.
  • FIG. 23 shows a surgeon (doctor) 11131 performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. Good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101 to be an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image sensor, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processes on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of, for example, a light source such as an LED (Light Emitting Diode), and supplies irradiation light to the endoscope 11100 when photographing an operating part or the like.
  • a light source such as an LED (Light Emitting Diode)
  • LED Light Emitting Diode
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for ablation of tissue, incision, sealing of blood vessels, and the like.
  • the pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator. Is sent.
  • the recorder 11207 is a device capable of recording various information related to surgery.
  • the printer 11208 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by combining RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out. Further, in this case, the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-divided manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to support each of RGB. It is also possible to capture the image in a time-divided manner. According to this method, a color image can be obtained without providing a filter in the image sensor.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of the change of the light intensity to acquire an image in time division and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue to irradiate light in a narrow band as compared with the irradiation light (that is, white light) in normal observation, the mucosal surface layer.
  • a so-called narrow band imaging is performed in which a predetermined tissue such as a blood vessel is photographed with high contrast.
  • fluorescence observation in which an image is obtained by fluorescence generated by irradiating with excitation light may be performed.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be capable of supplying narrow band light and / or excitation light corresponding to such special light observation.
  • FIG. 24 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG. 23.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a driving unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and CCU11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the image pickup unit 11402 is composed of an image pickup device (imaging element).
  • the image sensor constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type).
  • each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them.
  • the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D (Dimensional) display, respectively.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the biological tissue in the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the imaging unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the image pickup unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and the zoom lens and the focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image. Contains information about the condition.
  • the above-mentioned imaging conditions such as frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of CCU11201 based on the acquired image signal. Good.
  • the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques. For example, the control unit 11413 detects the shape and color of the edge of an object included in the captured image to remove surgical tools such as forceps, a specific biological part, bleeding, and mist when using the energy treatment tool 11112. Can be recognized.
  • the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the operation support information and presenting it to the operator 11131, it is possible to reduce the burden on the operator 11131 and to allow the operator 11131 to proceed with the operation reliably.
  • the transmission cable 11400 that connects the camera head 11102 and CCU11201 is an electric signal cable that supports electric signal communication, an optical fiber that supports optical communication, or a composite cable thereof.
  • the communication was performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
  • the above is an example of an endoscopic surgery system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the endoscope 11100, the camera head 11102 (imaging unit 11402), and the like among the configurations described above.
  • the solid-state image sensor according to the present technology can be applied to the image pickup unit 10402.
  • the endoscopic surgery system has been described as an example, but the technique according to the present disclosure may be applied to other, for example, a microscopic surgery system.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 25 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or characters on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs coordinated control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 26 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has image pickup units 12101, 12102, 12103, 12104, 12105 as the image pickup unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the images in front acquired by the imaging units 12101 and 12105 are mainly used for detecting the preceding vehicle, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 26 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure (the present technology) can be applied.
  • the technique according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the solid-state image sensor according to the present technology can be applied to the image pickup unit 12031.
  • the present technology can also have the following configurations.
  • a second substrate having at least, The hydrophilicity of the first modified layer is higher than that of the first low dielectric constant layer.
  • the hydrophilicity of the second modified layer is higher than that of the second low dielectric constant layer.
  • a solid-state image sensor in which the first substrate and the second substrate are electrically connected to each other with a laminated structure by bonding the first joint surface and the second joint surface.
  • the first low dielectric constant layer contains SiOC and contains The first modified layer contains Si atoms, O atoms and C atoms, and contains The solid-state image sensor according to [1], wherein the concentration of the C atom in the first modified layer decreases toward the first bonding surface.
  • the first low dielectric constant layer contains SiOC and contains The first modified layer contains Si atoms, O atoms and C atoms, and contains The solid-state image sensor according to [1], wherein the concentration of the O atom in the first modified layer increases toward the first bonding surface.
  • the first low dielectric constant layer contains SiOC and contains The first modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the first modified layer decreases toward the first bonding surface, and The solid-state image sensor according to [1], wherein the concentration of the O atom in the first modified layer increases toward the first bonding surface.
  • the second low dielectric constant layer contains SiOC and contains The second modified layer contains Si atoms, O atoms and C atoms, and contains The solid-state image sensor according to [1], wherein the concentration of the C atom in the second modified layer decreases toward the second bonding surface.
  • the second low dielectric constant layer contains SiOC and contains The second modified layer contains Si atoms, O atoms and C atoms, and contains The solid-state image sensor according to [1], wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the second low dielectric constant layer contains SiOC and contains The second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the second modified layer decreases toward the second bonding surface, and The solid-state image sensor according to [1], wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the first modified layer decreases toward the first bonding surface
  • the solid-state image sensor according to [1] wherein the concentration of the C atom in the second modified layer decreases toward the second bonding surface.
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the O atom in the first modified layer increases toward the first bonding surface
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the first modified layer decreases toward the first bonding surface, and The concentration of the O atom in the first modified layer increases toward the first bonding surface, The concentration of the C atom in the second modified layer decreases toward the second bonding surface, and
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the first modified layer decreases toward the first bonding surface
  • the solid-state image sensor according to [1] wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the O atom in the first modified layer increases toward the first bonding surface
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the first modified layer decreases toward the first bonding surface, and The concentration of the O atom in the first modified layer increases toward the first bonding surface
  • the solid-state image sensor according to [1] wherein the concentration of the C atom in the second modified layer decreases toward the second bonding surface.
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the first modified layer decreases toward the first bonding surface, and The concentration of the O atom in the first modified layer increases toward the first bonding surface
  • the solid-state image sensor according to [1] wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the first low dielectric constant layer contains SiOC and contains
  • the second low dielectric constant layer contains SiOC and contains
  • the first modified layer contains Si atoms, O atoms and C atoms, and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the first modified layer decreases toward the first bonding surface
  • the concentration of the C atom in the second modified layer decreases toward the second bonding surface
  • the solid-state image sensor according to [1] wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the first low dielectric constant layer contains SiOC and contains The second low dielectric constant layer contains SiOC and contains The first modified layer contains Si atoms, O atoms and C atoms, and contains The second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the O atom in the first modified layer increases toward the first bonding surface, The concentration of the C atom in the second modified layer decreases toward the second bonding surface, and The solid-state image sensor according to [1], wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the first substrate and / or the second substrate further has an insulating thin film.
  • the solid-state image sensor according to any one of [1] to [16], wherein the insulating thin film is exposed on the first joint surface and / or the second joint surface.
  • Each of the first low dielectric constant layer and the second low dielectric constant layer contains at least one selected from the group consisting of SiOC, SiOF, SiOCH, SiCOH, hydrogen silsesquioxane and methylsilsesquioxane.
  • the solid-state imaging device according to any one of [1] to [17].
  • the first substrate has a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate is formed around the pixel region and has at least a peripheral circuit portion including a logic circuit.
  • the solid-state imaging device according to any one.
  • the first substrate has a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate is formed around the pixel region and has at least a peripheral circuit portion including a logic circuit. Any one of [1] to [21], wherein the first electrode of the first substrate is formed in the pixel region and is electrically connected to the second electrode of the second substrate.
  • a first substrate having at least a first electrode, an insulating layer, and a first electrode and a first bonding surface on which the insulating layer is exposed.
  • a second substrate having at least a second electrode, a modified layer, a low dielectric constant layer formed on the modified layer, and a second joint surface on which the second electrode and the modified layer are exposed. With, The hydrophilicity of the modified layer is higher than that of the low dielectric constant layer.
  • a solid-state image sensor in which the first substrate and the second substrate are electrically connected to each other with a laminated structure by bonding the first joint surface and the second joint surface.
  • the low dielectric constant layer contains SiOC and contains The second modified layer contains Si atoms, O atoms and C atoms, and contains The solid-state image sensor according to [25], wherein the concentration of the C atom in the second modified layer decreases toward the second bonding surface.
  • the low dielectric constant layer contains SiOC and contains The second modified layer contains Si atoms, O atoms and C atoms, and contains The solid-state image sensor according to [25], wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the low dielectric constant layer contains SiOC and contains
  • the second modified layer contains Si atoms, O atoms and C atoms, and contains The concentration of the C atom in the second modified layer decreases toward the second bonding surface
  • the solid-state image sensor according to [25] wherein the concentration of the O atom in the second modified layer increases toward the second bonding surface.
  • the first substrate and / or the second substrate further has an insulating thin film.
  • the low dielectric constant layer comprises at least one selected from the group consisting of SiOC, SiOF, SiOCH, SiCOH, hydrogen silsesquioxane and methyl silsesquioxane.
  • the solid-state image sensor according to. [31] The solid-state image sensor according to any one of [25] to [30], wherein the first joint surface and the second joint surface are bonded to each other via the first electrode and the second electrode. [32] The solid-state image sensor according to any one of [25] to [31], wherein the first joint surface and the second joint surface are bonded to each other via the insulating layer and the second electrode.
  • the solid-state image sensor according to any one of [25] to [32], wherein the first joint surface and the second joint surface are bonded to each other via the first electrode and the modified layer.
  • the first substrate has a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate has a peripheral circuit portion formed around the pixel region and including at least a logic circuit.
  • the first electrode of the first substrate is formed in a region outside the pixel region and is electrically connected to the second electrode of the second substrate.
  • the first substrate has a pixel region in which a plurality of pixels including a photoelectric conversion unit are arranged.
  • the second substrate has a peripheral circuit portion formed around the pixel region and including at least a logic circuit. Any one of [25] to [33], wherein the first electrode of the first substrate is formed in the pixel region and is electrically connected to the second electrode of the second substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

接合の信頼性の更なる向上が実現され得る固体撮像装置を提供すること。　第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置を提供する。

Description

固体撮像装置及び電子機器
　本技術は、固体撮像装置及び電子機器に関する。
　近年、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などのモバイル機器等は、益々普及が進んでおり、その中心部品である固体撮像装置（イメージセンサ）の需要は益々高まっている。そのような状況下で、固体撮像装置（イメージセンサ）の更なる高集積化、小型化、画素の高密度化等を実現するために、素子や配線がそれぞれに形成された２枚以上の基板を貼り合わせた固体撮像装置の技術開発が盛んに行われている。
　例えば、特許文献１及び２では、素子や配線がそれぞれに形成された２枚以上の基板（２つの半導体部材）の接合の信頼性の向上を図った技術が提案されている。
特開２０１２－２５６７３６号公報 特開２０１３－０３８１１２号公報
　しかしながら、特許文献１及び２で提案された技術では、２枚以上の基板を貼り合わせた固体撮像装置の更なる接合の信頼性を図れないおそれがある。
　そこで、本技術は、このような状況に鑑みてなされたものであり、接合の信頼性の更なる向上が実現され得る固体撮像装置、及びその固体撮像装置を搭載した電子機器を提供することを主目的とする。
　本発明者らは、上述の目的を解決するために鋭意研究を行った結果、接合の信頼性の更なる向上の実現に成功し、本技術を完成するに至った。
　すなわち、本技術では、第１の側面として、
　第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、
　第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
　該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、
　該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、
　該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置を提供する。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよく、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少してよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層がＳｉＯＣを含んでよく、
　前記第２低誘電率層がＳｉＯＣを含んでよく、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してよく、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有してよく、
　前記第１接合面及び／又は前記第２接合面には、前記絶縁性薄膜が露出していてよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１低誘電率層及び前記第２低誘電率層のそれぞれが、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされていてよく、
　前記第１接合面と前記第２接合面とが、前記第１改質層及び前記第２電極を介して貼り合わされていてよく、
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２改質層を介して貼り合わされていてよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
　前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有してよく、
　前記第１基板が有する前記第１電極が、該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよく、さらに、
　前記第１基板が有する前記第１電極が、前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてもよい。
　本技術の第１の側面に係る固体撮像装置において、
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
　前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有してよく、
　前記第１基板が有する前記第１電極が、該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよい。
　また、本技術では、第２の側面として、
　第１電極と、絶縁層と、該第１電極及び該絶縁層が露出した第１接合面と、を少なくとも有する第１基板と、
　第２電極と、改質層と、該改質層上に形成された低誘電率層と、該第２電極及び該改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
　該改質層の親水性は、該低誘電率層の親水性よりも高く、
　該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置を提供する。
　本技術の第２の側面に係る固体撮像装置において、
　前記低誘電率層がＳｉＯＣを含んでよく、
　前記改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少してよい。
　本技術の第２の側面に係る固体撮像装置において、
　前記低誘電率層がＳｉＯＣを含んでよく、
　前記改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第２の側面に係る固体撮像装置において、
　前記低誘電率層がＳｉＯＣを含んでよく、
　前記改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、
　前記改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してよい。
　本技術の第２の側面に係る固体撮像装置において、
　前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有してよく、
　前記第１接合面及び／又は前記接合面には、前記絶縁性薄膜が露出していてよい。
　本技術の第２の側面に係る固体撮像装置において、
　前記低誘電率層が、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。
　本技術の第２の側面に係る固体撮像装置において、
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされていてよく、
　前記第１接合面と前記第２接合面とが、前記絶縁層及び前記第２電極を介して貼り合わされていてよく、
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記改質層を介して貼り合わされていてよい。
　本技術の第２の側面に係る固体撮像装置において、
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
　前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有してよく、
　前記第１基板が有する前記第１電極が、該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよく、さらに、
　前記第１基板が有する前記第１電極が、前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてもよい。
　本技術の第２の側面に係る固体撮像装置において、
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有してよく、
　前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有してよく、
　前記第１基板が有する前記第１電極が、該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されていてよい。
　さらに、本技術では、本技術の第１の側面に係る固体撮像装置又は本技術の第２の側面に係るに係る固体撮像装置が搭載された、電子機器を提供する。
　本技術によれば、接合の信頼性の更なる向上が実現され得る。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の構成例を示す図である。 本技術を適用した第１の実施形態の固体撮像装置の構成例を示す断面図である。 本技術を適用した第１の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第１の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第１の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第２の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第２の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第３の実施形態の固体撮像装置の構成例を示す斜視図である。 本技術を適用した第４の実施形態の固体撮像装置の構成例を示す斜視図である。 本技術を適用した第５の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第６の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第７の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した第７の実施形態の固体撮像装置の製造方法を説明するための断面図である。 本技術を適用した固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の構成例を示す図である。 固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の構成例を示す断面図である。 本技術を適用した固体撮像装置の概念図である。 図１９に示される固体撮像装置における第１半導体チップ側の回路及び第２半導体チップ側の回路の具体的な構成を示す回路図である。 本技術を適用した第１～第７の実施形態の固体撮像装置の使用例を示す図である。 本技術を適用した固体撮像装置を利用した撮像装置及び電子機器の構成を説明する図である。 適用例１（内視鏡手術システム）の概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 適用例２（移動体）における車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面において、「上」とは図中の上方向又は上側を意味し、「下」とは、図中の下方向又は下側を意味し、「左」とは図中の左方向又は左側を意味し、「右」とは図中の右方向又は右側を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。
　説明は以下の順序で行う。
　１．本技術の概要
　２．第１の実施形態（固体撮像装置の例１及び固体撮像装置の例１の製造方法）
　３．第２の実施形態（固体撮像装置の例２及び固体撮像装置の例２の製造方法）
　４．第３の実施形態（固体撮像装置の例３）
　５．第４の実施形態（固体撮像装置の例４）
　６．第５の実施形態（固体撮像装置の例５及び固体撮像装置の例５の製造方法）
　７．第６の実施形態（固体撮像装置の例６及び固体撮像装置の例６の製造方法）
　８．第７の実施形態（固体撮像装置の例７及び固体撮像装置の例７の製造方法）
　９．第８の実施形態（電子機器の例）
　１０．本技術を適用した固体撮像装置の使用例
　１１．本技術を適用した固体撮像装置の適用例
＜１．本技術の概要＞
　まず、本技術の概要について説明をする。
　固体撮像装置は、例えば、画素部（画素領域）が設けられたセンサ基板（第１基板）と、固体撮像装置の動作に係る各種信号処理を実行するロジック回路等の周辺回路部が搭載された回路基板（第２基板）とが積層された構造を有する。２枚の基板は平坦な面どうしが直接接合されており、各基板の配線間にある接合面では例えばＣｕからなる電極と、例えばlow-k材料のＳｉＯＣからなる低誘電率層（絶縁膜）の領域が存在する。
　ハイブリッド接合(例えば、ＣｕＣｕ接合)によって積層された固体撮像装置（デバイス）では、電極周囲のパッシベーション膜として、ＳｉＯＣなどのｌｏｗ－ｋ膜（低誘電率層）を使うことで電極間の容量低減が可能であるが、炭素原子（Ｃ）が多いＳｉＯＣなどはＳｉＯ２に比べると一般に親水性が低く、膜表面のＯＨ基が少ない。そのため複数の基板の接合時に、向かい合う基板表面にあるＯＨ基同士の脱水が起きにくくなり、例えば、ＳｉＯ２に比べて基板間（例えば、２枚の基板の接合部近傍）でＳｉ－Ｏ－Ｓｉ結合が少なくなるため、接合強度が低くなる場合がある。
　図１７は、固体撮像装置の構成例を示す断面図である。図１７（ａ）は固体撮像装置１１０の断面図であり、図１７（ｂ）は、図１７（ａ）に示されるＹ４部分の拡大断面図である。
　図１７（ａ）及び（ｂ）に示されるように、固体撮像装置１１０が備える第１基板は、第１電極１３－１と、第１低誘電率層２－１と、第１電極１３－１及び第１低誘電率層２－１が露出した第１接合面Ｐ１と、を有し、さらに、第１低誘電率層２－１上（図１７（ａ）の上方向）に形成されたＳｉＮ層３－１と、ＳｉＮ層３－１上（図１７（ａ）の上方向）に形成された第１低誘電率層４－１と、第１低誘電率層４－１上（図１７（ａ）の上方向）に形成されたＳｉＮ層５－１と、ＳｉＮ層５－１上（図１７（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－１を有する。層間絶縁膜（例えばＳｉＯ２）６－１には第１配線１０－１が埋め込めれており、第１配線１０－１は第１電極１３－１と接続している。第１電極１３－１は、ビア１１－１とトレンチ１２－１とから構成されている。
　固体撮像装置１１０が備える第２基板は、第２電極１３－２と、第２低誘電率層２－２と、第２電極１３－２及び第２低誘電率層２－２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２－２上（図１７（ａ）の下方向）に形成されたＳｉＮ層３－２と、ＳｉＮ層３－２上（図１７（ａ）の下方向）に形成された第２低誘電率層４－２と、第２低誘電率層４－２上（図１７（ａ）の下方向）に形成されたＳｉＮ層５－２と、ＳｉＮ層５－２上（図１７（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－２を有する。層間絶縁膜（例えばＳｉＯ２）６－２には第２配線１０－２が埋め込めれており、第２配線１０－２は第２電極１３－２と接続している。第２電極１３－２は、ビア１１－２とトレンチ１２－２とから構成されている。
　第１電極１３－１及び第１配線１０－１と、第１低誘電率層２－１、ＳｉＮ層３－１、第１低誘電率層４－１、ＳｉＮ層５－１及び層間絶縁膜（例えばＳｉＯ２）６－１との間には、バリアメタル層１４－１が形成され、第２電極１３－２及び第２配線１０－２と、第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２との間には、バリアメタル層１４－２が形成されている。バリアメタル層１４－１及び１４－２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
　固体撮像装置１１０は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
　図１７（ａ）中に示されるＺ２の領域においては、低誘電率層（Ｌｏｗ－ｋ膜）であるＳｉｏＣをパッシベーションとして使うことで隣り合う電極間（例えば、第１電極１３－１同士、第２電極１３－２同士）の容量が低減する。しかしながら、図１７（ａ）及び（ｂ）中に示される接合部Ｐの近傍（第１接合面Ｐ１及び第２接合面Ｐ２を含む。）では、親水性の低いＳｉＯＣ表面はＯＨ基が少ないため、Ｓｉ－Ｏ－Ｓ１結合があまり形成されず、接合強度が低い場合がある。
　本技術は、上記に鑑みてなされたものである。本技術は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置であり、本技術に係る固体撮像装置においては、第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
　本技術によれば、２つ以上の基板の接合の信頼性の更なる向上が実現され、より詳しくは、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得、また、本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
　次に、本技術について、図１を用いて具体的に説明をする。
　図１は、本技術を適用した固体撮像装置の構成例を示す図である。図１（ａ）は、固体撮像装置１００－１の断面図であり、図１（ｂ）は、図１（ａ）に示されるＹ１部分の拡大断面図であり、図１（Ｃ－１）は、第２基板の接合面Ｐ２からの深さ方向（図１（ｂ）中で下方向、矢印Ｑ）（横軸）に対する酸素（Ｏ）濃度のプロファイル（Ｐｒｏｆｉｌｅ）（縦軸）であり、図１（Ｃ－２）は、第２基板の接合面Ｐ２からの深さ方向（図１（ｂ）中で下方向、矢印Ｑ）（横軸）に対する炭素（Ｃ）濃度のプロファイル（Ｐｒｏｆｉｌｅ）（縦軸）である。
　図１（ａ）及び（ｂ）に示されるように、固体撮像装置１００－１が備える第１基板は、第１電極１３－１と、第１改質層１－１と、第１改質層１－１上（図１（ａ）の上方向）に形成された第１低誘電率層２－１と、第１電極１３－１及び第１改質層１－１が露出した第１接合面Ｐ１と、を有し、さらに、第１低誘電率層２－１上（図１（ａ）の上方向）に形成されたＳｉＮ層３－１と、ＳｉＮ層３－１上（図１（ａ）の上方向）に形成された第１低誘電率層４－１と、第１低誘電率層４－１上（図１（ａ）の上方向）に形成されたＳｉＮ層５－１と、ＳｉＮ層５－１上（図１（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－１を有する。層間絶縁膜（例えばＳｉＯ２）６－１には第１配線１０－１が埋め込めれており、第１配線１０－１は第１電極１３－１と接続している。第１電極１３－１は、ビア１１－１とトレンチ１２－１とから構成されている。
　固体撮像装置１００－１が備える第２基板は、第２電極１３－２と、第２改質層１－２と、第２改質層１－２上（図１（ａ）の下方向）に形成された第２低誘電率層２－２と、第２電極１３－２及び第２改質層１－２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２－２上（図１（ａ）の下方向）に形成されたＳｉＮ層３－２と、ＳｉＮ層３－２上（図１（ａ）の下方向）に形成された第２低誘電率層４－２と、第２低誘電率層４－２上（図１（ａ）の下方向）に形成されたＳｉＮ層５－２と、ＳｉＮ層５－２上（図１（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－２を有する。層間絶縁膜（例えばＳｉＯ２）６－２には第２配線１０－２が埋め込めれており、第２配線１０－２は第２電極１３－２と接続している。第２電極１３－２は、ビア１１－２とトレンチ１２－２とから構成されている。
　第１電極１３－１及び第１配線１０－１と、第１改質層１－１、第１低誘電率層２－１、ＳｉＮ層３－１、第１低誘電率層４－１、ＳｉＮ層５－１及び層間絶縁膜（例えばＳｉＯ２）６－１との間には、バリアメタル層１４－１が形成され、第２電極１３－２及び第２配線１０－２と、第２改質層１－２、第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２との間には、バリアメタル層１４－２が形成されている。バリアメタル層１４－１及び１４－２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
　固体撮像装置１００－１１は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
　図１（Ｃ－１）及び（Ｃ－２）に示されるように、第１基板の第１接合面Ｐ１及び第２基板の第２接合面Ｐ２の付近には炭素（Ｃ）の濃度が低い第１低誘電率層２－１及び第２低誘電率層２０２（ｌｏｗ－ｋ膜）由来の第１改質層１－１及び第２改質層１－２が形成されており、第１改質層１－１及び第２改質層１－２は、第１接合面Ｐ１及び第２接合面Ｐ２に向かって炭素（Ｃ）濃度が減少する（漸減するとも言える。）構造であり、また、酸素（Ｏ）濃度が増加する（漸増するとも言える。）構造である。第１基板及び第２基板は、第１電極１３－１及び第１改質層１－１が露出した第１接合面Ｐ１と、第２電極１３－２及び第２改質層１－２が露出した第２接合面Ｐ２とを貼り合わせて接合される。第１改質層１－１及び第２改質層１－２はＳｉＯＣに比べて表面にＯＨ基が多くあるため、第１基板と第２基板との接合部Ｐ近傍に、Ｓｉ－Ｏ-Ｓｉ結合が多く作られ、接合強度を増
すことができる。
　次に、本技術を適用し得る固体撮像装置の全体の構成例（第１の構成例～第５の構成例）について説明をする。
＜第１の構成例＞
　図１４は、本技術を適用した固体撮像装置の第１の構成例を示す断面図である。
　図１４に示される半導体装置１ｅは、上述したようにセンサ基板２ｅ（第１基板）と回路基板７ｅ（第２基板）とを積層させた状態で貼り合わせた３次元構造の固体撮像装置である。センサ基板２ｅは、半導体層２ａｅと、半導体層２ａｅにおける回路基板７ｅ側の面上に配置された配線層２ｂｅおよび電極層２ｃｅとで構成されている。回路基板７ｅは、半導体層７ａｅと、半導体層７ａｅにおけるセンサ基板２ｅ側の面上に配置された第１配線層７ｂｅ、第２配線層７ｃｅ、および電極層７ｄｅとで構成されている。
　以上のようなセンサ基板２ｅと回路基板７ｅとは、電極層２ｃｅの表面と電極層７ｄｅの表面とを貼合せ面として貼り合わせられており、第１の構成例においては以降に詳細に説明するように、これらの電極層２ｃｅおよび電極層７ｄｅの構成が特徴的である。
　またセンサ基板２ｅにおける回路基板７ｅと反対側の面には、保護膜１５ｅ、カラーフィルタ層１７ｅ、およびオンチップレンズ１９ｅがこの順に積層されている。
　次に、センサ基板２ｅおよび回路基板７ｅを構成する各層の詳細な構成を順次説明し、さらに保護膜１５ｅ、カラーフィルタ層１７ｅ、およびオンチップレンズ１９ｅの構成を順に説明する。
［半導体層２ａｅ（センサ基板２ｅ側）］
　センサ基板２ｅ側の半導体層２ａｅは、例えば単結晶シリコンからなる半導体基板２０ｅを薄膜化したものである。この半導体層２ａｅにおいて、カラーフィルタ層１７ｅやオンチップレンズ１９ｅ等が配置されている第１面側には、例えばｎ型不純物層（またはｐ型不純物層）からなる光電変換部２１ｅが画素毎に設けられている。また、半導体層２ａｅの第２面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤおよびトランジスタＴｒのソース／ドレイン２３ｅ、さらにはここでの図示を省略した他の不純物層などが設けられている。
[配線層２ｂｅ（センサ基板２ｅ側）］
　センサ基板２ｅにおいて半導体層２ａｅ上に設けられた配線層２ｂｅは、半導体層２ａｅとの界面側に、ゲート絶縁膜２５ｅを介して設けられた転送ゲートＴＧおよびトランジスタＴｒのゲート電極２７ｅ、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２７ｅは、層間絶縁膜２９ｅで覆われており、この層間絶縁膜２９ｅに設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線３１ｅが設けられている。
　この場合、層間絶縁膜２９ｅは、例えば酸化シリコンを用いて構成される。また、埋込配線３１ｅのレイアウトが密である場合、埋込配線３１ｅ間の容量を低減するために酸化シリコンよりも誘電率の低い材料を用いて構成されていても良い。このような層間絶縁膜２９ｅには、回路基板７ｅ側に開口する溝パターンが形成され、溝パターンの一部が転送ゲートＴＧやゲート電極２７ｅに達する構成となっている。
　このような溝パターン内に、バリアメタル層３１ａｅを介して銅（Ｃｕ）からなる配線層３１ｂｅが設けられ、これらの２層によって埋込配線３１ｅが構成されている。ここでバリアメタル層３１ａｅは、酸化シリコンやこれよりも誘電率の低い材料からなる層間絶縁膜２９ｅに対する銅（Ｃｕ）の拡散を防止するための層であり、例えばタンタル（Ｔａ）や窒化タンタル（ＴａＮ）を用いて構成される。
　尚、以上のような配線層２ｂｅは、さらに積層された多層配線層として構成されていてもよい。
［電極層２ｃｅ（センサ基板２ｅ側）］
　配線層２ｂｅ上に設けられたセンサ基板２ｅ側の電極層２ｃｅは、センサ基板２ｅにおいて、回路基板７ｅ側の表面に引き出された第１電極３３ｅと、第１電極３３ｅの周囲を覆う第１改質層および第１低誘電率層を含む第１絶縁膜３５ｅとを有している。これらの第１電極３３ｅおよび第１改質層は、センサ基板２ｅにおいて回路基板７ｅに対する貼合せ面４１ｅを構成している。第１低誘電率層は第１改質層上（図１４中の上方向）に形成されている。
　このうち第１電極３３ｅは、単一の材料層で構成されたもので、例えば銅（Ｃｕ）を用いて構成されている。このような第１電極３３ｅは、第１絶縁膜３５ｅに埋め込まれた埋込配線として構成されている。
　また第１絶縁膜３５ｅは、配線層２ｂｅを覆う状態で設けられており、回路基板７ｅ側に開口する溝パターン３５ａｅを備え、この溝パターン３５ａｅ内に第１電極３３ｅが埋め込まれている。つまり、第１絶縁膜３５ｅは、第１電極３３ｅの周囲に接して設けられている。尚、ここでの図示は省略したが、第１絶縁膜３５ｅに設けられた溝パターン３５ａｅの一部は、配線層２ｂｅに設けた埋込配線３１ｅに達しており、この内部に埋め込まれた第１電極３３ｅが必要に応じて埋込配線３１ｅに接続された状態となっている。
　以上のような第１絶縁膜３５ｅは、第１電極３３を構成する材料に対する拡散防止材料で構成されている。このような拡散防止材料としては、第１電極３３を構成する材料に対する拡散係数が小さいものが用いられる。特に第１の構成例においては、拡散防止材料を用いた単一の材料層として第１絶縁膜３５ｅが構成されている。また第１の構成例において、第１絶縁膜３５ｅは、第１電極３３ｅに対する拡散防止材料であると共に、回路基板７ｅにおいてセンサ基板２ｅ側の表面に引き出された第２電極６７ｅを構成する材料に対する拡散防止材料で構成されている。
　例えば第１電極３３ｅおよび第２電極６７ｅが銅（Ｃｕ）を用いて構成されたものである場合、第１絶縁膜３５ｅを構成する拡散防止材料としては、酸化シリコンよりも分子構造が密な無機絶縁性材料または有機絶縁性材料が用いられる。このような無機絶縁性材料としては、窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）が例示される。また有機絶縁性材料としては、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド、ポリアリルエーテル（ＰＡＥ）が例示される。なお、電極層２ｃｅは、センサ基板２ｅ側の最上層であるため、第１電極３３ｅのレイアウトもラフであるが、第１電極３３ｅ間に容量が付く場合があり、第1絶縁膜３５ｅに対して低誘電率が求められることがある。
　以上のように、センサ基板２ｅにおける回路基板７ｅ側の表面は、回路基板７ｅとの貼合せ面４１ｅとして構成され、第１電極３３ｅおよび第１絶縁膜３５ｅのみで構成された状態となっている。この貼合せ面４１ｅは、平坦化された面として構成されていることが好ましい。
［半導体層７ａｅ（回路基板７ｅ側）］
　回路基板７ｅ側の半導体層７ａｅは、例えば単結晶シリコンからなる半導体基板５０ｅを薄膜化したものである。この半導体層７ａｅにおいて、センサ基板２ｅ側の表面層には、トランジスタＴｒのソース／ドレイン５１ｅ、さらにはここでの図示を省略した不純物層などが設けられている。
［第１配線層７ｂｅ（回路基板７ｅ側）］
　回路基板７ｅ側の第１配線層７ｂｅは、半導体層７ａｅとの界面側に、ゲート絶縁膜５３ｅを介して設けられたゲート電極５５ｅ、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極５５ｅおよび他の電極は、層間絶縁膜５７ｅで覆われており、この層間絶縁膜５７ｅに設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線５９ｅが設けられている。
　層間絶縁膜５７ｅおよび埋込配線５９ｅの構成は、センサ基板２ｅ側の配線層２ｂｅと同様である。すなわち、層間絶縁膜５７ｅには、センサ基板２ｅ側に開口する溝パターンが形成され、溝パターンの一部がゲート電極５５ｅやソース／ドレイン５１ｅに達する構成となっている。また、このような溝パターン内に、バリアメタル層５９ａｅを介して銅（Ｃｕ）からなる配線層５９ｂｅが設けられ、これらの２層によって埋込配線５９ｅが構成されている。
［第２配線層７ｃｅ（回路基板７ｅ側）］
　回路基板７ｅ側の第２配線層７ｃｅは、第１配線層７ｂｅとの界面側に、拡散防止絶縁膜６１ｅを介して積層された層間絶縁膜６３ｅを備えている。これらの拡散防止絶縁膜６１ｅおよび層間絶縁膜６３ｅに設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線６５ｅが設けられている。
　拡散防止絶縁膜６１ｅは、第１配線層７ｂｅに設けられた埋込配線５９ｅを構成する材料に対する拡散防止材料で構成されている。このような拡散防止絶縁膜６１ｅは、例えば窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）からなる。
　層間絶縁膜６３ｅおよび埋込配線６５ｅの構成は、センサ基板２ｅ側の配線層２ｂｅと同様である。すなわち、層間絶縁膜６３ｅには、センサ基板２ｅ側に開口する溝パターンが形成され、溝パターンの一部が第１配線層７ｂｅの埋込配線５９ｅに達する構成となっている。また、このような溝パターン内に、バリアメタル層６５ａｅ介して銅（Ｃｕ）からなる配線層６５ｂｅが設けられ、これらの２層によって埋込配線６５ｅが構成されている。
　尚、以上のような第１配線層７ｂｅ、第２配線層７ｃｅは、さらに積層された多層配線層として構成されていても良い。
［電極層７ｄｅ（回路基板７ｅ側）］
　第２基板である回路基板７ｅ側の電極層７ｄｅは、回路基板７ｅにおいて、センサ基板２ｅ側の表面に引き出されて第１電極３３ｅに接合された第２電極６７ｅと、第２電極６７ｅの周囲を覆う第２改質層および第２低誘電率層を含む第２絶縁膜６９ｅとを有している。これらの第２電極６７ｅおよび第２改質層は、回路基板７ｅにおいてセンサ基板２ｅに対する貼合わせ面７１ｅを構成しており、以下に説明するようにセンサ基板２ｅ側の電極層２ｃｅと同様に構成されている。第２低誘電率層は第２改質層上（図１４中の下方向）に形成されている。
　すなわち、第２電極６７ｅは、単一の材料層で構成されたもので、センサ基板２ｅ側に設けた第１電極３３ｅと良好な接合性が保たれる材料で構成されている。このため、第２電極６７ｅは、第１電極３３ｅと同一材料で構成されていて良く、例えば銅（Ｃｕ）を用いて構成されている。このような第２電極６７ｅは、第２絶縁膜６９ｅに埋め込まれた埋込配線として構成されている。なお、図１４中では、第１電極３３ｅと第２電極６７ｅとは、左右方向（図１４中の左右方向）にずれており、すなわち、第２電極６７ｅは第１絶縁膜３５ｅと、第２電極６７ｅの右側および左側で接続されているが、第１電極３３ｅと第２電極６７ｅとが、左右方向（図１４中の左右方向）にずれていないで、第１電極３３ｅ又は／及び第２電極６７ｅが左右方向（図１４中の左右方向）はみ出していなくてもよい。
　また第２絶縁膜６９ｅは、第２配線層７ｃｅを覆う状態で設けられており、センサ基板２ｅ側に開口する溝パターン６９ａｅを備え、この溝パターン６９ａｅ内に第２電極６７ｅが埋め込まれている。つまり、第２絶縁膜６９ｅは、第２電極６７ｅの周囲に接して設けられている。尚、ここでの図示は省略したが、第２絶縁膜６９ｅに設けられた溝パターン６９ａｅの一部は、下層の埋込配線６５ｅに達しており、この内部に埋め込まれた第２電極６７ｅが必要に応じて埋込配線６５ｅに接続された状態となっている。
　以上のような第２絶縁膜６９ｅは、第２電極６７ｅを構成する材料に対する拡散防止材料で構成されている。特に第１の構成例においては、拡散防止材料を用いた単一の材料層として第２絶縁膜６９ｅが構成されている。また第１の構成例において、第２絶縁膜６９ｅは、第２電極６７ｅと共に、センサ基板２ｅにおいて回路基板７ｅとの貼合せ面に引き出された第１電極３３ｅを構成する材料に対する拡散防止材料で構成されていてよい。
　このような第２絶縁膜６９ｅは、センサ基板２ｅ側に設けた第１絶縁膜３５ｅとして例示した材料の中から選択した材料を用いることができる。尚、第２絶縁膜６９ｅは、センサ基板２ｅ側における第１絶縁膜３５ｅと良好な接合性が保たれる材料で構成されている。このため、第２絶縁膜６９ｅは、第１絶縁膜３５ｅと同一材料で構成されていて良い。また、電極層７ｄｅは、回路基板７ｅ側の最上層であるため、第２電極６７ｅのレイアウトもラフであるが、第２電極６７ｅ間に容量が付き場合があり、第２絶縁膜６９ｅに対して低誘電率が求められることがある。
　以上のように、回路基板７ｅにおけるセンサ基板２ｅ側の表面は、センサ側基板２ｅとの貼合せ面７１ｅとして構成され、第２電極６７ｅおよび第２絶縁膜６９ｅのみで構成された状態となっている。この貼合せ７１ｅは、平坦化された面として構成されていることが好ましい。
［保護膜１５ｅ］
　センサ基板２ｅの光電変換部２１ｅを覆う保護膜１５ｅは、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。
［カラーフィルタ層１７ｅ］
　カラーフィルタ層１７ｅは、各光電変換部２１ｅに対応して１：１で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。
［オンチップレンズ１９ｅ］
　オンチップレンズ１９ｅは、各光電変換部２１ｅおよびカラーフィルタ層１７ｅを構成する各色のカラーフィルタに対応して１：１で設けられ、各光電変換部２１ｅに入射光が集光されるように構成されている。
［固体撮像装置（半導体装置）１ｅの作用効果］
　以上のように構成された半導体装置１によれば、第１電極３３ｅに対する拡散防止材料で構成された第１絶縁膜３５ｅによって第１電極３３ｅの周囲を覆った構造であり、第１電極３３ｅと第１絶縁膜３５ｅとの間にバリアメタル層を設けてもよい。同様に、第２電極６７ｅに対する拡散防止材料で構成された第２絶縁膜６９ｅによって第２電極６７ｅの周囲を覆った構造であり、第２電極６７ｅと第２絶縁膜６９ｅとの間にバリアメタル層を設けてもよい。
　このため、センサ基板２ｅの貼合せ面４１ｅと、回路基板７ｅの貼合せ面７１ｅとのそれぞれを、絶縁膜３５ｅ，６９ｅと電極３３ｅ、６７ｅのみで構成して接合強度を確保することができ、電極３３ｅ、６７ｅを構成する材料の絶縁膜３５ｅ，６９ｅへの拡散を防止することができ、さらに、電極間の容量を低減することができる。
　この結果、センサ基板２ｅと回路基板７ｅとの貼り合わせによって電極３３ｅ－６７ｅ間接合がなされた三次元構造の半導体装置１において、電極材料の絶縁膜３５ｅ、６９ｅ中への拡散を防止しつつも貼り合わせ強度が確保され、電極間の容量を低減して、信頼性の向上を図ることが可能になる。
＜第２の構成例＞
　図１５は、本技術を適用した固体撮像装置の第２の構成例を示す断面図である。
　図１５に示される半導体装置１ｆは、絶縁性薄膜１２ｆを挟持する状態で第１基板２ｆの貼合せ面４１ｆと第２基板７ｆの貼合せ面７１ｆが対向配置されて、第１基板２ｆと第２基板７ｆとが貼り合わせられた３次元構造の固体撮像装置である。第２の構成例においては、絶縁性薄膜１２ｆを介して第１基板２ｆと第２基板７ｆとが貼り合わせられた構造が特徴的である。
　ここで、第１基板２ｆは、半導体層２ａｆ、配線層２ｂｆ、および電極層２ｃｆが、第２基板７ｆとは反対側から順に積層されており、さらに電極層２ｃｆの表面が第２基板７ｆに対する貼合せ面４１ｆとして構成されている。一方、第２基板７ｆは、半導体層７ａｆ、配線層７ｂｆ、および電極層７ｃｆが、第１基板２ｆの反対側から順に積層されており、さらに電極層７ｃｆの表面が第１基板２ｆに対する貼合せ面７１ｆとして構成されている。
　また、第１基板２ｆにおける第２基板７ｆと反対側の面には、保護膜１５ｆ、カラーフィルタ層１７ｆ、およびオンチップレンズ１９ｆが図示される順に積層されている。
　次に、第１基板２ｆおよび第２基板７ｆを構成する各層、および絶縁性薄膜１２ｆの詳細な構成を順次説明し、さらに、保護膜１５ｆ、カラーフィルタ層１７ｆ、およびオンチップレンズ１９ｆの構成を順次説明する。
［半導体層２ａｆ（第１基板２ｆ側）］
　第１基板２ｆ側の半導体層２ａｆは、例えば単結晶シリコンからなる半導体基板２０ｆを薄膜化したものである。この半導体層２ａｆにおいて、カラーフィルタ層１７ｆやオンチップレンズ１９ｆ等が配置されている第１面側には、例えばｎ型不純物層（またはｐ型不純物層）からなる光電変換部２１ｆが画素毎に設けられている。一方、半導体層２ａｆの第２面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤおよびトランジスタＴｒのソース／ドレイン２３ｆ、さらにはここでの図示を省略した他の不純物層などが設けられている。
［配線層２ｂｆ（第１基板２ｆ側）］
　第１基板２ｆにおいて半導体層２ａｆ上に設けられた配線層２ｂｆは、半導体層２ａｆとの界面側に、ゲート絶縁膜２５ｆを介して設けられた転送ゲートＴＧおよびトランジスタＴｒのゲート電極２７ｆ、さらにはここでの図示を省略した他の電極を有している。これらの転送ゲートＴＧおよびゲート電極２７ｆは、層間絶縁膜２９ｆで覆われており、層間絶縁膜２９ｆに形成された溝パターン内には埋込配線３１ｆが設けられている。この埋込配線３１ｆは、溝パターンの内壁を覆うバリアメタル層３１ａｆと、バリアメタル層３１ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる配線層３１ｂｆとにより構成されている。
　なお、以上のような配線層２ｂｆは、さらに積層された多層配線層として構成されていてもよい。
［電極層２ｃｆ（第１基板２ｆ側）］
　第１基板２ｆにおいて配線層２ｂｆ上に設けられた電極層２ｃｆは、配線層２ｂｆとの界面側に、銅（Ｃｕ）に対する拡散防止絶縁膜３２ｆと、これに積層された第１絶縁膜３５ｆとを備えている。第１絶縁膜３５ｆは、例えば、第１改質層と、第１低誘電率層と、ＴＥＯＳ膜とからなり、第１絶縁膜３５ｆに形成された溝パターン内には、埋込電極として第１電極３３ｆが設けられている。なおＴＥＯＳ膜とは、ＴＥＯＳガス（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎｅガス：組成Ｓｉ（ＯＣ２Ｈ５）４）を原料ガスとする化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下ＣＶＤ法と称する場合がある。）により成膜された酸化シリコン膜である。そして、第１電極３３ｆは、溝パターンの内壁を覆うバリアメタル層３３ａｆと、バリアメタル層３３ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる第１電極膜３３ｂｆとにより構成されている。
　このような構成の電極層２ｃｆの表面が、第２基板７ｆに対する第１基板２ｆ側の第１接合面（第１貼合せ面）４１ｆとなっている。貼合せ面４１ｆは、第１電極３３ｆおよび第１改質層が露出して構成されており、例えば化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰと称する場合がある。）によって平坦化された状態となっている。なお、第１低誘電率層は第１改質層上（図１５中の上方向）に形成されている。
　なお、ここでの図示は省略したが、第１絶縁膜３５ｆに設けられた溝パターンの一部は、配線層２ｂｆに設けた埋込配線３１ｆに達しており、この溝パターン内部に埋め込まれた第１電極３３ｆが必要に応じて埋込配線３１ｆに接続された状態となっている。
［半導体層７ａｆ（第２基板７ｆ側）］
　一方、第２基板７ｆ側の半導体層７ａｆは、例えば単結晶シリコンからなる半導体基板５０ｆを薄膜化したものである。この半導体層７ａｆにおいて、第１基板２ｆ側の表面層には、トランジスタＴｒのソース／ドレイン５１ｆ、さらにはここでの図示を省略した不純物層などが設けられている。
［配線層７ｂｆ（第２基板７ｆ側）］
　第２基板７ｆにおいて半導体層７ａｆ上に設けられた配線層７ｂｆは、半導体層７ａｆとの界面側に、ゲート絶縁膜５３ｆを介して設けられたゲート電極５５ｆ、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極５５ｆおよび他の電極は、層間絶縁膜５７ｆで覆われており、層間絶縁膜５７ｆに形成された溝パターン内には埋込配線５９ｆが設けられている。埋込配線５９ｆは、溝パターンの内壁を覆うバリアメタル層５９ａｆと、バリアメタル層５９ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる配線層５９ｂｆとにより構成されている。なお、以上のような配線層７ｂｆは、多層配線層構造としてもよい。
［電極層７ｃｆ（第２基板７ｆ側）］
　第２基板７ｆにおいて配線層７ｂｆ上に設けられた電極層７ｃｆは、配線層７ｂｆとの界面側に、銅（Ｃｕ）に対する拡散防止絶縁膜６１ｆと、この上部に積層された第２絶縁膜６９ｆとを備えている。第２絶縁膜６９ｆは、例えば、第２改質層と、第２低誘電率層と、ＴＥＯＳ膜とからなり、第２絶縁膜６９ｆに形成された溝パターン内には、埋込電極として第２電極６７ｆが設けられている。第２電極６７ｆは、溝パターンの内壁を覆うバリアメタル層６７ａｆと、バリアメタル層６７ａｆを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる第２電極膜６７ｂｆとにより構成されている。この第２電極６７ｆは、第１基板２ｆ側の第１電極３３ｆと対応するように配置され、絶縁性薄膜１２ｆを介した状態で第１基板２ｆ側の第１電極３３ｆと電気的に接続されている。このような電極層７ｃｆの表面が、第１基板２ｆに対する第２基板７ｆ側の貼合せ面７１ｆとなっている。貼合せ面７１ｆは、第２電極６７ｆおよび第２改質層が露出して構成されており、例えばＣＭＰによって平坦化された状態となっている。なお、第２低誘電率層は第２改質層上（図１５中の下方向）に形成されている。
［絶縁性薄膜１２ｆ］
　絶縁性薄膜１２ｆは、第１基板２ｆ側の貼合せ面４１ｆと第２基板７ｆ側の貼合せ面７１ｆとの間に狭持されており、貼合せ面４１ｆおよび貼合せ面７１ｆの全面を覆っている。すなわち、第１基板２ｆと第２基板７ｆとは、この絶縁性薄膜１２ｆを介して貼り合わせられている。なお、図１５中では、第１電極３３ｅと第２電極６７ｅとは、左右方向（図１５中の左右方向）にずれており、すなわち、第２電極６７ｆは、絶縁性薄膜１２ｆを介して第１絶縁膜３５ｆと、第２電極６７ｆの右側および左側で接続されているが、第１電極３３ｆと第２電極６７ｆとが、左右方向（図１５中の左右方向）にずれていないで、第１電極３３ｆ又は／及び第２電極６７ｆが左右方向（図１５中の左右方向）にはみ出していなくてもよい。
　上述のような絶縁性薄膜１２ｆは、例えば、酸化膜および窒化膜からなり、半導体に一般的に使用されている酸化膜および窒化膜が用いられる。以下に、絶縁性薄膜１２ｆの構成材料について詳しく説明する。
　絶縁性薄膜１２ｆが酸化膜からなる場合は、例えば、酸化シリコン（ＳｉＯ２）、ハフニア（ＨｆＯ２）を用いる。絶縁性薄膜１２ｆが酸化膜からなり、第１電極３３ｆおよび第２電極６７ｆが銅（Ｃｕ）からなる場合は、これら電極材料である銅（Ｃｕ）が絶縁性薄膜１２ｆ中に拡散しやすい。このような銅（Ｃｕ）の拡散によって絶縁性薄膜１２ｆの電気抵抗が下がるので、絶縁性薄膜１２ｆを介した第１電極３３ｆと第２電極６７ｆとの間の導電性が向上する。それゆえ、絶縁性薄膜１２ｆが酸化膜からなる場合には、絶縁性薄膜１２ｆを多少厚く成膜してもよい。
　絶縁性薄膜１２ｆが窒化膜からなる場合は、例えば、窒化シリコン（ＳｉＮ）を用いる。窒化膜からなる絶縁性薄膜１２ｆは、第１電極３３ｆおよび第２電極６７ｆに対する拡散防止性を有する。
　これにより、同一基板内においては、絶縁性薄膜１２ｆを介して同一基板の電極間に生じるリーク電流を防止できる。すなわち、第１基板２ｆにおいては、絶縁性薄膜１２ｆを介して生じる隣接する第１電極３３ｆ間のリーク電流を防止できる。これと同様に、第２基板７ｆにおいては、絶縁性薄膜１２ｆを介して生じる隣接する第２電極６７ｆ間のリーク電流を防止できる。一方、異なる基板間においては、電極材料が対向する基板側の絶縁膜に拡散することを防止できる。すなわち、第１基板２ｆ側の第１電極３３ｆが、対向する第２基板７ｆ側の第２絶縁膜６９ｆに拡散することを防止できる。同様に、第２基板７ｆ側の第２電極６７ｆが、対向する第１基板２ｆ側の第１絶縁膜３５ｆに拡散することを防止できる。それゆえ、各基板の貼合せ面における絶縁膜が露出している部分に、対向する基板側の電極に対する拡散防止材料からなるバリア膜を設ける必要がない場合がある。
　また、特に第２の構成例では、絶縁性薄膜１２ｆを介した状態で、第１基板２ｆ側の第１電極３３ｆと第２基板７ｆ側の第２電極６７ｆとが電気的に接続されていることが重要である。そのため、絶縁性薄膜１２ｆの膜厚は極めて薄い。その膜厚は、絶縁性薄膜１２ｆの材料により異なるものの、例えば、酸化シリコン（ＳｉＯ２）、ハフニア（ＨｆＯ２）等の酸化物や、その他のほとんどの材料において、およそ２ｎｍ以下である。ただし、絶縁性薄膜１２ｆの膜質によっては、さらに厚い膜を用いた場合もある。このような絶縁性薄膜１２ｆを介して対向配置された第１電極３３ｆと第２電極６７ｆとの間には、トンネル電流が流れる。また、一定以上の電圧を印加して絶縁破壊を起こすことにより、これら第１電極３３ｆと第２電極６７ｆとの間は完全な導通状態となり電流が流れる。
　なお、第２の構成例の半導体装置１ｆにおいて、絶縁性薄膜１２ｆは、上述の一層の構造に限らず、同じ材料による積層構造であってもよく、また異なる材料による積層構造であってもよい。
［保護膜１５ｆ、カラーフィルタ層１７ｆ、オンチップレンズ１９ｆ］
　保護膜１５ｆは、第１基板２ｆの光電変換部２１ｆを覆って設けられている。この保護膜１５ｆは、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。カラーフィルタ層１７ｆは、各光電変換部２１ｆに対応して１対１で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。オンチップレンズ１９ｆは、各光電変換部２１ｆおよびカラーフィルタ層１７ｆを構成する各色のカラーフィルタに対応して１対１で設けられ、各光電変換部２１ｆに入射光が集光されるように構成されている。
［第２の構成例の半導体装置（固体撮像装置）１ｆの構成による効果］
　上述のように構成された第２の構成例の半導体装置１ｆは、図１５に示すように、絶縁性薄膜１２ｆを介して第１基板２ｆと第２基板７ｆとが貼り合わせられたことにより、第１基板２ｆの貼合せ面４１ｆと第２基板７ｆの貼合せ面７１ｆとが直接接することはない。したがって、これらの貼合せ面が直接接合された構成において接合界面に生じていたボイドの発生が防止され、平坦化されて、第１基板と第２基板との接合強度が更に増大し。電極間の容量低減を図ることができる。これにより、信頼性の向上が図られた半導体装置を得ることが可能になる。
　特に、第１絶縁膜３５ｆおよび第２絶縁膜６９ｆがＴＥＯＳ膜を含む場合には、ＴＥＯＳ膜表面にＯＨ基が多く存在するため、ＴＥＯＳ膜からなる絶縁膜同士が直接接合する接合界面において、脱水縮合によるボイドが発生する。このように絶縁膜がＴＥＯＳ膜である場合においても、第２の構成例の半導体装置１ｆでは、絶縁性薄膜１２ｆを介して基板を貼り合わせるので、ＴＥＯＳ膜同士が直接接合することはなく、脱水縮合によるボイドの発生を防止できる。これにより、２枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。
＜第３の構成例＞
　図１６は、本技術を適用した固体撮像装置の第３の構成例を示す断面図である。
　図１６に、本技術に係る固体撮像装置、すなわち裏面照射型のＣＭＯＳ固体撮像装置の第３の構成例を示す。第３の構成例に係る固体撮像装置３１ｇは、画素アレイと制御回路が形成された第１の半導体チップ部２２ｇと、ロジック回路が形成された第２の半導体チップ部２６ｇとが貼り合わされた積層半導体チップ３２ｇを有して構成される。第１の半導体チップ部２２ｇ（第１基板）と第２の半導体チップ部２６ｇ（第２基板）とは、後述する互いの多層配線層が向かい合うようにして、かつ、接続配線が直接接合するように、貼り合わされる。
　第１の半導体チップ部２２ｇは、薄膜化されたシリコンによる第１の半導体基板３３ｇに、光電変換部となるフォトダイオードＰＤと複数の画素トランジスタＴｒ１、Ｔｒ２からなる複数の画素を列状に２次元配列した画素アレイ１００ｇが形成される。また、図示しないが、半導体基板３３ｇに制御回路を構成する複数のＭＯＳトランジスタが形成される。半導体基板３３ｇの表面３３ａｇ側には、層間絶縁膜３４ｇを介して複数、この例では５層のメタルＭ１～Ｍ５による配線３５ｇ［３５ａｇ～３５ｄｇ］及び３６ｇを配置した多層配線層３７ｇが形成される。配線３５ｇ及び３６ｇは、デュアルダマシン法で形成された銅（Ｃｕ）配線が用いられる。半導体基板３３ｇの裏面側には、絶縁膜３８ｇを介してオプティカルブラック領域４１ｇ上を含んで遮光膜３９ｇが形成され、さらに平坦化膜４３ｇを介して有効画素領域４２ｇ上にカラーフィルタ４４ｇ及びオンチップレンズ４５ｇが形成される。オプティカルブラック領域４１ｇ上にもオンチップレンズ４５ｇを形成することもできる。
　図１６において、画素トランジスタＴｒ１、Ｔｒ２は、複数の画素トランジスタを代表して示している。図１６では、画素アレイ１００ｇの画素を模式的に示している。第１の半導体チップ部２２ｇでは、薄膜化された半導体基板３３ｇにフォトダイオードＰＤが形成される。フォトダイオードＰＤは、例えばｎ型半導体領域と基板表面側のｐ型半導体領域を有して形成される。画素を構成する基板表面には、ゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース・ドレイン領域により画素トランジスタＴｒ１、Ｔｒ２が形成される。フォトダイオードＰＤに隣接する画素トランジスタＴｒ１がフローティングディフュージョンＦＤに相当する。各単位画素は素子分離領域で分離される。素子分離領域は、例えば基板に形成した溝内にＳｉＯ２膜等の絶縁膜を埋め込んでなるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造に形成される。
　第１の半導体チップ部２２ｇの多層配線層３７ｇでは、対応する画素トランジスタと配線３５ｇ間、隣り合う上下層の配線３５ｇ間が、導電ビア５２ｇを介して接続される。さらに、第２の半導体チップ部２６ｇとの接合面４０ｇに臨んで、５層目のメタルＭ５による接合配線３６ｇが形成される。接合配線３６ｇは、導電ビア５２ｇを介して４層目のメタルＭ４による所要の配線３５ｄｇに接続される。
　第２の半導体チップ部２６ｇは、シリコンによる第２の半導体基板５４ｇの各チップ部となる領域に、周辺回路を構成するロジック回路５５ｇが形成される。ロジック回路５５ｇは、ＣＭＯＳトランジスタを含む複数のＭＯＳトランジスタＴｒ１１～Ｔｒ１４で形成される。半導体基板５４ｇの表面側上には、層間絶縁膜５６ｇを介して複数層、本例では４層のメタルＭ１１～Ｍ１４による配線５７ｇ［５７ａｇ～５７ｃｇ］及び５８ｇを配置した多層配線層５９ｇが形成される。配線５７ｇ、５８ｇは、デュアルダマシン法による銅（Ｃｕ）配線が用いられる。
　図１６において、ロジック回路５５ｇの複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ１１～Ｔｒ１４で代表して示している。図１６では、ＭＯＳトランジスタＴｒ１１～Ｔｒ１４を模式的に示す。第２の半導体チップ部２６ｇでは、半導体基板５４ｇの表面側の半導体ウェル領域に、各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２が一対のソース・ドレイン領域とゲート絶縁膜を介してゲート電極６２ｇを有して形成される。各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２は例えばＳＴＩ構造の素子分離領域で分離される。
　第２の半導体チップ部２６ｇの多層配線層５９ｇでは、ＭＯＳトランジスタＴｒ１１～Ｔｒ１４と配線５７ｇ間、隣り合う上下層の配線５７ｇ間が、導電ビア６４ｇを介して接続される。さらに、第１の半導体チップ部２２ｇとの接合面４０ｇに臨んで、４層目のメタルＭ１４による接続配線５８ｇが形成される。接続配線５８ｇは、導電ビア６４ｇを介して３層目のメタルＭ１３による所要の配線５７ｃｇに接続される。
　第１の半導体チップ部２２ｇと第２の半導体チップ部２６ｇは、互いの多層配線層３７ｇ及び５９ｇが向かい合うようにして、接合面４０ｇに臨む接合配線３６ｇ及び５８ｇを直接接合して、電気的に接続される。接合付近の層間絶縁膜６６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第１改質層と第１低誘電率層との組み合わせで形成される。また、接合付近の層間絶縁膜５６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第２改質層と第２低誘電率層との組み合わせで形成される。なお、接合面４０ｇ（画素領域外）の第１の半導体チップ部２２ｇ側は、接合配線３６ｇと第１改質層が露出して、接合面４０ｇ（画素領域外）の第２の半導体チップ部２６ｇ側は、接合配線５８ｇと第２改質層が露出して、第１の半導体チップ部２２ｇと第２の半導体チップ部２６ｇとが貼り合わされる。そして、第１低誘電率層は第１改質層上（図１６中の上方向）に形成され、第２低誘電率層は第２改質層上（図１６中の下方向）に形成されている。
　なお、図１６中では、第１電極３６ｇと第２電極５８ｇとは、左右方向（図１６中の左右方向）にずれており、すなわち、第２電極５８ｇは、層間絶縁膜６６ｇと、第２電極５８ｇの右側および左側で接続されているが、第１電極３６ｇと第２電極５８ｇとが、左右方向（図１６中の左右方向）にずれていないで、第１電極３６ｇ又は／及び第２電極５８ｇが左右方向（図１６中の左右方向）にはみ出していなくてもよい。
　Ｃｕ配線による接合配線３６ｇ及び５８ｇの直接接合は、熱拡散接合で行う。接合配線３６ｇ、５８ｇ以外の絶縁膜６６ｇ同士の接合は、プラズマ接合、あるいは接着剤で行う。
　そして、第３の構成例では、特に、図１６に示すように、第１及び第２の半導体チップ部２２ｇ及び２６ｇの接合付近に、接続配線と同じ層の導電膜による遮光層６８ｇが形成される。第３の構成例の遮光層６８ｇは、第１の半導体チップ部２２ｇ側の接合配線３６ｇと同じ層のメタルＭ５による遮光部７１ｇと、第２の半導体チップ部２６ｇ側の接続配線５８ｇと同じ層のメタルＭ１４による遮光部７２ｇとにより形成される。遮光部７１ｇ及び７２ｇのいずれか一方、遮光部７１ｇが上面から見て縦横所定のピッチで複数の開口を有する形状に形成され、他方の遮光部７２ｇが上面から見て遮光部７１ｇの開口を塞ぐドット状に形成されてよい。遮光層６８ｇは、両遮光部７１ｇ及び７２ｇが上面から見て一様に閉塞された状態で重なり合って構成される。
　遮光部７１ｇと、その開口を塞ぐ遮光部７２ｇとは、互いに一部重なるように形成される。遮光部７１ｇと遮光部７２ｇは、接続配線３６ｇ及び５８ｇが直接接合されるとき、同時に重なり部分において直接接合される。遮光部７１ｇの開口の形状は種々の形状が考えられ、例えば、四角形状に形成される。一方、ドット状の遮光部７２ｇは、開口を塞ぐ形状をなし、図では開口の面積より大きめの四角形状に形成される。遮光層６８ｇは、固定電位、例えば接地電位が印加され、電位的に安定にすることが好ましい。
　上述したように、接合付近の層間絶縁膜６６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第１改質層と第１低誘電率層との組み合わせで形成される。また、接合付近の層間絶縁膜５６ｇは、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜と第２改質層と第２低誘電率層との組み合わせで形成される。なお、接合面４０ｇ（画素領域内）の第１の半導体チップ部２２ｇ側は、遮光部７１ｇと第１改質層が露出して、接合面４０ｇ（画素領域内）の第２の半導体チップ部２６ｇ側は、遮光部７２ｇと第２改質層が露出して、第１の半導体チップ部２２ｇと第２の半導体チップ部２６ｇとが貼り合わされる。そして、第１低誘電率層は第１改質層上（図１６中の上方向）に形成され、第２低誘電率層は第２改質層上（図１６中の下方向）に形成されている。
　なお、図１６中では、遮光部７１ｇと遮光部７２ｇとは、左右方向（図１６中の左右方向）にずれており、すなわち、遮光部７１ｇは、層間絶縁膜５６ｇと接続され、遮光部７２ｇは、層間絶縁膜６６ｇと接続しているが、遮光部７１ｇと遮光部７２ｇとが、左右方向（図１６中の左右方向）にずれていないで、遮光部７１ｇ又は／及び遮光部７２ｇが左右方向（図１６中の左右方向）にはみ出していなくてもよい。
＜第４の構成例＞
　図１８は、本技術を適用した固体撮像装置の第４の構成例を示す断面図である。
　本技術に係る固体撮像装置では、ＰＤ（フォトダイオード）２００１９が、半導体基板２００１８の裏面（図１８では上面）側から入射する入射光２０００１を受光する。ＰＤ２００１９の上方には、平坦化膜２００１３、ＣＦ（カラーフィルタ）２００１２、マイクロレンズ２００１１が設けられており、各部を順次介して入射した入射光２０００１を、受光面２００１７で受光して光電変換が行われる。
　例えば、ＰＤ２００１９は、ｎ型半導体領域２００２０が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ２００１９においては、ｎ型半導体領域２００２０は、半導体基板２００１８のｐ型半導体領域２００１６、２００４１の内部に設けられている。ｎ型半導体領域２００２０の、半導体基板２００１８の表面（図１８では下面）側には、裏面（図１８では上面）側よりも不純物濃度が高いｐ型半導体領域２００４１が設けられている。つまり、ＰＤ２００１９は、ＨＡＤ（Ｈｏｌｅ-Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造になっており、ｎ型半導体領域２００２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域２００１６、２００４１が形成されている。
　半導体基板２００１８の内部には、複数の画素２００１０の間を電気的に分離する画素分離部２００３０が設けられており、この画素分離部２００３０で区画された領域に、ＰＤ２００１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部２００３０は、例えば、複数の画素２００１０の間に介在するように格子状に形成されており、ＰＤ２００１９は、この画素分離部２００３０で区画された領域内に形成されている。
　各ＰＤ２００１９では、アノードが接地されており、固体撮像装置において、ＰＤ２００１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
　配線層２００５０は、半導体基板２００１８のうち、遮光膜２００１４、ＣＦ２００１２、マイクロレンズ２００１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
　配線層２００５０は、配線２００５１と絶縁層２００５２とを含み、絶縁層２００５２内において、配線２００５１が各素子に電気的に接続するように形成されている。配線層２００５０は、いわゆる多層配線の層になっており、絶縁層２００５２を構成する層間絶縁膜と配線２００５１とが交互に複数回積層されて形成されている。ここでは、配線２００５１としては、転送Ｔｒ等のＰＤ２００１９から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層２００５２を介して積層されている。絶縁層２００５２は改質層と低誘電率層とを含んでよく、層間絶縁膜と配線の界面において、改質層が形成されてよく、改質層上に低誘電率層が形成されてもよい。
　配線層２００５０の、ＰＤ２００１９が設けられている側に対して反対側の面には、支持基板２００６１が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板２００６１として設けられている。
　遮光膜２００１４は、半導体基板２００１８の裏面（図１８では上面）の側に設けられている。
　遮光膜２００１４は、半導体基板２００１８の上方から半導体基板２００１８の裏面へ向かう入射光２０００１の一部を、遮光するように構成されている。
　遮光膜２００１４は、半導体基板２００１８の内部に設けられた画素分離部２００３０の上方に設けられている。ここでは、遮光膜２００１４は、半導体基板２００１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜２００１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２００１８の内部に設けられたＰＤ２００１９の上方においては、ＰＤ２００１９に入射光２０００１が入射するように、遮光膜２００１４は、設けられておらず、開口している。
　つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜２００１４の平面形状は、格子状になっており、入射光２０００１が受光面２００１７へ通過する開口が形成されている。
　遮光膜２００１４は、光を遮光する遮光材料で形成されている。例えば、チタン(Ｔｉ)膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜２００１４が形成されている。この他に、遮光膜２００１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。
　遮光膜２００１４は、平坦化膜２００１３によって被覆されている。平坦化膜２００１３は、光を透過する絶縁材料を用いて形成されている。
　画素分離部２００３０は、溝部２００３１、固定電荷膜２００３２、及び、絶縁膜２００３３を有する。
　固定電荷膜２００３２は、半導体基板２００１８の裏面（上面）の側において、複数の画素２００１０の間を区画している溝部２００３１を覆うように形成されている。
　具体的には、固定電荷膜２００３２は、半導体基板２００１８において裏面（上面）側に形成された溝部２００３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜２００３２で被覆された溝部２００３１の内部を埋め込むように、絶縁膜２００３３が設けられている（充填されている）。
　ここでは、固定電荷膜２００３２は、半導体基板２００１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜２００３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２００１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
　固定電荷膜２００３２は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜２００３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
＜第５の構成例＞
　図１９～図２０は、本技術を適用した固体撮像装置の第５の構成例（積層基板における回路構成）を示す断面図である。
　図１９に示される電子デバイス（積層型の固体撮像装置）１０Ａｄは、複数のセンサ４０ｄが配置されて成るセンサ部２１ｄを有する第１半導体チップ２０ｄ、及び、センサ４０ｄによって取得された信号を処理する信号処理部３１ｄを有する第２半導体チップ３０ｄ、を備えており、第１半導体チップ２０ｄ（第１基板、センサ基板）と第２半導体チップ３０ｄ（第２基板、回路基板）とは積層されており、信号処理部３１ｄの少なくとも一部は、空乏型電界効果トランジスタから構成されている。尚、複数のセンサ４０ｄは、２次元マトリクス状（行列状）に配置されている。次の説明においても同様である。尚、図１９においては、説明の関係上、第１半導体チップ２０ｄと第２半導体チップ３０ｄとを分離した状態で図示している。
　また、電子デバイス１０Ａｄは、複数のセンサ４０ｄが配置されて成るセンサ部２１ｄを有する第１半導体チップ２０ｄ、及び、センサ４０ｄによって取得された信号を処理する信号処理部３１ｄを有する第２半導体チップ３０ｄ、を備えており、第１半導体チップ２０ｄと第２半導体チップ３０ｄとは積層されており、信号処理部３１ｄは、高耐圧トランジスタ系回路及び低耐圧トランジスタ系回路から構成されており、低耐圧トランジスタ系回路の少なくとも一部は、空乏型電界効果トランジスタから構成されている。
　空乏型電界効果トランジスタは、完全空乏型ＳＯＩ構造を有し、あるいは又、部分空乏型ＳＯＩ構造を有し、あるいは又、フィン構造（ダブルゲート構造あるいはトリゲート構造とも呼ばれる）を有し、あるいは又、深空乏化チャネル構造を有する。これらの空乏型電界効果トランジスタの構成、構造については後述する。
　具体的には、図２０に示されるように、第１半導体チップ２０ｄには、センサ部２１ｄ及び行選択部２５ｄが配されている。一方、第２半導体チップ３０ｄには信号処理部３１ｄが配されている。信号処理部３１ｄは、比較器（コンパレータ）５１ｄ及びカウンタ部５２ｄを備えたアナログ－デジタル変換器（以下、『ＡＤ変換器』と略称する）５０ｄ、ランプ電圧生成器（以下、『参照電圧生成部』と呼ぶ場合がある）５４ｄ、データラッチ部５５ｄ、パラレル－シリアル変換部５６、メモリ部３２ｄ、データ処理部３３ｄ、制御部３４ｄ（ＡＤ変換器５０ｄに接続されたクロック供給部を含む）、電流源３５ｄ、デコーダ３６ｄ、行デコーダ３７ｄ、及び、インターフェース（ＩＦ）部３８ｂから構成されている。
　そして、電子デバイスにあっては、第２半導体チップ３０ｄにおける高耐圧トランジスタ系回路（具体的な構成回路は後述する）と、第１半導体チップ２０ｄにおけるセンサ部２１ｄとは、平面的に重なっており、第２半導体チップ３０ｄにおいて、第１半導体チップ２０ｄのセンサ部２１ｄと対向する高耐圧トランジスタ系回路の上方には遮光領域が形成されている。第２半導体チップ３０ｄにおいて、センサ部２１ｄの下方に配置されている遮光領域は、第２半導体チップ３０ｄに形成された配線（図示せず）を、適宜、配置することで得ることができる。また、第２半導体チップ３０ｄにおいて、ＡＤ変換器５０ｄはセンサ部２１ｄの下方に配置されている。ここで、信号処理部３１ｄ又は低耐圧トランジスタ系回路（具体的な構成回路は後述する）は、ＡＤ変換器５０ｄの一部を含み、ＡＤ変換器５０ｄの少なくとも一部は、空乏型電界効果トランジスタから構成されている。ＡＤ変換器５０ｄは、具体的には、図２０に回路図を示すシングルスロープ型ＡＤ変換器から構成されている。あるいは又、電子デバイスにあっては、別のレイアウトとして、第２半導体チップ３０ｄにおける高耐圧トランジスタ系回路と、第１半導体チップ２０ｄにおけるセンサ部２１ｄとは、平面的に重なっていない構成とすることができる。即ち、第２半導体チップ３０ｄにおいて、アナログ－デジタル変換器（ＡＤ変換器）５０ｄの一部等は、第２半導体チップ３０ｄの外周部に配置されている。そして、これによって、遮光領域の形成が不要となり、工程や構造、構成の簡素化、設計上の自由度の向上、レイアウト設計における制約の低減を図ることができる。
　ＡＤ変換器５０ｄは、複数のセンサ４０ｄ（１つのセンサ列に属するセンサ４０ｄ）に対して１つ設けられており、シングルスロープ型アナログ－デジタル変換器から成るＡＤ変換器５０ｄは、ランプ電圧生成器（参照電圧生成部）５４ｄ、センサ４０ｄによって取得されたアナログ信号と、ランプ電圧生成器（参照電圧生成部）５４ｄからのランプ電圧とが入力される比較器（コンパレータ）５１ｄ、及び、制御部３４ｄに設けられたクロック供給部（図示せず）からクロックＣＫが供給され、比較器５１ｄの出力信号に基づいて動作するカウンタ部５２ｄ、を有する。尚、ＡＤ変換器５０ｄに接続されたクロック供給部は、信号処理部３１ｄ又は低耐圧トランジスタ系回路に含まれており（より具体的には、制御部３４ｄに含まれており）、周知のＰＬＬ回路から構成されている。そして、少なくともカウンタ部５２ｄの一部及びクロック供給部は、空乏型電界効果トランジスタから構成されている。
　即ち、第１半導体チップ２０ｄに設けられたセンサ部２１ｄ（センサ４０ｄ）及び行選択部２５ｄは、更には、列選択部は、高耐圧トランジスタ系回路に該当する。また、第２半導体チップ３０ｄに設けられた信号処理部３１ｄにおけるＡＤ変換器５０ｄを構成する比較器５１ｄ、ランプ電圧生成器（参照電圧生成部）５４ｄ、電流源３５ｄ、デコーダ３６ｄ、及び、インターフェース（ＩＦ）部３８ｂは、高耐圧トランジスタ系回路に該当する。一方、第２半導体チップ３０ｄに設けられた信号処理部３１ｄにおけるＡＤ変換器５０ｄを構成するカウンタ部５２ｄ、データラッチ部５５ｄ、パラレル－シリアル変換部５６、メモリ部３２ｄ、データ処理部３３ｄ（画像信号処理部を含む）、制御部３４ｄ（ＡＤ変換器５０ｄに接続されたクロック供給部やタイミング制御回路を含む）、及び、行デコーダ３７ｄは、更には、後述するマルチプレクサ（ＭＵＸ）５７やデータ圧縮部５８は、低耐圧トランジスタ系回路に該当する。そして、カウンタ部５２ｄの全て、及び、制御部３４ｄに含まれるクロック供給部は、空乏型電界効果トランジスタから構成されている。
　第１半導体チップ２０ｄと第２半導体チップ３０ｄの積層構造を得るためには、先ず、周知の方法に基づき、第１半導体チップ２０ｄを構成する第１シリコン半導体基板及び第２半導体チップ３０ｄを構成する第２シリコン半導体基板に、上述した所定の種々の回路を形成する。そして、第１シリコン半導体基板及び第２シリコン半導体基板を周知の方法に基づき貼り合わせる。次に、第１シリコン半導体基板側に形成された配線から第２シリコン半導体基板に形成された配線に至る貫通孔を形成し、貫通孔を導電材料で埋めることで、ＴＣ（Ｓ）Ｖを形成する。その後、所望に応じてセンサ４０ｄにカラーフィルタ及びマイクロレンズを形成した後、第１シリコン半導体基板と第２シリコン半導体基板の貼合せ構造をダイシングすることによって、第１半導体チップ２０ｄと第２半導体チップ３０ｄとが積層された電子デバイス１０Ａｄを得ることができる。
　第１半導体チップ２０ｄは、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を有してよく、第１半導体チップ２０ｄは、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を有してよく、第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続された電子デバイス（積層型の固体撮像装置）１０Ａｄが得られる。電子デバイス（積層型の固体撮像装置）１０Ａｄによれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１半導体チップ２０ｄの接合面（表面）及び第２半導体チップ３０ｄの接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、電子デバイス（積層型の固体撮像装置）１０Ａｄによれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１半導体チップ２０ｄ及び第２半導体チップ３０ｄ同士の高い接合強度とを両立することができる。
　センサ４０ｄは、具体的にはイメージセンサ、より具体的には周知の構成、構造を有するＣＭＯＳイメージセンサから成り、電子デバイス１０Ａｄは固体撮像装置から成る。固体撮像装置にあっては、センサ４０ｄからの信号（アナログ信号）を、１つのセンサを単位として、あるいは又、複数のセンサを単位として、あるいは又、１つあるいは複数の行（ライン）を単位としたセンサ群毎に読み出すことが可能なＸＹアドレス型の固体撮像装置である。そして、センサ部２１ｄにあっては、行列状のセンサ配列に対してセンサ行毎に制御線（行制御線）が配線され、センサ列毎に信号線（列信号線／垂直信号線）２６ｄが配線されている。信号線２６ｄの各々には電流源３５ｄが接続された構成とすることができる。そして、この信号線２６ｄを介して、センサ部２１ｄのセンサ４０ｄから信号（アナログ信号）が読み出される。この読み出しについては、例えば、１つのセンサ又は１ライン（１行）のセンサ群を単位として露光を行うローリングシャッタの下で行う構成とすることができる。このローリングシャッタ下での読み出しを、「ローリング読み出し」と呼ぶ場合がある。
　第１半導体チップ２０ｄの周縁部には、外部との電気的接続を行うためのパッド部２２1，２２2や、第２半導体チップ３０ｄとの間での電気的接続を行うためのＴＣ（Ｓ）Ｖ構造を有するビア部２３1，２３2が設けられている。尚、図面では、ビア部を「ＶＩＡ」と表記する場合がある。ここでは、センサ部２１ｄを挟んで左右両側にパッド部２２1及びパッド部２３2を設ける構成としたが、左右の一方側に設ける構成とすることも可能である。また、センサ部２１ｄを挟んで上下両側にビア部２３1及びビア部２３を設ける構成としたが、上下の一方側に設ける構成とすることも可能である。また、下側の第２半導体チップ３０ｄにボンディングパッド部を設けて第１半導体チップ２０ｄに開口部を設け、第２半導体チップ３０ｄに設けられたボンディングパッド部に、第１半導体チップ２０ｄに設けられた開口部を介してワイヤボンディングする構成や、第２半導体チップ３０ｄからＴＣ（Ｓ）Ｖ構造を用いて基板実装する構成とすることも可能である。あるいは又、第１半導体チップ２０ｄにおける回路と第２半導体チップ３０ｄにおける回路との間の電気的接続を、チップ・オン・チップ方式に基づきバンプを介して行うこともできる。センサ部２１ｄの各センサ４０ｄから得られるアナログ信号は、第１半導体チップ２０ｄから第２半導体チップ３０ｄに、ビア部２３1，２３2を介して伝送される。尚、本明細書において、「左側」、「右側」、「上側」、「下側」「上下」「上下方向」、「左右」、「左右方向」という概念は、図面を眺めたときの相対的な位置関係を表す概念である。以下においても同様である。
　第１半導体チップ２０ｄ側の回路構成について図２０を用いて説明する。第１半導体チップ２０ｄ側には、センサ４０ｄが行列状に配置されて成るセンサ部２１ｄの他に、第２半導体チップ３０ｄ側から与えられるアドレス信号を基に、センサ部２１ｄの各センサ４０ｄを行単位で選択する行選択部２５ｄが設けられている。尚、ここでは、行選択部２５ｄを第１半導体チップ２０ｄ側に設けたが、第２半導体チップ３０ｄ側に設けることも可能である。
　図２０に示されるように、センサ４０ｄは、光電変換素子として例えばフォトダイオード４１ｄを有している。センサ４０ｄは、フォトダイオード４１ｄに加えて、例えば、転送トランジスタ（転送ゲート）４２、リセットトランジスタ４３ｄ、増幅トランジスタ４４ｄ、及び、選択トランジスタ４５ｄの４つのトランジスタを有している。４つのトランジスタ４２ｄ，４３ｄ，４４ｄ，４５ｄとして、例えばＮチャネル型トランジスタを用いる。但し、ここで例示した転送トランジスタ４２ｄ、リセットトランジスタ４３ｄ、増幅トランジスタ４４ｄ、及び、選択トランジスタ４５ｄの導電型の組み合わせは一例に過ぎず、これらの組合せに限られるものではない。即ち、必要に応じて、Ｐチャネル型のトランジスタを用いる組合せとすることができる。また、これらのトランジスタ４２ｄ，４３ｄ，４４ｄ，４５ｄは、高耐圧ＭＯＳトランジスタから構成されている。即ち、センサ部２１ｄは、前述したとおり、全体として、高耐圧トランジスタ系回路である。
　センサ４０ｄに対して、センサ４０ｄを駆動する駆動信号である転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬが行選択部２５ｄから適宜与えられる。即ち、転送信号ＴＲＧが転送トランジスタ４２ｄのゲート電極に印加され、リセット信号ＲＳＴがリセットトランジスタ４３ｄのゲート電極に印加され、選択信号ＳＥＬが選択トランジスタ４５ｄのゲート電極に印加される。
　フォトダイオード４１ｄは、アノード電極が低電位側電源（例えば、グランド）に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換して、光電荷を蓄積する。フォトダイオード４１ｄのカソード電極は、転送トランジスタ４２ｄを介して増幅トランジスタ４４ｄのゲート電極と電気的に接続されている。増幅トランジスタ４４ｄのゲート電極と電気的に繋がったノード４６をＦＤ部（フローティングディフュージョン／浮遊拡散領域部）と呼ぶ。
　転送トランジスタ４２ｄは、フォトダイオード４１ｄのカソード電極とＦＤ部４６ｄとの間に接続されている。転送トランジスタ４２ｄのゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブ（以下、『Ｈｉｇｈアクティブ』と記述する）の転送信号ＴＲＧが行選択部２５ｄから与えられる。この転送信号ＴＲＧに応答して、転送トランジスタ４２ｄが導通状態となり、フォトダイオード４１ｄで光電変換された光電荷がＦＤ部４６ｄに転送される。リセットトランジスタ４３ｄのドレイン領域はセンサ電源ＶDDに接続されており、ソース領域はＦＤ部４６ｄに接続されている。リセットトランジスタ４３ｄのゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが行選択部２５ｄから与えられる。このリセット信号ＲＳＴに応答して、リセットトランジスタ４３ｄが導通状態となり、ＦＤ部４６ｄの電荷をセンサ電源ＶDDに捨てることによってＦＤ部４６ｄがリセットされる。増幅トランジスタ４４ｄのゲート電極はＦＤ部４６ｄに接続されており、ドレイン領域はセンサ電源ＶDDに接続されている。そして、増幅トランジスタ４４ｄは、リセットトランジスタ４３ｄによってリセットされた後のＦＤ部４６ｄの電位をリセット信号（リセットレベル：ＶReset）として出力する。増幅トランジスタ４４ｄは、更に、転送トランジスタ４２ｄによって信号電荷が転送された後のＦＤ部４６ｄの電位を光蓄積信号（信号レベル）ＶSigとして出力する。選択トランジスタ４５ｄの例えばドレイン領域は増幅トランジスタ４４ｄのソース領域に接続されており、ソース領域は信号線２６ｄに接続されている。選択トランジスタ４５ｄのゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが行選択部２５ｄから与えられる。この選択信号ＳＥＬに応答して、選択トランジスタ４５ｄが導通状態となり、センサ４０ｄが選択状態となり、増幅トランジスタ４４ｄから出力される信号レベルＶSigの信号（アナログ信号）が信号線２６ｄに送り出される
。
　このように、センサ４０ｄからは、リセット後のＦＤ部４６ｄの電位がリセットレベルＶResetとして、次いで、信号電荷の転送後のＦＤ部４６ｄの電位が信号レベルＶSigとして、順に信号線２６ｄに読み出される。信号レベルＶSigには、リセットレベルＶResetの成分も含まれる。尚、選択トランジスタ４５ｄについて、増幅トランジスタ４４ｄのソース領域と信号線２６ｄとの間に接続する回路構成としたが、センサ電源ＶDDと増幅トランジスタ４４ｄのドレイン領域との間に接続する回路構成とすることも可能である。
　また、センサ４０ｄとしては、このような４つのトランジスタから成る構成に限られるものではない。例えば、増幅トランジスタ４４ｄに選択トランジスタ４５ｄの機能を持たせた３つのトランジスタから成る構成や、複数の光電変換素子間（センサ間）で、ＦＤ部４６ｄ以降のトランジスタを共用する構成等とすることもでき、回路の構成は問わない。
　図１９及び５６に示し、前述したように、電子デバイス１０Ａｄにあっては、第２半導体チップ３０ｄには、メモリ部３２ｄ、データ処理部３３ｄ、制御部３４ｄ、電流源３５ｄ、デコーダ３６ｄ、行デコーダ３７ｄ、及び、インターフェース（ＩＦ）部３８ｂ等が設けられており、また、センサ部２１ｄの各センサ４０ｄを駆動するセンサ駆動部（図示せず）が設けられている。信号処理部３１ｄにあっては、センサ部２１ｄの各センサ４０ｄからセンサ行毎に読み出されたアナログ信号に対して、センサ列単位で並列（列並列）にデジタル化（ＡＤ変換）を含む所定の信号処理を行う構成とすることができる。そして、信号処理部３１ｄは、センサ部２１ｄの各センサ４０ｄから信号線２６ｄに読み出されたアナログ信号をデジタル化するＡＤ変換器５０ｄを有しており、ＡＤ変換された画像データ（デジタルデータ）をメモリ部３２ｄに転送する。メモリ部３２ｄは、信号処理部３１ｄにおいて所定の信号処理が施された画像データを格納する。メモリ部３２ｄは、不揮発性メモリから構成されていてもよいし、揮発性メモリから構成されていてもよい。データ処理部３３ｄは、メモリ部３２ｄに格納された画像データを所定の順番に読み出し、種々の処理を行い、チップ外に出力する。制御部３４ｄは、例えばチップ外から与えられる水平同期信号ＸＨＳ、垂直同期信号ＸＶＳ、及び、マスタークロックＭＣＫ等の基準信号に基づいて、センサ駆動部や、メモリ部３２ｄ、データ処理部３３ｄ等の信号処理部３１ｄの各動作の制御を行う。このとき、制御部３４ｄは、第１半導体チップ２０ｄ側の回路（行選択部２５ｄやセンサ部２１ｄ）と、第２半導体チップ３０ｄ側の信号処理部３１ｄ（メモリ部３２ｄ、データ処理部３３ｄ等）との同期を取りつつ、制御を行う。
　電流源３５ｄには、センサ部２１ｄの各センサ４０ｄからセンサ列毎にアナログ信号が読み出される信号線２６ｄの各々が接続されている。電流源３５ｄは、例えば、信号線２６ｄに或る一定の電流を供給するように、ゲート電位が一定電位にバイアスされたＭＯＳトランジスタから成る、所謂、負荷ＭＯＳ回路構成を有する。この負荷ＭＯＳ回路から成る電流源３５ｄは、選択された行に含まれるセンサ４０ｄの増幅トランジスタ４４ｄに定電流を供給することにより、増幅トランジスタ４４ｄをソースフォロアとして動作させる。デコーダ３６ｄは、制御部３４ｄの制御下、センサ部２１ｄの各センサ４０ｄを行単位で選択する際に、その選択行のアドレスを指定するアドレス信号を行選択部２５ｄに対して与える。行デコーダ３７ｄは、制御部３４ｄの制御下、メモリ部３２ｄに画像データを書き込んだり、メモリ部３２ｄから画像データを読み出したりする際の行アドレスを指定する。
　信号処理部３１ｄは、前述したとおり、少なくとも、センサ部２１ｄの各センサ４０ｄから信号線２６ｄを通して読み出されるアナログ信号をデジタル化（ＡＤ変換）するＡＤ変換器５０ｄを有しており、アナログ信号に対してセンサ列の単位で並列に信号処理（列並列ＡＤ）を行う。信号処理部３１ｄは、更に、ＡＤ変換器５０ｄでのＡＤ変換の際に用いる参照電圧Ｖrefを生成するランプ電圧生成器（参照電圧生成部）５４ｄを有する。参照電圧生成部５４ｄは、時間が経過するにつれて電圧値が階段状に変化する、所謂、ランプ（ＲＡＭＰ）波形（傾斜状の波形）の参照電圧Ｖrefを生成する。参照電圧生成部５４ｄは、例えば、ＤＡ変換器（デジタル－アナログ変換器）を用いて構成することができるが、これに限定するものではない。
　ＡＤ変換器５０ｄは、例えば、センサ部２１ｄのセンサ列毎に、即ち、信号線２６ｄ毎に設けられている。即ち、ＡＤ変換器５０ｄは、センサ部２１ｄのセンサ列の数だけ配置されて成る、所謂、列並列ＡＤ変換器である。そして、ＡＤ変換器５０ｄは、例えば、アナログ信号のレベルの大きさに対応した時間軸方向に大きさ（パルス幅）を有するパルス信号を生成し、このパルス信号のパルス幅の期間の長さを計測することによってＡＤ変換処理を行う。より具体的には、図２に示すように、ＡＤ変換器５０ｄは、比較器（ＣＯＭＰ）５１ｄ及びカウンタ部５２ｄを少なくとも有する。比較器５１ｄは、センサ部２１ｄの各センサ４０ｄから信号線２６ｄを介して読み出されるアナログ信号（前述した信号レベルＶSig及びリセットレベルＶReset）を比較入力とし、参照電圧生成部５４ｄから供給されるランプ波形の参照電圧Ｖrefを基準入力とし、両入力を比較する。ランプ波形は、時間が経過するにつれて、電圧が傾斜状（階段状）に変化する波形である。そして、比較器５１ｄの出力は、例えば、参照電圧Ｖrefがアナログ信号よりも大きくなるとき、第１の状態（例えば、高レベル）となる。一方、参照電圧Ｖrefがアナログ信号以下のとき、出力は第２の状態（例えば、低レベル）となる。比較器５１ｄの出力信号が、アナログ信号のレベルの大きさに対応したパルス幅を有するパルス信号となる。
　カウンタ部５２ｄとして、例えば、アップ／ダウンカウンタが用いられる。カウンタ部５２ｄには、比較器５１ｄに対する参照電圧Ｖrefの供給開始タイミングと同じタイミングでクロックＣＫが与えられる。アップ／ダウンカウンタであるカウンタ部５２ｄは、クロックＣＫに同期してダウン（ＤＯＷＮ）カウント、又は、アップ（ＵＰ）カウントを行うことで、比較器５１ｄの出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの比較期間を計測する。この計測動作の際、カウンタ部５２ｄは、センサ４０ｄから順に読み出されるリセットレベルＶReset及び信号レベルＶSigに関して、リセットレベルＶResetに対してはダウンカウントを行い、信号レベルＶSigに対してはアップカウントを行う。そして、このダウンカウント／アップカウントの動作により、信号レベルＶSigとリセットレベルＶResetとの差分をとることができる。その結果、ＡＤ変換器５０ｄでは、ＡＤ変換処理に加えてＣＤＳ（Correlated Double Sampling：相関二重サンプリング）処理が行われる。ここで、「ＣＤＳ処理」とは、信号レベルＶSigとリセットレベルＶResetとの差分を取ることにより、センサ４０ｄのリセットノイズや増幅トランジスタ４４ｄの閾値ばらつき等のセンサ固有の固定パターンノイズを除去する処理である。そして、カウンタ部５２ｄのカウント結果（カウント値）が、アナログ信号をデジタル化したデジタル値（画像データ）となる。
　このように、第１半導体チップ２０ｄと第２半導体チップ３０ｄとが積層されて成る固体撮像装置である電子デバイス１０Ａｄは、第１半導体チップ２０ｄとしてセンサ部２１ｄを形成できるだけの大きさ（面積）のもので、よいため、第１半導体チップ２０ｄのサイズ（面積）、ひいては、チップ全体のサイズを小さくすることができる。更に、第１半導体チップ２０ｄにはセンサ４０ｄの製造に適したプロセスを、第２半導体チップ３０ｄには各種回路の製造に適したプロセスを、それぞれ適用することができるため、電子デバイス１０Ａｄの製造に当たって、プロセスの最適化を図ることができる。また、第１半導体チップ２０ｄ側からアナログ信号を第２半導体チップ３０ｄ側へ伝送する一方、アナログ・デジタル処理を行う回路部分を同一基板（第２半導体チップ３０ｄ）内に設け、第１半導体チップ２０ｄ側の回路と第２半導体チップ３０ｄ側の回路との同期を取りつつ制御する構成とすることで、高速処理を実現することができる。
　本技術は、固体撮像装置の全体の構成として、上記で説明をした第１の構成例～第５の構成例のうちいずれか２つ以上の構成例を、特に技術的な矛盾がない限り、適宜組み合わせて用いてもよい。
　以下に、本技術に係る実施の形態（第１の実施形態～第７の実施形態）の固体撮像装置について、具体的、かつ、詳細に説明をする。
＜２．第１の実施形態（固体撮像装置の例１及び固体撮像装置の例１の製造方法）＞
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。第１改質層及び第２改質層のそれぞれの厚みは、任意でよいが、例えば、第１低誘電率層及び第２低誘電率層の厚みの１／１０～１／１００の厚みでよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
　第１低誘電率層及び第２低誘電率層のそれぞれは、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。そして、第１低誘電率層及び第２低誘電率層のそれぞれは、例えば、比誘電率２．７程度又それ以下の低誘電率材料（Ｌｏｗ-ｋ材料）から構成されてもよく、二酸化ケイ素（ＳｉＯ２）等の絶縁膜の誘電率と同程度又はそれ以下の誘電率を有する絶縁膜から構成されてもよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少してもよいし、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよいし、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大してもよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第２低誘電率層がＳｉＯＣを含んでよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、又は、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよく、又は、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少しもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、又は、第１改質層の前記Ｏ原子の濃度が第１接合面に向かって増大し、第２改質層Ｃ原子の濃度が第２接合面に向かって減少してもよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層のＯ原子の濃度が前記第１接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、又は、第１改質層のＣ原子の濃度が第１接合面に向かって減少し、かつ、第１改質層のＯ原子の濃度が第１接合面に向かって増大してよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
　本技術に係る第１の実施形態（固体撮像装置の例１）の固体撮像装置においては、第１低誘電率層がＳｉＯＣを含んでもよく、第２低誘電率層がＳｉＯＣを含んでもよく、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第１改質層のＣ原子の濃度が第１接合面に向かって減少してもよく、
　第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、又は、第１改質層のＯ原子の濃度が第１接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよい。
　本技術に係る第１の実施形態の固体撮像装置の例１及び固体撮像装置の例１の製造方法について、図２～図５を用いて説明をする。図２は、本技術に係る第１の実施形態の固体撮像装置の例１を示す断面図であり、より詳しくは、図２（ａ）は、固体撮像装置１００－１３の断面図であり、図２（ｂ）は、図２（ａ）に示されるＹ３部分の拡大断面図である。図３は、本技術に係る第１の実施形態の固体撮像装置の例１（固体撮像装置１００－２）の製造方法の例１を説明するための断面図であり、図４～図５は、本技術に係る第１の実施形態の固体撮像装置の例１（固体撮像装置１００－４）の製造方法の例２を説明するための断面図である。
　まず、図２を用いて説明をする。図２（ａ）及び（ｂ）に示されるように、固体撮像装置１００－１３が備える第１基板は、第１電極１３－１と、第１改質層１－１と、第１改質層１－１上（図２（ａ）の上方向）に形成された第１低誘電率層２－１と、第１電極１３－１及び第１改質層１－１が露出した第１接合面Ｐ１とを有し、さらに、第１低誘電率層２－１上（図２（ａ）の上方向）に形成されたＳｉＮ層３－１と、ＳｉＮ層３－１上（図２（ａ）の上方向）に形成された第１低誘電率層４－１と、第１低誘電率層４－１上（図２（ａ）の上方向）に形成されたＳｉＮ層５－１と、ＳｉＮ層５－１上（図２（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－１を有する。層間絶縁膜（例えばＳｉＯ２）６－１には第１配線１０－１が埋め込めれており、第１配線１０－１は第１電極１３－１と接続している。第１電極１３－１は、ビア１１－１とトレンチ１２－１とから構成されている。
　固体撮像装置１００－１３が備える第２基板は、第２電極１３－２と、第２改質層１－２と、第２改質層１－２上（図２（ａ）の下方向）に形成された第２低誘電率層２－２と、第２電極１３－２及び第２改質層１－２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２－２上（図２（ａ）の下方向）に形成されたＳｉＮ層３－２と、ＳｉＮ層３－２上（図２（ａ）の下方向）に形成された第２低誘電率層４－２と、第２低誘電率層４－２上（図２（ａ）の下方向）に形成されたＳｉＮ層５－２と、ＳｉＮ層５－２上（図２（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－２を有する。層間絶縁膜（例えばＳｉＯ２）６－２には第２配線１０－２が埋め込めれており、第２配線１０－２は第２電極１３－２と接続している。第２電極１３－２は、ビア１１－２とトレンチ１２－２とから構成されている。
　第１電極１３－１及び第１配線１０－１と、第１改質層１－１、第１低誘電率層２－１、ＳｉＮ層３－１、第１低誘電率層４－１、ＳｉＮ層５－１及び層間絶縁膜（例えばＳｉＯ２）６－１との間には、バリアメタル層１４－１が形成され、第２電極１３－２及び第２配線１０－２と、第２改質層１－２、第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２との間には、バリアメタル層１４－２が形成されている。バリアメタル層１４－１及び１４－２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
　固体撮像装置１００－１３は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
　図３を用いて、固体撮像装置１００－２の製造方法を説明する。
　図３（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０－２を形成後、複数回の絶縁膜成膜（第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２－２）・ビア（後述の金属メッキ後はビア１１－２）形成を行った後、バリア層１４－２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２－２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３－２（ビア１１－２とトレンチ１２－２とから構成される。）を形成する。なお、第１基板に形成される電極１３－１（ビア１１－１とトレンチ１２－１とから構成される。）も上記と同様な方法で形成することができる。
　図３（ｂ）に示されるように、第２低誘電率層２－２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２－２（ｌｏｗ－ｋ膜）の最表面に改質層１－２が形成される。この改質層１－２は、膜の上表面に向かって（図３（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１－２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図３（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１－２の表面を活性化し、さらに純水で洗い、親水にする。
　最後に、図３（ｄ）に示されるように、第１基板が有する改質層１－１と第２基板が有する１－２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００－２が製造される。
　図４～図５を用いて、固体撮像装置１００－４の製造方法を説明する。
　図４（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０－２を形成後、複数回の絶縁膜成膜（第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２－２）・ビア（後述の金属メッキ後はビア１１－２）形成を行った後、バリア層１４－２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２－２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３－２（ビア１１－２とトレンチ１２－２とから構成される。）を形成する。なお、第１基板に形成される電極１３－１（ビア１１－１とトレンチ１２－１とから構成される。）も上記と同様な方法で形成することができる。
　図４（ｂ）に示されるように、第２低誘電率層２－２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２－２（ｌｏｗ－ｋ膜）の最表面に改質層１－２が形成される。この改質層１－２は、膜の上表面に向かって（図４（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１－２の最上表面はＳｉＯ２に近い膜質となっている。そして、同時に、形成されるＣｕ又はＡｕパッド表面の酸化物１５－２を、図４（ｃ）に示されるように、例えばＨ２プラズマＴによって還元処理することで除去する。
　その後、例えば、図５（ａ）に示されるように、Ｎ２プラズマＳを照射することで改質層１－２の表面を活性化し、さらに純水で洗い、親水にする。
　最後に、図５（ｂ）に示されるように、第１基板が有する改質層１－１と第２基板が有する１－２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００－４が製造される。
　本技術に係る第１の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、後述する本技術に係る第２～第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜３．第２の実施形態（固体撮像装置の例２及び固体撮像装置の例２の製造方法）＞
　本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、絶縁性薄膜と、絶縁性薄膜が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。
　また、本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、絶縁性薄膜と、絶縁性薄膜が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。
　本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
　本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
　本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。さらに、本技術に係る第２の実施形態（固体撮像装置の例２）の固体撮像装置においては、絶縁性薄膜が用いられているので、接合強度を更に上げることができる。
　本技術に係る第２の実施形態の固体撮像装置の例２及び固体撮像装置の例２の製造方法について、図６～図７を用いて説明をする。図６～図７は、本技術に係る第２の実施形態の固体撮像装置の例２（固体撮像装置１００－６）の製造方法の例１を説明するための断面図である。
　図６～図７を用いて、固体撮像装置１００－６の製造方法を説明する。
　図６（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０－２を形成後、複数回の絶縁膜成膜（第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２－２）・ビア（後述の金属メッキ後はビア１１－２）形成を行った後、バリア層１４－２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２－２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３－２（ビア１１－２とトレンチ１２－２とから構成される。）を形成する。なお、第１基板に形成される電極１３－１（ビア１１－１とトレンチ１２－１とから構成される。）も上記と同様な方法で形成することができる。
　図６（ｂ）に示されるように、第２低誘電率層２－２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２－２（ｌｏｗ－ｋ膜）の最表面に改質層１－２が形成される。この改質層１－２は、膜の上表面に向かって（図６（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１－２の最上表面はＳｉＯ２に近い膜質となっている。
　次に、図６（ｃ）に示されるように、改質層１－２上（図６（ｃ）中の上方向）にＡＬＤ膜７－２を成膜する。
　その後、例えば、図７（ａ）に示されるように、Ｎ２プラズマＳを照射することで改質層１－２（及び絶縁性薄膜７－２）の表面を活性化し、さらに純水で洗い、親水にする。
　最後に、図７（ｂ）に示されるように、第１基板が有する改質層１－１と第２基板が有する１－２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００－６が製造される。第１基板の接合面Ｐ１と第２基板の接合面Ｐ２との間には絶縁性薄膜７－２が配されて、第１基板の接合面Ｐ１と第２基板の接合面ｐ２と絶縁性薄膜７－２とによって、接合部Ｐが形成される。
　本技術に係る第２の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第３～第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜４．第３の実施形態（固体撮像装置の例３）＞
　本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備える固体撮像装置である。そして、本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置においては、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して、第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板が有する第１電極が、画素領域外の領域に形成されて、第２基板が有する第２電極と、電気的に接続されている。本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置は、デュアルダマシン法又はシングルダマシン法を用いて製造された固体撮像装置である。
　本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
　本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第３の実施形態（固体撮像装置の例３）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
　本技術に係る第３の実施形態の固体撮像装置の例３について、図８を用いて説明をする。図８は、本技術に係る第３の実施形態の固体撮像装置の例３（固体撮像装置１００－７）の斜視図である。
　図８に示されるように、固体撮像装置１００－７においては、第１接合面と第２接合面とが貼り合わされることで、第１基板（例えば、画素チップ）１０と第２基板２０（例えば、ロジックチップ）とが、積層構造を有して、第１基板１０が、光電変換部を含む画素が複数配列された画素領域１１を有し、第２基板２０が、画素領域１１の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板１０が有する画素領域外の領域に形成された接続部１２と、第２基板２０が有する画素領域外の領域に対応した領域に形成された接続部２２とが、電極１３を介して電気的に接続されて、第１基板１０及び第２基板２０のそれぞれの信号線又は電源線が接続される。
　本技術に係る第３の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１～第２の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第４～第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜５．第４の実施形態（固体撮像装置の例４）＞
　本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備える固体撮像装置である。そして、本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置においては、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して、第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板が有する第１電極が、画素領域及び画素領域外の領域に形成されて、第２基板が有する第２電極と、電気的に接続されている。なお、本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置において、第１基板が有する第１電極が、画素領域に形成されて、第２基板が有する第２電極と、電気的に接続されていてもよい。本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置は、デュアルダマシン法又はシングルダマシン法を用いて製造された固体撮像装置である。
　本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
　本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第４の実施形態（固体撮像装置の例４）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
　本技術に係る第４の実施形態の固体撮像装置の例４について、図９を用いて説明をする。図９は、本技術に係る第４の実施形態の固体撮像装置の例４（固体撮像装置１００－８）の斜視図である。
　固体撮像装置１００－８においては、第１接合面と第２接合面とが貼り合わされることで、第１基板（例えば、画素チップ）１０と第２基板２０（例えば、ロジックチップ）とが、積層構造を有して、第１基板１０が、光電変換部を含む画素が複数配列された画素領域１１を有し、第２基板２０が、画素領域１１の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、第１基板１０が有する画素領域外の領域に形成された接続部１２と、第２基板２０が有する画素領域外の領域に対応した領域に形成された接続部２２とが、電極１３を介して電気的に接続され、さらに、第１基板１０が有する画素領域の画素内又は画素間に形成された接続部Ｘ１と、第２基板２０が有する画素領域の画素内又は画素間に対応した領域に形成された接続部Ｘ２とが、電極１４を介して電気的に接続され、第１基板１０及び第２基板２０のそれぞれの信号線又は電源線が接続される。電極１４は、画素領域の画素内又は画素間に形成されるので、電極１４同士の間隔は、通常狭く、電極１４同士の間には容量がより付きやすいが、固体撮像装置１００－８は、第１改質層及び第２改質層を有しているので、容量の低減を図ることができる。
　本技術に係る第４の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１～第３の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第５～第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜６．第５の実施形態（固体撮像装置の例５及び固体撮像装置の例５の製造方法）＞
　本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置は、第１電極と、第１改質層と、第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、第１接合面と第２接合面とが貼り合わされることで、第１基板と第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
　本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
　本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
　低誘電率層は、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含んでよい。そして、第１低誘電率層及び第２低誘電率層のそれぞれは、例えば、比誘電率２．７程度又それ以下の低誘電率材料（Ｌｏｗ-ｋ材料）から構成されてもよく、二酸化ケイ素（ＳｉＯ２）等の絶縁膜の誘電率と同程度又はそれ以下の誘電率を有する絶縁膜から構成されてもよい。
　本技術に係る第５の実施形態（固体撮像装置の例５）の固体撮像装置においては、第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、低誘電率層がＳｉＯＣを含んでもよく、第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含んでもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少してもよく、第２改質層のＯ原子の濃度が第２接合面に向かって増大してもよく、第２改質層のＣ原子の濃度が第２接合面に向かって減少し、かつ、第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大してもよい。
　本技術に係る第５の実施形態の固体撮像装置の例５及び固体撮像装置の例５の製造方法について、図１０を用いて説明をする。図１０は、本技術に係る第５の実施形態の固体撮像装置の例５（固体撮像装置１００－９）の製造方法の例１を説明するための断面図である。
　図３を用いて、固体撮像装置１００－９の製造方法を説明する。
　図１０（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０－２を形成後、複数回の絶縁膜成膜（低誘電率層２－２、ＳｉＮ層３－２、低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２－２）・ビア（後述の金属メッキ後はビア１１－２）形成を行った後、バリア層１４－２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（低誘電率層２－２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３－２（ビア１１－２とトレンチ１２－２とから構成される。）を形成する。なお、第１基板に形成される電極１３－１（ビア１１－１とトレンチ１２－１とから構成される。）も上記と略同様な方法で形成することができるが、固体撮像装置１００－９が備える第１基板では低誘電率層（ｌｏｗ－ｋ材料）用いていないので、第１基板に対しては改質層形成のための後述するＯ２プラズマ照射Ｒは不要である。ところで、固体撮像装置１００－９では、第１基板で、低誘電率層（ｌｏｗ－ｋ材料）を用いないで、第２基板で、低誘電率層（ｌｏｗ－ｋ材料）を用いているが、第１基板で、低誘電率層（ｌｏｗ－ｋ材料）を用いて、第２基板で、低誘電率層（ｌｏｗ－ｋ材料）を用いないでもよい。
　図１０（ｂ）に示されるように、低誘電率層２－２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの低誘電率層２－２（ｌｏｗ－ｋ膜）の最表面に改質層１－２が形成される。この改質層１－２は、膜の上表面に向かって（図１０（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１－２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図１０（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１－２の表面を活性化し、さらに純水で洗い、親水にする。
　最後に、図１０（ｄ）に示されるように、第１基板が有する改質層１－１と第２基板が有する１－２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００－９が製造される。
　固体撮像装置１００－９が備える第１基板は、第１電極１３－１と、ＳｉＯ２層（絶縁層）８－１と、第１電極１３－１及びＳｉＯ２層（絶縁層）８－１が露出した第１接合面Ｐ１とを有し、さらに、ＳｉＯ２層８－１上（図１０（ｄ）の上方向）に形成されたＳｉＮ層３－１と、ＳｉＮ層３－１上（図１０（ｄ）の上方向）に形成されたＳｉＯ２層９－１と、ＳｉＯ２層９－１上（図１０（ｄ）の上方向）に形成されたＳｉＮ層５－１と、ＳｉＮ層５－１上（図１０（ｄ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－１を有する。層間絶縁膜（例えばＳｉＯ２）６－１には第１配線１０－１が埋め込めれており、第１配線１０－１は第１電極１３－１と接続している。第１電極１３－１は、ビア１１－１とトレンチ１２－１とから構成されている。
　固体撮像装置１００－９が備える第２基板は、第２電極１３－２と、改質層１－２と、改質層１－２上（図１０（ｄ）の下方向）に形成された低誘電率層２－２と、第２電極１３－２及び改質層１－２が露出した第２接合面Ｐ２とを有し、さらに、低誘電率層２－２上（図１０（ｄ）の下方向）に形成されたＳｉＮ層３－２と、ＳｉＮ層３－２上（図１０（ｄ）の下方向）に形成された低誘電率層４－２と、低誘電率層４－２上（図１０（ｄ）の下方向）に形成されたＳｉＮ層５－２と、ＳｉＮ層５－２上（図１０（ｄ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－２を有する。層間絶縁膜（例えばＳｉＯ２）６－２には第２配線１０－２が埋め込めれており、第２配線１０－２は第２電極１３－２と接続している。第２電極１３－２は、ビア１１－２とトレンチ１２－２とから構成されている。
　第１電極１３－１及び第１配線１０－１と、ＳｉＯ２層（絶縁層）８－１、ＳｉＮ層３－１、ＳｉＯ２層（絶縁層）９－１、ＳｉＮ層５－１及び層間絶縁膜（例えばＳｉＯ２）６－１との間には、バリアメタル層１４－１が形成され、第２電極１３－２及び第２配線１０－２と、改質層１－２、低誘電率層２－２、ＳｉＮ層３－２、低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２との間には、バリアメタル層１４－２が形成されている。バリアメタル層１４－１及び１４－２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
　固体撮像装置１００－９は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
　本技術に係る第５の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１～第４の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第６～第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜７．第６の実施形態（固体撮像装置の例６及び固体撮像装置の例６の製造方法）＞
　本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置は、シングルダマシン法を用いて製造された固体撮像装置である。
　本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
　本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第６の実施形態（固体撮像装置の例６）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
　本技術に係る第６の実施形態の固体撮像装置の例６及び固体撮像装置の例６の製造方法について、図１１を用いて説明をする。図１１は、本技術に係る第６の実施形態の固体撮像装置の例６（固体撮像装置１００－１０）の製造方法の例１を説明するための断面図である。
　図１１を用いて、固体撮像装置１００－１０の製造方法を説明する。
　図１１（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線２０－２を形成後、複数回の絶縁膜成膜（第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２）を行う。さらに、シングルダマシンのためのビア（後述の金属メッキ後は電極２１－２）形成を行った後、バリア層１４－２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２－２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極２１－２（ビアから構成される。）を形成する。なお、第１基板に形成される電極２１－１（ビアから構成される。）も上記と同様な方法で形成することができる。
　図１１（ｂ）に示されるように、第２低誘電率層２－２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２－２（ｌｏｗ－ｋ膜）の最表面に改質層１－２が形成される。この改質層１－２は、膜の上表面に向かって（図１１（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１－２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図１１（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１－２の表面を活性化し、さらに純水で洗い、親水にする。
　最後に、図１１（ｄ）に示されるように、第１基板が有する改質層１－１と第２基板が有する１－２とが向かい合うように貼り合わせて接合し、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００－１０が製造される。
　固体撮像装置１００－１０が備える第１基板は、第１電極２１－１と、第１改質層１－１と、第１改質層１－１上（図１１（ｄ）の上方向）に形成された第１低誘電率層４－１と、第１電極２１－１及び第１改質層１－１が露出した第１接合面Ｐ１とを有し、さらに、第１低誘電率層４－１上（図１１（ｄ）の上方向）に形成されたＳｉＮ層５－１と、ＳｉＮ層５－１上（図１１（ｄ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－１を有する。層間絶縁膜（例えばＳｉＯ２）６－１には第１配線２０－１が埋め込めれており、第１配線２０－１は第１電極２１－１と接続している。第１電極２１－１は、ビアから構成されている。
　固体撮像装置１００－１０が備える第２基板は、第２電極２１－２と、第２改質層１－２と、第２改質層１－２上（図１１（ｄ）の下方向）に形成された第２低誘電率層４－２と、第２電極２１－２及び第２改質層１－２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層４－２上（図１１（ｄ）の下方向）に形成されたＳｉＮ層５－２と、ＳｉＮ層５－２上（図１１（ｄ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－２を有する。層間絶縁膜（例えばＳｉＯ２）６－２には第２配線２０－２が埋め込めれており、第２配線２０－２は第２電極２１－２と接続している。第２電極２１－２は、ビアから構成されている。
　第１電極２１－１及び第１配線２０－１と、第１改質層１－１、第１低誘電率層４－１、ＳｉＮ層５－１及び層間絶縁膜（例えばＳｉＯ２）６－１との間には、バリアメタル層１４－１が形成され、第２電極２１－２及び第２配線２０－２と、第２改質層１－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２との間には、バリアメタル層１４－２が形成されている。バリアメタル層１４－１及び１４－２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
　固体撮像装置１００－１０は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
　本技術に係る第６の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１～第５の実施形態の固体撮像装置の欄で述べた内容及び後述する本技術に係る第７の実施形態の固体撮像装置の欄で述べる内容がそのまま適用することができる。
＜８．第７の実施形態（固体撮像装置の例７及び固体撮像装置の例７の製造方法）＞
　本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置は、第１電極と、第１改質層と、第１改質層上に形成された第１低誘電率層と、第１電極及び第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、第２電極と、第２改質層と、第２改質層上に形成された第２低誘電率層と、第２電極及び第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備えて、第１接合面と第２接合面とが貼り合わされることで、第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置である。本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置においては、第１接合面と第２接合面とが、第１電極及び第２電極を介して貼り合わされて、第１改質層及び第２電極を介して貼り合わされているか、第１接合面と第２接合面とが、第１電極及び第２電極を介して貼り合わされて、第１電極及び第２改質層を介して貼り合わされているか、又は、第１接合面と第２接合面とが、第１電極及び第２電極を介して貼り合わされて、第１改質層及び第２電極を介して貼り合わされて、かつ、第１電極及び第２改質層を介して貼り合わされている。本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置は、デュアルダマシン法を用いて製造された固体撮像装置である。
　本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置においては、第１改質層の親水性は、第１低誘電率層の親水性よりも高く、第２改質層の親水性は、第２低誘電率層の親水性よりも高い。
　本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置によれば、第１電極及び第２電極の周辺域のパッシベーションに第１低誘電率層及び第２低誘電率層（ｌｏｗ－ｋ膜）を用いて、第１基板の接合面（表面）及び第２基板の接合面（表面）には親水性が高い改質層を形成することで、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量が低減され、高い接合強度で第１基板及び第２基板同士が貼り合わせられ得る。また、本技術に係る第７の実施形態（固体撮像装置の例７）の固体撮像装置によれば、隣り合う電極間（例えば、第１電極間同士、第２電極間同士）の容量の低減と、第１基板及び第２基板同士の高い接合強度とを両立することができる。
　本技術に係る第７の実施形態の固体撮像装置の例７及び固体撮像装置の例７の製造方法について、図１２～図１３を用いて説明をする。図１２～図１３は、本技術に係る第７の実施形態の固体撮像装置の例７（固体撮像装置１００－１２）の製造方法の例１を説明するための断面図である。
　図１２及び図１３を用いて、固体撮像装置１００－１２の製造方法を説明する。
　図１２（ａ）に示されるように、第１基板と貼り合わせる第２基板について、配線１０－２を形成後、複数回の絶縁膜成膜（第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２）を行う。さらに、デュアルダマシンのためのトレンチ（後述の金属メッキ後はトレンチ１２－２）・ビア（後述の金属メッキ後はビア１１－２）形成を行った後、バリア層１４－２・シード層（不図示）をスパッタし、Ｃｕ又はＡｕなどの金属めっきを行う。めっき後は絶縁膜（第２低誘電率層２－２）が表面に露出するまで、第２基板に対してＣｕ（Ａｕ）・ＣＭＰを行って電極１３－２（ビア１１－２とトレンチ１２－２とから構成される。）を形成する。なお、第１基板に形成される電極１３－１（ビア１１－１とトレンチ１２－１とから構成される。）も上記と同様な方法で形成することができる。
　図１２（ｂ）に示されるように、第２低誘電率層２－２にＯ２プラズマＲを照射することで、例えば、ＳｉＯＣなどの第２低誘電率層２－２（ｌｏｗ－ｋ膜）の最表面に改質層１－２が形成される。この改質層１－２は、膜の上表面に向かって（図１２（ｂ）の上方向）、炭素（Ｃ）が減少（漸次的に減少してもよい。）しており、改質層１－２の最上表面はＳｉＯ２に近い膜質となっている。その後、例えば、図１２（ｃ）に示されるように、Ｎ２プラズマＳを照射することで改質層１－２の表面を活性化し、さらに純水で洗い、親水にする。
　最後に、図１３（ａ）に示されるように、第１基板が有する改質層１－１と第２基板が有する１－２とが向かい合うように貼り合わせて接合する。この貼り合わせにおいて、第１基板と第２基板との合わせずれが生じる。その後、加熱を行うことで、第１基板と第２基板とが強く接合し、固体撮像装置１００－１２が製造される。
　図１３（ａ）及び（ｂ）に示されるように、固体撮像装置１００－１２が備える第１基板は、第１電極１３－１と、第１改質層１－１と、第１改質層１－１上（図２（ａ）の上方向）に形成された第１低誘電率層２－１と、第１電極１３－１及び第１改質層１－１が露出した第１接合面Ｐ１とを有し、さらに、第１低誘電率層２－１上（図１３（ａ）の上方向）に形成されたＳｉＮ層３－１と、ＳｉＮ層３－１上（図１３（ａ）の上方向）に形成された第１低誘電率層４－１と、第１低誘電率層４－１上（図１３（ａ）の上方向）に形成されたＳｉＮ層５－１と、ＳｉＮ層５－１上（図１３（ａ）の上方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－１を有する。層間絶縁膜（例えばＳｉＯ２）６－１には第１配線１０－１が埋め込めれており、第１配線１０－１は第１電極１３－１と接続している。第１電極１３－１は、ビア１１－１とトレンチ１２－１とから構成されている。
　固体撮像装置１００－１２が備える第２基板は、第２電極１３－２と、第２改質層１－２と、第２改質層１－２上（図１３（ａ）の下方向）に形成された第２低誘電率層２－２と、第２電極１３－２及び第２改質層１－２が露出した第２接合面Ｐ２とを有し、さらに、第２低誘電率層２－２上（図１３（ａ）の下方向）に形成されたＳｉＮ層３－２と、ＳｉＮ層３－２上（図２（ａ）の下方向）に形成された第２低誘電率層４－２と、第２低誘電率層４－２上（図１３（ａ）の下方向）に形成されたＳｉＮ層５－２と、ＳｉＮ層５－２上（図１３（ａ）の下方向）に形成された層間絶縁膜（例えばＳｉＯ２）６－２を有する。層間絶縁膜（例えばＳｉＯ２）６－２には第２配線１０－２が埋め込めれており、第２配線１０－２は第２電極１３－２と接続している。第２電極１３－２は、ビア１１－２とトレンチ１２－２とから構成されている。
　第１電極１３－１と、第１配線１０－１と、第１改質層１－１、第１低誘電率層２－１、ＳｉＮ層３－１、第１低誘電率層４－１、ＳｉＮ層５－１及び層間絶縁膜（例えばＳｉＯ２）６－１との間には、バリアメタル層１４－１が形成され、第２電極１３－２と、第２配線１０－２と、第２改質層１－２、第２低誘電率層２－２、ＳｉＮ層３－２、第２低誘電率層４－２、ＳｉＮ層５－２及び層間絶縁膜（例えばＳｉＯ２）６－２との間には、バリアメタル層１４－２が形成されている。バリアメタル層１４－１及び１４－２は、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から構成されている。
　固体撮像装置１００－１２は、第１接合面Ｐ１と第２接合面Ｐ２とが貼り合わされることで、接合部Ｐを形成して、第１基板と該第２基板とが、積層構造を有して電気的に接続されている。
　固体撮像装置１００－１２では、図１３（ｂ）に示されるように、第１基板と該第２基板とに合わせずれが生じ、第１基板が有するバリアメタル層１４－１と、第２基板が有する第２改質層１－２とが接合し、、第１基板が有する第１電極１３－１（トレンチ１２－１）と、第２基板が有する第２改質層１－２及び第２基板が有するバリアメタル層１４－２とが接合している。なお、第１基板と該第２基板とに合わせずれが生じない場合は、第１基板が有する第１改質層１－１と第２基板が有する第２改質層１－２とが接合し、第１基板が有するバリアメタル層１４－１と第２基板が有するバリアメタル層１４－２とが接合し、第１基板が有する第１電極１３－１（トレンチ１２－１）と第２基板が有する第２電極１３－２（トレンチ１２－２）とが接合する。
　本技術に係る第７の実施形態の固体撮像装置は、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１～第６の実施形態の固体撮像装置の欄で述べた内容がそのまま適用することができる。
＜９．第８の実施形態（電子機器の例）＞
　本技術に係る第８の実施形態の電子機器は、本技術に係る第１の実施形態～第７の実施形態の固体撮像装置のいずれ１つの実施形態の固体撮像装置が搭載された電子機器である。以下に、本技術に係る第８の実施形態の電子機器について詳細に述べる。
　＜１０．本技術を適用した固体撮像装置の使用例＞
　図２１は、イメージセンサとしての本技術に係る第１～第７の実施形態の固体撮像装置の使用例を示す図である。
　上述した第１～第７の実施形態の固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図２１に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第８の実施形態の電子機器）に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置を使用することができる。
　第１～第７の実施形態のいずれか１つの実施形態の固体撮像装置は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図２２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
　図２２に示される撮像装置２０１ｃは、光学系２０２ｃ、シャッタ装置２０３ｃ、固体撮像装置２０４ｃ、制御回路２０５ｃ、信号処理回路２０６ｃ、モニタ２０７ｃ、およびメモリ２０８ｃを備えて構成され、静止画像および動画像を撮像することが可能である。
　光学系２０２ｃは、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像装置２０４ｃに導き、固体撮像装置２０４ｃの受光面に結像させる。
　シャッタ装置２０３ｃは、光学系２０２ｃおよび固体撮像装置２０４ｃの間に配置され、制御回路２０５ｃの制御に従って、固体撮像装置２０４ｃへの光照射期間および遮光期間を制御する。
　固体撮像装置２０４ｃは、光学系２０２ｃおよびシャッタ装置２０３ｃを介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像装置２０４ｃに蓄積された信号電荷は、制御回路２０５ｃから供給される駆動信号（タイミング信号）に従って転送される。
　制御回路２０５ｃは、固体撮像装置２０４ｃの転送動作、および、シャッタ装置２０３ｃのシャッタ動作を制御する駆動信号を出力して、固体撮像装置２０４ｃおよびシャッタ装置２０３ｃを駆動する。
　信号処理回路２０６ｃは、固体撮像装置２０４ｃから出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６ｃが信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７ｃに供給されて表示されたり、メモリ２０８ｃに供給されて記憶（記録）されたりする。
＜１１．本技術を適用した固体撮像装置の適用例＞
　以下、上記の第１～７の実施の形態において説明した固体撮像装置（イメージセンサ）の適用例（適用例１～２）について説明する。上記実施の形態等における固体撮像装置はいずれも、様々な分野における電子機器に適用可能である。ここでは、その一例として、内視鏡手術システム（適用例１）及び移動体（適用例２）について説明する。なお、上記の＜１０．本技術を適用した固体撮像装置の使用例＞の欄で説明をした撮像装置も、本技術に係る第１～７の実施の形態において説明した固体撮像装置（イメージセンサ）の適用例の一つである。
（適用例１）
［内視鏡手術システムへの応用例］
　本技術は、様々な製品へ応用することができる。例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
　図２３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（ＮａｒｒｏｗＢａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２４は、図２３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像装置（撮像素子）で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本技術に係る固体撮像装置は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等の性能や品質や信頼性を向上させることが可能となる。
　ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（適用例２）
［移動体への応用例］
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図６６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２６は、撮像部１２０３１の設置位置の例を示す図である。
　図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術（本技術）が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本技術に係る固体撮像装置は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の性能や品質や信頼性を向上させることが可能となる。
　なお、本技術は、上述した実施形態、使用例及び適用例に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成も取ることができる。
［１］
　第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、
　第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
　該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、
　該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、
　該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
［２］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少する、［１］に記載の固体撮像装置。
［３］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、［１］に記載の固体撮像装置。
［４］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、［１］に記載の固体撮像装置。
［５］
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［６］
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［７］
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［８］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［９］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１０］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１１］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１２］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［１３］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［１］に記載の固体撮像装置。
［１４］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１５］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１６］
　前記第１低誘電率層がＳｉＯＣを含み、
　前記第２低誘電率層がＳｉＯＣを含み、
　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［１］に記載の固体撮像装置。
［１７］
　前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有し、
　前記第１接合面及び／又は前記第２接合面には、前記絶縁性薄膜が露出している、［１］から［１６］のいずれか１つに記載の固体撮像装置。
［１８］
　前記第１低誘電率層及び前記第２低誘電率層のそれぞれが、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含む、［１］から［１７］のいずれか１つに記載の固体撮像装置。
［１９］
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされている、［１］から［１８］のいずれか１つに記載の固体撮像装置。
［２０］
　前記第１接合面と前記第２接合面とが、前記第１改質層及び前記第２電極を介して貼り合わされている、［１］から［１９］のいずれか１つに記載の固体撮像装置。
［２１］
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２改質層を介して貼り合わされている、［１］から［２０］のいずれか１つに記載の固体撮像装置。
［２２］
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
　前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
　前記第１基板が有する前記第１電極が該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［１］から［２１］のいずれか１つに記載の固体撮像装置。
［２３］
　前記第１基板が有する前記第１電極が前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［２２］に記載の固体撮像装置。
［２４］
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
　前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
　前記第１基板が有する前記第１電極が該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［１］から［２１］のいずれか１つに記載の固体撮像装置。
［２５］
　第１電極と、絶縁層と、該第１電極及び該絶縁層が露出した第１接合面と、を少なくとも有する第１基板と、
　第２電極と、改質層と、該改質層上に形成された低誘電率層と、該第２電極及び該改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
　該改質層の親水性は、該低誘電率層の親水性よりも高く、
　該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
［２６］
　前記低誘電率層がＳｉＯＣを含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、［２５］に記載の固体撮像装置。
［２７］
　前記低誘電率層がＳｉＯＣを含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［２５］に記載の固体撮像装置。
［２８］
　前記低誘電率層がＳｉＯＣを含み、
　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、［２５］に記載の固体撮像装置。
［２９］
　前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有し、
　前記第１接合面及び／又は前記接合面には、前記絶縁性薄膜が露出している、［２５］から［２８］のいずれか１つに記載の固体撮像装置。
［３０］
　前記低誘電率層が、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含む、［２５］から［２９］のいずれか１つに記載の固体撮像装置。
［３１］
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされている、［２５］から［３０］のいずれか１つに記載の固体撮像装置。
［３２］
　前記第１接合面と前記第２接合面とが、前記絶縁層及び前記第２電極を介して貼り合わされている、［２５］から［３１］のいずれか１つに記載の固体撮像装置。
［３３］
　前記第１接合面と前記第２接合面とが、前記第１電極及び前記改質層を介して貼り合わされている、［２５］から［３２］のいずれか１つに記載の固体撮像装置。
［３４］
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
　前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有し、
　前記第１基板が有する前記第１電極が該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［２５］から［３３］のいずれか１つに記載の固体撮像装置。
［３５］
　前記第１基板が有する前記第１電極が前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［３４］に記載の固体撮像装置。
［３６］
　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
　前記第２基板が、該画素領域の周辺に形成されて少なくともロジック回路を含む周辺回路部を有し、
　前記第１基板が有する前記第１電極が該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、［２５］から［３３］のいずれか１つに記載の固体撮像装置。
［３７］
　［１］から［３６］のいずれか１つに記載の固体撮像装置が搭載された、電子機器。
１（１－１、１－２）・・・改質層、
２（２－１、２－２）・・・低誘電率層、
１０・・・第１基板（センサ基板）、
１３（１３－１、１３－２）・・・電極、
２０・・・第２基板(回路基板）、
１００（１００－１、１００－２、１００－４、１００－６、１００－７、１００－８、１００－９、１００－１０、１００－１２）、１１０・・・固体撮像装置。

Claims (21)

  1. 　第１電極と、第１改質層と、該第１改質層上に形成された第１低誘電率層と、該第１電極及び該第１改質層が露出した第１接合面と、を少なくとも有する第１基板と、
    　第２電極と、第２改質層と、該第２改質層上に形成された第２低誘電率層と、該第２電極及び該第２改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
    　該第１改質層の親水性は、該第１低誘電率層の親水性よりも高く、
    　該第２改質層の親水性は、該第２低誘電率層の親水性よりも高く、
    　該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
  2. 　前記第１低誘電率層がＳｉＯＣを含み、
    　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少する、請求項１に記載の固体撮像装置。
  3. 　前記第１低誘電率層がＳｉＯＣを含み、
    　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、請求項１に記載の固体撮像装置。
  4. 　前記第１低誘電率層がＳｉＯＣを含み、
    　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
    　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大する、請求項１に記載の固体撮像装置。
  5. 　前記第２低誘電率層がＳｉＯＣを含み、
    　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、請求項１に記載の固体撮像装置。
  6. 　前記第２低誘電率層がＳｉＯＣを含み、
    　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  7. 　前記第２低誘電率層がＳｉＯＣを含み、
    　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
    　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  8. 　前記第１低誘電率層がＳｉＯＣを含み、
    　前記第２低誘電率層がＳｉＯＣを含み、
    　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、
    　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少する、請求項１に記載の固体撮像装置。
  9. 　前記第１低誘電率層がＳｉＯＣを含み、
    　前記第２低誘電率層がＳｉＯＣを含み、
    　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
    　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  10. 　前記第１低誘電率層がＳｉＯＣを含み、
    　前記第２低誘電率層がＳｉＯＣを含み、
    　前記第１改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第２改質層が、Ｓｉ原子、Ｏ原子及びＣ原子を含み、
    　前記第１改質層の前記Ｃ原子の濃度が前記第１接合面に向かって減少し、かつ、
    　前記第１改質層の前記Ｏ原子の濃度が前記第１接合面に向かって増大し、
    　前記第２改質層の前記Ｃ原子の濃度が前記第２接合面に向かって減少し、かつ、
    　前記第２改質層の前記Ｏ原子の濃度が前記第２接合面に向かって増大する、請求項１に記載の固体撮像装置。
  11. 　前記第１基板及び／又は前記第２基板が、更に、絶縁性薄膜を有し、
    　前記第１接合面及び／又は前記第２接合面には、前記絶縁性薄膜が露出している、請求項１に記載の固体撮像装置。
  12. 　前記第１低誘電率層及び前記第２低誘電率層のそれぞれが、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＣＨ、ＳｉＣＯＨ、水素シルセスキオキサン及びメチルシルセスキオキサンから成る群から選ばれる少なくとも１種を含む、請求項１に記載の固体撮像装置。
  13. 　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２電極を介して貼り合わされている、請求項１に記載の固体撮像装置。
  14. 　前記第１接合面と前記第２接合面とが、前記第１改質層及び前記第２電極を介して貼り合わされている、請求項１に記載の固体撮像装置。
  15. 　前記第１接合面と前記第２接合面とが、前記第１電極及び前記第２改質層を介して貼り合わされている、請求項１に記載の固体撮像装置。
  16. 　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
    　前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
    　前記第１基板が有する前記第１電極が該画素領域外の領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、請求項１に記載の固体撮像装置。
  17. 　前記第１基板が有する前記第１電極が前記画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、請求項１６に記載の固体撮像装置。
  18. 　前記第１基板が、光電変換部を含む画素が複数配列された画素領域を有し、
    　前記第２基板が、該画素領域の周辺に形成されて、少なくともロジック回路を含む周辺回路部を有し、
    　前記第１基板が有する前記第１電極が該画素領域に形成されて、前記第２基板が有する前記第２電極と、電気的に接続されている、請求項１に記載の固体撮像装置。
  19. 　第１電極と、絶縁層と、該第１電極及び該絶縁層が露出した第１接合面と、を少なくとも有する第１基板と、
    　第２電極と、改質層と、該改質層上に形成された低誘電率層と、該第２電極及び該改質層が露出した第２接合面と、を少なくとも有する第２基板と、を備え、
    　該改質層の親水性は、該低誘電率層の親水性よりも高く、
    　該第１接合面と該第２接合面とが貼り合わされることで、該第１基板と該第２基板とが、積層構造を有して電気的に接続される、固体撮像装置。
  20. 　請求項１に記載の固体撮像装置が搭載された、電子機器。
  21. 　請求項１９に記載の固体撮像装置が搭載された、電子機器。
PCT/JP2020/015447 2019-05-20 2020-04-06 固体撮像装置及び電子機器 WO2020235234A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/608,962 US20220216246A1 (en) 2019-05-20 2020-04-06 Solid-state imaging device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019094699A JP2020191334A (ja) 2019-05-20 2019-05-20 固体撮像装置及び電子機器
JP2019-094699 2019-05-20

Publications (1)

Publication Number Publication Date
WO2020235234A1 true WO2020235234A1 (ja) 2020-11-26

Family

ID=73454727

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/015447 WO2020235234A1 (ja) 2019-05-20 2020-04-06 固体撮像装置及び電子機器

Country Status (3)

Country Link
US (1) US20220216246A1 (ja)
JP (1) JP2020191334A (ja)
WO (1) WO2020235234A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4195244A1 (en) * 2021-12-10 2023-06-14 INTEL Corporation Oxide and carbon layers at a surface of a substrate for hybrid bonding
WO2024024450A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022172711A1 (ja) * 2021-02-12 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および電子機器
WO2023203765A1 (ja) * 2022-04-22 2023-10-26 株式会社レゾナック 半導体装置の製造方法、及び、半導体装置
WO2024053497A1 (ja) * 2022-09-05 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法
CN115911073B (zh) * 2023-01-09 2023-08-11 湖北江城芯片中试服务有限公司 一种半导体结构及其制作方法、图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093235A (ja) * 2008-09-11 2010-04-22 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2013038112A (ja) * 2011-08-04 2013-02-21 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013073988A (ja) * 2011-09-27 2013-04-22 Sony Corp 半導体装置および半導体装置の製造方法
JP2013232473A (ja) * 2012-04-27 2013-11-14 Nikon Corp 撮像素子およびチップ積層構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093235A (ja) * 2008-09-11 2010-04-22 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2013038112A (ja) * 2011-08-04 2013-02-21 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013073988A (ja) * 2011-09-27 2013-04-22 Sony Corp 半導体装置および半導体装置の製造方法
JP2013232473A (ja) * 2012-04-27 2013-11-14 Nikon Corp 撮像素子およびチップ積層構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4195244A1 (en) * 2021-12-10 2023-06-14 INTEL Corporation Oxide and carbon layers at a surface of a substrate for hybrid bonding
WO2024024450A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020191334A (ja) 2020-11-26
US20220216246A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
WO2020235234A1 (ja) 固体撮像装置及び電子機器
WO2020170936A1 (ja) 撮像装置
TWI774113B (zh) 攝像元件及攝像元件之製造方法
WO2020179494A1 (ja) 半導体装置および撮像装置
WO2020241717A1 (ja) 固体撮像装置
JP7472032B2 (ja) 撮像素子および電子機器
US11329092B2 (en) Semiconductor device, manufacturing method of semiconductor device, and electronic equipment
WO2020262265A1 (ja) 半導体装置、電子機器及び半導体装置の製造方法
WO2022254824A1 (ja) 撮像素子
WO2022014400A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
WO2023135934A1 (ja) 撮像素子および撮像素子の製造方法
WO2022249596A1 (ja) 撮像素子および撮像素子の製造方法
US20230275020A1 (en) Wiring structure, method of manufacturing the same, and imaging device
WO2022014461A1 (ja) 撮像素子
WO2020138488A1 (ja) 固体撮像装置及び電子機器
CN118120059A (zh) 光接收装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20808817

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20808817

Country of ref document: EP

Kind code of ref document: A1