KR100764061B1 - 이미지 센서 및 그 형성 방법 - Google Patents

이미지 센서 및 그 형성 방법 Download PDF

Info

Publication number
KR100764061B1
KR100764061B1 KR1020060121670A KR20060121670A KR100764061B1 KR 100764061 B1 KR100764061 B1 KR 100764061B1 KR 1020060121670 A KR1020060121670 A KR 1020060121670A KR 20060121670 A KR20060121670 A KR 20060121670A KR 100764061 B1 KR100764061 B1 KR 100764061B1
Authority
KR
South Korea
Prior art keywords
reflective layer
sidewall
layer
multilayer reflective
semiconductor pattern
Prior art date
Application number
KR1020060121670A
Other languages
English (en)
Inventor
황성호
이덕형
문창록
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060121670A priority Critical patent/KR100764061B1/ko
Application granted granted Critical
Publication of KR100764061B1 publication Critical patent/KR100764061B1/ko
Priority to US11/999,227 priority patent/US7675099B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02165—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors using interference filters, e.g. multilayer dielectric filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 및 그 형성 방법을 제공한다. 이 이미지 센서는 포토 다이오드와 층간 절연막 사이에 기부 다층 반사층이 개재된다. 포토 다이오드는 층간 절연막과 인접한 제1 면과 제1 면에 대향된 제2 면을 갖는다. 이때, 외부 빛은 포토 다이오드의 제2 면으로 입사된다. 또한, 이미지 센서는 포토 다이오드를 둘러싸는 측벽 다층 반사층을 포함한다.

Description

이미지 센서 및 그 형성 방법{IMAGE SENSOR AND METHOD OF FORMING THE SAME}
도 1은 본 발명의 실시예에 따른 이미지 센서를 나타내는 평면도이다.
도 2는 본 발명의 실시예에 따른 이미지 센서를 설명하기 위하여 도 1의 Ⅰ-Ⅰ'을 따라 취해진 단면도이다.
도 3은 본 발명의 실시예에 따른 이미지 센서에 포함된 기부 다층 반사층을 구체적으로 설명하기 위하여 도 2의 A 부분을 확대한 도면이다.
도 4는 본 발명의 실시예에 따른 이미지 센서에 포함된 측벽 다층 반사층을 구체적으로 설명하기 위하여 도 2의 B 부분을 확대한 도면이다.
도 5는 본 발명의 실시예에 따른 이미지 센서의 일 변형예를 설명하기 위하여 도 1의 Ⅰ-Ⅰ'을 따라 취해진 단면도이다.
도 6은 본 발명의 실시예에 따른 이미지 센서의 다른 변형예를 설명하기 위하여 도 1의 Ⅰ-Ⅰ'을 따라 취해진 단면도이다.
도 7 내지 도 14는 본 발명의 실시예에 따른 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 15 내지 도 17은 본 발명의 실시예에 따른 이미지 센서의 형성 방법의 일 변형예를 설명하기 위한 단면도들이다.
도 18 및 도 19는 본 발명의 실시예에 따른 이미지 센서의 형성 방법의 다른 변형예를 설명하기 위한 단면도들이다.
도 20 내지 도 22는 본 발명의 실시예에 따른 이미지 센서의 형성 방법의 또 다른 변형예를 설명하기 위한 단면도들이다.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히, 입사되는 빛을 전기적 신호로 변환하는 이미지 센서 및 그 형성 방법에 관한 것이다.
반도체 소자 중 이미지 센서(image sensor)는 광학적 이미지를 전기적 신호로 변환시키는 소자이다. 이미지 센서는 외부의 빛을 받아들여 전기적 신호로 변환시키는 수광부를 포함한다. 상기 수광부로서 대표적인 것은 포토 다이오드라 할 수 있다. 외부 빛이 상기 포토 다이오드내 공핍 영역에 입사되어 전자-정공쌍들이 발생됨으로써, 상기 외부 광은 전기적 신호로 변환된다.
이미지 센서에 있어서, 광감도는 중요한 요소들 중에 하나이다. 입사되는 빛이 상기 포토 다이오드에 흡수되는 비율이 높을수록 상기 광감도가 증가된다. 상기 광감도가 증가될수록 이미지 센서는 외부 광에 대한 반응성이 높아 우수한 특성을 가질 수 있다. 하지만, 이미지 센서의 구조 및/또는 입사되는 빛의 파장등의 여러 요인들로 인하여 이미지 센서의 광감도가 저하될 수 있다. 예컨대, 이미지 센서에 포함된 여러 단일 구성요소들(예컨대, 배선등)로 인하여 빛의 입사가 자유롭지 못 할 수 있다. 또한, 빛의 파장에 따라, 빛의 상기 포토 다이오드에 흡수되는 비율이 낮아질 수 있다. 예컨대, 빛의 파장이 길어질수록, 상기 포토 다이오드에 대한 투과율이 높아진다. 이로써, 장파장 영역의 빛(예컨대, 빨강등)은 상기 포토 다이오드에 모두 흡수되지 않아서 상기 광감도가 저하될 수 있다.
본 발명은 상술한 제반적인 문제점을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 광감도를 향상시킬 수 있는 이미지 센서 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이웃하는 화소들간의 혼신을 최소화할 수 있는 이미지 센서 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 이미지 센서를 제공한다. 이 이미지 센서는 기판 상에 배치된 화소 반도체 패턴; 상기 화소 반도체 패턴과 상기 기판 상에 개재된 층간 절연막; 상기 화소 반도체 패턴내에 형성된 포토 다이오드; 상기 포토 다이오드와 상기 층간 절연막 사이에 개재된 기부 다층 반사층(base multi-layered reflection layer); 및 상기 화소 반도체 패턴의 측벽 상에 배치된 측벽 다층 반사층(sidewall multi-layered reflection layer)을 포함한다.
구체적으로, 상기 측벽 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하는 것이 바람직하다. 또한, 상기 측벽 다층 반사층내 상기 화소 반도체 패턴의 측벽과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다른 것이 바람 직하다.
일 실시예에 따르면, 상기 측벽 다층 반사층은 상기 화소 반도체 패턴의 측벽 상에 적층된 제1 측벽 반사층 및 제2 측벽 반사층을 포함할 수 있다. 상기 제1 측벽 반사층의 굴절률은 상기 제2 측벽 반사층의 굴절률 및 상기 화소 반도체 패턴의 굴절률에 비하여 낮고, 상기 측벽 다층 반사층의 상기 화소 반도체 패턴과 접촉하는 층은 상기 제1 측벽 반사층으로 이루어진다. 상기 측벽 다층 반사층은 상기 화소 반도체 패턴의 측벽 상에 상기 제1 및 제2 측벽 반사층들이 복수번 교대로 적층된 것을 포함할 수 있다.
일 실시예에 따르면, 상기 기판 상에 복수의 상기 화소 반도체 패턴들이 열 및 행을 따라 2차원적으로 배열될 수 있다. 이때, 상기 측벽 다층 반사층은 상기 화소 반도체 패턴들 사이에 개재된다. 상기 측벽 다층 반사층은 서로 인접한 한쌍의 상기 화소 반도체 패턴들과 접촉하고, 상기 측벽 다층 반사층의 상기 인접한 한쌍의 화소 반도체 패턴들과 접촉하는 층들은 모두 상기 제1 측벽 반사층일 수 있다. 일 실시예에 따르면, 상기 제1 측벽 반사층은 산화실리콘층 및 공기층 중에 어느 하나일 수 있다. 상기 제2 측벽 반사층은 실리콘으로 형성될 수 있다.
상기 측벽 다층 반사층에 포함된 적어도 하나의 경계 및 상기 측벽 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 측벽 다층 반사층내 층들의 상기 화소 반도체 패턴의 측벽을 기준으로한 두께가 제어되는 것이 바람직하다.
상기 기부 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하는 것이 바 람직하다. 상기 기부 다층 반사층 내에 상기 화소 반도체 패턴과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다른 것이 바람직하다.
일 실시예에 따르면, 상기 기부 다층 반사층은 적층된 제1 기부 반사층 및 제2 기부 반사층을 포함할 수 있다. 이때, 상기 제1 기부 반사층의 굴절률은 상기 제2 기부 반사층의 굴절률 및 상기 화소 반도체 패턴의 굴절률에 비하여 낮을 수 있다. 상기 기부 다층 반사층의 상기 화소 반도체 패턴과 접촉하는 층은 상기 제1 기부 반사층인 것이 바람직하다. 상기 제1 및 제2 기부 반사층들은 적어도 1회 교대로 적층될 수 있다.
상기 기부 다층 반사층에 포함된 적어도 하나의 경계 및 상기 기부 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 기부 다층 반사층내 층들의 두께가 제어되는 것이 바람직하다.
상기 이미지 센서는 상기 화소 반도체 패턴을 덮는 칼라 필터(color filter); 및 상기 칼라 필터 상에 배치되어 상기 포토 다이오드를 덮는 마이크로 렌즈(micro lenz)를 더 포함할 수 있다. 상기 화소 반도체 패턴은 상기 칼라 필터와 상기 기판 사이에 배치된다.
상술한 기술적 과제들을 해결하기 위한 이미지 센서의 형성 방법을 제공한다. 이 방법은 제1 기판에 포함된 반도체층내에 포토 다이오드를 형성하는 단계; 상기 포토 다이오드를 덮는 기부 다층 반사층을 형성하는 단계; 상기 기부 다층 반사층을 개재하여 상기 실리콘층을 덮는 층간 절연막을 형성하는 단계; 상기 층간 절연막과 제2 기판을 본딩(bonding)하는 단계; 상기 반도체층을 제외한 상기 제1 기판의 나머지 부분을 제거하는 단계; 및 상기 반도체층 내에 측벽 다층 반사층을 형성하여 상기 포토 다이오드를 내포한 화소 반도체 패턴을 정의하는 단계를 포함한다. 상기 화소 반도체 패턴은 상기 측벽 다층 반사층에 의해 둘러싸인 상기 반도체층의 일부이고, 상기 측벽 다층 반사층은 상기 화소 반도체 패턴의 측벽 상에 배치된다.
일 실시예에 따르면, 상기 측벽 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하는 것이 바람직하다. 또한, 상기 측벽 다층 반사층내의 상기 화소 반도체 패턴의 측벽과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다른 것이 바람직하다.
일 실시예에 따르면, 상기 측벽 다층 반사층에 포함된 적어도 하나의 경계 및 상기 측벽 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 측벽 다층 반사층내 층들의 상기 화소 반도체 패턴의 측벽을 기준으로한 두께를 제어하는 것이 바람직하다.
일 실시예에 따르면, 상기 측벽 다층 반사층을 형성하는 단계는 상기 제1 기판의 상기 나머지 부분을 제거한 후에 수행될 수 있다. 이와는 달리, 상기 측벽 다층 반사층을 형성하는 단계는 상기 기부 다층 반사층을 형성하기 전에 수행될 수 있다.
일 실시예에 따르면, 상기 측벽 다층 반사층을 형성하는 단계는 상기 반도체층을 선택적으로 식각하여 상기 화소 반도체 패턴을 정의하는 복수의 홈을 형성하는 단계를 포함할 수 있다. 이때, 상기 복수의 홈은 상기 화소 반도체 패턴을 겹겹 이 둘러싸고, 상기 복수의 홈을 채우는 물질과 상기 복수의 홈 사이의 상기 반도체층의 일부는 상기 측벽 다층 반사층에 포함된다. 상기 복수의 홈을 채우는 물질은 상기 반도체층에 비하여 낮은 굴절률을 갖을 수 있다. 상기 복수의 홈을 채우는 물질은 산화실리콘 및 공기 중에 어느 하나일 수 있다.
일 실시예에 따르면, 상기 측벽 다층 반사층을 형성하는 단계는, 상기 반도체층을 선택적으로 식각하여 상기 화소 반도체 패턴을 정의하는 홈을 형성하는 단계; 상기 홈의 내측벽 및 바닥면 상에 제1 측벽 반사층을 콘포말(conformal)하게 형성하는 단계; 및 상기 홈내 및 상기 제1 측벽 반사층 상에 제2 측벽 반사층을 형성하는 단계를 포함할 수 있다. 상기 제2 측벽 반사층은 상기 홈내 상기 제1 측벽 반사층 상에 콘포말하게 형성될 수 있다. 이 경우에, 상기 제1 및 제2 측벽 반사층들은 복수번 교대로 형성될 수 있다. 상기 제1 측벽 반사층의 굴절률은 상기 제2 측벽 반사층의 굴절률 및 상기 실리콘층의 굴절률에 비하여 낮을 수 있다. 이때, 상기 제1 측벽 반사층은 상기 화소 반도체 패턴의 측벽과 접촉한다.
일 실시예에 따르면, 상기 기부 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하는 것이 바람직하다. 상기 기부 다층 반사층 내에 상기 화소 반도체 패턴과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다르다.
일 실시예에 따르면, 상기 기부 다층 반사층은 상기 제1 기판 상에 배치된 상기 포토 다이오드 위에 차례로 적층된 제1 기부 반사층 및 제2 기부 반사층을 포함할 수 있다. 상기 제1 기부 반사층의 굴절률은 상기 제2 기부 반사층의 굴절률 및 상기 화소 반도체 패턴의 굴절률에 비하여 낮을 수 있다. 이 경우에, 상기 기부 다층 반사층의 상기 화소 반도체 패턴과 접촉하는 층은 상기 제1 기부 반사층이고, 상기 제1 및 제2 기부 반사층들은 적어도 1회 교대로 형성될 수 있다.
일 실시예에 따르면, 상기 기부 다층 반사층에 포함된 적어도 하나의 경계 및 상기 기부 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 기부 다층 반사층내 층들의 두께를 제어하는 것이 바람직하다.
일 실시예에 따르면, 상기 방법은 상기 제1 기판의 상기 나머지 부분을 제거한 후에, 상기 포토 다이오드를 덮는 칼라 필터를 형성하는 단계; 및 상기 칼라 필터 상에 마이크로 렌즈를 형성하는 단계를 더 포함할 수 있다. 상기 화소 반도체 패턴은 상기 칼라 필터와 상기 제2 기판에 본딩된 층간 절연막 사이에 배치된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 이미지 센서를 나타내는 평면도이고, 도 2는 본 발명의 실시예에 따른 이미지 센서를 설명하기 위하여 도 1의 Ⅰ-Ⅰ'을 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 기판(300) 상에 복수의 화소 반도체 패턴(110a)이 행 및 열을 따라 2차원적으로 배열될 수 있다. 상기 화소 반도체 패턴(110a)은 반도체로 형성된다. 특히, 상기 화소 반도체 패턴(110a)은 실리콘으로 형성될 수 있다. 상기 각 화소 반도체 패턴(110a)내에는 포토 다이오드(145)가 배치된다. 상기 화소 반도체 패턴(110a)은 제1 도전형의 도펀트로 도핑되어 있다. 상기 포토 다이오드(145)는 제2 도전형의 도펀트로 도핑된 영역이다. 즉, 상기 포토 다이오드(145)는 상기 화소 반도체 패턴(110a)의 소정영역이 상기 제2 도전형의 도펀트로 도핑된 영역이다. 상기 제1 도전형의 도펀트는 P형 도펀트이고,상기 제2 도전형의 도펀트는 N형 도펀트일 수 있다. 이와는 반대로, 상기 제1 도전형의 도펀트는 N형 도펀트이고, 상기 제2 도전형의 도펀트는 P형 도펀트일 수 있다. 본 실시예들에서는, 상기 제1 도전형의 도펀트가 P형 도펀트이고, 상기 제2 도전형의 도펀트가 N형 도펀트인 경우에 대해서 설명한다. 이로써, 상기 포토 다이오드(145)는 상기 화소 반도체 패턴(110a)과 PN 접합을 이룬다. 상기 포토 다이오드(145)는 저농도로 도핑되어 상기 포토 다이오드(145)의 대부분 또는 전부가 공핍 영역일 수 있다.
측벽 다층 반사층(220, sidewall multi-layered reflection layer)이 상기 화소 반도체 패턴(110a)의 측벽 상에 배치된다. 상기 측벽 다층 반사층(220)은 상기 화소 반도체 패턴(110a)의 측벽 상에 차례로 적층된 복수의 층들을 포함한다. 이때, 상기 측벽 다층 반사층(220)은 서로 다른 굴절률을 갖는 층들을 포함한다. 상기 측벽 다층 반사층(220)의 구체적인 내용은 후술한다. 상기 측벽 다층 반사층(220)은 상기 화소 반도체 패턴(110a)의 측벽을 둘러싼다. 도시된 바와 같이, 상기 측벽 다층 반사층(220)은 모든 화소 반도체 패턴들(110a) 사이에 배치될 수 있다. 즉, 상기 측벽 다층 반사층(220)은 모든 상기 화소 반도체 패턴들(110a)의 경계를 따라 배치되고, 상기 모든 화소 반도체 패턴들(110a)은 상기 측벽 다층 반사층(220)에 의하여 서로 구분될 수 있다.
이와는 다르게, 상기 측벽 다층 반사층(220)은 상기 화소 반도체 패턴들(110a)을 중에서 선택된 화소 반도체 패턴들(110a)의 측벽을 둘러싸는 형태일 수 있다. 이 경우에, 상기 화소 반도체 패턴들(110a) 중에서 비선택된 화소 반도체 패턴들(110a)은 옆으로 연장되어 서로 연결될 수 있다. 이때, 상기 선택된 화소 반도체 패턴들(110a)은 장파장의 빛(예컨대, 적색등)을 받아들여 전기적으로 신호로 전환하는 화소들에 포함될 수 있다. 이하, 본 실시예들에서는, 도 1에 도시된 것과 같은 모든 화소 반도체 패턴들(110a)의 측벽들이 상기 측벽 다층 반사층(220)에 의해 둘러싸인 예에 대해서 설명한다.
상기 화소 반도체 패턴(110a)은 서로 마주보는 제1 면 및 제2 면을 갖는다. 이때, 상기 화소 반도체 패턴(110a)의 제1 면은 상기 기판(300)에 인접하다. 상기 화소 반도체 패턴(110a)의 제1 면에 활성영역(120)을 정의하는 소자 분리 패턴(130)이 배치된다. 상기 소자 분리 패턴(130)은 상기 화소 반도체 패턴(110a)의 제1 면에 형성된 트렌치(125)를 채우는 형태일 수 있다. 상기 소자 분리 패턴(130) 도 서로 마주보는 제1 면 및 제2 면을 갖는다. 상기 소자 분리 패턴(130)의 제1 면은 상기 기판(300)에 인접하다. 상기 소자 분리 패턴(130)의 제2 면은 상기 화소 반도체 패턴(110a)의 제2 면 보다 낮은 것이 바람직하다. 즉, 상기 화소 반도체 패턴(110a)의 두께가 상기 화소 반도체 패턴(110a)의 제1 면을 기준으로한 상기 트렌치(125)의 깊이에 비하여 크다.
상기 활성영역(120)은 제1 부분(115) 및 상기 제2 부분(117)으로 구분될 수 있다. 상기 활성영역(120)의 제1 부분(115)은 상기 포토 다이오드(145)가 형성되는 부분이고, 상기 활성영역(120)의 제2 부분(117)은 적어도 하나의 모스 트랜지스터들이 형성되는 영역이다. 상기 활성영역(120)의 제2 부분(117)은 상기 활성영역(120)의 제1 부분(115)의 일측에 연결되어 있다. 상기 포토 다이오드(145)도 서로 마주보는 제1 면 및 제2 면을 갖는다. 이때, 상기 포토 다이오드(145)의 제1 면은 상기 화소 반도체 패턴(110a)의 제1 면과 공면(coplanar)을 이룬다. 도 2에 도시된 바와 같이, 상기 포토 다이오드(145)의 제2 면은 상기 화소 반도체 패턴(110a)의 제2 면과 공면을 이룰수 있다. 이와는 다르게, 상기 포토 다이오드(145)의 제2 면은 상기 화소 반도체 패턴(110a)의 제2 면보다 낮을 수 있다. 즉, 상기 포토 다이오드(145)의 두께가 상기 화소 반도체 패턴(110a)의 두께에 비하여 작을 수 있다.
상기 화소 반도체 패턴(110a)과 상기 기판(300) 사이에 층간 절연막(200)이 개재된다. 상기 층간 절연막(200)은 다층의 절연막들(165,180,195)로 이루어질 수 있다. 상기 층간 절연막(200)과 상기 화소 반도체 패턴(110a) 사이에 게이트 전 극(140)이 배치된다. 특히, 상기 층간 절연막(200)과 상기 활성영역(120) 사이에 상기 게이트 전극(140)이 배치된다. 상기 게이트 전극(140)은 상기 제1 부분(115)에 인접한 상기 제2 부분(117)과 상기 층간 절연막(200) 사이에 개재되는 것이 바람직하다. 상기 게이트 전극(140)과 상기 활성영역(120) 사이에 게이트 절연막(135)이 개재된다. 상기 게이트 절연막(135)은 산화막, 특히, 열산화막으로 이루어질 수 있다. 상기 게이트 전극(140)은 도전 물질로 이루어진다. 예컨대, 상기 게이트 전극(140)은 도핑된 반도체, 금속(ex, 텅스텐 또는 몰리브덴등), 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄등) 및 금속실리사이드(ex, 텅스텐실리사이드 또는 코발트실리사이드등) 중에서 선택된 적어도 하나를 포함할 수 있다. 도면에서는 하나의 게이트 전극(140)이 도시되어 있다. 이와는 다르게, 이미지 센서의 화소가 복수의 모스 트랜지스터를 요구하는 경우에, 상기 화소 반도체 패턴(110a)과 상기 층간 절연막(200) 사이에 복수의 게이트 전극이 서로 이격되어 배치될 수 있다. 특히, 상기 복수의 게이트 전극은 상기 층간 절연막(200)과 상기 활성영역(120)의 제2 부분(117) 사이에 배치된다. 상기 게이트 전극(140)은 서로 마주보는 제1 면 및 제2 면을 갖는다. 이때, 상기 게이트 전극(140)의 제1 면은 상기 화소 반도체 패턴(110a)과 인접한다.
상기 게이트 전극(140) 일측의 상기 활성영역(120)의 제2 부분(117)내에 부유 도핑 영역(150)이 배치된다. 상기 부유 도핑 영역(150)은 상기 제2 도전형의 도펀트로 도핑된다. 상기 부유 도핑 영역(150)과 상기 포토 다이오드(145)는 서로 이격되어 있다. 상기 부유 도핑 영역(150)은 서로 마주보는 제1 면 및 제2 면을 갖는 다. 상기 부유 도핑 영역(150)의 제1 면은 상기 화소 반도체 패턴(110a)의 제1 면과 공면을 이룬다. 상기 부유 도핑 영역(150)의 제2 면은 상기 포토 다이오드(145)의 제2 면에 비하여 낮다.
상기 포토 다이오드(145)와 상기 층간 절연막(200) 사이에 기부 다층 반사층(155a, base multi-layered reflection layer)이 개재된다. 상기 기부 다층 반사층(155a)은 연장되어 상기 게이트 전극(140)의 일측벽을 덮을 수 있다. 이에 더하여, 상기 기부 다층 반사층(155a)은 더 연장되어 상기 게이트 전극(140)의 제2 면의 일부를 덮을 수 있다. 상기 부유 도핑 영역(150)에 인접한 상기 게이트 전극(140)의 다른 측벽에 게이트 스페이서(155b)가 배치될 수 있다. 상기 게이트 스페이서(155b)는 상기 기부 다층 반사층(155a)과 동일한 물질을 포함할 수 있다. 상기 기부 다층 반사층(155a)의 구체적인 사항들은 후술한다.
상술한 바와 같이, 상기 층간 절연막(200)은 다층의 절연막들(165,180,195)을 포함한다. 이때, 상기 화소 반도체 패턴(110a)에 가장 인접한 절연막(165)을 제1 절연막(165)이라 정의하고, 상기 제1 절연막(165) 아래로 순차적으로 배치된 절연막들(180,195)을 제2 절연막(180) 및 제3 절연막(195)이라 정의한다. 제1 배선(175)이 상기 제1 절연막(165) 및 제2 절연막(180) 사이에 배치되고, 제1 콘택 플러그(170)가 상기 제1 절연막(165)을 관통하여 상기 게이트 전극(140)과 상기 제1 배선(175)을 서로 연결시킨다. 제2 배선(190)이 상기 제2 절연막(180)과 제3 절연막(195) 사이에 개재되고, 제2 콘택 플러그(185)가 상기 제2 절연막(180)을 관통하여 상기 제2 배선(190)과 상기 제1 배선(175)을 서로 연결시킨다. 본 실시예에서 는, 2층의 배선들(175,190)과, 3층의 절연막들(165,180,195)을 포함하는 층간 절연막(200)에 대해 설명하였으나, 이미지 센서가 요구하는 배선의 층수는 달라질수 있다. 이에 따라, 층간 절연막(200)을 구성하는 절연막들의 층수도 달라질 수 있다. 또한, 상기 층간 절연막(200)은 다른 기능을 수행하는 다른 막들을 포함할 수도 있다. 상기 배선들(175,190) 및 콘택 플러그들(170,185)은 도전 물질로 형성된다. 상기 절연막들(165,180,195)은 산화막으로 형성될 수 있다.
상기 화소 반도체 패턴(110a)의 제2 면 상에 칼라 필터(125)가 배치되고, 상기 칼라 필터(225) 상에 상기 포토 다이오드(145)를 덮는 마이크로 렌즈(230)가 배치된다. 외부 빛은 상기 마이크로 렌즈(230) 및 상기 칼라 필터(225)를 통과하여 상기 포토 다이오드(145)의 제2 면으로 입사된다.
다음으로, 상술한 기부 다층 반사층(155a) 및 측벽 다층 반사층(220)을 도 3 및 도 4를 참조하여 구체적으로 설명한다. 먼저, 상기 기부 다층 반사층(155a)에 대해 설명한다.
도 3은 본 발명의 실시예에 따른 이미지 센서에 포함된 기부 다층 반사층을 구체적으로 설명하기 위하여 도 2의 A 부분을 확대한 도면이다.
도 1, 도 2 및 도 3을 참조하면, 상기 기부 다층 반사층(155a)은 상기 포토 다이오드(145)가 형성된 화소 반도체 패턴(110a)의 제1 면과 접촉한다. 상기 기부 다층 반사층(155a)은 서로 다른 굴절률을 갖는 적어도 2개의 적층된 층들을 포함한다. 또한, 상기 기부 다층 반사층(155a)내에서 상기 포토 다이오드(145)와 접촉하는 층은 상기 화소 반도체 패턴(110a)의 굴절률과 다른 굴절률을 갖는다.
상기 기부 다층 반사층(155a)은 적층된 제1 기부 반사층(151) 및 제2 기부 반사층(152)을 포함할 수 있다. 상기 제1 기부 반사층(151)의 굴절률은 상기 제2 기부 반사층(152)의 굴절률 및 상기 화소 반도체 패턴(110a)의 굴절률과 다르다. 이때, 상기 기부 다층 반사층(155a)의 상기 화소 반도체 패턴(110a)과 접촉하는 층은 상기 제1 기부 반사층(151)인 것이 바람직하다. 특히, 상기 제1 기부 반사층(151)의 굴절률은 상기 제2 기부 반사층(152) 및 화소 반도체 패턴(110a)의 굴절률들에 비하여 낮은 것이 바람직하다. 상기 제1 및 제2 기부 반사층들(151,152)이 적어도 1회 교대로 적층될 수 있다. 다시 말해서, 상기 기부 다층 반사층(155a)은 상기 제1 및 제2 기부 반사층들(151,152)이 복수번 교대로 적층된 것을 포함할 수 있다. 상기 기부 다층 반사층(155a)의 상기 층간 절연막(200)과 접촉하는 층(154)은 상기 제1 기부 반사층(151) 또는 상기 제2 기부 반사층(152)일 수 있다.
상기 화소 반도체 패턴(110a)의 굴절률과 상기 화소 반도체 패턴(110a)과 접촉하는 상기 제1 기부 반사층(151)의 굴절률간의 차이값이 큰 것이 바람직하다. 이에 따라, 외부 빛은 상기 화소 반도체 패턴(110a)과 상기 기부 다층 반사층(155a)의 경계면(이하, 제1 경계면이라 정의함)에서 높은 비율로 반사된다. 또한, 상기 기부 다층 반사층(155a)은 서로 다른 굴절률을 갖는 적어도 2개의 층들을 갖는다. 이로써, 상기 기부 다층 반사층(155a)내에는 빛이 반사되는 적어도 1개의 경계면(이하, 제2 경계면이라 정의함)이 존재한다. 이에 따라, 상기 포토 다이오드(145)의 제2 면으로부터 입사된 외부 빛은 상기 제1 경계면과 상기 기부 다층 반사층(155a)내 적어도 하나의 제2 경계면에서 반사된다. 상기 제1 및 제2 경계면들로 부터 반사된 빛은 상기 포토 다이오드(145)에 재입사된다. 그 결과, 상기 외부 빛이 상기 포토 다이오드(145)에 흡수되는 비율을 증가시켜 이미지 센서의 광감도를 증가시킬 수 있다.
제1 경계면과 상기 기부 다층 반사층(155a)내 제2 경계면에서 반사된 빛들이 서로 보강간섭되도록, 상기 기부 다층 반사층(155a)내 층들의 두께들이 제어되는 것이 바람직하다. 상기 제1 및 제2 경계면들에서 반사될 빛들이 서로 보강간섭되기 위해서는 여러 가지 요인들이 작용할 수 있다. 예컨대, 이러한 요인들로서 상기 제1 및 제2 기부 반사층들(151,152)의 굴절률, 외부 빛의 파장, 및/또는 상기 기부 다층 반사층(155a)의 층의 갯수등이 있다.
상기 제1 및 제2 기부 반사층들(151,152)의 두께의 예를 들면, 상기 제1 및 제2 기부 반사층들(151,152)이 3회 교대로 적층되고, 상기 제1 및 제2 기부 반사층들(151,152)이 각각 산화실리콘(굴절률 약 1.46) 및 실리콘(굴절률: 약 4)으로 형성되고, 상기 화소 반도체 패턴(110a)도 실리콘이고, 상기 외부 빛은 장파장을 갖는 적색인 경우에, 상기 제1 기부 반사층(151)은 약 800Å이고, 상기 제2 기부 반사층(152)은 약 400Å일 수 있다.
다음으로, 상기 측벽 다층 반사층(220)에 대해 도 4를 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 이미지 센서에 포함된 측벽 다층 반사층을 구체적으로 설명하기 위하여 도 2의 B 부분을 확대한 도면이다.
도 1, 도 2, 도 3 및 도 4를 참조하면, 상기 측벽 다층 반사층(220)은 상기 화소 반도체 패턴(110a)의 측벽 상에 배치된다. 상기 측벽 다층 반사층(220)은 상 기 화소 반도체 패턴(110a)의 측벽과 접촉하는 것이 바람직하다. 상기 측벽 다층 반사층(220)과 상기 화소 반도체 패턴(110a)간의 경계면을 제3 경계면이라 정의한다. 상기 측벽 다층 반사층(220)내의 상기 화소 반도체 패턴(110a)의 측벽과 접촉하는 층은 상기 화소 반도체 패턴(110a)의 굴절률과 다른 굴절률을 갖는 것이 바람직하다. 상기 측벽 다층 반사층(220)은 굴절률이 서로 다른 층들을 포함한다. 즉, 상기 측벽 다층 반사층(220)내에는 적어도 하나의 경계면이 존재한다. 상기 측벽 다층 반사층(220)내의 경계면을 제4 경계면이라 정의한다.
상기 측벽 다층 반사층(220)은 제1 측벽 반사층(210) 및 제2 측벽 반사층(210)을 포함한다. 상기 제1 측벽 반사층(210)의 굴절률은 상기 화소 반도체 패턴(110a) 및 제2 측벽 반사층(215)의 굴절률들과 다르다. 특히, 상기 제1 측벽 반사층(210)의 굴절률은 상기 화소 반도체 패턴(110a) 및 제2 측벽 반사층(215)의 굴절률들에 비하여 낮을 수 있다. 상기 측벽 다층 반사층(220)의 상기 화소 반도체 패턴(110a)과 접촉하는 층은 상기 제1 측벽 반사층(210)인 것이 바람직하다. 상기 제1 측벽 반사층(210)은 산화실리콘층 또는 공기층(굴절률; 1)일 수 있다. 상기 제2 측벽 반사층(215)은 실리콘층일 수 있다.
상기 측벽 다층 반사층(220)은 상기 화소 반도체 패턴(110a)의 측벽 상이 상기 제1 및제2 측벽 반사층들(210,215)이 복수번 교대로 적층된 구조를 포함할 수 있다. 상기 측벽 다층 반사층(220)은 이웃한 한쌍의 화소 반도체 패턴(110a) 사이에 개재된다. 이때, 상기 측벽 다층 반사층(220)의 양측벽은 상기 이웃한 한쌍의 화소 반도체 패턴(110a)과 각각 접촉한다. 상기 측벽 다층 반사층(220)의 상기 이 웃한 한쌍의 화소 반도체 패턴(110a)과 접촉하는 층들은 모두 상기 제1 측벽 반사층(210)인 것이 바람직하다. 이로써, 이웃한 화소들이 서로 혼신되는 현상을 최소화할 수 있다.
상기 측벽 다층 반사층(220)은 상기 기부 다층 반사층(155a)으로 인한 상기 제1 및 제2 경계면들에서 반사된 빛이 이웃하는 다른 화소 반도체 패턴(110a)내 포토 다이오드(145)로 입사되는 것을 최소화한다. 다시 말해서, 상기 측벽 다층 반사층(220)은 그것이 둘러싸고 있는 상기 포토 다이오드(145)내로 입사된 빛이 다른 화소로 입사되는 것을 최소화한다. 이로써, 이미지 센서의 혼신을 최소화하여 영상의 왜곡을 최소화할 수 있다.
상기 제1 및 제2 경계면들로부터 반사된 빛은 상기 제3 경계면과 더불어 상기 측벽 다층 반사층(220)내의 제4 경계면에서도 반사된다. 이로 인하여, 상기 측벽 다층 반사층(220)으로 향하는 빛의 반사율을 증가시킬 수 있다. 그 결과, 상기 제1 및 제2 경계면들로부터 반사된 빛 중에서 상기 측벽 다층 반사층(220)을 향하는 빛은 다시 포토 다이오드(145)로 재 입사되기 때문에 외부 빛의 흡수 효율을 더욱 증가시킬 수 있다. 또한, 상술한 바와 같이, 상기 제1 및 제2 경계면들로 부터 반사된 빛이 이웃하는 다른 화소로 입사되는 것을 최소화할 수 있다. 그 결과, 이미지 센서의 이웃하는 화소들간의 혼신을 최소화하여 이미지 센서의 영상왜곡등을 최소화할 수 있다.
상기 측벽 다층 반사층(220)의 층들의 두께는 상기 제3 경계면 및 제4 경계면으로부터 반사된 빛들이 서로 보강간섭되도록, 상기 측벽 다층 반사층(220)내 층 들의 두께가 제어되는 것이 바람직하다. 이때, 상기 측벽 다층 반사층(220)내 층들의 두께는 상기 화소 반도체 패턴(110a)의 측벽을 기준으로 한다.
예컨대, 상기 측벽 다층 반사층(220)이 한쌍의 제1 측벽 반사층들(210)과 상기 한쌍의 제1 측벽 반사층들(210) 사이에 개재된 하나의 제2 측벽 반사층(215)을 갖고, 상기 제1 및 제2 측벽 반사층들(210,215)이 각각 산화실리콘층 및 실리콘층으로 이루어지고, 외부 빛이 장파장을 갖는 적색인 경우에, 상기 제1 및 제2 측벽 반사층들(210,215)의 두께는 각각 약 550Å 및 약 500Å일 수 있다.
상술한 예에서, 상기 제1 측벽 반사층(210)이 공기층이고, 상기 제2 측벽 반사층(215)이 실리콘층인 경우에, 상기 제1 및 제2 측벽 반사층들(210,215)의 두께는 각각 약 740Å 및 520Å일 수 있다.
상기 측벽 다층 반사층(220)은 도시된 바와 같이, 상기 소자 분리 패턴(130)과 접촉할 수 있다. 또한, 상기 측벽 다층 반사층(220)은 상기 화소 반도체 패턴(110a)의 제2 면과 공면을 이루는 면을 가질 수 있다.
이와는 다르게, 상기 측벽 다층 반사층(220)은 상기 화소 반도체 패턴(110a)의 제2 면과 공면을 이루는 면을 갖은 채로, 상기 소자 분리 패턴(130)과 이격될 수 있다. 이 경우에 이웃한 상기 화소 반도체 패턴들(110a)은 상기 측벽 다층 반사층(220)과 상기 소자 분리 패턴(130) 사이로 연장되어 서로 연결될 수 있다.
이와는 또 다르게, 상기 측벽 다층 반사층(220)은 소자 분리 패턴(130)과 접촉하고, 상기 화소 반도체 패턴(110a)의 제2 면보다 낮은 면을 가질 수 있다. 이 경우에, 이웃한 상기 화소 반도체 패턴들(110a)의 상기 측벽 다층 반사층(220) 보 다 높은 부분들은 서로 옆으로 연장되어 연결될 수 있다.
다음으로, 상기 측벽 다층 반사층(220)의 일부는 다른 형태를 가질 수 있다. 이를 도면들을 참조하여 설명한다. 본 변형예에서, 상술한 구성요소와 동일한 구성요소는 동일한 참조부호를 사용한다.
도 5는 본 발명의 실시예에 따른 이미지 센서의 일 변형예를 설명하기 위하여 도 1의 Ⅰ-Ⅰ'을 따라 취해진 단면도이다.
도 5를 참조하면, 측벽 다층 반사층(220a)은 화소 반도체 패턴들(110a) 사이에 형성된 하나의 홈(206)내에 배치될 수 있다. 상기 측벽 다층 반사층(220a)은 서로 다른 굴절률을 갖는 제1 측벽 반사층(212a) 및 제2 측벽 반사층(217a)을 포함한다. 상기 제1 측벽 반사층(212a)은 상기 화소 반도체 패턴(110a)의 굴절률과 다른 굴절률을 갖는다. 특히, 상기 제1 측벽 반사층(212a)은 상기 화소 반도체 패턴(110a) 및 제2 측벽 반사층(217a)의 굴절률들에 비하여 낮은 굴절률을 가질 수 있다. 상기 제1 측벽 반사층(212a)은 상기 홈(206)의 양측면 및 상기 홈(206)의 상기 소자 분리 패턴(130)에 인접한 면을 따라 실질적으로(substantially) 콘포말(conformal)하게 배치된다. 상기 제2 측벽 반사층(217a)은 상기 홈(206)내 및 상기 제1 측벽 반사층(212a) 상에 배치된다. 상기 제1 측벽 반사층(212a)은 상기 홈(206)의 양측면(즉, 이웃한 한쌍의 화소 반도체 패턴들(110a)의 측벽들)과 접촉하고, 상기 제2 측벽 반사층(217a)은 상기 제1 측벽 반사층(212a)과 접촉한다. 상기 홈(206)의 상기 소자 분리 패턴(130)에 인접한 면은 상기 소자 분리 패턴(130)과 접촉하거나, 상기 소자 분리 패턴(130)과 이격될 수 있다.
상기 제2 측벽 반사층(217a)도 상기 제1 측벽 반사층(212a) 상에 배치되며 상기 홈(206)의 양측면과 상기 홈(206)의 상기 소자 분리 패턴(130)에 인접한 면을 따라 실질적으로 콘포말하게 배치될 수 있다. 이 경우에, 상기 제1 및 제2 측벽 반사층들(212a,217a)은 적어도 1회 교대로 배치될 수 있다. 이 경우에, 상기 측벽 다층 반사층(220a)은 상기 화소 반도체 패턴(110a)의 측벽 상에 5층 이상의 홀수층의 형태로 배치될 수 있다.
본 변형예에서는, 상기 제1 측벽 반사층(212a)은 산화실리콘층으로 형성될 수 있으며, 상기 제2 측벽 반사층(217a)은 실리콘층으로 형성될 수 있다.
다음으로, 본 발명의 실시예에 따른 측벽 다층 반사층의 또 다른 형태를 도면을 참조하여 설명한다. 본 변형예에서도 상술한 구성요소와 동일한 구성요소는 동일한 참조 부호를 사용한다.
도 6은 본 발명의 실시예에 따른 이미지 센서의 다른 변형예를 설명하기 위하여 도 1의 Ⅰ-Ⅰ'을 따라 취해진 단면도이다.
도 6을 참조하면, 측벽 다층 반사층(220a')은 화소 반도체 패턴들(110a) 사이에 형성된 홈(206')내에 배치된다. 상기 측벽 다층 반사층(220a')은 서로 다른 굴절률을 갖는 제1 측벽 반사층(212a') 및 제2 측벽 반사층(217a')을 포함한다. 상기 제1 측벽 반사층(212a')은 상기 화소 반도체 패턴(110a)의 굴절률과 다른 굴절률을 갖는다. 특히, 상기 제1 측벽 반사층(212a')은 상기 화소 반도체 패턴(110a) 및 제2 측벽 반사층(217a')의 굴절률들에 비하여 낮을 수 있다. 상기 제1 측벽 반사층(212a')은 상기 홈(206')의 양측면과 상기 홈(206')의 상기 칼라 필터(225)에 인접한 면을 따라 콘포말하게 배치된다. 상기 제2 측벽 반사층(217a')은 상기 제1 측벽 반사층(212a')의 아래에 배치된다. 상기 제1 측벽 반사층(212a')은 상기 홈(206')의 양측면과 접촉한다. 상기 제2 측벽 반사층(217a')은 상기 제1 측벽 반사층(212a')과 접촉한다. 상기 홈(206')의 상기 칼라필터(225)와 인접한 면은 상기 칼라필터(225)와 접촉할 수 있다. 이와는 달리, 상기 홈(206')의 칼라필터(225)와 인접한 면은 상기 칼라필터(225)와 이격될 수도 있다.
상기 제2 측벽 반사층(217a')은 상기 제1 측벽 반사층(212a') 아래에 배치되며, 상기 홈(206')의 양측면 및 상기 홈(206')의 상기 칼라필터(225)와 인접한 면을 따라 콘포말하게 배치될 수 있다. 이 경우에, 상기 제1 및 제2 측벽 반사층들(212a',217a')은 적어도 1회 교대로 배치될 수 있다. 상기 제1 및 제2 측벽 반사층(212a',217a')은 트렌치(125) 내로 연장될 수 있다. 이에 따라, 소자 분리 패턴(130')은 상기 제1 및 제2 측벽 반사층들(212a',217a')의 연장된 부분을 포함할 수 있다. 또한, 소자분리 패턴(130')은 상기 트렌치(125)의 일부를 채우는 소자 분리 절연 물질, 예컨대, 산화물을 더 포함할 수 있다.
다음으로, 본 발명의 실시예에 따른 이미지 센서의 형성 방법들을 도면들을 참조하여 설명한다.
도 7 내지 도 14는 본 발명의 실시예에 따른 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 반도체층(110)을 갖는 제1 기판(100)을 준비한다. 상기 제1 기판(100)은 반도체 기판(102)과, 상기 반도체 기판(102) 상에 차례로 적층된 분 리층(105) 및 상기 반도체층(110)을 포함할 수 있다. 상기 분리층(105)은 다공성 반도체층(porous semiconductor layer)일 수 있다. 이 경우에, 상기 반도체층(110)은 상기 분리층(105) 상에 에피택시얼 성장법으로 형성된 반도체층일 수 있다. 이때, 상기 반도체층(110)은 상기 분리층(105)에 대하여 식각선택비를 가질수 있다.
이와는 달리, 상기 분리층(105)은 반도체 기판(102)의 소정 깊이에 수소 이온들을 주입하여 형성된 마이크로 버블층(micro bubble layer)일 수 있다. 이때, 상기 반도체층(110)은 상기 분리층(105) 위에 위치한 상기 반도체 기판(102)의 윗부분일 수 있다. 이와는 또 다르게, 상기 분리층(105)은 생략될 수 있다. 이 경우에, 상기 반도체층(110)은 상기 반도체 기판(102)의 윗부분에 해당한다.
상기 반도체층(110)을 포함하는 상기 제1 기판(100)을 준비한 후에, 상기 반도체층(110)의 소정영역에 도 1의 활성영역(120)을 한정하는 트렌치(125)를 형성하고, 상기 트렌치(125)를 채우는 소자 분리 패턴(130)을 형성한다. 상기 트렌치(125)는 얕은 트렌치인 것이 바람직하다. 즉, 상기 트렌치(125)는 상기 반도체층(110)의 윗부분에 형성된다.
도 8을 참조하면, 상기 제1 기판(100)의 상기 활성영역 상에 차례로 적층된 게이트 절연막(135) 및 게이트 전극(140)을 형성한다. 상기 게이트 전극(140)은 상기 활성영역을 가로지른다. 상기 반도체층(110)은 제1 도전형의 도펀트로 도핑되어 있다. 상기 반도체층(110)에 웰(well) 형성 공정을 수행하여 상기 반도체층(110)을 상기 제1 도전형의 도펀트로 도핑할 수 있다.
제2 도전형의 도펀트 이온들을 선택적으로 주입하여 상기 게이트 전극(140) 일측의 활성영역(즉, 도 1의 제1 부분(115))에 포토 다이오드(145)를 형성한다. 상기 포토 다이오드(145)의 하부면은 상기 소자 분리 패턴(130)의 하부면 보다 깊게 형성할 수 있다. 상기 포토 다이오드(145)의 하부면은 상기 분리층(105)의 상부면에 근접한 깊이로 형성할 수 있다. 경우에 따라, 상기 포토 다이오드(145)의 하부면은 상기 분리층(105)내에 위치할 수도 있다.
제2 도전형의 도펀트 이온들을 선택적으로 주입하여 상기 게이트 전극(140)의 타측의 활성영역(즉, 도 1의 제2 부분(117))에 부유 도핑 영역(150)을 형성한다. 상기 부유 도핑 영역(150)의 하부면은 상기 소자 분리 패턴(130)의 하부면 보다 얕게 형성할 수 있다. 상기 부유 도핑 영역(150) 및 포토 다이오드(145)는 서로 다른 도펀트 농도를 가질수 있다. 경우에 따라, 상기 부유 도핑 영역(150) 및 포토 다이오드는 동일한 도펀트 농도를 가질수도 있다.
상기 포토 다이오드(145)를 형성한 후에, 상기 부유 도핑 영역(150)을 형성할 수 있다. 이와는 달리, 상기 부유 도핑 영역(150)을 형성한 후에 상기 포토 다이오드(145)를 형성할 수 있다.
도 9를 참조하면, 상기 제1 기판(100) 전면 상에 다층 반사층(155)을 형성한다. 상기 다층 반사층(155)의 최하부층은 열산화막으로 형성할 수도 있다. 상기 다층 반사층(155) 상에 마스크 패턴(160)을 형성한다. 상기 마스크 패턴(160)은 상기 포토 다이오드(145)를 덮는다. 이에 더하여, 상기 마스크 패턴(160)은 상기 게이트 전극(140)의 상기 포토 다이오드(145)에 인접한 일 측벽 및 상기 게이트 전극(140)의 상부면의 일부를 덮을 수 있다. 상기 마스크 패턴(160)은 감광막 패턴으로 형성 할 수 있다.
도 10을 참조하면, 상기 마스크 패턴(160)을 식각 마스크로 사용하여 상기 다층 반사층(155)을 이방성 식각한다. 이에 따라, 상기 마스크 패턴(160) 아래에 기부 다층 반사층(155a)이 형성된다. 이때, 상기 부유 도핑 영역(150)에 인접한 상기 게이트 전극(140)의 타측벽에는 게이트 스페이서(155b)가 형성된다. 상기 기부 다층 반사층(155a)은 상기 마스크 패턴(160) 아래에 잔존하는 다층 반사층(155)의 일부이다. 또한, 상기 게이트 스페이서(155b)도 상기 다층 반사층(155)의 다른 일부를 포함한다. 따라서, 상기 게이트 스페이서(155b)는 상기 기부 다층 반사층(155a)과 동일한 물질을 포함한다. 상기 게이트 스페이서(155b)가 요구하는 특성에 따라, 상기 다층 반사층(155) 상에 다른 절연 물질층이 형성될 수도 있다.
도 10을 참조하면, 상기 기부 다층 반사층(155a) 및 게이트 스페이서(155b)를 형성한 후에 상기 마스크 패턴(160)을 제거한다. 이어서, 상기 제1 기판(100) 전면을 덮는 제1 절연막(165)을 형성하고, 상기 제1 절연막(165)을 관통하여 상기 게이트 전극(140)과 접속하는 제1 콘택 플러그(170)를 형성한다.
상기 제1 절연막(165) 상에 상기 제1 콘택 플러그(170)와 접속하는 제1 배선(175)을 형성한다. 상기 제1 배선(175)은 배선도전막을 패터닝하여 형성할 수 있다. 이와는 달리, 상기 제1 배선(175)은 다마신 기법으로 형성될 수도 있다. 이 경우에, 상기 제1 절연막(165) 상에 상기 제1 배선(175)을 다마신 기법으로 형성하기 위한 몰드 절연층이 형성될 수 있다.
상기 제1 배선(175)을 갖는 제1 기판(100) 전면 상에 제2 절연막(180)을 형 성하고, 상기 제2 절연막(180)을 관통하여 상기 제1 배선(175)과 접속하는 제2 콘택 플러그(185)를 형성한다. 상기 제2 절연막(180) 상에 상기 제2 콘택 플러그(185)와 접속하는 제2 배선(190)을 형성한다. 상기 제2 배선(190)도 패터닝 공정 또는 다마신 기법으로 형성될 수 있다.
상기 제2 배선(190)을 갖는 제1 기판(100) 전면 상에 제3 절연막(195)을 형성한다. 상기 제1, 제2 및 제3 절연막들(165,180,195)은 층간 절연막(200)에 포함된다. 상기 층간 절연막(200)은 서로 마주보는 제1 면 및 제2 면을 갖는다. 이때, 상기 층간 절연막(200)의 제1 면은 상기 반도체층(110)과 인접하고, 상기 층간 절연막(200)의 제2 면은 노출되어 있다.
도 11을 참조하면, 상기 층간 절연막(200)의 노출된 제2 면과 제2 기판(300)을 서로 본딩(bonding)시킨다. 상기 제2 기판(300)은 반도체로 형성된다. 도 11의 도면은 층간 절연막(200)을 갖는 제1 기판(100)을 뒤집어 상기 층간 절연막(200)을 제2 기판(300)과 본딩시킨 상태를 도시한 것이다.
도 12를 참조하면, 상기 반도체층(110)을 제외한 상기 제1 기판(100)의 나머지 부분을 제거하여 상기 반도체층(110)을 노출시킨다. 구체적으로, 상기 층간 절연막(200)에 의하여 덮혀 있던 상기 반도체층(110)의 제1 면은 여전히 상기 층간 절연막(200)과 인접하고, 상기 반도체층(110)의 제1 면에 대향된 상기 반도체층(110)의 제2 면(즉, 상기 반도체층(110)의 상기 분리층(105)과 인접했던 일면)이 노출된다.
상기 제1 기판(100)의 나머지 부분, 즉, 상기 반도체 기판(102)은 상기 분리 층(105)을 기준으로 스마트 컷 방식(smart cut method)으로 분리될 수 있다. 예컨대, 상기 제1 및 제2 기판들(100,300)이 본딩된 후에, 본딩된 구조물에 소정의 열 공정을 수행하면, 상기 분리층(105)을 기준으로 상기 반도체 기판(102)이 상기 본딩된 구조물로부터 분리될 수 있다. 이어서, 상기 반도체층(110)의 제2 면 상에 잔존하는 상기 분리층(105)을 평탄화 공정으로 제거하여 상기 반도체층(110)의 제2 면을 노출시킬 수 있다. 이때, 상기 반도체층(110)의 제2 면에 인접한 상기 포토 다이오드(145)의 일면이 노출될 수도 있다.
이와는 다르게, 상기 분리층(105)이 생략되고, 상기 실리콘층(105)이 상기 반도체 기판(102)의 윗부분인 경우에, 상기 제1 기판(100)의 나머지 부분은 오로지 연마 공정으로 제거될 수 있다. 즉, 상기 반도체 기판(102)의 뒷면(즉, 상기 반도체층(110)과 인접한 면에 대향된 면)으로부터 연마 공정을 수행하여 상기 반도체층(110)을 노출시킬 수 있다. 이때, 연마 공정은 일정한 시간동안 식각하는 타임 식각(time etch)일 수 있다.
도 13을 참조하면, 상기 노출된 반도체층(110)의 제2 면을 선택적으로 식각하여 화소 반도체 패턴(110a)을 둘러싸는 복수의 홈(205)을 형성한다. 상기 복수의 홈(205)은 하나의 상기 화소 반도체 패턴(110a)을 겹겹이 둘러싼다. 즉, 한쌍의 인접한 상기 화소 반도체 패턴(110a) 사이에 상기 복수의 홈(205)이 형성된다. 상기 복수의 홈(205) 사이의 상기 반도체층(110)의 잔여부(215)가 배치된다.
도 14를 참조하면, 상기 복수의 홈(205)을 소정의 물질로 채운다. 이로써, 화소 반도체 패턴(110a)의 측벽 상에 측벽 다층 반사층(220)이 형성된다. 상기 측 벽 다층 반사층(220)은 상기 복수의 홈(205)을 채우는 물질층(210) 및 상기 복수의 홈(205) 사이에 배치된 반도체층(110)의 잔여부(215)를 포함한다. 상기 홈(205)을 채우는 물질층(210)은 도 1 내지 도 4를 참조하여 설명한 제1 측벽 반사층(210)에 해당하고, 상기 잔여부(215)는 도 1 내지 도 4를 참조하여 설명한 제2 측벽 반사층(215)에 해당한다.
상기 복수의 홈(205)의 갯수에 따라 상기 화소 반도체 패턴(110a)의 측벽 상에 형성된 상기 측벽 다층 반사층(220)의 층수가 달라진다. 도시된 바와 같이 2개의 홈(205)이 형성되는 경우에 상기 측벽 다층 반사층(220)의 층수는 3층이다. 이와는 다르게, 3개의 홈들(205)이 하나의 상기 화소 반도체 패턴(110a)을 겹겹이 둘러싸는 경우에, 상기 측벽 다층 반사층(220)은 5층이 된다.
상기 측벽 다층 반사층(220)을 갖는 제2 기판(300) 상에 칼라 필터(225)를 형성한다. 상기 칼라 필터(225)를 형성하기 전에, 상기 홈들(205)을 갖는 제2 기판(300)을 공기중에 노출시킨다. 상기 칼라 필터(225)를 형성할 수 있다. 이때, 상기 칼라 필터(225)는 점성이 높은 폴리머로 형성할 수 있다. 이에 따라, 상기 홈(205)은 공기로 채워져 상기 제1 측벽 반사층(210)은 공기층으로 형성될 수 있다. 이와는 다르게, 상기 복수의 홈(205)을 형성한 후에 상기 복수의 홈(205)을 채우는 산화실리콘층을 형성하고, 상기 산화실리콘층을 상기 화소 반도체 패턴(110a)의 제2 면(즉, 상기 반도체층(110)의 제2 면)이 노출될때까지 평탄화하여 상기 제1 측벽 반사층(210)을 형성할 수 있다.
이어서, 상기 칼라 필터(225) 상에 도 2에 도시된 마이크로 렌즈(230)를 형 성하여 도 2에 도시된 이미지 센서를 구현할 수 있다.
상기 측벽 다층 반사층을 형성하는 다른 방법을 도면들을 참조하여 설명한다. 본 변형예에 따른 이미지 센서의 형성 방법은 도 7 내지 도 12를 참조하여 설명한 형성 방법들을 포함할 수 있다.
도 15 내지 도 17은 본 발명의 실시예에 따른 이미지 센서의 형성 방법의 일 변형예를 설명하기 위한 단면도들이다.
도 12 및 도 15를 참조하면, 제1 기판(100)의 나머지 부분을 제거하여 반도체층(110)의 제2 면을 노출시킨 후에, 상기 노출된 반도체층(110)의 제2 면을 선택적으로 식각하여 화소 반도체 패턴(110a)을 정의하는 홈(206)을 형성한다. 상기 화소 반도체 패턴(110a)은 하나의 상기 홈(206)에 의하여 둘러싸인다.
도 16을 참조하면, 상기 홈(206)을 갖는 제2 기판(300) 상에 제1 물질층(212)을 콘포말하게 형성하고, 상기 제1 물질층(212) 상에 제2 물질층(217)을 형성한다. 상기 제1 물질층(212)은 상기 홈(206)의 양측면 및 바닥면을 따라 콘포말하게 형성된다. 상기 제2 물질층(217)은 도시된 바와 같이 상기 제1 물질층(212) 상에 배치되어 상기 홈(206)을 채울수 있다. 이와는 달리, 상기 제2 물질층(217)도 상기 제1 물질층(212) 상에 배치되며 상기 홈(206)의 양측면 및 바닥면을 따라 콘포말하게 형성될 수 있다. 이 경우에, 상기 제1 및 제2 물질층들(212,217)은 적어도 1회 교대로 형성할 수 있다. 이 경우에, 물질층들의 최상위층은 제1 물질층(212) 또는 제2 물질층(217)이다.
도 17을 참조하면, 상기 제2 및 제1 물질층들(217,212)을 상기 화소 반도체 패턴(110a)이 노출될때까지 평탄화시키어 상기 홈(206)내에 측벽 다층 반사층(220a)을 형성한다. 이어서, 상기 측벽 다층 반사층(220a)을 갖는 제2 기판(300) 상에 칼라 필터(225)를 형성한다. 상기 칼라 필터(225) 상에 도 5에 도시된 마이크로 렌즈(230)를 형성한다. 이로써, 도 5에 도시된 이미지 센서를 구현할 수 있다.
한편, 다른 방법으로, 본 발명의 실시예에 따른 측벽 다층 반사층은 제1 및 제2 기판들을 본딩하기 전에 형성할 수도 있다. 이를 도면들을 참조하여 설명한다. 본 변형예에서도 상술한 구성요소와 동일한 구성요소는 동일한 참조부호를 사용한다.
도 18 및 도 19는 본 발명의 실시예에 따른 이미지 센서의 형성 방법의 다른 변형예를 설명하기 위한 단면도들이다. 본 변형예에 따른 이미지 센서의 형성 방법은 도 7을 참조하여 설명한 활성영역을 한정하는 트렌치(125)를 형성하는 방법을 포함할 수 있다.
도 18을 참조하면, 반도체층(110)을 갖는 제1 기판(100)을 준비한 후에, 상기 반도체층(110)을 패터닝하여 활성영역을 한정하는 트렌치(125)를 형성한다. 이어서, 상기 트렌치(125)의 바닥면을 선택적으로 식각하여 복수의 홈(205')을 형성한다. 상기 복수 홈(205')은 화소 반도체 패턴(110a)을 정의한다. 즉, 상기 복수의 홈(205')은 하나의 상기 화소 반도체 패턴(110a)을 겹겹이 둘러싼다. 상기 복수의 홈(205')은 서로 이격된다. 이로써, 상기 복수의 홈(205') 사이에는 상기 반도체층(110)의 잔여부(215)가 존재한다.
도 19를 참조하면, 상기 트렌치(125) 및 상기 복수의 홈(205')을 채우는 산 화막을 형성한다. 이때, 상기 트렌치(125)를 채우는 산화막은 소자 분리 패턴(130)에 해당하고, 상기 홈(205')을 채우는 산화막은 제1 측벽 반사층(210)에 해당한다. 상기 복수의 홈(205') 사이의 상기 반도체층(110)의 잔여부(215)는 제2 측벽 반사층(215)에 해당한다. 이로써, 상기 화소 반도체 패턴(110a)의 측벽 상에 측벽 다층 반사층(220)이 형성된다.
이어서, 상기 소자 분리 패턴(130)에 의해 정의된 활성영역 상에 게이트 절연막(135) 및 게이트 전극(140)을 차례로 형성하고, 상기 게이트 전극(140) 일측의 상기 활성영역에 포토 다이오드(145)를 형성하고, 상기 게이트 전극(140) 타측의 상기 활성영역 부유 도핑 영역(150)을 형성한다. 이 후의 공정은 도 9 내지 도 12를 참조하여 상술한 방법과 동일하게 수행할 수 있다. 제1 기판(100)의 나머지 부분인 분리층(105) 및 반도체 기판(102)을 제거한 후에 노출된 화소 반도체 패턴(110a)의 제2 면 상에 칼라 필터(225) 및 상기 칼라 필터(225) 상에 마이크로 렌즈(230)를 형성함으로써, 본 발명에 따른 이미지 센서를 구현할 수 있다.
다음으로, 도 6에 도시된 이미지 센서의 형성 방법을 설명한다. 이 방법에서도, 측벽 다층 반사층은 제1 및 제2 기판들을 본딩하기 전에 형성된다. 본 변형예에서도 상술한 구성요소들과 동일한 구성요소는 동일한 참조부호를 사용한다.
도 20 내지 도 22는 본 발명의 실시예에 따른 이미지 센서의 형성 방법의 또 다른 변형예를 설명하기 위한 단면도들이다. 본 변형예에 따른 이미지 센서의 형성 방법은 도 7을 참조하여 설명한 활성영역을 한정하는 트렌치(125)를 형성하는 방법을 포함할 수 있다.
도 20을 참조하면, 제1 기판(100)에 포함된 실리콘층(110)에 활성영역을 한정하는 트렌치(125)를 형성한 후에, 상기 트렌치(125)의 바닥면을 선택적으로 식각하여 홈(206')을 형성한다. 상기 홈(206')은 화소 반도체 패턴(110a)을 정의하며, 하나의 상기 홈(206')은 하나의 상기 화소 반도체 패턴(110a)을 둘러싼다. 즉, 이웃한 한쌍의 화소 반도체 패턴(110a) 사이에는 하나의 홈(206')이 형성된다.
도 21을 참조하면, 상기 홈(206') 및 트렌치(125)를 갖는 제1 기판(100) 상에 제1 물질층을 콘포말하게 형성하고, 상기 제1 물질층 상에 제2 물질층을 형성한다. 상기 제1 물질층은 상기 홈(206')의 양측면 및 바닥면을 따라 콘포말하게 형성된다. 상기 제2 물질층은 도시된 바와 같이 상기 홈(206')을 채울 수 있다. 이와는 달리, 상기 제2 물질층도 상기 제1 물질층 상에 배치되어 상기 홈(206')의 양측면 및 바닥면을 따라 콘포말하게 배치될 수 있다. 이 경우에, 상기 제1 및 제2 물질층들은 적어도 1회 반복적으로 형성될 수 있다. 이때, 물질층들의 최상층은 상기 제1 물질층 또는 제2 물질층일 수 있다. 상기 제1 및 제2 물질층들은 상기 트렌치(125)내에도 형성된다. 상기 제1 및 제2 물질층들을 형성한 후에, 상기 트렌치(125)의 일부가 비어 있는 경우에 상기 트렌치(125)의 비어 있는 부분을 채우는 산화막(129)을 형성한다.
이어서, 상기 산화막(129) 및 제2 및 제1 물질층들을 상기 화소 반도체 패턴(110a)이 노출될때까지 평탄화시킨다. 이로써, 소자 분리 패턴(130') 및 측벽 다층 반사층(220a')이 형성된다. 상기 측벽 다층 반사층(220a')은 제1 측벽 반사층(212a') 및 제2 측벽 반사층(217a')을 포함한다. 상기 제1 및 제2 측벽 반사층 들(212a',217a')은 각각 상기 홈(206')에 배치된 제1 물질층의 일부 및 제2 물질층의 일부이다. 상기 제1 및 제2 측벽 반사층들(212a',217a')에 대한 구체적인 사항들은 도 6을 참조하여 설명하였음으로 생략된다.
도 22를 참조하면, 상기 소자 분리 패턴(130')에 의해 정의된 활성영역 상에 게이트 절연막(135) 및 게이트 전극(140)을 차례로 형성하고, 상기 게이트 전극(140) 일측의 활성영역에 포토 다이오드(145)를 형성하고, 상기 게이트 전극(140) 타측의 활성영역에 부유 도핑 영역(150)을 형성한다. 이 후의 공정은 도 9 내지 도 12를 참조하여 설명한 방법들과 동일하게 수행할 수 있다. 제1 기판(100)의 나머지 부분을 제거한 후에 노출된 화소 반도체 패턴(110a)의 제2 면 상에 도 6의 칼라 필터(225) 및 마이크로 렌즈(230)를 형성하여 도 6의 이미지 센서를 구현할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 빛을 받아들이는 포토 다이오드가 기판의 상부에 배치되고, 포토 다이오드와 상기 기판 사이에 층간 절연막이 개재된다. 이때, 포토 다이오드와 층간 절연막 사이에 기부 다층 반사층이 배치된다. 이로써, 상기 포토 다이오드로 입사된 빛은 상기 기부 다층 반사층에 의하여 반사되어 상기 포토 다이오드로 재입사된다. 그 결과, 이미지 센서의 광감도가 향상된다.
또한, 측벽 다층 반사층이 상기 포토 다이오드가 형성된 화소 반도체 패턴의 측벽을 둘러싼다. 이로써, 상기 기부 다층 반사층에 의하여 반사된 빛이 이웃한 화소로 입사되는 현상을 최소화할 수 있다. 결과적으로, 상기 측벽 다층 반사층에 의 하여 이웃한 화소들간의 혼신을 최소화하여 이미지 센서의 영상 왜곡을 최소화할 수 있다.

Claims (26)

  1. 기판 상에 배치된 화소 반도체 패턴;
    상기 화소 반도체 패턴과 상기 기판 상에 개재된 층간 절연막;
    상기 화소 반도체 패턴내에 형성된 포토 다이오드;
    상기 포토 다이오드와 상기 층간 절연막 사이에 개재된 기부 다층 반사층(base multi-layered reflection layer); 및
    상기 화소 반도체 패턴의 측벽 상에 배치된 측벽 다층 반사층(sidewall multi-layered reflection layer)을 포함하는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 측벽 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하고, 상기 측벽 다층 반사층내 상기 화소 반도체 패턴의 측벽과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다른 이미지 센서.
  3. 제 2 항에 있어서,
    상기 측벽 다층 반사층은 상기 화소 반도체 패턴의 측벽 상에 적층된 제1 측벽 반사층 및 제2 측벽 반사층을 포함하되,
    상기 제1 측벽 반사층의 굴절률은 상기 제2 측벽 반사층의 굴절률 및 상기 화소 반도체 패턴의 굴절률에 비하여 낮고,
    상기 측벽 다층 반사층의 상기 화소 반도체 패턴과 접촉하는 층은 상기 제1 측벽 반사층으로 이루어진 이미지 센서.
  4. 제 3 항에 있어서,
    상기 측벽 다층 반사층은 상기 화소 반도체 패턴의 측벽 상에 상기 제1 및 제2 측벽 반사층들이 복수번 교대로 적층된 것을 포함하는 이미지 센서.
  5. 제 4 항에 있어서,
    상기 기판 상에 복수의 상기 화소 반도체 패턴들이 열 및 행을 따라 2차원적으로 배열되되,
    상기 측벽 다층 반사층은 상기 화소 반도체 패턴들 사이에 개재되고, 상기 측벽 다층 반사층은 서로 인접한 한쌍의 상기 화소 반도체 패턴들과 접촉하고, 상기 측벽 다층 반사층의 상기 인접한 한쌍의 화소 반도체 패턴들과 접촉하는 층들은 모두 상기 제1 측벽 반사층인 이미지 센서.
  6. 제 3 항에 있어서,
    상기 제1 측벽 반사층은 산화실리콘층 및 공기층 중에 어느 하나이고, 상기 제2 측벽 반사층은 실리콘으로 형성된 이미지 센서.
  7. 제 2 항에 있어서,
    상기 측벽 다층 반사층에 포함된 적어도 하나의 경계 및 상기 측벽 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 측벽 다층 반사층내 층들의 상기 화소 반도체 패턴의 측벽을 기준으로한 두께가 제어된 이미지 센서.
  8. 제 1 항에 있어서,
    상기 기부 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하고, 상기 기부 다층 반사층 내에 상기 화소 반도체 패턴과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다른 이미지 센서.
  9. 제 8 항에 있어서,
    상기 기부 다층 반사층은 적층된 제1 기부 반사층 및 제2 기부 반사층을 포함하되,
    상기 제1 기부 반사층의 굴절률은 상기 제2 기부 반사층의 굴절률 및 상기 화소 반도체 패턴의 굴절률에 비하여 낮고,
    상기 기부 다층 반사층의 상기 화소 반도체 패턴과 접촉하는 층은 상기 제1 기부 반사층이고,
    상기 제1 및 제2 기부 반사층들은 적어도 1회 교대로 적층된 이미지 센서.
  10. 제 8 항에 있어서,
    상기 기부 다층 반사층에 포함된 적어도 하나의 경계 및 상기 기부 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 기부 다층 반사층내 층들의 두께가 제어된 이미지 센서.
  11. 제 1 항에 있어서,
    상기 화소 반도체 패턴을 덮는 칼라 필터(color filter); 및
    상기 칼라 필터 상에 배치되어 상기 포토 다이오드를 덮는 마이크로 렌즈(micro lenz)를 더 포함하되, 상기 화소 반도체 패턴은 상기 칼라 필터와 상기 기판 사이에 배치된 이미지 센서.
  12. 제1 기판에 포함된 반도체층내에 포토 다이오드를 형성하는 단계;
    상기 포토 다이오드를 덮는 기부 다층 반사층을 형성하는 단계;
    상기 기부 다층 반사층을 개재하여 상기 실리콘층을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막과 제2 기판을 본딩(bonding)하는 단계;
    상기 반도체층을 제외한 상기 제1 기판의 나머지 부분을 제거하는 단계; 및
    상기 반도체층 내에 측벽 다층 반사층을 형성하여 상기 포토 다이오드를 내포한 화소 반도체 패턴을 정의하는 단계를 포함하되, 상기 화소 반도체 패턴은 상기 측벽 다층 반사층에 의해 둘러싸인 상기 반도체층의 일부이고, 상기 측벽 다층 반사층은 상기 화소 반도체 패턴의 측벽 상에 배치된 이미지 센서의 형성 방법.
  13. 제 12 항에 있어서,
    상기 측벽 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하고, 상기 측벽 다층 반사층내의 상기 화소 반도체 패턴의 측벽과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다른 이미지 센서의 형성 방법.
  14. 제 13 항에 있어서,
    상기 측벽 다층 반사층에 포함된 적어도 하나의 경계 및 상기 측벽 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 측벽 다층 반사층내 층들의 상기 화소 반도체 패턴의 측벽을 기준으로한 두께를 제어하는 이미지 센서의 형성 방법.
  15. 제 12 항에 있어서,
    상기 측벽 다층 반사층을 형성하는 단계는 상기 제1 기판의 상기 나머지 부분을 제거한 후에 수행되는 이미지 센서의 형성 방법.
  16. 제 12 항에 있어서,
    상기 측벽 다층 반사층을 형성하는 단계는 상기 기부 다층 반사층을 형성하기 전에 수행되는 이미지 센서의 형성 방법.
  17. 제 12 항에 있어서,
    상기 측벽 다층 반사층을 형성하는 단계는,
    상기 반도체층을 선택적으로 식각하여 상기 화소 반도체 패턴을 정의하는 복수의 홈을 형성하는 단계를 포함하되,
    상기 복수의 홈은 상기 화소 반도체 패턴을 겹겹이 둘러싸고,
    상기 복수의 홈을 채우는 물질과 상기 복수의 홈 사이의 상기 반도체층의 일부는 상기 측벽 다층 반사층에 포함되는 이미지 센서의 형성 방법.
  18. 제 17 항에 있어서,
    상기 복수의 홈을 채우는 물질은 상기 반도체층에 비하여 낮은 굴절률을 갖는 이미지 센서의 형성 방법.
  19. 제 18 항에 있어서,
    상기 복수의 홈을 채우는 물질은 산화실리콘 및 공기 중에 어느 하나인 이미지 센서의 형성 방법.
  20. 제 12 항에 있어서,
    상기 측벽 다층 반사층을 형성하는 단계는,
    상기 반도체층을 선택적으로 식각하여 상기 화소 반도체 패턴을 정의하는 홈을 형성하는 단계;
    상기 홈의 내측벽 및 바닥면 상에 제1 측벽 반사층을 콘포말(conformal)하게 형성하는 단계; 및
    상기 홈내 및 상기 제1 측벽 반사층 상에 제2 측벽 반사층을 형성하는 단계를 포함하는 이미지 센서의 형성 방법.
  21. 제 20 항에 있어서,
    상기 제2 측벽 반사층은 상기 홈내 상기 제1 측벽 반사층 상에 콘포말하게 형성하되,
    상기 제1 및 제2 측벽 반사층들은 복수번 교대로 형성하는 이미지 센서의 형성 방법.
  22. 제 20 항에 있어서,
    상기 제1 측벽 반사층의 굴절률은 상기 제2 측벽 반사층의 굴절률 및 상기 실리콘층의 굴절률에 비하여 낮고, 상기 제1 측벽 반사층은 상기 화소 반도체 패턴의 측벽과 접촉하는 이미지 센서의 형성 방법.
  23. 제 12 항에 있어서,
    상기 기부 다층 반사층은 서로 다른 굴절률을 갖는 층들을 포함하고, 상기 기부 다층 반사층 내에 상기 화소 반도체 패턴과 접촉하는 층의 굴절률은 상기 화소 반도체 패턴의 굴절률과 다른 이미지 센서의 형성 방법..
  24. 제 23 항에 있어서,
    상기 기부 다층 반사층은 상기 제1 기판 상에 배치된 상기 포토 다이오드 위에 차례로 적층된 제1 기부 반사층 및 제2 기부 반사층을 포함하되,
    상기 제1 기부 반사층의 굴절률은 상기 제2 기부 반사층의 굴절률 및 상기 화소 반도체 패턴의 굴절률에 비하여 낮고,
    상기 기부 다층 반사층의 상기 화소 반도체 패턴과 접촉하는 층은 상기 제1 기부 반사층이고,
    상기 제1 및 제2 기부 반사층들은 적어도 1회 교대로 형성된 이미지 센서의 형성 방법.
  25. 제 23 항에 있어서,
    상기 기부 다층 반사층에 포함된 적어도 하나의 경계 및 상기 기부 다층 반사층 및 화소 반도체 패턴간의 경계에서 반사된 빛들이 서로 보강간섭 되도록, 상기 기부 다층 반사층내 층들의 두께를 제어하는 이미지 센서의 형성 방법.
  26. 제 12 항에 있어서,
    상기 제1 기판의 상기 나머지 부분을 제거한 후에,
    상기 포토 다이오드를 덮는 칼라 필터를 형성하는 단계; 및
    상기 칼라 필터 상에 마이크로 렌즈를 형성하는 단계를 더 포함하되, 상기 화소 반도체 패턴은 상기 칼라 필터와 상기 제2 기판에 본딩된 층간 절연막 사이에 배치되는 이미지 센서의 형성 방법.
KR1020060121670A 2006-12-04 2006-12-04 이미지 센서 및 그 형성 방법 KR100764061B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060121670A KR100764061B1 (ko) 2006-12-04 2006-12-04 이미지 센서 및 그 형성 방법
US11/999,227 US7675099B2 (en) 2006-12-04 2007-12-04 Image sensor and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121670A KR100764061B1 (ko) 2006-12-04 2006-12-04 이미지 센서 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100764061B1 true KR100764061B1 (ko) 2007-10-08

Family

ID=39419304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121670A KR100764061B1 (ko) 2006-12-04 2006-12-04 이미지 센서 및 그 형성 방법

Country Status (2)

Country Link
US (1) US7675099B2 (ko)
KR (1) KR100764061B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282961A (ja) * 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
KR20100012677A (ko) * 2008-07-29 2010-02-08 주식회사 동부하이텍 이미지 센서 및 이의 제조 방법
US7838956B2 (en) * 2008-12-17 2010-11-23 Eastman Kodak Company Back illuminated sensor with low crosstalk
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US8604405B2 (en) * 2009-03-31 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor device with refractive index dependent layer thicknesses and method of forming the same
US8338263B1 (en) 2011-06-20 2012-12-25 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
US8729655B2 (en) 2011-06-20 2014-05-20 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
JP6065448B2 (ja) * 2012-08-03 2017-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2016009730A (ja) * 2014-06-23 2016-01-18 株式会社東芝 半導体装置の製造方法
JP6163511B2 (ja) * 2015-04-16 2017-07-12 ソニー株式会社 固体撮像装置、及び電子機器
US9686457B2 (en) * 2015-09-11 2017-06-20 Semiconductor Components Industries, Llc High efficiency image sensor pixels with deep trench isolation structures and embedded reflectors
JP6390759B2 (ja) * 2017-06-19 2018-09-19 ソニー株式会社 固体撮像装置、及び電子機器
KR20240023514A (ko) * 2021-06-25 2024-02-22 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 전자 기기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003491A (ko) * 1998-06-29 2000-01-15 김영환 액티브층에 근접된 광차단막을 갖는 이미지센서
KR20060002260A (ko) * 2004-07-01 2006-01-09 동부아남반도체 주식회사 씨모스 이미지 센서의 제조방법
JP2006080457A (ja) 2004-09-13 2006-03-23 Sony Corp 固体撮像素子及びその製造方法
KR20060077173A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276677A (ja) 1990-03-26 1991-12-06 Nec Corp 固体撮像素子
JP3078458B2 (ja) 1993-10-22 2000-08-21 キヤノン株式会社 イメージセンサー用フィルター、イメージセンサー及び画像情報処理装置
JP2797941B2 (ja) * 1993-12-27 1998-09-17 日本電気株式会社 光電変換素子とその駆動方法
JP2003142671A (ja) 2001-11-08 2003-05-16 Sony Corp 固体撮像素子
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
US7196772B2 (en) * 2003-11-07 2007-03-27 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
WO2005089098A2 (en) * 2004-01-14 2005-09-29 The Regents Of The University Of California Ultra broadband mirror using subwavelength grating
US7208742B1 (en) * 2005-12-15 2007-04-24 General Electric Company X-ray detector with radiation hard photodiode design
JP5092251B2 (ja) * 2006-02-22 2012-12-05 住友電気工業株式会社 光検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003491A (ko) * 1998-06-29 2000-01-15 김영환 액티브층에 근접된 광차단막을 갖는 이미지센서
KR20060002260A (ko) * 2004-07-01 2006-01-09 동부아남반도체 주식회사 씨모스 이미지 센서의 제조방법
JP2006080457A (ja) 2004-09-13 2006-03-23 Sony Corp 固体撮像素子及びその製造方法
KR20060077173A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법

Also Published As

Publication number Publication date
US7675099B2 (en) 2010-03-09
US20080128845A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
KR100764061B1 (ko) 이미지 센서 및 그 형성 방법
US20240006444A1 (en) Image sensors with light channeling reflective layers therein
US8119439B2 (en) Methods of manufacturing an image sensor having an air gap
KR20200040617A (ko) 차광 패턴을 포함하는 이미지 센서
CN104425531A (zh) 半导体器件及其制造方法
KR100717277B1 (ko) 이미지 센서 및 그 형성 방법
KR20220134488A (ko) 이미지 센서
KR102551483B1 (ko) 이미지 센서 및 그 제조 방법
US20220149101A1 (en) Image sensor
TWI591834B (zh) 光學感測器及其製造方法
TW202034536A (zh) 影像感測器及其製造方法
KR100664863B1 (ko) 집적도가 향상된 씨모스 이미지센서 및 그 제조 방법
KR101380311B1 (ko) 이미지 센서 및 그 제조 방법
US11749702B2 (en) Image sensor
CN108538868B (zh) 图像传感器及其制作方法
US11574948B2 (en) Image sensor including transfer transistor having channel pattern on interlayered insulating layer over substrate and method of fabricating an image sensor
US20220059596A1 (en) Image sensor
US20230136919A1 (en) Image sensor and method of fabricating the same
KR20090022329A (ko) 이미지 센서의 금속배선 형성방법
KR20240047586A (ko) 전면조사형 이미지 센서 및 제조방법
KR20220072955A (ko) 이미지 센서
JP2022019617A (ja) 半導体装置およびその製造方法
KR20230154632A (ko) 이미지 센서
KR20240047587A (ko) 후면조사형 이미지 센서 및 제조방법
CN116960142A (zh) 光学传感器及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12