CN108538868B - 图像传感器及其制作方法 - Google Patents

图像传感器及其制作方法 Download PDF

Info

Publication number
CN108538868B
CN108538868B CN201710160016.2A CN201710160016A CN108538868B CN 108538868 B CN108538868 B CN 108538868B CN 201710160016 A CN201710160016 A CN 201710160016A CN 108538868 B CN108538868 B CN 108538868B
Authority
CN
China
Prior art keywords
deep trench
isolation
semiconductor substrate
isolation structure
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710160016.2A
Other languages
English (en)
Other versions
CN108538868A (zh
Inventor
钟志平
彭志豪
何明祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN108538868A publication Critical patent/CN108538868A/zh
Application granted granted Critical
Publication of CN108538868B publication Critical patent/CN108538868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种图像传感器及其制作方法，该图像传感器包括一基底、一感光元件、一深沟槽隔离结构以及一隔离元件。感光元件设置于基底表面。深沟槽隔离结构设置于感光元件的一侧。隔离元件设置于基底内并位于感光元件及深沟槽隔离结构下，且隔离元件与感光元件在垂直于基底表面的方向上部分重叠。

Description

图像传感器及其制作方法
技术领域
本发明涉及一种图像传感器及其制作方法，尤其是涉及一种能改善跨越干扰(cross talk)的图像传感器及其制作方法。
背景技术
随着数字相机、电子扫描机等产品不断地开发与成长，市场上对图像传感元件的需求持续增加。目前常用的图像传感元件包含有电荷耦合传感元件(charge coupleddevice，CCD)以及互补式金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)图像传感元件两大类，其中CMOS图像传感元件因具有低操作电压、低功率消耗与高操作效率、可根据需要而进行随机存取等优点，同时具有可整合于目前的半导体技术以大量制造的优势，因此应用范围非常广泛。
CMOS图像传感器的感光原理是将入射光线区分为数种不同波长光线的组合，例如红、蓝、绿三色，再分别由半导体基底上的多个光学传感元件，如感光二极管(photodiode)予以接收，并将之转换为不同强弱的数字信号。然而，随着像素尺寸的微缩，感光二极管的尺寸也跟着微小化，使得像素之间的跨越干扰增加以及感光灵敏度降低。因此，如何提供具有低跨越干扰的图像传感器，仍为业界需要持续解决的问题。
发明内容
本发明的目的在于提供了一种具有深沟槽隔离结构以及局部隔离元件的图像传感器及其制作方法，以改善图像传感器的跨越干扰。
本发明的实施例提供了一种图像传感器，其包括一基底、一感光元件、一深沟槽隔离结构以及一隔离元件。其中，感光元件设置于基底表面，深沟槽隔离结构设置于感光元件的一侧，而隔离元件设置于基底内，位于感光元件及深沟槽隔离结构下，并自深沟槽隔离结构的底部往感光元件的方向横向延伸，且隔离元件与感光元件在垂直于基底表面的方向上部分重叠。
本发明的实施例另提供了一种图像传感器的制作方法，其包括下列步骤。首先，提供一半导体基底，并于半导体基底的局部区域内形成一隔离元件。然后，在半导体基底上形成一外延层。接着，在外延层中形成一深沟槽隔离结构，其中深沟槽隔离结构对应隔离元件的一端。然后，在外延层表面形成一感光元件，其中感光元件位于深沟槽隔离结构的一侧，且隔离元件与感光元件在垂直于半导体基底表面的方向上部分重叠。
附图说明
图1至图7为本发明图像传感器制作方法的第一实施例的制作工艺示意图；
图8为本发明图像传感器制作方法的第一实施例的步骤流程图；
图9至图11为本发明图像传感器制作方法的第二实施例的制作工艺示意图。
符号说明
1、2 图像传感器
10 像素区
100 半导体基底
102、122 图案化掩模层
104 起始氧化层
106 离子注入制作工艺
108 注入区
110 退火制作工艺
112 局部埋入式氧化物层
114 隔离元件
116 外延层
118 基底
120 薄氧化层
124 第一蚀刻制作工艺
126 浅沟槽
128 第二蚀刻制作工艺
130 深沟槽
132 深沟槽隔离结构
134 感光元件
136 第一导电型掺杂区
138 第二导电型掺杂区
140 内连线结构
142 介电叠层
144 光导管开口
146 光导管
148R、148G、148B 彩色滤光层
150 微聚光镜
152 第三蚀刻制作工艺
154 空腔
156 空洞
L1、L2 光线
α 入射角
X、Z 方向
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的图像传感器及其制作方法及所欲达成的功效。
请参考图1至图8，图1至图7为本发明图像传感器制作方法的第一实施例的制作工艺示意图，而图8为本发明图像传感器制作方法的第一实施例的步骤流程图，其中本实施例的图像传感器为一正照射(Front Side Illumination，FSI)图像传感器。首先如图1所示，提供一半导体基底100，其表面定义有一像素区(pixel region)10，并可另包括周边区(图未示)，设置在像素区10的一侧或外围。本实施例的半导体基底100为掺杂半导体基底，例如为轻掺杂的硅基底，但不以此为限。然后可选择性地对半导体基底100进行一氧化制作工艺，使半导体基底100表面上形成起始氧化层(initial oxide)104，其可于后续进行离子注入时提供半导体基底100表面保护的效果，并可避免在离子注入时产生通道效应。接着，在半导体基底100表面形成图案化掩模层102，利用其开口定义出半导体基底100上欲进行离子注入的区域，且图案化掩模层102大体上会覆盖半导体基底100的周边区。本实施例的图案化掩模层102可例如为光致抗蚀剂，但不以此为限。然后，进行一离子注入制作工艺106，通过调整离子注入的能量及通过图案化掩模层102的开口，在半导体基底100对应该些开口的局部区域内形成多个注入区108。本实施例的离子注入制作工艺106是对半导体基底100进行氧离子注入，其掺杂的浓度为介于1×1016cm-2(1×1016/cm2)至1×1019cm-2，优选为约1×1017cm-2至1×1018cm-2，但离子注入制作工艺106的作法及条件并不以本实施例为限。
接着，如图2所示，进行一退火制作工艺110，使各注入区108中的硅原子与氧离子产生反应，进而转换成多个局部埋入式氧化物层(buried oxide，BOX)112，以形成本实施例的隔离元件114。换言之，本实施例的隔离元件114的材料为硅氧化物，其折射率低于半导体基底100材料的折射率，但不以此为限。举例而言，本实施例于进行退火制作工艺110时通入氩气及氧气，且将温度设定于约1350℃并维持约4小时，但退火制作工艺110的作法及条件并不以上述为限。此外，在进行退火制作工艺110之前，可先将图案化掩模层102移除。再者，在进行退火制作工艺110后，可另外于半导体基底100的周边区(未绘示)制作掺杂井，并且在移除用来定义该掺杂井的图案化掩模层时一并移除起始氧化层104，但不以此为限。
接着，如图3所示，在半导体基底100上形成一外延层116。本实施例的外延层116为掺杂外延层，例如为经掺杂的硅外延层，但不以此为限。半导体基底100与外延层116可一并视为一基底118，例如为一绝缘层覆硅(silicon-on-insulator，SOI)基底，但并不以此为限。需注意的是，本实施例于半导体基底100内先形成局部埋入式氧化物层112，再于其上形成外延层116的方法可例如为氧离子注入隔离硅晶(separation by implantation ofoxygen，SIMOX)法。接着，在外延层116表面选择性地形成一薄氧化层120，用来当作屏蔽氧化层(screen oxide)，其可在后续于周边区进行离子注入时保护像素区10内外延层116的表面。然后，可选择性地在周边区依序进行不同区域与导电型的离子注入，以满足后续周边区逻辑电路的制作工艺需要。接着，在薄氧化层120上形成一图案化掩模层122。在像素区10内，图案化掩模层122的开口定义出预定设置深沟槽隔离结构(deep trench isolation，DTI)的位置，而在周边区，图案化掩模层122的开口可定义出浅沟槽隔离结构(shallowtrench isolation，STI)的位置。本实施例的图案化掩模层122的材料例如为氮化硅，但不以此为限。然后，利用图案化掩模层122当作蚀刻掩模而进行一第一蚀刻制作工艺124，移除被图案化掩模层122的开口曝露出的部分外延层116，以形成多个浅沟槽126。接着，请参考图4，对浅沟槽126进行一第二蚀刻制作工艺128，进一步移除浅沟槽126下方的外延层116，直至隔离元件114的顶部为止，以于像素区10形成多个深沟槽130。如图4所示，深沟槽130贯穿外延层116及部分半导体基底100，并暴露隔离元件114的顶部，并且，经第二蚀刻制作工艺128后，图案化掩模层122的厚度随之减少。此外，在进行第二蚀刻制作工艺128前，可先于周边区覆盖一层保护层(例如光致抗蚀剂)，以避免周边区的元件受第二蚀刻制作工艺128所影响。
接着，如图5所示，在深沟槽130中填入一隔离材料以形成深沟槽隔离结构132。在本实施例中，深沟槽隔离结构132中的隔离材料是由高密度等离子体(high densityplasma，HDP)化学气相沉积制作工艺所形成，但不以此为限。隔离材料包括折射率低于外延层116与半导体基底100的材料，举例而言，本实施例的外延层116与半导体基底100的材料为硅，而隔离材料为二氧化硅，但不以此为限。详细而言，在沉积完隔离材料后，可通过平坦化制作工艺移除部分隔离材料，使得深沟槽隔离结构132与图案化掩模层122共平面，并再通过例如缓冲氢氟酸(buffered HF，BHF)或氢氟酸稀释溶液(dilute HF，DHF)移除部分隔离材料，使得深沟槽隔离结构132的顶面约略相同于或稍高于外延层116顶面，而实质上可视两者为共平面。然后，将图案化掩模层122及薄氧化层120一并移除。本实施例另可选择性地在填入隔离材料之前先于深沟槽130侧壁或底部形成一衬垫氧化层(liner oxide)(图未示)，以填补深沟槽130侧壁或底部因蚀刻制作工艺所产生的缺陷，并可释放因蚀刻制作工艺所产生的应力。举例而言，衬垫氧化层的厚度可大于等于50埃，且优选为80埃至100埃之间。如图5所示，本实施例的深沟槽隔离结构132对应形成于隔离元件114的一端上方，且深沟槽隔离结构132的底部与隔离元件114的一端的顶部直接接触。再者，隔离元件114是自与深沟槽隔离结构132相重叠的部分往相邻的另一个深沟槽隔离结构132横向延伸，例如以平行于半导体基底100表面的方向(如图中方向X)而横向延伸，且深沟槽隔离结构132与隔离元件114的剖面具有一L形形状。另外，本实施例的任两相邻深沟槽隔离结构132底部所接触的隔离元件114彼此分离，但不以此为限。
接着，如图6所示，在外延层116表面形成多个感光元件134，其中各感光元件134位于深沟槽隔离结构132的一侧，且两相邻的感光元件134是由深沟槽隔离结构132所隔开。本实施例的感光元件134包括一第一导电型掺杂区136及一第二导电型掺杂区138，两者具有相反导电型(或称相反极性)的掺质，其形成方式可例如由离子注入制作工艺将不同导电型掺质注入外延层116中。此外，可通过调整注入掺质的能量使得第一导电型掺杂区136形成于靠近外延层116表面的位置，并使得第二导电型掺杂区138形成于外延层116中较深的位置。因此，本实施例的感光元件134例如为一钳制型感光二极管(pinned photodiode)。举例而言，本实施例的半导体基底100、外延层116及第一导电型掺杂区136具有P型掺质(p-typedopant)，而第二导电型掺杂区138具有N型掺质(n-type dopant)。在其他变化实施例中，半导体基底100、外延层116及第一导电型掺杂区136可具有N型掺质，而第二导电型掺杂区138具有P型掺质。此外，如图6所示，本实施例的感光元件134与隔离元件114在垂直于半导体基底100表面的方向(如图中方向Z)上至少部分重叠，亦即隔离元件114自深沟槽隔离结构132往感光元件134沿平行于半导体基底100表面的方向横向延伸。
接着，如图7所示，在外延层116表面形成一介电叠层142与一内连线结构140，其中内连线结构140设置于介电叠层142中。介电叠层142覆盖感光元件134与深沟槽隔离结构132。介电叠层142可包含依序堆叠的多个层间介电层，材料可为具低介电常数的介电材料(low-K dielectric material)，例如氧化硅、硼磷硅酸盐玻璃(borophosphosilicateglass，BPSG)、磷硅酸盐玻璃(phosphosilicate glass，PSG)、氟化硅酸盐玻璃(fluorinated silicate glass，FSG)、掺杂碳的氧化硅(carbon-doped silicon oxide)或类似物。内连线结构140可例如为多层内连线(multilayer interconnect，MLI)结构，通过介电叠层142而与基底118上的其他导电元件隔绝。举例而言，内连线结构140的材料可为铝(aluminum)、铜(copper)、掺杂的多晶硅(doped polysilicon)或类似物。
请继续参考图7，接着于介电叠层142中形成光导管开口144，各光导管开口144分别对应一感光元件134。光导管开口144的形成方式可例如为光刻暨蚀刻制作工艺，其剖面形状可具有倾斜侧壁，使得光导管开口144的底部面积小于顶部面积，但不以此为限。接着，可选择性地于光导管开口144的侧面及底面形成一阻障层(barrier layer)(图未示)，以避免其下的元件受水氧的影响。阻障层可包括氮化硅(silicon nitride，SiN)或氮氧化硅(silicon oxynitride，SiON)，但不以此为限。接着，在光导管开口144中填入高折射率材料，并可通过化学机械研磨制作工艺使高折射率材料的具有平坦的顶面，并约略与介电叠层142的顶面共平面，以于各感光元件134上分别形成一光导管(light pipe)146。然后，在介电叠层142及光导管146上形成多个不同颜色的彩色滤光层148R、148G、148B，分别覆盖对应的感光元件134与光导管146。彩色滤光层148R、148G、148B可包括有颜色的滤光材料，例如包括红色、蓝色或绿色光致抗蚀剂材料，并可利用光刻制作工艺制作，但不以此为限。然后，在彩色滤光层148R、148G、148B上形成微聚光镜150，以完成本发明图像传感器1的制作，其中各微聚光镜150分别覆盖对应其下的一个感光元件134与光导管146。
综上所述，本发明制作图像传感器1的方法主要包括图8所示的步骤：
步骤S10：提供一半导体基底，并于半导体基底的局部区域内形成一隔离元件；
步骤S12：在半导体基底上形成一外延层；
步骤S14：在外延层中形成一深沟槽隔离结构，其中深沟槽隔离结构对应隔离元件的一端；以及
步骤S16：在外延层表面形成一感光元件，其中感光元件位于深沟槽隔离结构的一侧，且隔离元件与感光元件在垂直于半导体基底表面的方向上部分重叠。
请继续参考图7，如前所述，本实施例的图像传感器1的结构包括基底118、感光元件134、深沟槽隔离结构132及隔离元件114。其中，感光元件134设置于基底118表面，本实施例的感光元件134为钳制型感光二极管，包括第一导电型掺杂区136及第二导电型掺杂区138，两者具有相反导电型的掺质，但不以此为限。深沟槽隔离结构132设置于感光元件134的一侧，以隔绝任两相邻的感光元件134。本实施例的隔离元件114为局部埋入式氧化物层，设置于基底118内并位于感光元件134及深沟槽隔离结构132下，并沿平行于基底118表面的方向(例如方向X)自深沟槽隔离结构132的底部往感光元件134横向延伸，使得隔离元件114与感光元件134在垂直于基底118表面的方向(例如方向Z)上部分重叠，且相邻的隔离元件114彼此分离而不互相连接。本实施例的深沟槽隔离结构132的底部与隔离元件114一端的顶部直接接触，且两者的剖面具有L形形状。在本实施例中，基底118包括半导体基底100以及位于半导体基底100上的外延层116，其中隔离元件114位于半导体基底100内，而深沟槽隔离结构132及感光元件134主要位于外延层116内，其中感光元件134位于外延层116表面，而深沟槽隔离结构132向下延伸贯穿外延层116至半导体基底100表面，但不以此为限。在其他变化实施例中，基底118也可整体即为硅基底、外延硅基底或其他适合的基底。
此外，本实施例的图像传感器1另包括介电叠层142、内连线结构140、光导管146、不同颜色的彩色滤光层148R、148G、148B及微聚光镜150，不再赘述。再者，本实施例图像传感器1可另包括重置晶体管(reset transistor)、源随晶体管(source followertransistor)、或读取选择晶体管(read select transistor)，且可包括三晶体管(3T)与四晶体管(4T)的像素电路。为了突显本实施例图像传感器1的特征，上述元件未于附图中绘出。
请继续参考图7，以下将以光线L1、L2来说明本实施例的深沟槽隔离结构132及隔离元件114如何达到减少跨越干扰的功效。如图7所示，光线L1、L2均通过图像传感器1中的彩色滤光层148G，但光线L1、L2通过彩色滤光层148G后并非朝着对应彩色滤光层148G的感光元件134前进，而是往右侧相邻的感光元件134前进。由于光导管146为高折射率材料，其折射率高于介电叠层140的折射率，因此光线L1、L2容易于光导管146的侧壁发生全反射，再继续往下方的深沟槽隔离结构132及隔离元件114前进。由于本实施例的外延层116及半导体基底100的材料为硅(折射率约为3.4)，而深沟槽隔离结构132及隔离元件114的材料为二氧化硅(折射率约为1.4)，通过斯涅耳定律(Snell's law)可知全反射的条件为入射角α大于临界角24.2°，因此光线L1、L2很容易在深沟槽隔离结构132及隔离元件114的表面发生全反射。光线L1经左侧的深沟槽隔离结构132侧壁全反射后，再被隔离元件114顶面全反射，随后再次于彩色滤光层148G右侧的深沟槽隔离结构132侧壁发生全反射，并朝对应彩色滤光层148G的感光元件134前进。另一方面，光线L2于隔离元件114顶面被全反射后，再次于彩色滤光层148G左侧的深沟槽隔离结构132侧壁发生全反射，并朝对应彩色滤光层148G的感光元件134前进。
由上述可知，由于本实施例的深沟槽隔离结构132具有较深的深度，因此可提供光线更多反射的机会，可有效地防止光线行进至邻近的感光元件134。另外，隔离元件114设置于感光元件134底下并与其部分重叠，使得欲往基底118深处前进的光线易于隔离元件114的顶面发生全反射，可避免光线从深沟槽隔离结构132底下经过而行进至邻近的感光元件134，可有效地改善跨越干扰问题。换句话说，本实施例图像传感器1在基底118内设置相连接的深沟槽隔离结构132及隔离元件114，两者的剖面具有L形形状，使得感光元件134下方的空间被相邻的深沟槽隔离结构132与下方的隔离元件114包围，能有效地将光线局限至该空间内，减少光线行进至该空间之外。并且，进入该空间的光线能经由被深沟槽隔离结构132与隔离元件114一次或多次反射而轻易地射回感光元件134，使得光线更能有效的被感光元件134所吸收，进而改善图像传感器1的量子效率(quantum efficiency)与感光效率。
本发明的图像传感器及其制作方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例，然而为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图9至图11，其为本发明图像传感器制作方法的第二实施例的制作工艺示意图，且图11绘示本发明图像传感器的第二实施例的剖面示意图，其中在第二实施例中，图9是接续图4的制作工艺。如图9所示，本实施例与第一实施例不同的地方在于，在形成深沟槽130后以及于深沟槽130中填入隔离材料之前，还包括对隔离元件114进行一第三蚀刻制作工艺152，以移除原隔离元件114的材料，使各隔离元件114形成一空腔154。本实施例的隔离元件114的材料为二氧化硅，而第三蚀刻制作工艺152是使用氢氟酸(hydrofluoricacid，HF)移除二氧化硅，但不以此为限。接着，如图10所示，可利用高密度等离子体化学气相沉积制作工艺在深沟槽130填入隔离材料，由于沉积制作工艺的特性，深沟槽130上方部分的开口会先封闭，并于各深沟槽隔离结构132内形成一空洞156。本实施例的空腔154与空洞156互相连通，且其中的折射介质为空气。在形成具有空洞156的深沟槽隔离结构132后，可如图11所示，继续制作感光元件134、光导管146、彩色滤光层148R、148G、148B与微聚光镜150，以完成本实施例的图像传感器2。本实施例图像传感器2中其余元件的位置、材料及制作方式可参考第一实施例，不再赘述。值得一提的是，由于图像传感器2的隔离元件114内的介质为空气(折射率为1)，其折射率相较于图像传感器1的隔离元件114的材料更低，因此欲满足全反射条件的临界角更小。根据斯涅耳定律，当光线由硅的外延层116入射至空腔154时，其全反射的条件为入射角大于临界角17.0°。换言之，光线更容易于隔离元件114的顶面发生全反射，因此本实施例的隔离元件114可更有效地改善图像传感器2的跨越干扰问题，并同时提高感光效率。
综上所述，本发明图像传感器在基底内设置深沟槽隔离结构及隔离元件，且深沟槽隔离结构的底部连接于隔离元件的一端的顶部。通过选择折射率低于基底的材料作为深沟槽隔离结构及隔离元件的材料，或者以空气作为隔离元件内的介质，可使得光线易于深沟槽隔离结构侧壁及隔离元件顶面发生全反射，进而使得光线更容易被感光元件所吸收而改善图像传感器的量子效率。此外，深沟槽隔离结构相较于现有图像传感器内的浅沟槽隔离具有较深的深度，因此可提供光线更多反射的机会，有效地将光线局限至两相邻的深沟槽隔离结构之间，而可更有效地防止光线行进至邻近的感光元件。另外，隔离元件设置于感光元件底下并与其部分重叠，使得欲往基底深处前进的光线易于隔离元件的顶面产生全反射，可避免光线从深沟槽隔离结构底下经过而行进至邻近的感光元件。上述深沟槽隔离结构及隔离元件所提供的功效均可有效地改善图像传感器的跨越干扰问题，并同时提高感光效率。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (7)

1.一种图像传感器的制作方法，包括：
提供一半导体基底，并于该半导体基底的局部区域内形成一隔离元件；
在该半导体基底上形成一外延层；
在该外延层中形成一深沟槽隔离结构，其中该深沟槽隔离结构对应该隔离元件的一端；以及
在该外延层表面形成一感光元件，其中该感光元件位于该深沟槽隔离结构的一侧，且该隔离元件与该感光元件在垂直于该半导体基底表面的方向上部分重叠，
其中形成该深沟槽隔离结构的制作工艺包括：
进行一第一蚀刻制作工艺，以于该外延层中预定设置该深沟槽隔离结构的位置形成一浅沟槽；
对该浅沟槽进行一第二蚀刻制作工艺以形成一深沟槽，其中该深沟槽贯穿该外延层并暴露该隔离元件的顶部；
对该隔离元件进行一第三蚀刻制作工艺，以使该隔离元件形成一空腔；以及
在该深沟槽中填入一隔离材料以形成该深沟槽隔离结构，其中在该深沟槽填入该隔离材料的制作工艺中于该深沟槽隔离结构内形成一空洞，并且该空洞与该隔离元件的空腔互相连通。
2.如权利要求1所述的图像传感器的制作方法，其中该隔离元件自该深沟槽隔离结构往该感光元件横向延伸，且该深沟槽隔离结构与该隔离元件的剖面具有一L形形状。
3.如权利要求1所述的图像传感器的制作方法，其中形成该隔离元件的制作工艺包括：
进行一离子注入制作工艺，以于该半导体基底的局部区域内形成一注入区；以及
进行一退火制作工艺，以使该注入区形成该隔离元件。
4.如权利要求3所述的图像传感器的制作方法，其中该离子注入制作工艺包括对该半导体基底进行氧离子注入，且该退火制作工艺使该注入区转换成一局部埋入式氧化物层，以形成该隔离元件。
5.如权利要求1所述的图像传感器的制作方法，其中该隔离材料包括折射率低于该外延层与该半导体基底的材料。
6.如权利要求1所述的图像传感器的制作方法，其中该空腔与该空洞内的折射介质为空气。
7.如权利要求1所述的图像传感器的制作方法，还包括：
在该外延层表面形成一内连线结构与一介电叠层，其中该内连线结构设置于该介电叠层中；
在该感光元件上的该介电叠层中形成一光导管；以及
依序于该光导管上形成一彩色滤光层与一微聚光镜。
CN201710160016.2A 2017-03-06 2017-03-17 图像传感器及其制作方法 Active CN108538868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106107196 2017-03-06
TW106107196A TWI622165B (zh) 2017-03-06 2017-03-06 影像感測器及其製作方法

Publications (2)

Publication Number Publication Date
CN108538868A CN108538868A (zh) 2018-09-14
CN108538868B true CN108538868B (zh) 2021-01-15

Family

ID=62640019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710160016.2A Active CN108538868B (zh) 2017-03-06 2017-03-17 图像传感器及其制作方法

Country Status (2)

Country Link
CN (1) CN108538868B (zh)
TW (1) TWI622165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950266A (zh) * 2019-03-26 2019-06-28 德淮半导体有限公司 图像传感器及形成图像传感器的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971339A (zh) * 2007-12-28 2011-02-09 郑苍隆 用于图像传感器的光导阵列
CN102222678A (zh) * 2011-06-22 2011-10-19 格科微电子（上海）有限公司 Cmos图像传感器及其形成方法
CN102651381A (zh) * 2011-02-25 2012-08-29 瑞萨电子株式会社 半导体器件
CN106409848A (zh) * 2015-07-30 2017-02-15 力晶科技股份有限公司 影像感测器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184549A (ja) * 2005-12-07 2007-07-19 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
TWI553844B (zh) * 2009-07-02 2016-10-11 邰祐南 影像感測器及形成影像感測器的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971339A (zh) * 2007-12-28 2011-02-09 郑苍隆 用于图像传感器的光导阵列
CN102651381A (zh) * 2011-02-25 2012-08-29 瑞萨电子株式会社 半导体器件
CN102222678A (zh) * 2011-06-22 2011-10-19 格科微电子（上海）有限公司 Cmos图像传感器及其形成方法
CN106409848A (zh) * 2015-07-30 2017-02-15 力晶科技股份有限公司 影像感测器

Also Published As

Publication number Publication date
TW201834225A (zh) 2018-09-16
TWI622165B (zh) 2018-04-21
CN108538868A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
TWI608600B (zh) 影像感測器及其製作方法
US10943940B2 (en) Image sensor comprising reflective guide layer and method of forming the same
US9786707B2 (en) Image sensor isolation region and method of forming the same
TWI520319B (zh) 半導體裝置及其製造方法
TWI517368B (zh) 背側照射型互補式金氧半導體影像感測器的製造方法
TWI593290B (zh) 影像感測器
KR102587498B1 (ko) 이미지 센서
KR20160031586A (ko) 이미지 센서의 제조 방법
JP2022169429A (ja) イメージセンサ及びその形成方法
KR20210132574A (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
KR20110091372A (ko) 빛을 수신하는 면에 곡률이 있는 포토다이오드를 구비하는 백사이드 일루미네이션 ｃｍｏｓ 이미지센서 및 상기 이미지센서의 형성방법
US20220020797A1 (en) Image sensor
CN109192741B (zh) 背照式图像传感器的形成方法
TWI476911B (zh) 半導體裝置及其製造方法
CN108538868B (zh) 图像传感器及其制作方法
CN107785383B (zh) 影像感测器及其制作方法
WO2011030413A1 (ja) 固体撮像装置およびその製造方法
KR101380311B1 (ko) 이미지 센서 및 그 제조 방법
KR20030037295A (ko) 이미지센서 및 그 제조 방법
CN107958913B (zh) 影像感测器及其制作方法
US20220377266A1 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
TWI816534B (zh) 三維互補式金氧半導體影像感測器結構暨其製作方法
JP7504057B2 (ja) イメージセンサー
US20240021636A1 (en) Optical structure and method for manufacturing the same
KR20090022329A (ko) 이미지 센서의 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201228

Address after: Hsinchu Science Industrial Park, Taiwan, China

Applicant after: Powerchip Technology Corp.

Address before: Hsinchu Science Industrial Park, Taiwan, China

Applicant before: Powerchip Technology Corp.

GR01 Patent grant
GR01 Patent grant