KR20160031586A - 이미지 센서의 제조 방법 - Google Patents
이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR20160031586A KR20160031586A KR1020140120904A KR20140120904A KR20160031586A KR 20160031586 A KR20160031586 A KR 20160031586A KR 1020140120904 A KR1020140120904 A KR 1020140120904A KR 20140120904 A KR20140120904 A KR 20140120904A KR 20160031586 A KR20160031586 A KR 20160031586A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- film
- trench
- capping
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000002161 passivation Methods 0.000 claims abstract description 90
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 59
- 150000002500 ions Chemical class 0.000 claims abstract description 46
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000011049 filling Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 144
- 238000000137 annealing Methods 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 17
- 239000012686 silicon precursor Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000002243 precursor Substances 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 49
- 238000002955 isolation Methods 0.000 description 18
- 239000011810 insulating material Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명의 일 실시예에 따른 이미지 센서의 제조 방법은 기판의 일면의 일부분이 리세스되도록 상기 기판을 식각하여 상기 기판의 단위 화소 영역을 정의하는 트렌치를 형성하고, 원자 층 증착법으로, 상기 트렌치의 표면을 컨포말하게 덮는 불순물 이온이 도핑된 제 1 패시베이션막을 형성하고, 상기 제 1 패시베이션막 상에 상기 트렌치를 채우는 캐핑 패턴을 형성하고, 상기 기판의 상기 단위 화소 영역에 광전 변환부를 형성하고, 및 상기 기판의 상기 단위 화소 영역에 상기 기판의 상기 일면과 인접하며 상기 광전 변화부와 이격된 부유 확산 영역을 형성하는 것을 포함한다.
Description
본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서는 광학 영상(Optical image)을 전기신호로 변환하는 반도체 소자이다. 상기 이미지 센서는 CCD(Charge coupled device)형 및 CMOS(Complementary metal oxide semiconductor)형으로 분류될 수 있다. 상기 CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 상기 화소들의 각각은 포토 다이오드(photodiode, PD)를 포함한다. 상기 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다. 상기 CIS의 성능을 향상시키는 기술은 꾸준히 개발되고 있다.
본 발명이 해결하고자 하는 과제는 암전류가 개선된 이미지 센서의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 이미지 센서의 제조 방법은 제 1 면과 제 2 면을 포함하는 기판을 제공하고, 상기 기판의 제 1 면의 일부분이 리세스되도록 상기 기판을 식각하여 상기 기판의 단위 화소 영역을 정의하는 트렌치를 형성하고, 원자 층 증착법으로, 상기 트렌치의 표면을 컨포말하게 덮는 불순물 이온이 도핑된 제 1 패시베이션막을 형성하고, 상기 제 1 패시베이션막 상에 상기 트렌치를 채우는 캐핑 패턴을 형성하고, 상기 기판의 상기 단위 화소 영역에 광전 변환부를 형성하고, 및 상기 기판의 상기 단위 화소 영역에 상기 기판의 상기 제 1 면과 인접하며 상기 광전 변화부와 이격된 부유 확산 영역을 형성하는 것을 포함할 수 있다.
상기 제 1 패시베이션막을 형성하는 것은, 실리콘 전구체와 상기 불순물 이온을 공급하여 상기 트렌치의 내면 상에 상기 실리콘 전구체 및 상기 불순물 이온을 흡착시키고, 산소 전구체를 공급하여 상기 트렌치의 내면에 흡착된 상기 실리콘 전구체와 반응시키켜 상기 불순물 이온이 도핑된 박막을 형성하는 것을 포함할 수 있다.
상기 제 1 패시베이션막은 여러 층으로 적층된 복수 개의 박막들을 포함하고, 상기 박막들 내에 상기 불순물 이온이 도핑될 수 있다.
상기 제 1 패시베이션막에 어닐링 공정을 수행하여 상기 불순물 이온을 상기 기판 내로 확산시키는 것을 포함할 수 있다.
상기 캐핑 패턴을 형성하는 것은, 스핀 코팅 공정으로, 상기 제 1 패시베이션막 및 상기 기판의 상기 제 1 면 상에 상기 트렌치를 채우는 캐핑막을 형성하고, 상기 캐핑막에 어닐링 공정을 수행하고, 그리고 상기 기판의 상기 일면이 노출될 때까지 상기 캐핑막을 연마하는 것을 포함할 수 있다.
상기 캐핑막은 TOSZ(Tonen SilaZene)을 포함할 수 있다.
상기 단위 화소 영역의 기판의 상기 제 1 면 상에 상기 부유 확산 영역과 이격된 트랜스퍼 게이트를 형성하고, 상기 기판의 상기 제 2 면 상에 상기 광전 변환부와 대응하는 컬러 필터를 형성하고, 및 상기 컬러 필터 상에 마이크로 렌즈를 형성하는 것을 포함할 수 있다.
본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법은 제 1 면과 제 2 면을 포함하는 기판을 제공하고, 상기 기판의 제 1 면의 일부분이 리세스되도록 상기 기판을 식각하여 상기 기판의 단위 화소 영역을 정의하는 트렌치를 형성하고, 원자 층 증착법으로, 상기 트렌치의 표면을 컨포말하게 덮는 불순물 이온이 도핑된 제 1 패시베이션막을 형성하고, 상기 제 1 패시베이션막 상에 보호막을 형성하고, 상기 보호막 상에 상기 트렌치의 일부를 채우는 제 1 캐핑 패턴을 형성하는 것, 상기 제 1 캐핑 패턴 상에 상기 트렌치를 채우는 제 2 캐핑 패턴을 형성하고, 상기 기판의 상기 단위 화소 영역에 광전 변환부를 형성하고, 및 상기 기판의 상기 단위 화소 영역에 상기 기판의 상기 제 1 면과 인접하며 상기 광전 변화부와 이격된 부유 확산 영역을 형성하는 것을 포함할 수 있다.
상기 제 1 패시베이션막을 형성하는 것은, 실리콘 전구체와 상기 불순물 이온을 공급하여 상기 트렌치의 내면 상에 상기 실리콘 전구체 및 상기 불순물 이온을 흡착시키고, 산소 전구체를 공급하여 트렌치들의 표면에 흡착된 상기 실리콘 전구체와 반응시키켜 상기 불순물 이온이 도핑된 실리콘 산화 박막을 형성하는 것을 포함할 수 있다.
상기 제 1 패시베이션막은 여러 층으로 적층된 복수 개의 박막들을 포함하고, 상기 박막들 내에 상기 불순물 이온이 도핑될 수 있다.
상기 제 1 캐핑 패턴을 형성하는 것은, 스핀 코팅 공정으로 상기 보호막 및 상기 기판의 상기 제 1 면 상에 상기 트렌치를 채우는 제 1 캐핑막을 형성하고, 상기 제 1 캐핑막에 에치백 공정을 수행하여, 상기 기판의 상기 제 1 면 상에 형성된 상기 보호막이 노출되도록 상기 제 1 캐핑막의 상부 일부가 식각되는 것을 포함할 수 있다.
상기 제 1 패시베이션막에 어닐링 공정을 수행하여 상기 불순물 이온을 상기 기판 내로 확산시키는 것을 포함할 수 있다.
상기 제 2 캐핑 패턴을 형성하는 것은, 스핀 코팅 공정으로 상기 제 1 캐핑 패턴 및 상기 기판의 상기 제1 면 상에 상기 트렌치를 채우는 제 2 캐핑막을 형성하고, 그리고 상기 기판의 상기 일면 상에 연마공정을 수행하여, 상기 기판의 상기 일면이 노출될 때까지 상기 제 2 캐핑막을 연마하는 것을 포함할 수 있다.
상기 제1 캐핑 패턴 또는 상기 제 2 캐핑 패턴에 어닐링 공정을 수행하는 것을 더 포함할 수 있다.
제 1 캐핑 패턴 및 제 2 캐핑 패턴은 TOSZ(Tonen SilaZene)을 포함할 수 있다.
본 발명의 실시예에 따른 이미지 센서의 제조 방법은 원자 층 증착법으로 제 1 트렌치 내면에 불순물 이온이 도핑된 제 1 패시베이션막을 형성하는 것을 포함한다. 이에 따라, 제 1 트렌치의 내면에 노출된 기판에 손상 없이 불순물 이온을 도핑할 수 있다.
본 발명의 실시예에 따른 이미지 센서의 제조 방법은 제 1 트렌치를 채우는 캐핑 패턴을 형성하는 것을 포함한다. 캐핑 패턴은 유동성을 갖는 절연물질을 스핀 코팅법으로 제 1 트렌치에 채운 후 어닐링 공정을 수행하여 형성된다. 유동성을 갖는 절연물질은 제 1 트렌치 내에 균일하게 채울 수 있고, 어닐링 공정을 절연물질에 포함된 분순물들이 제거되어 우수한 절연 특성을 갖는 캐핑 패턴을 형성할 수 있다.
도 1은 본 발명의 일 예에 따른 이미지 센서의 회로도이다.
도 2는 본 발명의 실시예에 따른 이미지 센서를 나타낸 평면도이다.
도 3a, 도 3b, 도 3d 및 도 3f 내지 도 3l은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 2의 Ⅰ-Ⅰ' 방향으로 자른 단면도들이다.
도 3c 및 도 3e는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 3b의 A 부분 및 도 3d의 A' 부분을 각각 확대한 단면도들이다.
도 4a 내지 도 4i는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 2의 Ⅰ-Ⅰ' 방향으로 자른 단면도들이다.
도 5는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다.
도 2는 본 발명의 실시예에 따른 이미지 센서를 나타낸 평면도이다.
도 3a, 도 3b, 도 3d 및 도 3f 내지 도 3l은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 2의 Ⅰ-Ⅰ' 방향으로 자른 단면도들이다.
도 3c 및 도 3e는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 3b의 A 부분 및 도 3d의 A' 부분을 각각 확대한 단면도들이다.
도 4a 내지 도 4i는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 2의 Ⅰ-Ⅰ' 방향으로 자른 단면도들이다.
도 5는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 예에 따른 이미지 센서의 회로도이다.
도 1을 참조하면, 상기 이미지 센서의 단위 화소들 각각은 광전 변환 소자(PD), 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)를 포함할 수 있다. 상기 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)는 각각 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SF), 리셋 게이트(RG) 및 선택 게이트(SEL)을 포함한다. 상기 광전 변환 소자(PD)는 N형 불순물 영역과 P형 불순물 영역을 포함하는 포토다이오드일 수 있다. 상기 트랜스퍼 트랜지스터(Tx)의 드레인은 부유 확산 영역(FD)으로 이해될 수 있다. 상기 부유 확산 영역(FD)은 상기 리셋 트랜지스터(Rx, reset transistor)의 소오스일 수 있다. 상기 부유 확산 영역(FD)은 상기 소스 팔로워 트랜지스터(Sx, source follower transistor)의 소스 팔로워 게이트(SF)와 전기적으로 연결될 수 있다. 상기 소스 팔로워 트랜지스터(Sx)는 상기 선택 트랜지스터(Ax, selection transistor)에 연결된다. 상기 리셋 트랜지스터(Rx), 상기 소스 팔로워 트랜지스터(Sx) 및 상기 선택 트랜지스터(Ax)는 이웃하는 화소들에 의해 서로 공유될 수 있으며, 이에 의해 집적도가 향상될 수 있다.
상기 이미지 센서의 동작을 도 1을 참조하여 설명하면 다음과 같다. 먼저, 빛이 차단된 상태에서 상기 리셋 트랜지스터(Rx)의 드레인과 상기 소스 팔로워 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하고 상기 리셋 트랜지스터(Rx)를 턴온시켜 상기 부유 확산 영역(FD)에 잔류하는 전하들을 방출시킨다. 그 후, 상기 리셋 트랜지스터(Rx)를 오프(OFF)시키고, 외부로부터의 빛을 상기 광전 변환 소자(PD)에 입사시키면, 상기 광전 변환 소자(PD)에서 전자-정공 쌍이 생성된다. 정공은 상기 P형 불순물 주입 영역쪽으로, 전자는 상기 N형 불순물 주입 영역으로 이동하여 축적된다. 상기 트랜스퍼 트랜지스터(Tx)를 온(ON) 시키면, 이러한 전자와 같은 전하는 상기 부유 확산 영역(FD)으로 전달되어 축적된다. 축적된 전하량에 비례하여 상기 소스 팔로워 트랜지스터(Sx)의 게이트 바이어스가 변하여, 상기 소스 팔로워 트랜지스터(Sx)의 소오스 전위의 변화를 초래하게 된다. 이때 상기 선택 트랜지스터(Ax)를 온(ON) 시키면, 칼럼 라인으로 전하에 의한 신호가 읽히게 된다.
도 2는 본 발명의 실시예에 따른 이미지 센서를 나타낸 평면도이다. 도 3a, 도 3b, 도 3d 및 도 3f 내지 도 3l은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 2의 Ⅰ-Ⅰ' 방향으로 자른 단면도들이다. 도 3c 및 도 3e는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 3b의 A 부분 및 도 3d의 A' 부분을 확대한 단면도들이다.
도 2 및 도 3a를 참조하면, 기판(100)은 서로 대향하는 제 1 면(102)과 제 2 면(104)을 포함한다. 기판(100)의 제 1 면(102)의 일부를 리세스하여 기판(100) 내에 제 1 트렌치(106)를 형성한다. 제 1 트렌치(106)의 바닥면(106a)은 기판(100)의 제 2 면(104)과 근접하게 형성될 수 있다. 제 1 트렌치(106)는 그물 형태로 서로 교차되어 단위 화소 영역(UP)을 정의할 수 있다. 기판(100)은 예를 들어, 반도체 기판(예를 들면, 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, II-VI족 화합물 반도체 기판, 또는 III-V족 화합물 반도체 기판), 또는 SOI(Silicon on insulator) 기판.
도 2, 도 3b 및 도 3c를 참조하면, 제 1 트렌치(106)의 내면(예를 들면 제1 트렌치(104)의 내측과 바닥면(106a))을 컨포말하게 덮는 제 1 패시베이션막(108)을 형성한다. 상세하게, 제 1 패시베이션막(108)은 제 1 트렌치(106)의 내면과 기판(100)의 제 1 면(102)을 컨포말하게 덮도록 형성될 수 있다. 제 1 패시베이션막(108)은 불순물 이온(103)이 도핑된 막일 수 있다. 제 1 패시베이션막(108)은 원자 층 증착법(Atomic Layer Deposition; ALD)으로 형성될 수 있다. 제 1 패시베이션막(108)은 예를 들어, 실리콘 산화막일 수 있다.
원자 층 증착법은 실리콘(Si) 전구체와 불순물 이온(103)을 공급하여 제 1 트렌치(106)의 내면과 기판(100)의 제 1 면(102) 상에 실리콘 전구체 및 불순물 이온(103)을 흡착시키고, 아르곤(Ar) 가스를 제 1 퍼지하여 제 1 트렌치(106)의 내면과 기판(100)의 제 1 면(102) 상에 비흡착된 실리콘 전구체와 불순물 이온(103)을 제거하고, 산소 전구체를 공급하여 기판(100) 의 제 1 면(102) 및 제 1 트렌치(106)의 내면에 흡착된 실리콘 전구체와 반응시키고, 아르곤 가스를 제 2 퍼지하여 반응하여 발생된 불순물과 미반응된 산소 전구체를 제거하여, 실리콘 전구체와 산소 전구체가 반응하여 형성되고 불순물 이온(103)이 도핑된 박막을 형성하는 것을 포함할 수 있다. 상기 전술한 원자 층 증착법의 공정 방법은 원자 층 증착법의 1 싸이클(cycle) 공정이며, 공정을 여러 번 반복하여 제 1 패시베이션막(108)을 형성할 수 있다. 상기 박막은 불순물이 도핑된 실리콘 산화 박막일 수 있다.
상세하게, 도 3c를 참조하면, 제 1 패시베이션막(108)은 제 1 트렌치(106)의 내면 및 기판(100)의 제 1 면 상에 얇은 박막들(109)이 여러 층으로 적층되어 형성될 수 있다. 하나의 박막(109)은 전술한 원자 층 증착법의 1 싸이클 공정에 형성된다. 하나의 박막(109) 내에 복수의 불순물 이온들(103)이 도핑될 수 있다. 불순물 이온(103)은 약 1E20/cm3 이상의 농도로 제 1 패시베이션막(108)에 도핑될 수 있다. 불순물 이온(103)은 예를 들면, 붕소(B)일 수 있다.
기판(100)을 식각하여 제 1 트렌치(106)를 형성할 경우, 제 1 트렌치(106) 내면이 손상을 입게 된다. 예를 들면, 제 1 트렌치(106)에 의해 노출된 기판(10)의 표면은 손상을 입어 표면 상태가 불안정해질 수 있다. 따라서, 제 1 트렌치(106)에 노출된 기판(100)의 표면의 손상을 완화하기 위해, 제 1 트렌치(106)에 노출된 기판(100)의 표면 상에 이온 주입 공정 또는 플라즈마 공정으로 고농도의 불순물 이온을 도핑할 수 있다. 그러나, 이온 주입 공정 또는 플라즈마 공정을 진행할 경우, 제 1 트렌치(106)에 노출된 기판(100)의 표면에 가속 이온, 또는 플라즈마에 의해 충격이 가해질 수 있다. 따라서, 제 1 트렌치(106) 표면에 2차 손상이 유발되며, 불순물 이온의 도핑 농도가 높을수록 손상이 심화될 수 있다.
본 발명의 일 실시예에 따르면, 원자 층 증착법으로 제 1 패시베이션막(108)을 형성하는 공정 시 인시튜로 불순물 이온(103)을 제공하여, 제 1 트렌치(106)의 내면에 불순물 이온(103)이 도핑된 제 1 패시베이션막(108)을 형성할 수 있다. 제 1 패시베이션막(108)이 형성되면서 제 1 패시베이션막(108) 내에 불순물 이온(103)이 도핑되기 때문에 제 1 트렌치(106)에 노출된 기판(100)의 표면에 손상 없이 불순물 이온(103)을 도핑할 수 있다.
도 2, 도 3d 및 도 3e를 참조하면, 제 1 패시베이션막(108)에 어닐링 공정을 수행한다. 어닐링 공정을 수행하여 제 1 패시베이션막(108) 내에 포함된 복수의 불순물 이온들(103)이 기판(100) 내로 확산될 수 있다. 상세하게, 제 1 패시배이션막(108) 내에 포함된 불순물 이온들(103)은 제 1 트렌치(106)의 내면과 인접하는 기판(100) 내로 확산되어 제 1 트렌치(106)에 노출된 기판(100)의 표면 상의 원자 배열에 존재하는 댕글링 본드(dangling bond)를 제거하여 제 1 트렌치(106)에 노출된 기판(100)의 표면의 손상을 완화시킬 수 있다.
도 2 및 도 3f를 참조하면, 제 1 패시베이션막(108) 상에 제 2 패시베이션막(110)을 형성한다. 제 2 패시베이션막(110)은 제 1 패시베이션막(108)을 덮고, 제 1 트렌치(106) 내 및 기판(100)의 제 1 면(102) 상에 컨포말하게 형성될 수 있다. 제 2 패시베이션막(110)은 MTO 및 HTO 중 어느 하나로 형성된 단일막 또는 MTO 및 HTO가 복수의 막질로 증착된 이중막일 수 있다. 제 2 패시베이션막(110)은 예를 들어, CVD(Chemical Vapor Deposition) 법으로 형성될 수 있다.
제 2 패시베이션막(110) 상에 캐핑막(112)을 형성한다. 캐핑막(112)은 제 1 트렌치(106)를 채우고, 기판(100)의 제 1 면(102) 상에 형성된 제 2 패시베이션막(110)을 덮을 수 있다. 상세하게, 캐핑막(112)은 유동성을 갖는 절연물질을 스핀코팅 공정으로 제 1 트렌치(106)에 채워 형성할 수 있다. 절연물질은 유동성을 갖고 있기 때문에 제 1 트렌치(106) 내에 균일하게 채워질 수 있다. 캐핑막(112)은 예를 들어, TOSZ(Tonen SilaZene)를 포함할 수 있다.
도 2 및 도 3g를 참조하면, 캐핑막(112)에 어닐링 공정을 수행한다. 상세하게, 캐핑막(112)은 수소 및 산소가 혼합된 분위기에서 습식 어닐될 수 있다. 어닐링 공정을 수행하여 캐핑막(112)에 포함된 불순물들이 제거될 수 있다.
본 발명의 실시예에 따르면, 제 1 트렌치(106)는 아스펙트 비(aspect ratio)가 크다. 유동성을 갖는 절연물질을 사용하여 제 1 트렌치(106)를 균일하게 채워, 캐핑막(112)을 형성할 수 있다. 어닐링 공정으로 불순물들이 제거된 캐핑막(112)은 우수한 절연 특성을 가질 수 있다.
도 2 및 도 3h를 참조하면, 기판(100) 상에 연마공정을 수행한다. 상세하게, 기판(100)의 제 1 면(102)이 노출될 때까지 기판(100) 상에 형성된 제 1 패시베이션막(108), 제 2 패시베이션막(110) 및 캐핑막(112)의 일부를 연마 공정으로 제거할 수 있다. 이에 따라, 제 1 트렌치(106) 내에 깊은 소자 분리막(115)이 형성될 수 있다. 깊은 소자 분리막(115)은 제 1 패시베이션 패턴(107), 제 2 패시베이션 패턴(111) 및 캐핑 패턴(113)을 포함할 수 있다. 제 1 패시베이션 패턴(107)은 연마공정으로 제 1 패시베이션막(108)의 일부가 식각되어 제 1 트렌치(106) 내에 형성된 것이고, 제 2 패시베이션 패턴(111)은 연마공정으로 제 2 패시베이션막(110)의 일부가 식각되어 제 1 트렌치(106) 내에 형성된 것이고, 캐핑 패턴(113)은 연마공정으로 캐핑막(112)의 일부가 식각되어 제 1 트렌치(106) 내에 형성된 것이다.
기판(100)의 단위 화소 영역(UP) 내에 광전 변환 소자(PD)를 형성한다. 광전 변환 소자(PD)는 기판(100)의 제 1 면(102)을 통해 이온 주입 공정을 진행하여 형성될 수 있다. 광전 변환 소자(PD)는 기판(100)의 제 1 면(102)으로부터 깊게 형성될 수 있다. 광전 변환 소자(PD)는 예를 들어, N형의 불순물을 도핑하여 형성될 수 있다. 기판(100)의 단위 화소 영역 내에 웰 영역(116)을 형성할 수 있다. 웰 영역(116)은 광전 변환 소자(PD)보다 기판(100)의 제 1 면(102)에 근접하게 위치하도록 형성될 수 있다. 웰 영역(116)은 기판(100)의 제 1 면(102)을 통해 이온 주입 공정을 진행하여 형성될 수 있다. 웰 영역(116)은 예를 들어, P형의 불순물을 도핑하여 형성될 수 있다.
도 2 및 도 3i를 참조하면, 기판(100)에 얕은 소자 분리막(120)을 형성한다. 얕은 소자 분리막(120)은 기판(100)의 제 1 면(102) 상에 마스크 패턴(미도시)을 형성하고 마스크 패턴을 식각 마스크로 사용하여 기판(100)의 제 1 면(102)을 식각하여 제 2 트렌치(118)를 형성할 수 있다. 제 2 트렌치(118)를 채우는 절연막(미도시)을 형성한 후 기판(100)의 제 1 면(102)을 노출시키는 평탄화 공정을 수행하여 제 2 트렌치(118) 내에 얕은 소자 분리막(120)을 형성할 수 있다. 전술한 제조 순서와 달리, 얕은 소자 분리막(120)은 깊은 소자 분리막(115)을 형성하기 위한 제 1 트렌치(106)를 형성하기 전에 형성될 수 있다.
도 2 및 도 3j를 참조하면, 기판(100)의 제 1 면(102) 상에 트랜스퍼 게이트(126)를 형성한다. 예를 들면, 단위 화소 영역(UP)에 트랜스터 게이트(126)가 형성될 수 있다. 트랜스퍼 게이트(126)는 제 1 게이트 패턴(126a) 및 제 2 게이트 패턴(126b)을 포함할 수 있다.
상세하게, 기판(100)의 제 1 면(102)의 일부을 식각하여 기판(100) 내에 게이트 트렌치(127)를 형성할 수 있다. 게이트 트렌치(127) 내벽 및 기판(100)의 제 1 면(102) 상에 얇게 게이트 절연막(미도시)을 형성한다. 기판(100)의 제 1 면(102) 상에 게이트 트렌치(127)를 채우는 도전막(미도시)을 형성하고, 게이트 절연막 및 도전막을 패터닝하여 게이트 절연막(124), 제 1 게이트 패턴(129a) 및 제 2 게이트 패턴(126b)을 형성한다. 제 1 게이트 패턴(126a)은 기판(100) 내(예를 들면,웰 영역(116) 내)에 형성될 수 있다. 제 1 게이트 패턴(126a)은 기판(100)의 제 1 면(102)으로부터 얕은 소자 분리막(120)보다 더 깊게 형성될 수 있다. 제 2 게이트 패턴(126b)은 기판(100)의 제 1 면(102) 상으로 돌출되어 배치되고 제 1 게이트 패턴(126a)과 접촉할 수 있다.
기판(100)의 단위 화소 영역(UP) 내에 제 1 면(102)에 인접하게 부유 확산 영역(122)을 형성한다. 부유 확산 영역(122)은 트랜스퍼 게이트(126)와 깊은 소자 분리막 사이에 형성될 수 있다. 부유 확산 영역(122)은 웰 영역(116)에 도핑된 불순물과 반대되는 도전형의 불순물을 도핑하여 형성될 수 있다. 부유 확산 영역(122)은 예를 들어 N형의 불순물이 도핑될 수 있다.
도 2 및 도 3k를 참조하면, 기판(100)의 제 1 면(102) 상에 층간 절연막(128)을 형성한다. 층간 절연막(128)은 깊은 소자 분리막(115), 얕은 소자 분리막(120), 부유 확산 영역(122) 및 트랜스퍼 게이트(126)를 덮을 수 있다. 층간 절연막(128)은 예를 들어, HDP(High Density Plasma), TEOS, TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 또는 저유전막(Low-k dielectric layer)일 수 있다.
층간 절연막(128)을 관통하는 관통 비아들(130) 및 관통 비아들(130)과 접촉하는 배선들(132)이 형성될 수 있다. 관통 비아들(130) 중 적어도 하나는 부유 확산 영역(122)과 접촉될 수 있다. 관통 비아들(130) 및 배선들(132)은 예를 들어, 구리(Cu), 알루미늄(Al), 또는 텅스텐(W)과 같은 금속 물질로 형성될 수 있다.
도 2 및 도 3l을 참조하면, 기판(100)의 제 2 면(104) 상에 반사 방지막(134)이 형성된다. 반사 방지막(134)은 기판(100)의 제 2 면(104)을 컨포말하게 덮을 수 있다. 반사 방지막(134)의 가장자리에 분리부(136)가 형성될 수 있다. 분리부(136)는 후속 공정에서 단위 화소 영역(UP) 각각에 형성되는 컬러 필터(138)를 물리적으로 분리시킬 수 있다. 분리부(136)는 공기로 이루어질 수 있다.
반사 방지막(134) 상에 컬러 필터(138)를 형성한다. 컬러 필터(138)는 단위 화소 영역(UP) 각각에 형성될 수 있다. 컬러 필터(138)는 매트릭스 형태로 배열된 컬러 필터 어레이에 포함될 수 있다. 일 예로, 상기 컬러 필터 어레이는 레드 필터, 그린 필터 및 블루 필터를 포함하는 베이어 패턴(Bayer pattern)을 가질 수 있다. 다른 예로, 상기 컬러 필터 어레이는 옐로우 필터, 마젠타 필터 및 시안 필터를 포함할 수 있다. 또한, 상기 컬러 필터 어레이는 화이트 필터를 추가적으로 구비할 수 있다.
컬러 필터(138) 상에 마이크로 렌즈(140)를 형성한다.
도 4a 내지 도 4i는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 나타낸 것으로, 도 2의 Ⅰ-Ⅰ' 방향으로 자른 단면도들이다. 도 4a 및 도 4i에 도시된 다른 실시예에서, 도 3a 내지 3f에 도시된 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 2 및 도 4a를 참조하면, 기판(100)의 제 1 면(102)의 일부를 리세스하여 기판(100) 내에 제 1 트렌치(106)를 형성한다. 불순물 이온(103, 도 3c 참조)이 도핑된 제 1 패시베이션막(108)을 제 1 트렌치(106)의 내면을 컨포말하게 덮도록 형성한다. 제 1 패시베이션막(108)은 원자 층 증착법(ALD)으로 형성될 수 있다. 제 1 패시베이션막(108)은 예를 들어, 실리콘 산화막일 수 있다. 불순물 이온(103)은 예를 들어, 붕소 이온(B)일 수 있다. 제 1 패시베이션막(108)을 형성한 후, 제 1 패시베이션막(108)에 어닐링 공정을 수행하여 불순물 이온(103)을 기판(100) 내로 확산시킨다. (도 3e 참조)
제 1 패시베이션막(108) 상에 제 2 패시베이션막(110)을 형성한다. 제 2 패시베이션막(110)은 MTO 및 HTO 중 어느 하나로 형성된 단일막 또는 MTO 및 HTO가 복수의 막질로 증착된 이중막일 수 있다. 제 2 패시베이션막(110)은 CVD(Chemical Vapor Deposition) 법으로 형성될 수 있다.
도 2 및 도 4b를 참조하면, 제 2 패시베이션막(110) 상에 보호막(150)을 형성한다. 보호막(150)은 제 2 패시베이션막(110)을 덮고, 제 1 트렌치(106) 내 및 기판(100)의 제 1 면(102) 상에 컨포말하게 형성될 수 있다. 보호막(150)은 제 1 패시베이션막(108) 및 제 2 패시베이션막(110)과 서로 다른 식각 선택성을 갖는 물질로 형성될 수 있다. 보호막(150)은 질화물이 포함된 막으로 구성될 수 있으며 예를 들어, 실리콘 질화막 또는 실리콘 산질화막일 수 있다. 보호막(150)은 화학 기상 증착법(CVD), 물리 기상 증착법(PVD), 또는 원자 층 증착법(ALD)으로 형성될 수 있다.
도 2 및 도 4c를 참조하면, 보호막(150) 상에 제 1 캐핑막(152)을 형성한다. 제 1 캐핑막(152)은 제 1 트렌치(106)를 채우고, 기판(100)의 제 1 면(102) 상에 형성된 보호막(150)을 덮을 수 있다. 제 1 캐핑막(152)은 스핀 코팅 공정으로 형성될 수 있다. 제 1 캐핑막은 유동성을 갖는 절연물질로 형성될 수 있다. 제 1 캐핑막(152)은 예를 들어, TOSZ(Tonen SilaZene)일 수 있다.
도 2 및 도 4d를 참조하면, 보호막(150) 상에 제 1 캐핑 패턴(153)을 형성한다. 제 1 캐핑막(152)에 에치백(etch back) 공정을 수행하여, 제 1 캐핑막(152)의 상부 일부가 식각되어 기판(100)의 제 1 면(102) 상에 형성된 보호막(150)이 노출되고, 제 1 트렌치(106)의 일부분을 채우는 제 1 캐핑 패턴(153)을 형성한다.
제 1 캐핑 패턴(153)에 어닐링 공정을 수행할 수 있다. 상세하게, 제 1 캐핑 패턴(153)은 수소 및 산소가 혼합된 분위기에서 습식 어닐될 수 있다. 어닐링 공정을 수행하여 제 1 캐핑 패턴(153)에 포함된 불순물들이 제거될 수 있다.
도 2 및 도 4e를 참조하면, 제 1 캐핑 패턴(153) 상에 제 2 캐핑막(154)을 형성한다. 제 2 캐핑막(154)은 제 1 트렌치(106)를 채우고 기판(100)의 제 1 면(102) 상에 형성된 보호막(150)을 덮을 수 있다. 제 2 캐핑막(154)은 제 1 캐핑 패턴(153)이 채우지 않은 제 1 트렌치(106)의 일부분을 채울 수 있다. 제 2 캐핑막(154)은 유동성을 갖는 절연물질로 형성될 수 있다. 제 2 캐핑막(154)은 예를 들어, TOSZ(Tonen SilaZene)일 수 있다.
제 2 캐핑막(154)에 어닐링 공정을 수행한다. 상세하게, 제 2 캐핑막(154)은 수소 및 산소가 혼합된 분위기에서 습식 어닐될 수 있다. 어닐링 공정을 수행하여 제 2 캐핑막(154)에 포함된 불순물들이 제거될 수 있다.
제 1 트렌치(106)의 아스펙트 비(aspect ratio)가 크기 때문에, 제 1 트렌치(106)에 채워진 절연물질에 한번의 어닐링 공정을 하기 되면 절연물질에 포함된 불순물들이 완전히 제거되지 않을 수 있다. 본 발명의 다른 실시예에 따르면, 제 1 트렌치(106) 내에 동일한 절연물질의 제 1 캐핑 패턴(153) 및 제 2 캐핑막(154)을 두 번에 걸쳐 형성한다. 또한, 1차 어닐링 공정을 제 1 캐핑 패턴(153)을 형성한 후에 진행하고, 2차 어닐링 공정을 제 2 캐핑막(154)을 형성한 후에 진행한다. 제 1 트렌치(106)에 두 번에 걸쳐 제 1 캐핑 패턴(153) 및 제 2 캐핑막(154)을 형성하고, 두 번에 걸쳐 제 1 캐핑 패턴(153) 및 제 2 캐핑막(154) 각각에 어닐링 공정을 진행한다. 따라서, 제 1 캐핑 패턴(153) 및 제 2 캐핑막(154)에 포함된 불순물들을 완전히 제거하여 절연막의 높은 안전성을 가질 수 있다.
도 2 및 도 4f를 참조하면, 기판(100)에 연마 공정을 수행한다. 상세하게, 기판(100)의 제 1 면(102)이 노출될 때까지 기판(100) 상에 형성된 제 1 패시베이션막(108), 제 2 패시베이션막(110), 보호막(150) 및 제 2 캐핑막(154)의 일부를 연마 공정으로 제거할 수 있다. 이에 따라 제 1 트렌치(106) 내에 깊은 소자 분리막(115)이 형성된다. 깊은 소자 분리막(115)은 제 1 패시베이션 패턴(107), 제 2 패시베이션 패턴(111), 보호 패턴(151), 제 1 캐핑 패턴(153) 및 제 2 캐핑 패턴(155)을 포함할 수 있다.
제 1 패시베이션 패턴(107)은 연마공정으로 제 1 패시베이션막(108)의 일부가 식각되어 제 1 트렌치(106) 내에 형성된 것이고, 제 2 패시베이션 패턴(111)은 연마공정으로 제 2 패시베이션막(110)의 일부가 식각되어 제 1 트렌치(106) 내에 형성된 것이다. 보호 패턴(151)은 연마공정으로 보호막(105)의 일부가 식각되어 제 1 트렌치(106) 내에 형성된 것이고, 제 2 캐핑 패턴(155)은 연마공정으로 제 2 캐핑막(154)의 일부가 식각되어 제 1 트렌치(106) 내에 형성된 것이다.
기판(100)의 단위 화소 영역(UP) 내에 광전 변환 소자(PD) 및 웰 영역(116)을 형성한다. 광전 변환 소자(PD)는 기판(100) 내에 기판(100)의 제 1 면(102)으로부터 깊게 형성될 수 있다. 웰 영역(116)은 광전 변환 소자(PD)보다 기판(100)의 제 1 면(102)에 근접하게 위치하도록 형성될 수 있다. 광전 변환 소자(PD) 및 웰 영역(116)은 서로 다른 불순물 영역을 가질 수 있다. 예를 들어, 광전 변환 소자(PD)는 N형 불순물이 도핑될 수 있고, 웰 영역(116)은 P형 불순물이 도핑될 수 있다.
도 2 및 도 4g를 참조하면, 기판(100)에 얕은 소자 분리막(120)을 형성한다. 얕은 소자 분리막(120)은 깊은 소자 분리막(115)을 형성하기 위한 제 1 트렌치(106)를 형성하기 전에 형성될 수 있다.
기판(100)의 제 1 면(104) 상에 트랜스퍼 게이트(126)를 형성한다. 트랜스퍼 게이트(126)는 제 1 게이트 패턴(126a) 및 제 2 게이트 패턴(126b)을 포함할 수 있다. 제 1 게이트 패턴(126a)은 기판(100) 내, 예를 들면, 웰 영역(116) 내에 형성될 수 있다. 제 2 게이트 패턴(126b)은 기판(100)의 제 1 면(102) 상으로 돌출되어 배치되고 제 1 게이트 패턴(126a)과 접촉될 수 있다. 트랜스퍼 게이트(126)와 기판(100) 사이에 게이트 절연막(124)이 개재될 수 있다.
기판(100)의 웰 영역(116) 내에 부유 확산 영역(122)을 형성한다. 부유 확산 영역(122)은 트랜스퍼 게이트(126)와 깊은 소자 분리막(115) 사이에 형성될 수 있다. 부유 확산 영역(122)은 웰 영역(116)과 서로 다른 불순불 영역을 갖도록 형성될 수 있다.
도 2 및 도 4h를 참조하면, 기판(100)의 제 2 면(104) 상에 층간 절연막(128)을 형성한다. 층간 절연막(128)을 관통하는 관통 비아들(130) 및 관통 비아(130)와 접촉하는 배선들(132)이 형성될 수 있다. 관통 비아들(130) 중 적어도 하나는 부유 확산 영역(122)과 접촉될 수 있다.
도 2 및 도 4i를 참조하면, 기판(100)의 제 2 면(104) 상에 반사 방지막(134)을 형성한다. 반사 방지막(134)의 가장자리에 분리부(136)가 형성될 수 있다. 반사 방지막(134) 상에 차례로 컬러 필터(138) 및 마이크로 렌즈(140)를 형성한다.
도 5는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다.
전자장치는 디지털 카메라 또는 모바일 장치일 수 있다. 도 5를 참조하면, 전자 장치는 이미지 센서(6000), 프로세서(6100), 메모리(6200), 디스플레이(6300) 및 버스(6400)을 포함한다. 이미지 센서(6000)는 프로세서(6100)의 제어에 응답하여 외부의 영상 정보를 캡쳐(Capture)한다. 프로세서(6100)는 캡쳐된 영상정보를 상기 버스(6400)를 통하여 메모리(6200)에 저장한다. 프로세서(6100)는 메모리(6200)에 저장된 영상정보를 상기 디스플레이(6300)로 출력한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 102: 제 1 면
104: 제 2 면 107: 제 1 패시베이션 패턴
111: 제 2 패시베이션 패턴 113: 캐핑 패턴
115: 깊은 소자 분리막 116: 웰 영역
122: 부유 확산 영역 124: 게이트 절연막
126: 트랜스퍼 게이트 128: 층간 절연막
130: 관통 비아들 132: 배선들
134: 반사 방지막 136: 분리부
138: 컬러 필터 140: 마이크로 렌즈
104: 제 2 면 107: 제 1 패시베이션 패턴
111: 제 2 패시베이션 패턴 113: 캐핑 패턴
115: 깊은 소자 분리막 116: 웰 영역
122: 부유 확산 영역 124: 게이트 절연막
126: 트랜스퍼 게이트 128: 층간 절연막
130: 관통 비아들 132: 배선들
134: 반사 방지막 136: 분리부
138: 컬러 필터 140: 마이크로 렌즈
Claims (10)
- 제1 면과 제2 면을 포함하는 기판을 제공하고;
상기 기판의 제1면의 일부분이 리세스되도록 상기 기판을 식각하여, 단위 화소 영역을 정의하는 트렌치를 형성하고
원자 층 증착법으로, 상기 트렌치의 표면을 컨포말하게 덮는 불순물 이온이 도핑된 제 1 패시베이션막을 형성하고;
상기 제 1 패시베이션막 상에 상기 트렌치를 채우는 캐핑 패턴을 형성하고;
상기 상기 단위 화소 영역에 광전 변환부를 형성하고; 그리고
상기 단위 화소 영역에 상기 광전 변화부와 이격된 부유 확산 영역을 형성하는 것을 포함하는 이미지 센서의 제조 방법. - 제 1 항에 있어서,
상기 제 1 패시베이션막을 형성하는 것은:
실리콘 전구체와 상기 불순물 이온을 공급하여 상기 트렌치의 내면 상에 상기 실리콘 전구체 및 상기 불순물 이온을 흡착시키고;
산소 전구체를 공급하여 상기 트렌치의 내면에 흡착된 상기 실리콘 전구체와 반응시키켜 상기 불순물 이온이 도핑된 박막을 형성하는 것을 포함하는 이미지 센서의 제조 방법. - 제 1 항에 있어서,
상기 제 1 패시베이션막은 여러 층으로 적층된 복수 개의 박막들을 포함하고, 상기 박막들 내에 상기 불순물 이온이 도핑된 이미지 센서의 제조 방법. - 제 1 항에 있어서,
상기 제 1 패시베이션막에 어닐링 공정을 수행하여 상기 불순물 이온을 상기 기판 내로 확산시키는 것을 포함하는 이미지 센서의 제조 방법. - 제 1 항에 있어서,
상기 캐핑 패턴을 형성하는 것은:
스핀 코팅 공정으로, 상기 제 1 패시베이션막 및 상기 기판의 상기 제 1 면 상에
상기 트렌치를 채우는 캐핑막을 형성하고;
상기 캐핑막에 어닐링 공정을 수행하고; 그리고
상기 기판의 상기 일면이 노출될 때까지 상기 캐핑막을 연마하는 것을 포함하는 이미지 센서의 제조 방법. - 제 5 항에 있어서,
상기 캐핑막은 TOSZ(Tonen SilaZene)을 포함하는 이미지 센서의 제조 방법. - 제 1 면과 제 2 면을 포함하는 기판을 제공하고;
상기 기판의 제 1 면의 일부분이 리세스되도록 상기 기판을 식각하여 상기 기판의 단위 화소 영역을 정의하는 트렌치를 형성하고;
원자 층 증착법으로, 상기 트렌치의 내면면을 컨포말하게 덮는 불순물 이온이 도핑된 제 1 패시베이션막을 형성하고;
상기 제 1 패시베이션막 상에 보호막을 형성하고;
상기 보호막 상에 상기 트렌치의 일부를 채우는 제 1 캐핑 패턴을 형성하고;
상기 제 1 캐핑 패턴 상에 상기 트렌치를 채우는 제 2 캐핑 패턴을 형성하고;
상기 기판의 상기 단위 화소 영역에 광전 변환부를 형성하고; 및
상기 기판의 상기 단위 화소 영역에 상기 기판의 상기 제 1 면과 인접하며 상기 광전 변화부와 이격된 부유 확산 영역을 형성하는 것을 포함하는 이미지 센서의 제조 방법. - 제 7 항에 있어서,
상기 제 1 패시베이션막을 형성하는 것은:
실리콘 전구체와 상기 불순물 이온을 공급하여 상기 트렌치의 내면 상에 상기 실리콘 전구체 및 상기 불순물 이온을 흡착시키고;
산소 전구체를 공급하여 트렌치들의 표면에 흡착된 상기 실리콘 전구체와 반응시키켜
상기 불순물 이온이 도핑된 실리콘 산화 박막을 형성하는 것을 포함하는 이미지 센서의 제조 방법. - 제 7 항에 있어서,
상기 제 1 패시베이션막은 여러 층으로 적층된 복수 개의 박막들을 포함하고, 상기 박막들 내에 상기 불순물 이온이 도핑된 이미지 센서의 제조 방법. - 제 7 항에 있어서,
상기 제 1 캐핑 패턴을 형성하는 것은:
스핀 코팅 공정으로 상기 보호막 및 상기 기판의 상기 제 1 면 상에 상기 트렌치를 채우는 제 1 캐핑막을 형성하고;
상기 제 1 캐핑막에 에치백 공정을 수행하여, 상기 기판의 상기 제 1 면 상에 형성된 상기 보호막이 노출되도록 상기 제 1 캐핑막의 상부 일부가 식각되는 것을 포함하는 이미지 센서의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140120904A KR102399338B1 (ko) | 2014-09-12 | 2014-09-12 | 이미지 센서의 제조 방법 |
| US14/849,187 US9553119B2 (en) | 2014-09-12 | 2015-09-09 | Methods of forming an image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140120904A KR102399338B1 (ko) | 2014-09-12 | 2014-09-12 | 이미지 센서의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160031586A true KR20160031586A (ko) | 2016-03-23 |
| KR102399338B1 KR102399338B1 (ko) | 2022-05-19 |
Family
ID=55455541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140120904A KR102399338B1 (ko) | 2014-09-12 | 2014-09-12 | 이미지 센서의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9553119B2 (ko) |
| KR (1) | KR102399338B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9847363B2 (en) | 2015-10-20 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with a radiation sensing region and method for forming the same |
| KR102502955B1 (ko) * | 2016-04-12 | 2023-02-27 | 에스케이하이닉스 주식회사 | 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 |
| KR102699535B1 (ko) * | 2016-12-29 | 2024-09-02 | 삼성전자주식회사 | 이미지 센서 |
| US10304886B2 (en) * | 2017-09-28 | 2019-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor |
| US10957543B2 (en) * | 2017-09-29 | 2021-03-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device and method of dielectric layer |
| KR102551489B1 (ko) * | 2017-10-13 | 2023-07-04 | 삼성전자주식회사 | 이미지 센서 |
| CN109326518B (zh) * | 2018-08-17 | 2020-11-03 | 上海华力微电子有限公司 | 一种形成具有高深宽比图形的结构的方法 |
| US10658410B2 (en) * | 2018-08-27 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor having improved full well capacity and related method of formation |
| KR102674895B1 (ko) | 2018-10-08 | 2024-06-14 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR102663165B1 (ko) * | 2019-01-07 | 2024-05-09 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| KR102662233B1 (ko) | 2019-02-28 | 2024-05-02 | 삼성전자주식회사 | 이미지 센서 |
| KR20220044017A (ko) * | 2020-09-29 | 2022-04-06 | 삼성전자주식회사 | 이미지 센서 |
| WO2023140839A1 (en) * | 2022-01-20 | 2023-07-27 | Applied Materials, Inc. | Methods for forming trench structures in substrates |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080073585A (ko) * | 2007-02-06 | 2008-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR20090045294A (ko) * | 2006-09-01 | 2009-05-07 | 이스트맨 코닥 캄파니 | 격리 영역 형성 방법, 얕은 트렌치 격리 영역 형성 방법 |
| US20130113061A1 (en) * | 2011-11-07 | 2013-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor trench isolation with conformal doping |
| KR20140105970A (ko) * | 2013-02-25 | 2014-09-03 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069058A (en) | 1997-05-14 | 2000-05-30 | United Semiconductor Corp. | Shallow trench isolation for semiconductor devices |
| KR20000020242A (ko) | 1998-09-18 | 2000-04-15 | 김영환 | 반도체장치의 소자격리막 형성방법 |
| US6869860B2 (en) | 2003-06-03 | 2005-03-22 | International Business Machines Corporation | Filling high aspect ratio isolation structures with polysilazane based material |
| TW200507289A (en) | 2003-06-30 | 2005-02-16 | Rohm Co Ltd | Image sensor and method for forming photodiode isolation structure |
| KR20050097646A (ko) | 2004-04-02 | 2005-10-10 | 매그나칩 반도체 유한회사 | 반도체 장치의 소자 분리막 형성 방법 |
| KR20060002057A (ko) | 2004-07-01 | 2006-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2006287117A (ja) | 2005-04-04 | 2006-10-19 | Canon Inc | 半導体装置およびその製造方法 |
| KR20070029369A (ko) | 2005-09-09 | 2007-03-14 | 매그나칩 반도체 유한회사 | 암전류 발생을 억제할 수 있는 이미지센서 제조 방법 |
| KR100729742B1 (ko) | 2005-12-22 | 2007-06-20 | 매그나칩 반도체 유한회사 | 이미지 센서의 제조방법 |
| JP2009224585A (ja) | 2008-03-17 | 2009-10-01 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2010050145A (ja) | 2008-08-19 | 2010-03-04 | Renesas Technology Corp | 素子分離構造の製造方法および素子分離構造 |
| JP5629450B2 (ja) | 2009-10-16 | 2014-11-19 | キヤノン株式会社 | 半導体素子及び半導体素子の形成方法 |
| US20120149213A1 (en) | 2010-12-09 | 2012-06-14 | Lakshminarayana Nittala | Bottom up fill in high aspect ratio trenches |
| KR101967835B1 (ko) | 2012-05-31 | 2019-04-10 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이 |
-
2014
- 2014-09-12 KR KR1020140120904A patent/KR102399338B1/ko active IP Right Grant
-
2015
- 2015-09-09 US US14/849,187 patent/US9553119B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090045294A (ko) * | 2006-09-01 | 2009-05-07 | 이스트맨 코닥 캄파니 | 격리 영역 형성 방법, 얕은 트렌치 격리 영역 형성 방법 |
| KR20080073585A (ko) * | 2007-02-06 | 2008-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US20130113061A1 (en) * | 2011-11-07 | 2013-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor trench isolation with conformal doping |
| KR20140105970A (ko) * | 2013-02-25 | 2014-09-03 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160079288A1 (en) | 2016-03-17 |
| US9553119B2 (en) | 2017-01-24 |
| KR102399338B1 (ko) | 2022-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102399338B1 (ko) | 이미지 센서의 제조 방법 | |
| US11728366B2 (en) | Extra doped region for back-side deep trench isolation | |
| KR102209097B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR102268714B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR101738248B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR102034482B1 (ko) | 이미지 센서 및 이의 형성 방법 | |
| US9443892B2 (en) | Image sensor and method of forming the same | |
| CN108615739B (zh) | 形成图像传感器装置的方法 | |
| US9224770B2 (en) | Image sensor device and method | |
| US20110062540A1 (en) | Solid-state image sensor and method of manufacturing the same | |
| KR20130081953A (ko) | 이미지 센서 | |
| CN115663006A (zh) | 半导体图像传感器件及其制造方法 | |
| US11133342B2 (en) | Image sensor | |
| US7795069B2 (en) | Image sensor and method for manufacturing the same | |
| CN105374831B (zh) | 图像传感器及其形成方法 | |
| JP6325904B2 (ja) | 固体撮像装置の製造方法、固体撮像装置、および、カメラ | |
| KR101382422B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US20240145514A1 (en) | Image sensor | |
| US20240145513A1 (en) | Image sensor and method of fabricating the same | |
| KR20240061541A (ko) | 이미지 센서 | |
| KR20060125177A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20190120116A (ko) | 이미지 센서 및 이의 형성 방법 | |
| KR20080009423A (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right |