CN108615739B - 形成图像传感器装置的方法 - Google Patents

形成图像传感器装置的方法 Download PDF

Info

Publication number
CN108615739B
CN108615739B CN201710650714.0A CN201710650714A CN108615739B CN 108615739 B CN108615739 B CN 108615739B CN 201710650714 A CN201710650714 A CN 201710650714A CN 108615739 B CN108615739 B CN 108615739B
Authority
CN
China
Prior art keywords
substrate
forming
shallow trench
layer
shallow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710650714.0A
Other languages
English (en)
Other versions
CN108615739A (zh
Inventor
李岳川
陈嘉展
林荣义
林稔杰
李志煌
陈达欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108615739A publication Critical patent/CN108615739A/zh
Application granted granted Critical
Publication of CN108615739B publication Critical patent/CN108615739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

一种在衬底上形成图像传感器装置的方法。所述方法包括：(a)使所述衬底的一部分凹陷，从而形成第一浅沟槽；(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽的侧壁的至少一部分；(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；(d)移除所述间隔壁层；(e)在所述第一浅沟槽的所述侧壁之上形成第二氧化物层；(f)在所述衬底中形成环绕所述第一浅沟槽的第二衬层；以及(g)以第二隔离材料填充所述第一浅沟槽，从而在所述衬底中形成第一浅沟槽隔离特征。

Description

形成图像传感器装置的方法
技术领域
本发明实施例涉及一种形成图像传感器装置的方法。
背景技术
半导体图像传感器用于感测光。互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)图像传感器(CMOS image sensor，CIS)及电荷耦合装置(charge-coupled device，CCD)传感器通常用于各种应用中，例如用于数字照相机或手机照相机应用中。这些装置利用衬底中的像素阵列(包括光电二极管及晶体管)，所述像素阵列可吸收射向衬底的辐射(例如，光)并将所感测辐射转换成电信号。
背照式(back side illuminated，BSI)图像传感器装置及前照式(front sideilluminated，FSI)图像传感器装置分别是多年来积极发展的两种类型的图像传感器装置。由于晶体管装置的尺寸随着每一代技术的产生而缩小，因此现有的BSI/FSI图像传感器装置可能开始遇到串扰(cross-talk)问题及光晕(blooming)问题。一般来说，这些问题可归因于BSI/FSI图像传感器装置的相邻像素之间的不充分的隔离。
发明内容
本发明实施例的一种在衬底上形成图像传感器装置的方法。所述方法包括：(a)使所述衬底的一部分凹陷，从而形成第一浅沟槽；(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽的侧壁的至少一部分；(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；(d)移除所述间隔壁层；(e)在所述第一浅沟槽的所述侧壁之上形成第二氧化物层；(f)在所述衬底中形成环绕所述第一浅沟槽的第二衬层；以及(g)以第二隔离材料填充所述第一浅沟槽，从而在所述衬底中形成第一浅沟槽隔离特征。
本发明实施例的一种在衬底上形成图像传感器装置的方法。所述方法包括：(a)使所述衬底凹陷，从而形成第一浅沟槽及第二浅沟槽，所述第一浅沟槽及所述第二浅沟槽分别处于所述衬底的像素阵列区及周边区中；(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽及所述第二浅沟槽各自的侧壁；(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；(d)移除所述间隔壁层；(e)在所述第一浅沟槽及所述第二浅沟槽中的每一个的所述侧壁上或之上形成一或多个障壁层；以及(f)以第二隔离材料填充所述第一浅沟槽及所述第二浅沟槽，从而在所述像素阵列区中形成第一浅沟槽隔离特征，并以所述第二隔离材料填充所述第二浅沟槽，从而在所述周边区中形成第二浅沟槽隔离特征。
本发明实施例的一种在衬底上形成图像传感器装置的方法。所述方法包括：(a)使所述衬底凹陷，从而形成第一浅沟槽；(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽的侧壁的至少一部分；(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；(d)形成上覆在所述第一深沟槽上的第一氧化物层；(e)在所述衬底中形成环绕所述第一深沟槽的第一衬层；(f)以第一隔离材料填充所述第一深沟槽，从而在所述衬底中形成第一深沟槽隔离(DTI)特征；(g)移除所述间隔壁层；(h)在所述第一浅沟槽的所述侧壁之上形成第二氧化物层；(i)在所述衬底中形成环绕所述第一浅沟槽的第二衬层；以及(j)以第二隔离材料填充所述第一浅沟槽，从而在所述衬底中形成第一浅沟槽隔离特征。
附图说明
结合附图阅读以下详细说明会最好地理解本公开的各个方面。应注意，各种特征未必按比例绘制。实际上，为清晰地论述起见，可任意增大或减小各种特征的尺寸。
图1说明根据一些实施例的一种形成图像传感器装置的方法的流程图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N、图2O、图2P、图2Q、图2R、图2S以及图2T说明根据一些实施例的通过图1所示方法制作的在各种制作阶段的示例性图像传感器装置的剖视图。
具体实施方式
以下揭露内容提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包括第一特征与第二特征形成为直接接触的实施例，且也可包括第一特征与第二特征之间可形成有额外特征，使得第一特征与第二特征可不直接接触的实施例。此外，本揭露在各种实例中可重复使用组件符号及/或字母。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。
另外，为了易于描述附图中所示出的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。
一般来说，互补金属氧化物半导体(CMOS)图像传感器(CIS)装置(包括但不限于背照式(BSI)图像传感器装置及前照式(FSI)图像传感器装置)使用一个或多个浅沟槽隔离(shallow trench isolation，STI)特征来隔离互补金属氧化物半导体图像传感器装置的相邻像素，以避免相邻像素之间的“串扰”。随着互补金属氧化物半导体图像传感器装置的应用扩展至更长波长区(例如，近红外区(near-infrared，NIR)区(约70纳米(nm)至950nm))，浅沟槽隔离特征可能不足以对各像素进行隔离。因此，提出在互补金属氧化物半导体图像传感器装置中进一步形成深沟槽隔离(deep trench isolation，DTI)特征来改善此种缺陷。然而，为了制作具有浅沟槽隔离特征及深沟槽隔离特征两者的互补金属氧化物半导体图像传感器装置，可能会作出各种制作上的折衷。举例来说，为了将深沟槽隔离特征与浅沟槽隔离特征对准，浅沟槽隔离特征的尺寸通常被制作得较大(较宽)，以将重叠裕度(margin)考虑在内。如此一来，浅沟槽隔离特征的关键尺寸(critical dimension，CD)将被增大。继而，浅沟槽隔离特征的关键尺寸增大对于互补金属氧化物半导体图像传感器装置的总体光学性能可能产生不利影响。
本揭露提供形成图像传感器装置的浅沟槽隔离特征及深沟槽隔离特征的方法的各种实施例，而不必进行上述折衷。更具体来说，在一些实施例中，通过利用所公开的方法来形成图像传感器装置，所述图像传感器装置的浅沟槽隔离特征具有可由相应的光刻能力(例如，分辨率)而准确界定的关键尺寸，且深沟槽隔离特征与浅沟槽隔离特征可以自动对准。因此，可不再需要考虑重叠裕度。在一个实施例中，在形成深沟槽隔离特征时，沿着浅沟槽隔离特征的侧壁形成间隔壁层作为刻蚀阻挡层(etch-block layer)。如此一来，与传统互补金属氧化物半导体图像传感器装置中的深沟槽隔离特征的关键尺寸相比，所述关键尺寸通常受到相应的光刻分辨率限制，根据一些实施例的图像传感器装置的深沟槽隔离特征的关键尺寸可进一步减小达约两倍的间隔壁层厚度。因此，根据本文所公开的各种实施例而形成的深沟槽隔离特征及浅沟槽隔离特征各自的关键尺寸可实质地减小，这继而有助于增强图像传感器装置的总体光学性能，例如，更宽的动态范围、更高的量子效率、更低的光响应非均匀性(photo response non-uniformity)等。
图1说明根据本发明一个或多个实施例的一种形成图像传感器装置200的方法100的流程图。应注意，方法100仅为实例，且并非旨在限制本公开。根据其他实施例，在方法100之前、在方法100期间以及在方法100之后可提供其他操作，且可替换、去除或按照次序重新排列所述某些操作。下文结合图2A至图2T来阐述方法100，图2A至图2T在剖视图中说明根据一些实施例在各种制作阶段的图像传感器装置200的一部分。
根据各种实施例，在方法100中首先进行操作102，在操作102中，提供具有正面203及背面205的衬底202(图2A)。衬底202包括掺杂有p型掺杂剂(例如，硼)的硅衬底，在此情形中，衬底202为p型衬底。在某些其他实施例中，衬底202可包含另一合适的半导体材料。举例来说，衬底202可为掺杂有n型掺杂剂(例如磷或砷)的硅衬底，在此情形中，在衬底202为n型衬底。在一些其他实施例中，衬底202可包含其他元素半导体(例如锗及金刚石)。衬底202可选择性地包含化合物半导体及/或合金半导体。此外，在某些替代性实施例中，衬底202可包括外延层(epitaxial layer，epi layer)，可具有应变(strain)以增强性能，且可包括绝缘体上硅(silicon-on-insulator，SOI)结构。
如图所示，衬底202具有正面203及背面205。根据一些实施例，正面203还可被称为正表面，而背面205还可被称为背表面。衬底202具有约100微米(μm)至约3000μm的初始厚度202T。在一实施例中，初始厚度202T约为700μm。
在一些实施例中，衬底202包括各种区，例如(举例来说)像素阵列区、周边区、接合垫区(bonding pad region)以及切割道区(scribe line region)等。为了简明起见，在以下论述中将仅对像素阵列区及周边区进行说明及阐述。一般来说，像素阵列区为将形成辐射感测像素/装置阵列之处。周边区为形成非辐射感测装置(例如数字装置或控制装置)之处。将对像素阵列区210(图2B)及周边区250(图2B)进一步详细论述如下。
根据各种实施例，继续进行方法100的操作104，在操作104中，分别识别在衬底202上的像素阵列区210及周边区250(图2B)。在一些实施例中，由图像传感器装置200的制造商所确定的各种条件来界定像素阵列区210及周边区250。根据一些实施例，在识别出像素阵列区210及周边区250时，与操作104同时地或在操作104之后，在衬底202的正面203之上形成硬掩模层204，且在硬掩模层204之上形成图案化光刻胶层206。如图所示，图案化光刻胶层206包括多个开口207及207’，所述多个开口207及207’分别形成于像素阵列区210及周边区250中。开口207及207’用于在像素阵列区210及周边区250中形成相应的特征，此将在下文进一步详细地论述。
在一些实施例中，硬掩模层204包括如在图2B中所示的堆叠在彼此顶上的多个子层(例如，氧化物层、氮化物层等)204-1、204-2以及204-3。更具体来说，子层204-1可为具有约5nm至10nm厚度的垫氧化物层；子层204-2可为具有约50nm至100nm厚度的氮化硅层；且子层204-3可为具有约400nm至800nm厚度的高密度等离子体(high-density-plasma，HDP)氧化物层。硬掩模层204的每一子层可通过以下各种沉积工艺中的至少一者来形成：例如(举例来说)原子层沉积(atomic layer deposition，ALD)工艺、化学气相沉积(chemicalvapor deposition，CVD)工艺、高密度等离子体-化学气相沉积工艺、物理气相沉积(physical vapor deposition，PVD)工艺等。为了清晰起见，在大部分的以下论述及各图中，未示出硬掩模层204的子层。
在一些实施例中，图案化光刻胶层206可通过以下方式来形成：首先利用所属领域中已知的沉积工艺(例如(举例来说)旋涂工艺等)在硬掩模层204的顶表面上形成光刻胶材料(例如，负性(negative tone)光刻胶材料、正性(positive tone)光刻胶材料等)。然后在可能涉及各种曝光、显影、烘烤、剥离以及刻蚀工艺的光刻工艺中将光刻胶材料图案化。因此，形成具有开口207及207’的图案化光刻胶层206。
根据各种实施例，继续进行方法100的操作106，在操作106中，在像素阵列区210及周边区250中分别形成浅沟槽212及252(图2C)。在一些实施例中，以图案化光刻胶层206用作掩模层，并利用一个或多个(干式及/或湿式)刻蚀工艺来同时地形成浅沟槽212及252，随后在刻蚀工艺完成之后移除图案化光刻胶层206。更具体来说，经由光刻胶层206的开口207(图2B)对硬掩模层204执行所述一个或多个刻蚀工艺且进一步执行至衬底202上，以在像素阵列区210中形成浅沟槽212，如图2C所示。在一些实施例中，经由光刻胶层206的开口207’(图2B)对硬掩模层204同时地执行相同的所述一个或多个刻蚀工艺且进一步执行至衬底202上，以在周边区250中形成浅沟槽252，如图2C所示。在浅沟槽212及252形成之后，便移除图案化光刻胶层206，以在衬底202的正面203上留下图案化硬掩模层204’。
在一些实施例中，像素阵列区210中所形成的浅沟槽212彼此间隔开一距离(例如，约100nm至约300nm的距离202D)。相邻浅沟槽212之间的此种间隔用于在衬底202中形成一个或多个组件/装置(例如，辐射感测装置)，此将在下文进一步详细地论述。由于在一些实施例中在像素阵列区210中形成有多个浅沟槽且所述多个浅沟槽实质上彼此类似，因此为清晰起见，以下说明将着重于像素阵列区210中的右手侧的浅沟槽上。
根据各种实施例，继续进行方法100的操作108，在操作108中，在浅沟槽212及252以及图案化硬掩模层204’之上形成间隔壁层214(图2D)。在一些实施例中，此间隔壁层214为共形层(conformal layer)。即，间隔壁层214具有实质上相等的厚度(例如，约500埃
Figure GDA0001965231460000061
至2000埃)，其沿着上面形成有间隔壁层214的区延伸。在一些实施例中，间隔壁层214是氧化物系材料(例如，氧化硅)。在某些替代性实施例中，间隔壁层214可包括彼此堆叠的多个层，例如，氧化物-氮化物层、氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层等。此间隔壁层214可用作额外掩模层，以进一步缩小后续形成的深沟槽隔离(DTI)特征的关键尺寸(CD)，其将在下文进一步详细地论述。在一些实施例中，间隔壁层214可通过所属领域中已知的各种沉积方法(例如(举例来说)化学气相沉积、物理气相沉积、原子层沉积等)中的任何方法来形成。
根据各种实施例，继续进行方法100的操作110，在操作110中，刻蚀间隔壁层214的一些部分(图2E)。如图所示，对衬底202执行至少一个刻蚀工艺215，以刻蚀掉图案化硬掩模层204’的顶表面上所形成的间隔壁层214的第一部分。此外，刻蚀工艺215分别同时地刻蚀掉浅沟槽212的底表面212B上所形成的间隔壁层214的第二部分以及浅沟槽252的底表面252B上所形成的间隔壁层214的第三部分。为便于解释，被刻蚀掉的部分在图2E的所说明实施例中通过虚线示出。如此一来，像素阵列区210中的一个或多个“凹陷的”正面203(即，浅沟槽212的底表面212B)被暴露出来，且形成剩余的间隔壁层214’。更具体来说，剩余的间隔壁层214’被配置成如图2E所示覆盖图案化硬掩模层204’的侧壁以及浅沟槽212及252的侧壁(例如，212S、252S等)的至少一部分。在一些实施例中，刻蚀工艺215可包括干式刻蚀工艺、等离子体类型(plasma-based)的干式刻蚀工艺以及/或所属领域中已知的各种合适的干式刻蚀工艺。
根据各种实施例，继续进行方法100的操作112，在操作112中，在像素阵列区210中形成一个或多个深沟槽216(图2F)。更具体来说，在一些实施例中，操作112包括：在图案化硬掩模层204’的一部分之上形成(图案化)光刻胶层218，以覆盖周边区250中的浅沟槽252；以及如上所述，使用光刻胶层218作为额外刻蚀阻挡层以阻挡周边区250及剩余的间隔壁层214’，并对所暴露的底表面212B执行一个或多个刻蚀工艺219(例如，干式刻蚀工艺及/或类似工艺)。
一般来说，刻蚀工艺219包括使用多个加速离子(例如，例如碳氟化合物、氧气、氯气、三氯化硼等反应性气体的等离子体)来撞击所暴露的底表面212B，以使衬底202凹陷并形成深沟槽216。根据本公开的各种实施例，剩余的间隔壁层214’被配置成阻挡至少一部分的加速离子撞击衬底202，以使得所形成的深沟槽216的宽度“216W”在朝向深沟槽216的底部的方向上缩小。
更具体来说，在一些实施例中，宽度216W可取决于浅沟槽212的底表面212B(图2E)的宽度“212W”及剩余的间隔壁层214’的厚度“214W”，例如，216W＝212W–2×214W。在一些实施例中，由于剩余的间隔壁层214’在刻蚀工艺215(图2E)及刻蚀工艺219(图2F)期间保持完好无损，因此厚度214W可近似地相同于如上所述的共形间隔壁层214的厚度(约为
Figure GDA0001965231460000071
至
Figure GDA0001965231460000072
)。此外，由于浅沟槽212是使用图案化硬掩模层204’来形成，因此宽度212W可近似地等于形成图案化硬掩模层204’的相应的光刻工艺的分辨率。应注意，由于剩余的间隔壁层214’围绕浅沟槽212的侧壁延伸，因此所形成的深沟槽216的宽度进一步缩小，这继而可有助于减小后续形成的深沟槽隔离特征的关键尺寸(CD)。顾名思义，深沟槽216通常比浅沟槽212凹陷地“更深”。换句话说，深沟槽216将相应的浅沟槽212进一步延伸至衬底202中。举例来说，在一些实施例中，深沟槽216可具有约4μm至7μm的深度216D，深度216D比浅沟槽212的深度212D(约150nm至约300nm)更深。
根据各种实施例，继续进行方法100的操作114，在操作114中，在深沟槽216中形成第一氧化物障壁层220(图2G)。在一些实施例中，第一氧化物障壁层220被形成环绕深沟槽216，即环绕并覆盖深沟槽216的侧壁及底表面。第一氧化物障壁层220被配置改善衬底202上可能由刻蚀工艺219造成的缺陷，且在后续执行的植入工艺中用作障壁层。此外，在后续执行的植入工艺之前形成此种氧化物障壁层(例如，220)可有助于避免所植入掺杂剂扩散至装置200的有源区(例如，形成有辐射感测装置在其中的区)中。在一些实施例中，第一氧化物障壁层220包括小于约
Figure GDA0001965231460000073
的实质上薄的厚度。在一些实施例中，第一氧化物障壁层220通过以下各种快速热氧化工艺中的任一种工艺来形成：例如，原位蒸气产生(in-situsteam generation，ISSG)工艺、干式炉管氧化工艺、湿式炉管氧化工艺以及化学气相沉积工艺等。在一些实施例中，在形成第一氧化物障壁层220之前或在形成第一氧化物障壁层220的同时，可移除光刻胶层218(图2F)。
根据各种实施例，继续进行方法100的操作116，在操作116中，利用一个或多个离子植入工艺221，在衬底202中形成第一衬层222，以环绕深沟槽216(图2H)。所述一个或多个离子植入工艺221可在形成另一(图案化)光刻胶层223以覆盖周边区250之后执行。在一些实施例中，离子植入工艺221包括：提供多种掺杂剂以撞击穿过第一氧化物障壁层220以及深沟槽216的侧壁及底表面。如此一来，第一衬层222可形成在深沟槽216下方。更具体来说，通过使用第一氧化物障壁层220，被撞击的掺杂剂可存在(聚集)于衬底202的区域中，所述区域实质上邻近深沟槽216的侧壁及底表面，这继而会使第一衬层222环绕深沟槽216(如图2H中所说明)。在一些实施例中，根据用于执行离子植入工艺221的能级(energy level)，第一衬层222可具有约50nm的厚度(深度)。在一些实施例中，用于离子植入工艺221的掺杂剂的极性可和衬底202的掺杂极性相同。举例来说，当衬底202掺杂有p型掺杂剂时，用于离子植入工艺221的掺杂剂也可为p型。在一些实施例中，用于执行离子植入工艺221的能级可介于15keV至20keV范围内。在一些实施例中，第一衬层222的掺杂浓度可约为1019cm-3。在某些其他实施例中，离子植入工艺221可以等离子体掺杂工艺及/或固相掺杂工艺代替，此仍处于本公开的范围内。
如上所述，用于形成深沟槽216的工艺(例如，刻蚀工艺219)可在衬底202的表面(例如，深沟槽216的侧壁及底表面)上造成缺陷(例如，悬键(dangling bond))。这些缺陷可为可陷获载流子(例如电子)的物理缺陷或电缺陷。所陷获载流子可产生漏电流(leakagecurrent)。一般来说，漏电流对于图像传感器装置(例如，图像传感器装置200)会造成问题。举例来说，当漏电流的量足够大时，即使当将图像传感器装置200置于光学上黑暗的环境中时，辐射感测装置(在此制作阶段尚未形成)仍可能错误地检测到“光”。换句话说，图像传感器装置200可能在不应该感测到光(因为实际上不存在光)时“感测到”光。在此种情况下，漏电流可被称为“暗电流(dark current)”，且包括此种辐射感测装置的像素通常被称为“白色像素(white pixel)”。暗电流及白色像素是(电)串扰的一种形式，其会降低图像传感器装置200的总体光学性能且因此为人们所不期望的。
根据各种实施例，继续进行方法100的操作118，在操作118中，在像素阵列区210中形成深沟槽隔离特征224(图2I)。如图所示，深沟槽隔离特征224填充深沟槽216，且在深沟槽隔离特征224与深沟槽216之间堆叠有第一氧化物障壁层220。在一些实施例中，当深沟槽216之上形成有介电层(例如，第一氧化物障壁层220)时，用于填充深沟槽216的第一隔离材料可包含多晶硅材料、金属材料以及/或介电材料。另一方面，在某些其他实施例中，当在深沟槽216之上不形成此种介电层时，用于填充深沟槽216的第一隔离材料可包含介电材料，例如(举例来说)氧化硅、氮化硅、低介电常数(低-k)材料及/或其组合。低介电常数材料可包括氟化硅玻璃(fluorinated silica glass，FSG)、碳掺杂氧化硅、Black
Figure GDA0001965231460000081
(加州圣克拉拉的应用材料公司(Applied Materials ofSanta Clara,California)所生产)、干凝胶(Xerogel)、气凝胶(Aerogel)、非晶氟化碳(amorphous fluorinated carbon)、聚对二甲苯(Parylene)、双苯并环丁烯(bis-benzocyclobutenes，BCB)、SiLK(密歇根州米德兰市的陶氏化学公司(Dow Chemical,Midland,Michigan)所生产)、聚酰亚胺、多孔聚合物以及/或其他合适的材料作为实例。
在一些实施例中，深沟槽隔离特征224的形成可包括以下工艺步骤中的至少一者：利用各种沉积工艺(例如，化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺等)中的任一种工艺在衬底202之上沉积上述第一隔离材料中的至少一者；执行一个或多个(干式/湿式)刻蚀工艺，以刻蚀掉第一隔离材料，直至深沟槽隔离特征224的顶表面224T与浅沟槽212的底表面212B对齐；以及执行清洁工艺以移除过量的第一隔离材料。
应注意，所形成的深沟槽隔离特征224具有宽度224W。一般来说，此种宽度224W被称为深沟槽隔离特征224的关键尺寸(CD)。在一些实施例中，深沟槽隔离特征224的关键尺寸(即，224W)实质上接近于深沟槽216的宽度216W，这是因为与宽度216W相比第一氧化物障壁层220的厚度(通常小于
Figure GDA0001965231460000091
)非常小，即，深沟槽隔离特征224的关键尺寸近似地等于深沟槽216的宽度216W。因此，根据本公开的一些实施例，相应深沟槽隔离特征(例如，224)的关键尺寸可由于上述方程式216W＝212W–2×214W而从相应光刻工艺的分辨率进一步减小，其中212W近似为相应光刻工艺的分辨率且214W为间隔壁层214的厚度。
根据各种实施例，继续进行方法100的操作120，在操作120中，移除剩余的间隔壁层214’(图2J)。更具体来说，从图案化硬掩模层204’的侧壁及浅沟槽212(以及周边区250中的浅沟槽252)的侧壁移除剩余的间隔壁层214’。根据一些实施例，可使用各种刻蚀工艺(例如，干式刻蚀工艺、湿式刻蚀工艺等)中的任一种工艺来移除剩余的间隔壁层214’。
根据各种实施例，继续进行方法100的操作122，在操作122中，形成第二氧化物障壁层226(图2K)。更具体来说，在一些实施例中，第二氧化物障壁层226可形成在浅沟槽212的侧壁之上，且还可形成在浅沟槽252的侧壁及底表面之上。与第一氧化物障壁层220类似，第二氧化物障壁层226的形成可有助于避免后续植入的掺杂剂扩散至装置200的有源区(例如，形成有辐射感测装置在其中的区)中。在一些实施例中，第二氧化物障壁层226包括小于约
Figure GDA0001965231460000092
的实质上薄的厚度。在一些实施例中，第二氧化物障壁层226通过以下各种快速热氧化工艺中的任一种工艺来形成：例如，原位蒸气产生(ISSG)工艺、干式炉管氧化工艺、湿式炉管氧化工艺以及化学气相沉积工艺等。
根据各种实施例，继续进行方法100的操作124，在操作124中，通过一个或多个离子植入工艺227在衬底202中形成第二衬层228，以环绕浅沟槽212(位于像素阵列区210中)的侧壁(图2L)。在一些实施例中，离子植入工艺227包括：提供多种掺杂剂以撞击穿过第二氧化物障壁层226及浅沟槽212的侧壁。此外，在一些实施例中，在执行离子植入工艺227时，可在周边区250之上形成光刻胶层229，以覆盖周边区250中的浅沟槽252及其他组件/装置。如此一来，第二衬层228可形成在像素阵列区210中的浅沟槽212的侧壁下方。更具体来说，通过使用第二氧化物障壁层226，被撞击的掺杂剂可存在(聚集)于衬底202的区域中，所述区域实质上邻近浅沟槽212的侧壁，这继而会使第二衬层228环绕浅沟槽212的侧壁(如图2L中所说明)。在一些实施例中，根据用于执行离子植入工艺227的能级而定，第二衬层228可具有约50nm的厚度(深度)。在一些实施例中，用于离子植入工艺227的掺杂剂的极性可和衬底202的掺杂极性相同。举例来说，当衬底202掺杂有p型掺杂剂时，用于离子植入工艺227的掺杂剂也可为p型。在一些实施例中，用于执行离子植入工艺227的能级可介于15keV至20keV范围内。在一些实施例中，第二衬层228的掺杂浓度可为约1017cm-3至约1018cm-3。在某些其他实施例中，离子植入工艺227可以等离子体掺杂工艺及/或固相掺杂工艺来代替，此仍在本揭露的范围内。
根据各种实施例，继续进行方法100的操作126，在操作126中，在像素阵列区及周边区(210及250)两者中形成浅沟槽隔离(STI)特征230(图2M及图2N)。为便于解释，图案化硬掩模层204’在图2M中再次被示出为具有相应子层：204-1、204-2以及204-3。扼要地说，子层204-1可包括垫氧化物层；子层204-2可包括氮化硅层；且子层204-3可包括高密度等离子体(HDP)氧化物层。在一些实施例中，在形成第二衬层228以环绕像素阵列区210中的相应浅沟槽212之后，移除周边区250之上的光刻胶层229。
首先参考图2N，多个浅沟槽隔离特征230沿着衬底202的正面203形成，即，所述多个浅沟槽隔离特征230形成在像素阵列区210及周边区250两者中。在一些实施例中，浅沟槽隔离特征230的形成包括：在图案化硬掩模层204’之上形成第二隔离材料230M(图2M)，以填充浅沟槽212及252并覆盖图案化硬掩模层204’。在一些实施例中，第二隔离材料230M包含与图案化硬掩模层204’的最上部子层(例如，子层204-3)相同的材料。换句话说，第二隔离材料230M还可包括高密度等离子体(HDP)氧化物层。因此，在操作126中，后续执行抛光工艺(例如，化学机械抛光(chemical-mechanical-polishing，CMP)工艺)，以移除部分第二隔离材料230M及最顶部子层204-3，直至将子层204-2的顶表面204-2T暴露出，如图2N中的虚线所说明。在此抛光工艺完成之后，形成图2N所示的浅沟槽隔离特征230。
随后，在一些实施例中，移除图案化硬掩模层204’的剩余部分(例如，子层204-1及204-2)。为便于解释，被移除的子层204-1及204-2在图2N所说明实施例中通过虚线示出。如此一来，沿着衬底202的正面203的浅沟槽隔离特征230分别形成在像素阵列区210及周边区250中。在一些实施例中，浅沟槽隔离特征230可突出至超过正面203。此外，像素阵列区210与周边区250两者中的浅沟槽隔离特征230可具有相同的高度230h。在一些实施例中，高度230h约为0.03μm至约0.08μm。一般来说，浅沟槽隔离特征230的关键尺寸(CD)通常被视为浅沟槽212的底表面的宽度212W。因此，在一些实施例中，相应浅沟槽特征(例如，230)的关键尺寸约为相应光刻工艺的分辨率，即212W。
根据各种实施例，继续进行方法100的操作128，在操作128中，在像素阵列区210及周边区250中分别形成辐射感测装置232及非辐射感测装置254(图2O)。如上所述，辐射感测装置232(例如，光电二极管、光栅等)被配置成感测或检测穿过衬底202的正面203或背面205而射向辐射感测装置232的辐射波(例如，光)，将在下文进一步详细地论述辐射感测装置232。
在一些实施例中，如图2O所示，辐射感测装置232形成在相邻浅沟槽隔离特征230之间以及/或相邻深沟槽隔离特征224之间。换句话说，辐射感测装置232通过相应浅沟槽隔离特230以及/或深沟槽隔离特征224与其他辐射感测装置(图中未示出)隔离开。如此一来，“像素”231可因此形成在衬底202的像素阵列区210中。应注意，像素阵列区210可包括此像素的阵列，例如2752×2004。在某些其他实施例中，除在每一像素(231)中形成辐射感测装置(例如，232)以外，还可在每一像素中形成一个或多个像素装置(例如，234)。在图2O所说明实施例中，此种像素装置234可包括以下晶体管中的至少一者：复位晶体管(resettransistor)、传输晶体管(transfer transistor)、源极跟随器读出晶体管(source-follower readout transistor)、选择晶体管等，所述晶体管例如可包括各自的栅极电极234-1、沿着栅极电极234-1的侧壁的间隔壁234-2以及源极/漏极特征234-3。
在一些实施例中，通过从正面203对衬底202执行一个或多个离子植入工艺来形成辐射感测装置232。所述离子植入工艺将具有与衬底202相反掺杂极性的掺杂剂植入衬底202。举例来说，在其中衬底202为p型衬底的实施例中，以n型掺杂剂对辐射感测装置232进行掺杂。在其中衬底202为n型衬底的另一实施例中，以p型掺杂剂对辐射感测装置232进行掺杂。因此，辐射感测装置(例如，232)的掺杂极性还与第一衬层222及第二衬层228的掺杂极性相反。在某些其他实施例中，当辐射感测装置232包括光电二极管时，操作128可包括在相邻浅沟槽隔离特征230之间以及/或深沟槽隔离特征224之间形成p-n结。针对此种实施例进一步地，执行至少第一离子植入工艺以将p型掺杂剂植入位于相邻浅沟槽隔离特230之间以及/或深沟槽隔离特征224之间的衬底202中，且执行至少第二离子植入工艺以将n型离子植入衬底202(其中已植入有n型掺杂剂)中。如此一来，辐射感测装置232被形成为p-n结光电二极管。在一些实施例中，所植入p型掺杂剂的掺杂浓度可介于约1017cm-3与约1018cm-3之间的范围内；所植入n型掺杂剂的掺杂浓度可介于约1016cm-3与约1017cm-3之间的范围内。
仍参考图2O，在衬底202的另一区(即，周边区250)上，非辐射感测装置254可以为被保持在光学黑暗环境中的控制装置或数字装置。举例来说，非辐射感测装置254可为应用专用集成电路(application-specific integrated circuit，ASIC)装置或芯片上系统(system-on-chip，SOC)装置。在一些实施例中，非辐射感测装置254可以是晶体管，例如包括栅极电极254-1、沿着栅极电极254-1的侧壁的间隔壁254-2以及源极/漏极特征254-3。根据一些实施例，在像素阵列区210中形成像素231之前、与在像素阵列区210中形成像素231同时、或在像素阵列区210中形成像素231之后，可通过现有互补金属氧化物半导体制作技术来形成非辐射感测装置254。
根据各种实施例，继续进行方法100的操作130，在操作130中，在衬底202的正面203之上形成一个或多个内连层260(图2P)。内连层260形成在衬底202的正面203之上。在一些实施例中，内连层260包括多个图案化介电层及导电层，其提供图像传感器装置200的各种掺杂特征(例如，232)、电路系统(例如，234、254等)及输入/输出之间的内连(例如，布线)。在一些实施例中，内连层260包括多个层间介电(interlayer dielectric，ILD)层及多层式内连线(multilayer interconnect，MLI)结构。所述多个层间介电层及多层式内连线结构被配置为使得每一层间介电层和另一多层式内连线结构分离及隔离。多层式内连线结构包括形成在衬底202上的触点/通孔及金属线。为了简明起见，这些触点/通孔及金属线未在图2P的所说明实施例中进行说明。
在一个实施例中，多层式内连线结构可包含导电材料，例如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、或其组合，从而被称为铝内连线。在一些实施例中，此铝内连线可通过包括物理气相沉积工艺、化学气相沉积工艺、溅射工艺、或其组合在内的沉积工艺来形成。形成铝内连线的其他制造技术可包括光刻加工及刻蚀，以将导电材料图案化从而用于垂直连接(触点/通孔)及水平连接(导线)。另外，可使用铜多层式内连线来形成垂直连接(触点/通孔)及水平连接(导线)，且因此被称为铜内连线。铜内连线可包含导电材料，例如(举例来说)铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或其组合。铜内连线可通过包括物理气相沉积工艺、化学气相沉积工艺、溅射工艺、或其组合在内的沉积工艺来形成。
根据各种实施例，继续进行方法100的操作132，在操作132中，执行进一步的工艺步骤以形成图像传感器装置200作为前照式(FSI)图像传感器装置或背照式(BSI)图像传感器装置。举例来说，图2Q是关于形成图像传感器装置200作为前照式图像传感器装置。且图2R、图2S以及图2T是关于形成图像传感器装置200作为背照式图像传感器装置。
参考图2Q，为了形成图像传感器装置200(前照式图像传感器装置)，可在内连层260之上形成保护层262。保护层262被配置成保护内部电路/组件(例如，像素231)免受外部环境影响(例如，水分、粉尘等)。氮化硅及/或氮氧化硅通常用作形成保护层262的材料。在一些实施例中，保护层262被形成为实质上薄的层(例如，具有约50nm至约200nm的厚度)，以使得保护层262为实质上透明，从而使入射辐射波(例如，光)能够穿过并到达下方的辐射感测装置(例如，232)。尽管图中未示出，然而在一些实施例中，可在保护层262之上形成用于接收/调制入射光的一个或多个光学组件(例如，滤色器、透镜等)。由于图像传感器装置200在图2Q所说明实施例中用作前照式图像传感器装置，因此入射光可如上所述从相应的正面203、经由实质上透明的保护层262而射至图像传感器装置200。在一些实施例中，保护层262可通过各种沉积工艺(例如，化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺等)中的任一种工艺来形成。此外，在形成保护层262之后，可执行一个或多个图案化工艺以在保护层262中形成开口，从而使外部触点/装置能够从正面203耦合至图像传感器装置200。
另一方面，为了形成图像传感器装置200(背照式图像传感器装置)，进一步的工艺步骤可包括：在内连层260之上形成载体衬底264；对衬底202的背面205执行薄化工艺265；以及在背面205之上形成保护层，所述工艺步骤分别在图2R、图2S以及图2T中进行说明。
在一些实施例中，如图2R所示，载体衬底264可接合至内连层260的顶表面，且在载体衬底264与内连层260的顶表面之间堆叠有缓冲层(图中未示出)。如此一来，使得能够对衬底202的背面205执行进一步的工艺步骤。在一些实施例中，载体衬底264通过分子力接合至内连层260。载体衬底264可类似于衬底202，例如，硅衬底。另外，载体衬底264可选择性地包括玻璃衬底。
在一些实施例中，载体衬底264被配置成保护形成在衬底202的正面203上的各种特征。载体衬底264进一步被配置成在衬底202的背面205执行所述工艺步骤时提供机械强度及支撑，此将在下文论述。视需要，可执行退火工艺以增强接合强度。
现在参考图2S，对背面205执行薄化工艺265(也被称为变薄工艺)以使衬底202薄化。在一些实施例中，薄化工艺265包括化学机械抛光工艺。薄化工艺265还可包括金刚石磨砂工艺、研磨工艺、或其他合适的技术。可通过薄化工艺265从衬底202移除大量材料。举例来说，薄化工艺265直至到达深沟槽隔离特征224的相应底部部分才结束，以使得辐射感测装置232可通过深沟槽隔离特征224而与其他装置(例如，其他像素中的其他辐射感测装置)隔离。在一些实施例中，在执行薄化工艺265之后，衬底202可具有约4μm至约7μm的厚度。
在图2T中，根据一些实施例，可在衬底202的背面205之上形成保护层266。保护层266可实质上类似于在前照式图像传感器装置中使用的保护层262(图2Q)。如此一来，保护层266的材料可包括氮化硅及/或氮氧化硅且具有约50nm至200nm的厚度。类似地，尽管图中未示出，但在一些实施例中，可在保护层266之上形成用于接收/调制入射辐射波(例如，光)的一个或多个光学组件(例如，滤色器、透镜等)。由于图像传感器装置200在图2T(以及图2R及图2S)所说明实施例中用作背照式图像传感器装置，因此入射光可如上所述从相应背面205、经由实质上透明的保护层266而射至图像传感器装置200。在一些实施例中，保护层266可通过各种沉积工艺(例如，化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺等)中的任一种工艺来形成。在一些实施例中，在背面205之上形成保护层266之前，可如图2T所示在背面205之上但仅在周边区250中形成金属阻挡层268。此金属阻挡层268可用于阻挡射向背面205的辐射波(例如，光)，这是因为一般来说，非辐射感测装置254被设计成保持在光学上黑暗的环境中。类似地，在形成保护层266之后，可执行一个或多个图案化工艺以在保护层266中形成开口，从而使外部触点/装置能够从背面205耦合至图像传感器装置200。
在一实施例中，公开一种在衬底上形成图像传感器装置的方法。所述方法包括：(a)使所述衬底的一部分凹陷，从而形成第一浅沟槽；(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽的侧壁的至少一部分；以及(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽。
在另一实施例中，一种在衬底上形成图像传感器装置的方法包括：(a)使所述衬底凹陷，从而形成第一浅沟槽及第二浅沟槽，所述第一浅沟槽及所述第二浅沟槽分别处于所述衬底的像素阵列区及周边区中；(b)形成环绕所述第一浅沟槽及所述第二浅沟槽各自的侧壁的间隔壁层；以及(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽。
在又一实施例中，一种在衬底上形成图像传感器装置的方法包括：(a)使所述衬底凹陷，从而形成第一浅沟槽；(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽的侧壁的至少一部分；(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；(d)形成上覆在所述第一深沟槽上的第一氧化物层；(e)在所述衬底中形成环绕所述第一深沟槽的第一衬层；以及(f)以第一隔离材料填充所述第一深沟槽，从而在所述衬底中形成第一深沟槽隔离(DTI)特征。
以上概述了数个实施例的特征，使本领域技术人员可更佳了解本揭露的态样。本领域技术人员应理解，其可轻易地使用本揭露作为设计或修改其他工艺与结构的依据，以实行本文所介绍的实施例的相同目的及/或达到相同优点。本领域技术人员还应理解，这种等效的配置并不悖离本揭露的精神与范畴，且本领域技术人员在不悖离本揭露的精神与范畴的情况下可对本文做出各种改变、置换以及变更。

Claims (15)

1.一种在衬底上形成图像传感器装置的方法，其特征在于，包括：
(a)使所述衬底的一部分凹陷，从而形成第一浅沟槽；
(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽的侧壁的至少一部分；
(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；
(d)在所述间隔壁层就位的情况下，通过快速热氧化工艺以在所述第一深沟槽中形成第一氧化物层；
(e)在所述衬底中形成环绕所述第一深沟槽的第一衬层；
(f)以第一隔离材料填充所述第一深沟槽，从而在所述衬底中形成第一深沟槽隔离特征；
(g)移除所述间隔壁层；
(h)在形成所述第一深沟槽隔离特征之后，在所述第一浅沟槽的所述侧壁之上形成第二氧化物层；
(i)在所述衬底中形成环绕所述第一浅沟槽的第二衬层；以及
(j)以第二隔离材料填充所述第一浅沟槽，从而在所述衬底中形成第一浅沟槽隔离特征。
2.根据权利要求1所述在衬底上形成图像传感器装置的方法，其特征在于，所述形成所述间隔壁层进一步包括：
形成共形地上覆在所述第一浅沟槽上的初始间隔壁层；以及
刻蚀所述第一浅沟槽中的所述初始间隔壁层的底部部分，从而暴露出所述第一浅沟槽的底表面。
3.根据权利要求1所述在衬底上形成图像传感器装置的方法，其特征在于，所述第一浅沟槽以第一深度向内延伸至所述衬底中，且所述第一深沟槽以第二深度从所述第一浅沟槽进一步向内延伸至所述衬底中，所述第二深度实质上大于所述第一深度。
4.根据权利要求1所述在衬底上形成图像传感器装置的方法，其特征在于，所述第一深沟槽特征及所述第一浅沟槽特征形成在所述衬底的将要形成一个或多个辐射感测装置的像素阵列区中。
5.根据权利要求1所述在衬底上形成图像传感器装置的方法，其特征在于，进一步包括：
重复步骤(a)至步骤(j)，从而在所述衬底中形成第二深沟槽隔离特征及第二浅沟槽隔离特征，其中所述第二深沟槽隔离特征位于所述第二浅沟槽隔离特征下方，且其中所述第二深沟槽隔离特征及所述第二浅沟槽隔离特征与所述第一深沟槽隔离特征及所述第一浅沟槽隔离特征间隔一距离。
6.根据权利要求5所述在衬底上形成图像传感器装置的方法，其特征在于，进一步包括：
在所述衬底中形成至少一辐射感测装置，所述辐射感测装置位于所述第一深沟槽隔离特征与所述第二深沟槽隔离特征之间及所述第一浅沟槽隔离特征与所述第二浅沟槽隔离特征之间。
7.一种在衬底上形成图像传感器装置的方法，其特征在于，包括：
(a)使所述衬底凹陷，从而形成第一浅沟槽及第二浅沟槽，所述第一浅沟槽及所述第二浅沟槽分别位于所述衬底的像素阵列区及周边区中；
(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽及所述第二浅沟槽各自的侧壁；
(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；
(d)在所述间隔壁层就位的情况下，通过快速热氧化工艺以在所述第一深沟槽中形成第一氧化物层；
(e)在所述衬底中形成环绕所述第一深沟槽的第一衬层；
(f)以第一隔离材料填充所述第一深沟槽，从而在所述衬底中形成第一深沟槽隔离特征；
(g)移除所述间隔壁层；
(h)在形成所述第一深沟槽隔离特征之后，在所述第一浅沟槽及所述第二浅沟槽中的每一个的所述侧壁上或之上形成一或多个障壁层；以及
(i)以第二隔离材料填充所述第一浅沟槽及所述第二浅沟槽，从而在所述像素阵列区中形成第一浅沟槽隔离特征，并以所述第二隔离材料填充所述第二浅沟槽，从而在所述周边区中形成第二浅沟槽隔离特征。
8.根据权利要求7所述在衬底上形成图像传感器装置的方法，其特征在于，所述形成所述间隔壁层进一步包括：
形成共形地上覆在所述第一浅沟槽及所述第二浅沟槽上的初始间隔壁层；以及
刻蚀所述第一浅沟槽及所述第二浅沟槽中的所述初始间隔壁层的各自的底部部分，从而暴露出所述第一浅沟槽及所述第二浅沟槽各自的底表面。
9.根据权利要求7所述在衬底上形成图像传感器装置的方法，其特征在于，所述形成所述第一深沟槽进一步包括：
覆盖所述第二浅沟槽；以及
执行至少一刻蚀工艺，使得所述衬底进一步凹陷，以穿过所述第一浅沟槽。
10.根据权利要求7所述在衬底上形成图像传感器装置的方法，其特征在于，所述第一浅沟槽隔离特征与所述第二浅沟槽隔离特征突出至超过所述衬底的顶表面且具有实质上相似的高度。
11.根据权利要求7所述在衬底上形成图像传感器装置的方法，其特征在于，所述第一浅沟槽以第一深度向内延伸至所述衬底中，且所述第一深沟槽以第二深度使所述第一浅沟槽向内进一步伸长至所述衬底中，所述第二深度实质上大于所述第一深度。
12.一种在衬底上形成图像传感器装置的方法，其特征在于，包括：
(a)使所述衬底凹陷，从而形成第一浅沟槽；
(b)形成间隔壁层，所述间隔壁层环绕所述第一浅沟槽的侧壁的至少一部分；
(c)通过使用所述间隔壁层作为掩模，使所述衬底进一步凹陷，以形成在所述第一浅沟槽下方延伸的第一深沟槽；
(d)形成上覆在所述第一深沟槽上的第一氧化物层；
(e)在所述衬底中形成环绕所述第一深沟槽的第一衬层；
(f)以第一隔离材料填充所述第一深沟槽，从而在所述衬底中形成第一深沟槽隔离特征；
(g)移除所述间隔壁层；
(h)在形成所述第一深沟槽隔离特征之后，在所述第一浅沟槽的所述侧壁之上形成第二氧化物层；
(i)在所述衬底中形成环绕所述第一浅沟槽的第二衬层；以及
(j)以第二隔离材料填充所述第一浅沟槽，从而在所述衬底中形成第一浅沟槽隔离特征。
13.根据权利要求12所述在衬底上形成图像传感器装置的方法，其特征在于，所述第一浅沟槽以第一深度向内延伸至所述衬底中，且所述第一深沟槽以第二深度使所述第一浅沟槽向内进一步伸长至所述衬底中，所述第二深度实质上大于所述第一深度。
14.根据权利要求12所述在衬底上形成图像传感器装置的方法，其特征在于，所述第一深沟槽隔离特征及所述第一浅沟槽隔离特征形成在所述衬底的像素阵列区中，所述衬底的所述像素阵列区将会形成一个或多个辐射感测装置。
15.根据权利要求14所述在衬底上形成图像传感器装置的方法，其特征在于，所述一个或多个辐射感测装置包括光电二极管。
CN201710650714.0A 2016-12-13 2017-08-02 形成图像传感器装置的方法 Active CN108615739B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662433655P 2016-12-13 2016-12-13
US62/433,655 2016-12-13
US15/489,019 US10170517B2 (en) 2016-12-13 2017-04-17 Method for forming image sensor device
US15/489,019 2017-04-17

Publications (2)

Publication Number Publication Date
CN108615739A CN108615739A (zh) 2018-10-02
CN108615739B true CN108615739B (zh) 2021-12-14

Family

ID=63258177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710650714.0A Active CN108615739B (zh) 2016-12-13 2017-08-02 形成图像传感器装置的方法

Country Status (3)

Country Link
US (1) US10170517B2 (zh)
CN (1) CN108615739B (zh)
TW (1) TWI655754B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011977A (ko) * 2017-07-26 2019-02-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102494604B1 (ko) * 2017-10-31 2023-02-02 삼성전자주식회사 이미지 센서
US10461109B2 (en) 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
KR20200040131A (ko) 2018-10-08 2020-04-17 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR20210056478A (ko) 2019-11-08 2021-05-20 삼성전자주식회사 이미지 센서
US11843019B2 (en) * 2019-11-20 2023-12-12 Omni Vision Technologies, Inc. Pixel, associated image sensor, and method
US11289530B2 (en) * 2020-01-21 2022-03-29 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for CMOS image sensor
US11282890B2 (en) 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming
JP7309647B2 (ja) * 2020-03-24 2023-07-18 株式会社東芝 受光装置及び半導体装置
US11626433B2 (en) * 2020-03-25 2023-04-11 Omnivision Technologies, Inc. Transistors having increased effective channel width
US11955496B2 (en) * 2020-09-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Back-side deep trench isolation structure for image sensor
US20230089511A1 (en) * 2021-09-17 2023-03-23 Magvision Semiconductor (Beijing) Inc. Deep trench isolation structure for image sensor
CN114122041B (zh) * 2022-01-27 2022-03-29 广州粤芯半导体技术有限公司 图像传感器、其制备方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784787A (zh) * 2003-03-12 2006-06-07 微米技术有限公司 用于沟道隔离的斜角注入
CN102683358A (zh) * 2011-02-25 2012-09-19 索尼公司 固体摄像器件、其制造方法以及电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
TW588413B (en) * 2002-11-07 2004-05-21 Winbond Electronics Corp Manufacturing method and device of memory with different depths of isolation trench
US8017471B2 (en) * 2008-08-06 2011-09-13 International Business Machines Corporation Structure and method of latchup robustness with placement of through wafer via within CMOS circuitry
US8299554B2 (en) * 2009-08-31 2012-10-30 International Business Machines Corporation Image sensor, method and design structure including non-planar reflector
JP2011159760A (ja) * 2010-01-29 2011-08-18 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US8691661B2 (en) * 2010-10-28 2014-04-08 Texas Instruments Incorporated Trench with reduced silicon loss
US8334189B2 (en) * 2011-01-24 2012-12-18 United Microelectronics Corp. Method for forming trenches and trench isolation on a substrate
US8963208B2 (en) * 2012-11-15 2015-02-24 GlobalFoundries, Inc. Semiconductor structure including a semiconductor-on-insulator region and a bulk region, and method for the formation thereof
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
US9406710B2 (en) * 2013-11-11 2016-08-02 United Microelectronics Corp. Semiconductor device and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784787A (zh) * 2003-03-12 2006-06-07 微米技术有限公司 用于沟道隔离的斜角注入
CN102683358A (zh) * 2011-02-25 2012-09-19 索尼公司 固体摄像器件、其制造方法以及电子装置

Also Published As

Publication number Publication date
TW201822345A (zh) 2018-06-16
US10170517B2 (en) 2019-01-01
US20180301502A1 (en) 2018-10-18
CN108615739A (zh) 2018-10-02
TWI655754B (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN108615739B (zh) 形成图像传感器装置的方法
KR101897433B1 (ko) 후면 조사 센서에 대한 방법 및 장치
KR101864481B1 (ko) 이미지 센서 및 이미지 센서의 형성 방법
US7662658B2 (en) Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
US7919828B2 (en) Image sensor for reduced dark current
US7608870B2 (en) Isolation trench geometry for image sensors
US6878568B1 (en) CMOS imager and method of formation
US7279770B2 (en) Isolation techniques for reducing dark current in CMOS image sensors
US20040251481A1 (en) Isolation region implant permitting improved photodiode structure
US9484376B2 (en) Semiconductor isolation structure and manufacturing method thereof
CN106972037B (zh) 半导体器件及其形成方法
US8614113B2 (en) Image sensor and method of fabricating the same
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
US20190035828A1 (en) Backside illuminated image sensor and method of manufacturing the same
TWI476911B (zh) 半導體裝置及其製造方法
US20100120194A1 (en) Method of manufacturing image sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant