KR101738248B1 - 이미지 센서 및 이의 제조 방법 - Google Patents

이미지 센서 및 이의 제조 방법 Download PDF

Info

Publication number
KR101738248B1
KR101738248B1 KR1020150108228A KR20150108228A KR101738248B1 KR 101738248 B1 KR101738248 B1 KR 101738248B1 KR 1020150108228 A KR1020150108228 A KR 1020150108228A KR 20150108228 A KR20150108228 A KR 20150108228A KR 101738248 B1 KR101738248 B1 KR 101738248B1
Authority
KR
South Korea
Prior art keywords
image sensor
sidewalls
type doped
layer
doped
Prior art date
Application number
KR1020150108228A
Other languages
English (en)
Other versions
KR20160140296A (ko
Inventor
알렉산더 칼닛스카이
자이찌 시즈
던-니안 야웅
첸종 왕
이민 후앙
유이치로 야마시타
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160140296A publication Critical patent/KR20160140296A/ko
Application granted granted Critical
Publication of KR101738248B1 publication Critical patent/KR101738248B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서가 개시된다. 이미지 센서는 에피택셜층, 복수의 플러그 구조물들, 및 상호 접속 구조물을 포함한다. 복수의 플러그 구조물들은 에피택셜층에 형성되고, 각각의 플러그 구조물은 도핑된 측벽들을 갖고, 에피택셜층 및 도핑된 측벽들은 복수의 포토다이오드들을 형성하고, 복수의 플러그 구조물들은 인접한 포토다이오드들을 분리시키는데 이용되고, 에피택셜층 및 도핑된 측벽들은 플러그 구조물들을 통해 상호 접속 구조물에 결합된다. 이미지 센서를 제조하는 연관된 방법이 또한 개시된다. 방법은, 제 2 유형 도핑된 에피택셜 기판층 상에 제 1 유형 도핑된 에피택셜 기판층을 갖는 기판을 제공하는 단계; 제 1 유형 도핑된 에피택셜 기판층에 복수의 격리 트렌치들을 형성하는 단계; 복수의 격리 트렌치들의 측벽들 및 저부들을 따라 제 2 유형 도핑된 영역을 형성하는 단계; 및 금속을 퇴적함으로써 복수의 격리 트렌치들을 충전하는 단계를 포함한다.

Description

이미지 센서 및 이의 제조 방법{IMAGE SENSOR AND FABRICATING THE SAME}
본 발명은 반도체 이미지 센서에 관한 것이다.
반도체 이미지 센서는 빛과 같은 방사선(radiation)을 감지하는데 이용된다. 상보성 금속 산화막 반도체(Complementary metal-oxide-semiconductor; CMOS) 이미지 센서(CMOS image sensor; CIS) 및 전하 결합 장치(charge-coupled device; CCD) 센서는 디지털 스틸 카메라 또는 모바일 폰 카메라 애플리케이션과 같은 다양한 애플리케이션들에 널리 이용된다. 이러한 디바이스들은 기판 쪽으로 투사된 방사선을 흡수하고, 감지된 방사선을 전기 신호로 변환하기 위해서, 기판에 포토다이오드 및 트랜지스터를 포함하는 픽셀들의 어레이를 이용한다.
최근에, 반도체 집적 회로(IC) 산업은 급속한 성장을 이루었다. IC 재료 및 설계에서의 기술적 진보는 IC 세대를 만들었고, 각각의 세대는 이전 세대보다 더욱 작고 더욱 복잡한 회로를 갖는다. 반도체 이미지 센서를 위한 IC 진화의 일부로서, 방사선 감응 픽셀의 크기는 지속적으로 감소되었다. 픽셀 및 인접 픽셀들 간의 분리가 계속해서 축소됨에 따라, 과도한 암전류 및 크로스 토크와 같은 문제들은 제어하는 것이 더욱 어려워진다. 딥 트렌치 격리(deep trench isolation; DTI)와 같은, 암전류 및 크로스 토크 문제를 다루는 종래의 방법은, 주입 공정의 수행을 요구하고, 이는 이미지 센서 상에 손상을 일으킬 수 있고, 주입 깊이 한계에 의해 국한된다. 따라서, 추가의 결함 및 간섭이 유도될 수 있다.
그러므로, 이미지를 캡처하기 위해 개선된 이미지 센서를 제공할 수 있는 것이 바람직하다.
이미지 센서가 개시된다. 이미지 센서는 에피택셜층, 복수의 플러그 구조물들, 및 상호 접속 구조물을 포함한다. 복수의 플러그 구조물들은 에피택셜층에 형성되고, 각각의 플러그 구조물은 도핑된 측벽들을 갖고, 에피택셜층 및 도핑된 측벽들은 복수의 포토다이오드들을 형성하고, 복수의 플러그 구조물들은 인접한 포토다이오드들을 분리시키는데 이용되고, 에피택셜층 및 도핑된 측벽들은 플러그 구조물들을 통해 상호 접속 구조물에 결합된다.
이미지 센서를 제조하는 연관된 방법이 또한 개시된다. 방법은, 제 2 유형 도핑된 에피택셜 기판층 상에 제 1 유형 도핑된 에피택셜 기판층을 갖는 기판을 제공하는 단계; 제 1 유형 도핑된 에피택셜 기판층에 복수의 격리 트렌치들을 형성하는 단계; 복수의 격리 트렌치들의 측벽들 및 저부들을 따라 제 2 유형 도핑된 영역을 형성하는 단계; 및 금속을 퇴적함으로써 복수의 격리 트렌치들을 충전하는 단계를 포함한다.
본 발명개시의 양태들은 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았음을 유념한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1 내지 도 18은 본 발명개시의 바람직한 실시예에 따라, 다양한 제조 단계에서 후면 조사형(back side illuminated; BSI) 이미지 센서의 개략적 부분 횡단면도이다.
다음의 발명개시는 본 발명개시의 상이한 피처들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 장치의 특정한 예들은 본 발명개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처의 형성은, 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제 1 피처 및 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 부가적인 피처들이 형성될 수 있는 실시예들을 또한 포함할 수 있다. 게다가, 본 발명개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다.
더욱이, "아래", "밑", "하위", "위", "상위" 등과 같은 공간적 관계 용어들이 도면들에 나타난 바와 같이 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하는데 설명의 용이함을 위해 본 명세서에서 이용될 수 있다. 공간적 관계 용어들은 도면에 도시된 방향은 물론 사용 중이거나 동작 중인 디바이스의 상이한 방향을 포함하기 위한 것이다. 장치는 다른 식으로 배향될 수 있고(90도 회전 또는 다른 방향으로 있음), 그에 맞춰 본 명세서에서 이용되는 공간적 관계 설명이 또한 이해된다.
본 발명개시의 넓은 범위를 설정하는 수치 범위 및 파라미터들은 근사치임에도 불구하고, 특정 예들에 기재된 수치 값들은 가능한 한 정확하게 보고된다. 그러나, 임의의 수치 값은 개개의 테스트 측정에서 발견된 표준 편차로부터 필연적으로 기인하는 특정 오류를 본질적으로 포함한다. 또한, 본 명세서에서 이용되는 바와 같이, 용어 "대략"은 일반적으로 주어진 값 또는 범위의 10%, 5%, 1%, 또는 0.5% 이내를 의미한다. 대안적으로, 용어 "대략"은 당업자에 의해 고려될 때 평균의 수용 가능한 표준 오차 이내를 의미한다. 동작/작동 예들 외에, 또는 달리 명시적으로 지정되지 않는 한, 본 명세서에 개시된 수치 범위, 양, 값, 및 물질의 분량과 같은 백분율, 시간의 지속 기간, 온도, 동작 조건, 양의 비율 등 모두가 용어 "대략"에 의해 모든 경우에 수정되는 것으로서 이해되어야 한다. 따라서, 반대로 나타나지 않는 한, 본 발명개시에 기재되고 특허청구범위에 첨부된 수치 파라미터는 원하는 대로 변할 수 있는 근사치이다. 적어도, 각각의 수치 파라미터는 통상의 반올림 기법을 적용함으로써, 보고된 유효 숫자의 자리수를 고려하여 적어도 해석되어야 한다. 범위는 하나의 끝점에서부터 다른 끝점까지, 또는 두 개의 끝점들 사이로서 본 명세서에서 표현될 수 있다. 본 명세서에 개시된 모든 범위는, 달리 지정되지 않는 한, 끝점들을 포함한다.
도 1 내지 도 17은 본 발명개시의 바람직한 실시예에 따라, 다양한 제조 단계에서 후면 조사형(BSI) 이미지 센서의 개략적 부분 횡단면도이다. BSI 이미지 센서는 BSI 이미지 센서의 후면 쪽으로 향하는 방사선(예컨대, 빛)의 강도를 감지 및 기록하기 위한 픽셀 어레이 및 픽셀 격자를 포함한다. 일부 실시예들에서, BSI 이미지 센서는 상보성 금속 산화막 반도체(CMOS) 이미지 센서(CIS), 능동 픽셀 센서(active-pixel sensor; APS), 또는 수동 픽셀 센서를 포함할 수 있다. BSI 이미지 센서는 픽셀에 동작 환경을 제공하고 픽셀과의 외부 통신을 지원하는 픽셀 격자에 인접하여 제공되는 추가 회로 및 입/출력을 더 포함한다. 도 1 내지 도 17은 본 발명개시의 발명 개념의 더욱 양호한 이해를 위해 간략화되었고, 실척도로 도시되지 않을 수 있음을 이해한다.
도 1을 참조하면, 기판(102)이 제공된다. 기판(102)은 붕소와 같은 p형 도펀트로 도핑된 실리콘 기판이므로, p형 기판의 역할을 한다. 대안적으로, 기판(102)은 다른 적합한 반도체 물질을 포함한다. 예를 들어, 기판(102)은 인 또는 비소와 같은 n형 도펀트로 도핑된 실리콘 기판이므로, n형 기판의 역할을 한다. 더욱이, 기판(102)은 또한 게르마늄 및 다이아몬드와 같은 다른 원소 반도체를 포함할 수 있다. 기판(102)은 선택적으로 화합물 반도체 및/또는 혼정 반도체를 포함할 수 있다. 이 실시예에서, 저농도 도핑된 p형 에피택셜층(p-epi 층)(104) 및 고농도 도핑된 p-epi 층(106)이 기판(102)의 전면 위에 연속하여 형성된다. 고농도 도핑된 p-epi 층(106) 상에, n형 에피택셜층(n-epi 층)(108)이 형성된다.
각각의 층의 도펀트 농도는 층들(102 내지 108) 옆에 도표로 나타났다는 것을 유념하고, 도펀트 농도는 베이스 10에 대한 대수 값으로 표시된다. 예를 들어, 기판(102) 및 고농도 도핑된 p-epi 층(106)의 p형 도펀트 농도는 대략 1018 cm-3보다 크고; 저농도 도핑된 p-epi 층(104)의 p형 도펀트 농도는 대략 1016 cm-3보다 작으며; n-epi 층(108)의 n형 도펀트 농도는 대략 1014 cm-3 내지 대략 1017 cm-3 이다.
n-epi 층(108)은 전면(또는 앞 표면으로도 언급됨)(10) 및 후면(또는 뒤 표면으로도 언급됨)(12)을 갖는다. 본 실시예의 이미지 센서와 같은 BSI 이미지 센서의 경우, 씨닝(thinning)된 이후에 방사선이 후면(12)으로부터 투사되어, 뒤 표면(12)을 통해 남아 있는 epi 층에 입력된다. 실시예에서, 기판(102)의 초기 두께는 대략 800 미크론(um) 내지 대략 1000 um이고; 저농도 도핑된 p-epi 층(104)의 초기 두께는 대략 0.1 um 내지 대략 0.3 um이고; 고농도 도핑된 p-epi 층(106)은 대략 0.1 um 내지 대략 0.2 um이며; n-epi 층(108)의 초기 두께는 대략 2.5 um 내지 대략 15 um이다. 앞서 기술된 치수들은 오직 예시적이고, 층들(102 내지 108)은 본 발명개시에서 이것으로 제한되지 않는다. 다른 애플리케이션들에 적용된 유사한 구조물들이 또한 본 발명개시의 고려 범위 내에 속한다.
도 2를 참조하면, 열 산화층(302)이 산소(O2) 가스 및 수성(H2O) 가스 중 하나를 이용하여, 대략 800 ℃ 내지 대략 1050 ℃의 범위에 이르는 온도에서, 열 산화 동작을 통해, n-epi 층(108)의 전면(10) 상에 형성된다. 열 산화층(302)의 두께는 대략 100 내지 1000 옹스트롬의 범위를 가질 수 있다. 그러나, 이것은 본 발명개시의 제한이 아니다.
다음으로, 도 3에 도시된 바와 같이, 포토 레지스트 패턴(402)이 열 산화층(302) 위에 형성된다. 포토 레지스트 패턴(402)은 후속하는 에칭 단계를 위해 에칭 마스크의 역할을 한다. 특히, 포토 레지스트 패턴(402)은 노출되는 열 산화층(302)의 일부분을 남긴다.
도 4를 참조하면, 열 산화층(302)은 개구부(502)를 형성하기 위해 등방성으로 에칭된다. 예를 들어, 등방성 에칭은 불산(HF) 기반 에천트를 이용하여, 열 산화층(302)를 습식 에칭함으로써 수행될 수 있다. 이 예에서, 에천트는 포토 레지스트 패턴(402)이 공격받지 않도록 선택성을 갖는다. 에천트의 에칭 시간 및 에칭 속도는 오목함을 위해 곡률의 원하는 반경을 달성하도록 제어될 수 있으므로, 설계 선택의 문제가 될 수 있다. 에칭 이후에, 포토 레지스트 패턴(402)은 제거되어, 패턴화된 열 산화층(3022)을 야기한다.
다음으로, 고농도 도핑된 n-epi 층이 퇴적된다. 퇴적은 선택적 인시츄(in-situ) 도핑 단계 다음에 비선택적 인시츄 도핑 단계를 포함하는, 두 번의 연속적인 단계들에 의해 생성될 수 있다. 도 5는 선택적 인시츄 도핑된 n-epi 층(6022)의 퇴적 이후의 BSI 이미지 센서의 구조물을 도시한다. 구체적으로, n형 에피택시가 개구부(502)의 n-epi 층(108) 상에 선택적으로 형성된다. 개구부(502)가 n형 에피택시에 의해 실질적으로 충전된 이후에, n-epi 층의 형성을 완료하기 위해서, 비선택적 인시츄 도핑 단계가 수행되어, 특정 두께의 n형 폴리실리콘 및 n형 에피택시에 의해, 패턴화된 열 산화층(3022) 및 선택적 인시츄 도핑된 n형 에피택시(6022)를 커버한다. 도 6은 비선택적 인시츄 도핑된 n-epi 층(6023)의 퇴적 이후의 BSI 이미지 센서의 구조물을 도시한다. 비선택적 인시츄 도핑된 n-epi 층(6023)은 n형 폴리실리콘 영역(6026) 및 n형 에피택시 영역(6024)을 포함한다. 선택적 인시츄 도핑된 n형 에피택시(6022) 및 비선택적 인시츄 도핑된 n-epi 층(6023)은 간결함을 위해 보통 n-epi 층(602)인 것으로 나타난다. 일부 실시예들에서, n-epi 층(602)은 스플리트 폴리(split poly) 방식 다음에 이온 주입 단계를 이용함으로써 대안적으로 생성될 수 있다. 그 뒤에, 도 7에 도시된 바와 같이, n-epi 층(602)의 일부분, 구체적으로, 패턴화된 열 산화층(3022) 위의 폴리실리콘 부분은, 그것에 적용된 포토 레지스트 패턴에 따라, 에칭 동작을 통해 에칭되어 제거된다.
도 8을 참조하면, 특정 두께를 갖는 산화 막(802)이 열 산화, 화학적 기상 증착(chemical vapor deposition; CVD) 공정 또는 플라즈마 강화 화학적 기상 증착(plasma enhanced chemical vapor deposition; PECVD) 공정을 통해 n-epi 층(602)을 커버하도록 퇴적된다. 에칭 공정이 저농도 도핑된 p-epi 층(104)까지 아래로 전면 딥 트렌치 격리(DTI) 구조물(804)를 획득하기 위해 수행될 수 있어, 이에 의해, 각각의 개별 픽셀의 포토다이오드를 분리시킨다. 이 실시예에서, 에칭 공정은 건식 에칭 공정을 포함한다. DTI 구조물(804)의 크기 및 위치를 정의하기 위해, 에칭 마스크(예를 들어, 하드 마스크, 본 명세서에 예시되지 않음)가 에칭 공정이 수행되기 전에 형성될 수 있다.
이러한 DTI 구조물들 중 2개가 예시를 제공하기 위해서 트렌치(804)로서 도 8에 나타난다. 트렌치(804)는 직사각형, 약간 사다리꼴 형상, 또는 다른 적합한 형상을 갖도록 형성될 수 있다. 트렌치(804)는 패턴화된 열 산화층(3022), n-epi 층(108), 고농도 도핑된 p-epi 층(106)을 통과하여, 저농도 도핑된 p-epi 층(104)으로 확장된다.
이제 도 9를 참조하면, 트렌치(804)의 측벽 및 저부를 포함하는 노출된 표면 상에 성장된 에피택시가 도펀트를 도입하기 위해서 적절한 압력 하에서, 실란(SiH4) 가스 및 추가의 다른 가스(또는 가스들)을 이용함으로써 구현될 수 있다. p+-epi 층(902)이 본 발명개시의 일 실시예에 따라 트렌치(804) 주위에 컨포멀 방식(conformal manner)으로 형성된다. p+-epi 층(902)과 n-epi 층(108) 사이의 경계 또는 계면은 이미지 픽셀을 위한 포토다이오드 구조물을 형성하는 p-n 접합(806)이다. p+-epi 층(902)의 컨포멀 형상은 p+-epi 층(902)의 프로파일이 그 대응하는 트렌치(804)의 프로파일을 따르거나 이를 취한다는 것을 의미할 수 있다. 도펀트는 인시츄 에피택시 성장에 의해 p+-epi 층(902) 내에 도입된다. 구체적으로, 선택적 에피택시 동작이 본 발명개시에 이용된다. 선택적 에피택시 동작은 두 개의 반응: 퇴적 및 에칭을 포함한다. 이들은 Si 상에 그리고 유전체(산화물) 표면 상에 상이한 반응 속도로 동시에 발생한다. 에피택시 동작은 에천트 가스의 농도를 변화시킴으로써 유전체 영역 상의 비성장 및 Si 표면 상에서만의 퇴적을 야기한다.
p+-epi 층(902)은 이 실시예에 따라 붕소 도핑된 에피택시층이다. 그러나, 이것은 본 발명개시의 제한이 아니다. 다른 애플리케이션에 적용되는 다른 적합한 물질들이 또한 본 발명개시의 고려 범위 내에 속한다. 붕소 도핑된 epi 층(902)은 대략 1017 cm-3 이상의 농도로, 트렌치(804)의 측벽 및 저부 근처에 형성될 수 있다. 기존의 공정과 비교하면, 고에너지 주입의 이용이 없는 DTI는 고정된 포토다이오드 구조물에 결함이 도입할 가능성을 감소시키고, 이온 주입에 의해 형성되는 것과 비교하여 훨씬 깊은 P-N 접합의 형성을 허용한다. 매우 깊은 접합은 근적외선(NIR) 센서에 유익할 수 있다.
일부 실시예들에서, 컨포멀 형상의 도핑된 층(902)을 형성하기 위해서, 고체 물질이 도펀트 확산을 수행하는데 이용될 수 있다. 도펀트 확산이 고체 물질을 이용하여 수행되는 경우, 이것은 고체상(solid phase) 도핑 방법으로서 언급될 수 있다. 예를 들어, 도펀트 함유층(도 9에 도시되지 않음)이 트렌치(804)의 노출된 표면(측벽을 포함함) 상에 우선 형성된다. 도펀트 함유층은 붕소 실리케이트 유리(Boron-Silicate Glass; BSG)를 포함한다. BSG 물질의 형성은 전구체로서 테트라에틸 오소실리케이트(Tetraethyl Orthosilicate; TEOS)를 이용할 수 있다. BSG 물질의 형성은 또한 오존 가스(O3)의 이용을 포함할 수 있다. 오존 TEOS BSG 도핑 실시예의 경우, 도펀트 드라이브인 공정(drive-in process)이 수행되어, 도펀트 함유층으로부터 트렌치(804)의 주변 영역들로의 도펀트 확산을 용이하게 할 수 있는데, 왜냐하면 이것이 아르곤 또는 헬륨 충격 없는 열처리 공정이기 때문이다. 일부 실시예들에서, 도펀트 드라이브인 공정은 급속 어닐링 공정(Rapid Annealing Process; RTA)과 같은, 열처리 공정을 포함한다. RTA 공정은 대략 5 내지 15 초의 공정 지속 기간 동안, 대략 섭씨 1000 도보다 큰 공정 온도에서 수행될 수 있다. 도펀트 드라이브인 공정의 결과로서, p+형 도핑된 층(902)은 도펀트 함유층으로부터 트렌치(804)의 주변 영역들로의 도펀트 물질(예컨대, 예시된 실시예의 경우 붕소)의 확산을 통해 형성된다.
일부 실시예들에서, 기체상(gas phase) 도핑 방법이 컨포멀 형상의 도핑된 층(902)을 형성하기 위해 이용될 수 있다. 이것을 위하여, 어떠한 도펀트 함유층도 트렌치(804)에 형성되지 않는다. 도펀트 함유 가스가 트렌치(804)를 둘러싸는 실리콘의 영역들에 도펀트를 확산시키기 위해 이용된다. 도펀트 함유층과 유사하게, 도펀트 함유 가스는 또한 p형 도핑 극성을 갖는 도펀트 물질을 포함한다. 따라서, 예시된 실시예에서, 도펀트 함유 가스는 붕소를 포함한다. 일부 실시예들에서, 도펀트 함유 가스는 트리에틸보란(Triethylborane; TEB)을 포함한다. 도펀트 함유 가스로부터 트렌치(804)를 둘러싸는 실리콘의 영역들로의 도펀트 확산은, 또한 도핑 영역(902)이 트렌치(804) 주위에 컨포멀 방식으로 형성되도록 한다. 도펀트 확산이 고체 물질보다는 기체 물질을 이용하여 수행되기 때문에, 앞서 논의된 실시예는 기체상 도핑 방법으로서 언급될 수 있다.
이제, 도 10을 참조하면, 고농도 붕소 도핑된 epi 층(902)이 선택적 인시츄 동작, 고체상 도핑 방법 또는 기체상 도핑 방법 중 어느 하나를 이용하여 형성된 이후에, 유전체 물질이 트렌치(804)를 충전하고 패턴화된 열 산화층(3022)을 커버하기 위해 퇴적되어, 산화 막(802)과 대략 수평을 이루는 유전체 영역(1002)을 야기한다. 그러나, 이것은 본 발명개시의 제한이 아니다. 일부 실시예들에서, 유전체 영역(1002)은 산화층(802)과 수평을 이루지 않을 수 있다. 더욱이, 앞서 언급된 유전체 물질은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 로우-k(low-k) 유전체, 또는 다른 적합한 유전체 물질을 포함한다.
다음으로, 도 11에 도시된 바와 같이, n-epi 층(602)을 노출시키기 위해서, 평탄화 공정(예컨대, 화학적 기계적 연마, 즉 CMP) 또는 에칭 공정(예컨대, 묽은 수용성 HF 또는 완충된 HF를 이용하는 습식 에칭, 또는 플루오르화 탄소 에천트를 이용하는 선택적 건식 에칭)이 이용된다. 이것을 위하여, 유전체 영역(1002) 및 산화 막(802)의 상부 부분이 그라운드 오프(ground off)되거나 에칭되어 제거된다. n-epi 층(602)은 패턴화된 열 산화층(3022) 위에 대략 폴리실리콘 부분을 포함하고, n-epi 층(108) 상에 직접적으로 형성된 n형 에피택시 부분을 포함한다.
n형 도펀트가 p+형 도핑된 층(902)으로부터 n-epi 층(108)의 이웃하는 영역들로 확산하도록 구동시키고, 그리고 p형 도펀트가 n-epi 층(602)으로부터 n-epi 층(108)의 이웃하는 영역들로 확산하도록 구동시키기 위해서, RTA 공정이 다시 수행될 수 있다. 이런 식으로, p형 도핑부터 n형 도핑까지의 등급 변화가 형성되고, 전체로서 고농도 도핑된 n-epi 층(602) 및 n-epi 층(108)은 등급 에피택셜층이 될 수 있다. n-epi 층(602)의 기능은 p-n 접합(806)의 단자를 위한 콘택을 제공하는 것이다. 이것을 위해, n-epi 층(602)의 상부 표면은 콘택 실리사이드(1202)를 형성하기 위해 더욱 실리사이드화될 수 있다. 이에 의해, n-epi 층(602)의 전도도는 더욱 증가될 수 있고, 이는 이미지 감지 동작에 유리하다. 실리사이드(1202)의 추가는 또한 포토다이오드 픽셀 하의 활성 CMOS 회로에 의해 방출된 빛의 흡수에 유익할 수 있다. 도 12는 본 발명개시의 실시예에 따라, 콘택 실리사이드(1202)의 구성을 도시한다. 콘택 실리사이드(1202)가 형성된 이후에, 도 13에 도시된 바와 같이, n-epi 층(602)을 커버하기 위해서, 다른 유전체 물질(1302)이 포토다이오드 구조물의 전면 위에 퇴적된다.
도 14를 참조한다. 에칭 공정이 원하지 않는 유전체 물질을 제거하기 위해서 전면(1304)의 일부분에 형성되어, 이에 의해, 딥 트렌치(1402) 및 쉘로우 트렌치(1404)를 형성한다. 그러므로, p+-epi 층(902)은 딥 트렌치(1402)의 측벽 및 저부에서 노출된다. 콘택 실리사이드(1202)의 일부분이 또한 쉘로우 트렌치(1404)의 저부에서 노출된다. 딥 트렌치(1402) 및 쉘로우 트렌치(1404)가 형성된 이후에, 라이너층(liner layer)이 딥 트렌치(1402) 및 쉘로우 트렌치(1404)의 저부 및 측벽에 적용될 수 있다. 다음으로, 도 15에 도시된 바와 같이, 딥 트렌치(1402) 및 쉘로우 트렌치(1404)는 금속 영역들(1502 및 1504)을 형성하는 퇴적 물질, 예를 들어, 텅스텐에 의해 충전된다. 쉘로우 트렌치(1404)는 외부 회로에 p-n 접합(806)의 p 단자를 결합하기 위한 플러그의 역할을 하고, 딥 트렌치(1402)는 접지 전압과 같은, 기준 전압에 p-n 접합(806)의 n 단자를 결합하기 위한 플러그의 역할을 한다. 에칭된 트렌치(1402)는 또한 n-epi 층(108)의 상부 부분을 터치할 만큼만 연장될 수 있다는 것을 유념한다. 이 경우에, DTI 구조물(804)의 대부분은 여전히 산화물로 충전되고, p+-epi 층(902)은 트렌치(804)의 측벽의 상부에서만 형성된다.
금속 퇴적 이후에, 에칭, 예를 들어, 건식 에칭 또는 CMP가 전면(1304)의 상부 표면 상의 잔여 금속을 제거하기 위해 수행된다. 추가의 제조 공정들이 이하에 논의되는 바와 같이, BSI 이미지 센서의 제조를 완료하기 위해 수행될 수 있다. 도 16을 참조하면, 상호 접속 구조물(1602)이 전면(1304) 위에 형성된다. 상호 접속 구조물(1602)은 BSI 이미지 센서의 다양한 도핑된 피처들, 회로, 및 입/출력 간에 상호 접속(예컨대, 배선)을 제공하는, 복수의 패턴화된 유전체층들 및 전도성층들을 포함한다. 상호 접속 구조물(1602)은 층간 유전체(interlayer dielectric; ILD)(1604) 및 다층 상호 접속(multilayer interconnect; MLI) 구조물(1606)을 포함한다. MLI 구조물(1606)은 콘택, 비아, 및 금속 라인을 포함한다. 도 16에 도시된 MLI 구조물은 단지 예시를 위한 것이고, 전도성 라인 및 비아/콘택의 실제 위치 및 구성은 설계 요구 및 제조 고려 사항에 따라 달라질 수 있다는 것을 이해한다.
MLI 구조물(1606)은 알루미늄, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합과 같은 전도성 물질을 포함할 수 있고, 이것은 알루미늄 상호 접속으로 불린다. 알루미늄 상호접속은 물리적 기상 증착(physical vapor deposition; PVD)(또는 스퍼터링), CVD, 원자층 증착(atomic layer deposition; ALD), 또는 이들의 조합을 포함하는 공정에 의해 형성될 수 있다. 알루미늄 상호 접속을 형성하기 위한 다른 제조 기술은 수직 접속 및 수평 접속을 위해 전도성 물질을 패턴화하기 위해 포토리소그래피 처리 및 에칭를 포함할 수 있다. 대안적으로, 구리 다층 상호 접속이 금속 패턴을 형성하는데 이용될 수 있다. 구리 상호 접속 구조물은 구리, 구리 합금, 티타늄, 티타늄 질화물, 탄탈룸, 탄탈룸 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합을 포함할 수 있다. 구리 상호 접속 구조물은 CVD, 스퍼터링, 도금, 또는 다른 적합한 공정을 포함하는 기술에 의해 형성될 수 있다.
계속 도 16을 참조하면, 버퍼층(1608)이 상호 접속 구조물(1602) 상에 형성된다. 본 실시예에서, 버퍼층(1608)은 실리콘 산화물과 같은 유전체 물질을 포함한다. 대안적으로, 버퍼층(1608)은 선택적으로 실리콘 질화물을 포함할 수 있다. 버퍼층(1608)은 CVD, PVD 또는 다른 적합한 기술에 의해 형성된다. 버퍼층(1608)은 CMP 공정에 의해 매끄러운 표면을 형성하도록 평탄화된다.
그 후에, BSI 이미지 센서의 후면의 처리를 용이하게 하기 위해서, 캐리어 기판(1610)이 버퍼층(1608)에 본딩된다. 본 실시예에서 캐리어 기판(1610)은 실리콘 물질을 포함한다. 대안적으로, 캐리어 기판(1610)은 글래스 기판 또는 다른 적합한 물질을 포함할 수 있다. 캐리어 기판(1610)은 분자력(직접 본딩 또는 광 융착 본딩으로서 공지된 기술)에 의해, 또는 금속 확산 또는 양극성 본딩과 같은 당해 기술에 공지된 다른 본딩 기술에 의해, 버퍼층(1608)에 본딩될 수 있다.
버퍼층(1608)은 BSI 이미지 센서의 전면 상에 형성된 다양한 피처들에 전기적 격리 및 보호를 제공한다. 캐리어 기판(1610)은 또한 이하에 기술되는 바와 같이 BSI 이미지 센서의 후면의 처리를 위한 기계적 강도 및 지지를 제공한다. 캐리어 기판(1610)이 본딩된 이후에, 씨닝 공정(thinning process)이 도 17의 후면으로부터 BSI 이미지 센서를 씨닝하기 위해 수행된다. 씨닝 공정은 기계적 그라인딩 공정 및 화학적 씨닝 공정을 포함할 수 있다. 기계적 그라인딩 공정 동안에, 상당한 양의 기판 물질이 기판(102)으로부터 먼저 제거될 수 있다. 그 후에, 화학적 씨닝 공정은 기판(102)의 나머지 부분, 저농도 도핑된 p-epi 층(104), 고농도 도핑된 p-epi 층(106), 및 n-epi 층(108)의 일부분을 더욱 제거하기 위해 이미지 센서의 후면에 에칭 화학 물질을 인가할 수 있다.
도 18을 참조하면, 컬러 필터층(1802)이 BSI 이미지 센서의 후면 상에 형성될 수 있다. 이 실시예에서, 컬러 필터층(1802)은 입사 방사선이 그 위를 향하고 그것을 통과하도록 위치될 수 있는 복수의 컬러 필터층을 포함할 수 있다. 컬러 필터층은 컬러 스펙트럼(예컨대, 빨강, 초록, 및 파랑)에 대응하는, 입사 방사선의 특정한 파장 대역폭을 필터링하기 위한 염료 기반 (또는 색소 기반) 폴리머 또는 수지를 포함할 수 있다. 그 후에, 복수의 마이크로 렌즈를 포함하는 마이크로 렌즈층(1804)이 컬러 필터층(1802) 위에 형성된다. 마이크로 렌즈는 포토다이오드와 같은, BSI 이미지 센서에서 특정 방사선 감지 영역 쪽으로 입사 방사선을 향하게 하여 포커싱한다. 마이크로 렌즈는 다양한 배치로 위치될 수 있고, 마이크로 렌즈를 위해 이용되는 물질의 굴절률 및 센서 표면으로부터의 거리에 따라 다양한 형상을 가질 수 있다.
앞서 기술된 제조 공정의 순서는 제한하고 제한하고자 의도된 것이 아님을 이해한다. 층 또는 디바이스의 일부는 본 명세서에 도시된 것이 아닌 다른 실시예에서 상이한 처리 순서에 따라 형성될 수 있다. 더욱이, 일부 다른 층들이 형성될 수 있지만, 간결함을 위해 본 명세서에 나타나지 않는다. 예를 들어, 컬러 필터층(1802) 및/또는 마이크로 렌즈층(1804)의 형성 전에, 반사 방지 코팅(anti-reflection coating; ARC) 층이 BSI 이미지 센서의 후면 위에 형성될 수 있다.
또한, 상기 설명은 주로 BSI 이미지 센서의 픽셀 영역에 관련된 것으로 이해된다. 픽셀 영역에 더하여, 이미지 센서는 또한 주변 영역, 본딩 패드 영역, 및 스크라이브 라인 영역을 포함한다. 주변 영역은 광학적으로 어두움을 유지해야 하는 디바이스를 포함할 수 있다. 이러한 디바이스들은 주문형 집적 회로(application-specific integrated circuit; ASIC) 디바이스 또는 시스템 온 칩(system-on-chip; SOC) 디바이스와 같은, 디지털 디바이스, 또는 BSI 이미지 센서에 대한 빛의 강도의 베이스라인을 구축하는데 이용되는 기준 픽셀을 포함할 수 있다. BSI 이미지 센서와 외부 디바이스 간의 전기 접속을 구축할 수 있도록, 본딩 패드 영역이 본딩 패트의 형성을 위해 비축된다. 스크라이브 라인 영역은 인접한 반도체 다이로부터 각각의 반도체 다이를 분리시키는 영역을 포함한다. 스크라이브 라인 영역은, 다이가 패키징되고 집적 회로 칩으로 판매되기 전에 인접한 다이들을 분리시키기 위해 나중의 제조 공정에서 그것을 통해 절단된다. 간략함을 위해, BSI 이미지 센서의 이러한 다른 영역들의 상세 내역은 본 명세서에서 예시하거나 기술되지 않는다.
상기 설명은 또한 BSI 이미지 센서에 관련된 것이다. 그러나, 본 발명개시의 다양한 양태들은 전면 조사형(front side illuminated; FSI) 이미지 센서에도 적용될 수 있다는 것이 고려된다. 예를 들어, FSI 이미지 센서는 또한 빛을 검출하기 위해 본 명세서에 논의된 픽셀과 유사한 픽셀을 이용하지만, 이 빛은 후면 보다는 전면으로부터 투사된다(그리고 기판에 입력됨). FSI 이미지 센서는 웨이퍼 후면 씨닝 공정을 포함하지 않고, 대신에 전면 상에 컬러 필터 및 마이크로 렌즈를 형성할 것이다. 상호 접속 구조물은 전면으로부터 투사되는 입사 광의 경로를 지연시키거나 방해하지 않는 방식으로 구현된다. 도핑된 격리 영역은 또한 본 명세서에 논의된 고체상 또는 기체상 도펀트 확산 방법들을 이용하여 이웃하는 픽셀들 간의 유전체 트렌치에 컨포멀하게 형성될 수 있다. BSI 이미지 센서에 대한 경우와 같이, 컨포멀 도핑된 격리 영역은 또한 FSI 이미지 센서의 암전류 및 크로스 토크 성능을 향상시킬 수 있다. 간략화를 위해, FSI 이미지 센서의 처리 과정의 세부 사항은 본 명세서에서 논의되지 않는다.
개념적 발명개시는 DTI의 형성에 있어서 이온 주입의 이용을 배제하는 신규한 이미지 센서 구조물을 제공한다. 결과적으로, 이온 주입에 의해 도입되는 몇 가지 문제들은 완화될 수 있다.
본 발명개시의 일부 실시예들은 이미지 센서를 제공한다. 이미지 센서는 에피택셜층, 복수의 플러그 구조물들, 및 상호 접속 구조물을 포함한다. 복수의 플러그 구조물들은 에피택셜층에 형성되고, 각각의 플러그 구조물은 도핑된 측벽들을 갖고, 에피택셜층 및 도핑된 측벽들은 복수의 포토다이오드들을 형성하고, 복수의 플러그 구조물들은 인접한 포토다이오드들을 분리시키는데 이용되고, 에피택셜층 및 도핑된 측벽들은 플러그 구조물들을 통해 상호 접속 구조물에 결합된다.
본 발명개시의 일부 실시예들에서, 에피택셜층은 도핑된 측벽들의 도핑 극성과는 상이한 도핑 극성을 갖는다.
본 발명개시의 일부 실시예들에서, 도핑된 측벽들은 인시츄 에피택시 성장에 의해 형성된다.
본 발명개시의 일부 실시예들에서, 도핑된 측벽들은 고체상 도핑에 의해 형성된다.
본 발명개시의 일부 실시예들에서, 도핑된 측벽들은 기체상 도핑에 의해 형성된다.
본 발명개시의 일부 실시예들에서, 도핑된 측벽들은 컨포멀 방식이다.
본 발명개시의 일부 실시예들에서, 이미지 센서는 후면 조사형(BSI) 이미지 센서를 포함한다.
본 발명개시의 일부 실시예들에서, 플러그 구조물은 금속을 퇴적함으로써 충전된다.
본 발명개시의 일부 실시예들은 이미지 센서를 제공한다. 이미지 센서는 제 1 유형 도핑된 에피택셜층, 플러그 구조물, 상호 접속 구조물, 및 마이크로 렌즈를 포함한다. 플러그 구조물은 제 1 유형 도핑된 에피택셜층을 관통하여 형성되고, 플러그 구조물은 금속에 의해 충전되며, 제 2 유형 도핑된 측벽들을 갖고, 상호 접속 구조물은 제 1 유형 도핑된 에피택셜층의 한 측에 결합되고, 마이크로 렌즈는 제 1 유형 도핑된 에피택셜층의 다른 측 위에 형성되고, 제 1 유형 및 제 2 유형은 상이한 극성이고, 플러그 구조물의 제 2 유형 도핑된 측벽들 및 제 1 유형 도핑된 에피택셜층의 경계는 함께 포토다이오드의 p-n 접합을 형성한다.
본 발명개시의 일부 실시예들에서, 이미지 센서는 제 1 유형 도핑된 에피택셜층을 관통하여 형성된 다른 플러그 구조물을 더 갖고, 다른 플러그 구조물은 금속에 의해 충전되며, 제 2 유형 도핑된 측벽들을 갖고, 이미지 센서의 이미지 픽셀은 플러그 구조물과 다른 플러그 구조물 사이에 형성된다.
본 발명개시의 일부 실시예들에서, 도핑된 측벽들은 인시츄 에피택시 성장에 의해 형성된다.
본 발명개시의 일부 실시예들에서, 도핑된 측벽들은 고체상 도핑에 의해 형성된다.
본 발명개시의 일부 실시예들에서, 도핑된 측벽들은 기체상 도핑에 의해 형성된다.
본 발명개시의 일부 실시예들에서, 이미지 센서는 후면 조사형(BSI) 이미지 센서를 포함한다.
본 발명개시의 일부 실시예들은 방법을 제공한다. 방법은, 제 2 유형 도핑된 에피택셜 기판층 상에 제 1 유형 도핑된 에피택셜 기판층을 갖는 기판을 제공하는 단계; 제 1 유형 도핑된 에피택셜 기판층에 복수의 격리 트렌치들을 형성하는 단계; 복수의 격리 트렌치들의 측벽들 및 저부들을 따라 제 2 유형 도핑된 영역을 형성하는 단계; 및 금속을 퇴적함으로써 복수의 격리 트렌치들을 충전하는 단계를 포함한다.
본 발명개시의 일부 실시예들에서, 제 1 유형 도핑된 에피택셜 기판층은 제 2 유형 도핑된 영역의 도핑 극성과는 상이한 도핑 극성을 갖는다.
본 발명개시의 일부 실시예들에서, 복수의 격리 트렌치들의 측벽들을 따라 제 2 유형 도핑된 영역을 형성하는 단계는, 복수의 격리 트렌치들의 측벽들 및 저부들을 따라 인시츄 제 2 유형 도핑된 에피택셜 성장을 수행하는 단계를 포함한다.
본 발명개시의 일부 실시예들에서, 복수의 격리 트렌치들의 측벽들을 따라 제 2 유형 도핑된 영역을 형성하는 단계는, 고체상 제 2 유형 도핑을 수행하는 단계를 포함한다.
본 발명개시의 일부 실시예들에서, 복수의 격리 트렌치들의 측벽들을 따라 제 2 유형 도핑된 영역을 형성하는 단계는, 기체상 제 2 유형 도핑을 수행하는 단계를 포함한다.
본 발명개시의 일부 실시예들에서, 방법은 제 1 유형 도핑된 에피택셜 기판층 및 복수의 격리 트렌치들에 결합된 상호 접속 구조물을 형성하는 단계를 더 포함한다.
당업자가 본 발명개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 발명개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 발명개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 발명개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.

Claims (10)

  1. 이미지 센서에 있어서,
    에피택셜층;
    상기 에피택셜층에 형성된 복수의 플러그 구조물들 - 각각의 플러그 구조물은 도핑된 측벽들을 구비함 - ; 및
    상호 접속 구조물
    을 포함하고, 상기 에피택셜층 및 상기 도핑된 측벽들은 복수의 포토다이오드들을 형성하고, 상기 복수의 플러그 구조물들은 인접한 포토다이오드들을 분리시키는데 이용되고, 상기 에피택셜층 및 상기 도핑된 측벽들은 상기 플러그 구조물들을 통해 상기 상호 접속 구조물에 결합되고,
    상기 에피택셜층의 바닥면과, 상기 도핑된 측벽들 각각의 바닥면 및 상기 복수의 플러그 구조물들 각각의 바닥면은 공면인 것인, 이미지 센서.
  2. 제 1 항에 있어서, 상기 에피택셜층은 상기 도핑된 측벽들의 도핑 극성과는 상이한 도핑 극성을 갖는 것인, 이미지 센서.
  3. 제 1 항에 있어서, 상기 도핑된 측벽들은 컨포멀 방식(conformal manner)인 것인, 이미지 센서.
  4. 제 1 항에 있어서, 상기 이미지 센서는 후면 조사형(back side illuminated; BSI) 이미지 센서를 포함하는 것인, 이미지 센서.
  5. 제 1 항에 있어서, 상기 플러그 구조물들은 금속을 퇴적함으로써 충전되는 것인, 이미지 센서.
  6. 이미지 센서에 있어서,
    제 1 유형 도핑된 에피택셜층;
    상기 제 1 유형 도핑된 에피택셜층을 관통하여 형성된 플러그 구조물 - 상기 플러그 구조물은 금속에 의해 충전되며, 제 2 유형 도핑된 측벽들을 구비함 - ;
    상기 제 1 유형 도핑된 에피택셜층의 한 측에 결합된 상호 접속 구조물; 및
    상기 제 1 유형 도핑된 에피택셜층의 다른 측 위에 형성된 마이크로 렌즈
    를 포함하고, 상기 제 1 유형 및 상기 제 2 유형은 상이한 극성이고, 상기 플러그 구조물의 상기 제 2 유형 도핑된 측벽들 및 상기 제 1 유형 도핑된 에피택셜층의 경계는 함께 포토다이오드의 p-n 접합을 형성하고,
    상기 제 1 유형 도핑된 에피택셜층의 바닥면과, 상기 제 2 유형 도핑된 측벽들 각각의 바닥면 및 상기 플러그 구조물의 바닥면은 공면인 것인, 이미지 센서.
  7. 이미지 센서를 제조하는 방법에 있어서,
    제 2 유형 도핑된 에피택셜 기판층 상에 제 1 유형 도핑된 에피택셜 기판층을 갖는 기판을 제공하는 단계;
    상기 제 1 유형 도핑된 에피택셜 기판층에 복수의 격리 트렌치들을 형성하는 단계;
    상기 복수의 격리 트렌치들의 측벽들 및 저부들을 따라 제 2 유형 도핑된 영역을 형성하는 단계; 및
    금속을 퇴적함으로써 복수의 격리 트렌치들을 충전하는 단계
    를 포함하고,
    상기 제 1 유형 도핑된 에피택셜 기판층과 상기 제 2 유형 도핑된 영역의 경계는 함께 포토다이오드의 p-n접합을 형성하는 이미지 센서 제조 방법.
  8. 제 7 항에 있어서, 상기 복수의 격리 트렌치들의 측벽들을 따라 상기 제 2 유형 도핑된 영역을 형성하는 단계는, 상기 복수의 격리 트렌치들의 측벽들 및 저부들을 따라 인시츄(in-situ) 제 2 유형 도핑된 에피택셜 성장을 수행하는 단계를 포함하는 것인, 이미지 센서 제조 방법.
  9. 제 7 항에 있어서, 상기 복수의 격리 트렌치들의 측벽들을 따라 상기 제 2 유형 도핑된 영역을 형성하는 단계는, 고체상(solid phase) 제 2 유형 도핑을 수행하는 단계를 포함하는 것인, 이미지 센서 제조 방법.
  10. 제 7 항에 있어서, 상기 복수의 격리 트렌치들의 측벽들을 따라 상기 제 2 유형 도핑된 영역을 형성하는 단계는, 기체상(gas phase) 제 2 유형 도핑을 수행하는 단계를 포함하는 것인, 이미지 센서 제조 방법.
KR1020150108228A 2015-05-28 2015-07-30 이미지 센서 및 이의 제조 방법 KR101738248B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/724,055 2015-05-28
US14/724,055 US10177187B2 (en) 2015-05-28 2015-05-28 Implant damage free image sensor and method of the same

Publications (2)

Publication Number Publication Date
KR20160140296A KR20160140296A (ko) 2016-12-07
KR101738248B1 true KR101738248B1 (ko) 2017-05-19

Family

ID=57282077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150108228A KR101738248B1 (ko) 2015-05-28 2015-07-30 이미지 센서 및 이의 제조 방법

Country Status (5)

Country Link
US (3) US10177187B2 (ko)
KR (1) KR101738248B1 (ko)
CN (1) CN106206629B (ko)
DE (1) DE102015109641B4 (ko)
TW (1) TWI580019B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759590B2 (ja) * 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
US20170250211A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor device and manufacturing method of the same
JP2017204510A (ja) * 2016-05-09 2017-11-16 キヤノン株式会社 光電変換装置の製造方法
CN109155325A (zh) * 2017-03-22 2019-01-04 索尼半导体解决方案公司 摄像装置和信号处理装置
US10163963B2 (en) 2017-04-05 2018-12-25 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
KR102412617B1 (ko) 2017-05-10 2022-06-23 삼성전자주식회사 이미지 센서
CN108155198B (zh) * 2017-12-22 2021-04-02 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN107946335B (zh) * 2017-12-22 2020-10-27 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
US10741592B2 (en) 2018-06-07 2020-08-11 Semiconductor Components Industries, Llc Image sensors with multi-photodiode image pixels and vertical transfer gates
US11114489B2 (en) 2018-06-18 2021-09-07 Kla-Tencor Corporation Back-illuminated sensor and a method of manufacturing a sensor
KR102589608B1 (ko) 2018-10-22 2023-10-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US11769779B2 (en) 2019-12-23 2023-09-26 Omnivision Technologies, Inc. Method for passivating full front-side deep trench isolation structure
US11189655B1 (en) * 2020-07-08 2021-11-30 Omnivision Technologies, Inc. Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor
US20220037552A1 (en) * 2020-08-01 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor sensor and methods thereof
US11626442B2 (en) * 2020-08-10 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming image sensors
US20220310678A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. High reflectance isolation structure to increase image sensor performance
US20220344383A1 (en) * 2021-04-27 2022-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Backside structure for image sensor
US20230089511A1 (en) * 2021-09-17 2023-03-23 Magvision Semiconductor (Beijing) Inc. Deep trench isolation structure for image sensor
CN115911074B (zh) * 2023-02-02 2023-06-02 合肥晶合集成电路股份有限公司 图像传感器及其制作方法
CN116504800B (zh) * 2023-06-29 2023-09-12 合肥晶合集成电路股份有限公司 半导体结构制备方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670606B1 (ko) 2005-08-26 2007-01-17 (주)이엠엘에스아이 크로스 토크를 감소시키는 이미지 센서의 소자 분리 구조체및 그 제조방법
KR100840990B1 (ko) 2006-07-10 2008-06-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그것의 제조 방법
CN104659042A (zh) 2013-11-25 2015-05-27 台湾积体电路制造股份有限公司 形成具有外延隔离部件的图像传感器器件的结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146204B1 (ko) 1995-03-30 1998-11-02 김광호 반도체 장치의 소자 분리 영역 및 그 분리방법
DE19528573A1 (de) 1995-08-03 1997-02-06 Siemens Ag Photodiode und Verfahren zu deren Herstellung
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
JP2006210368A (ja) 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
US7271025B2 (en) 2005-07-12 2007-09-18 Micron Technology, Inc. Image sensor with SOI substrate
KR100825808B1 (ko) * 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
KR100860141B1 (ko) * 2007-09-10 2008-09-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
DE102008051929A1 (de) 2007-12-27 2009-07-16 Dongbu Hitek Co., Ltd. Bildsensor und Verfahren zu dessen Herstellung
US7956434B2 (en) * 2007-12-27 2011-06-07 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
US8299535B2 (en) 2010-06-25 2012-10-30 International Business Machines Corporation Delta monolayer dopants epitaxy for embedded source/drain silicide
US20120149145A1 (en) * 2010-12-10 2012-06-14 United Microelectronics Corp. Method for manufacturing image sensor
EP2592661B8 (en) * 2011-11-11 2019-05-22 ams AG Lateral avalanche photodiode device and method of production
JP2014022448A (ja) 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
US9054007B2 (en) 2013-08-15 2015-06-09 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670606B1 (ko) 2005-08-26 2007-01-17 (주)이엠엘에스아이 크로스 토크를 감소시키는 이미지 센서의 소자 분리 구조체및 그 제조방법
KR100840990B1 (ko) 2006-07-10 2008-06-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그것의 제조 방법
CN104659042A (zh) 2013-11-25 2015-05-27 台湾积体电路制造股份有限公司 形成具有外延隔离部件的图像传感器器件的结构

Also Published As

Publication number Publication date
DE102015109641B4 (de) 2022-08-11
US20160351604A1 (en) 2016-12-01
US20190139999A1 (en) 2019-05-09
US10177187B2 (en) 2019-01-08
DE102015109641A1 (de) 2016-12-01
US20200303431A1 (en) 2020-09-24
US10692914B2 (en) 2020-06-23
US11063080B2 (en) 2021-07-13
CN106206629A (zh) 2016-12-07
CN106206629B (zh) 2019-09-27
TWI580019B (zh) 2017-04-21
TW201642456A (zh) 2016-12-01
KR20160140296A (ko) 2016-12-07

Similar Documents

Publication Publication Date Title
US11063080B2 (en) Implant damage free image sensor and method of the same
US9190441B2 (en) Image sensor trench isolation with conformal doping
CN109728009B (zh) 单光子雪崩二极管图像传感器以及相关制造方法
TWI520319B (zh) 半導體裝置及其製造方法
US8772895B2 (en) Dark current reduction for back side illuminated image sensor
US11189654B2 (en) Manufacturing methods of semiconductor image sensor devices
US9768214B2 (en) Structure of dielectric grid for a semiconductor device
KR102399338B1 (ko) 이미지 센서의 제조 방법
TWI525804B (zh) 影像感測器裝置及其製造方法
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
CN109192741B (zh) 背照式图像传感器的形成方法
JP2022169429A (ja) イメージセンサ及びその形成方法
US9153620B2 (en) Method of fabricating a metal grid for semiconductor device
TW201926656A (zh) 半導體影像感測裝置及其形成方法
TWI624906B (zh) 高介電係數介電層形成方法、影像感測裝置與其製造方法
TWI717795B (zh) 影像感測器及其形成方法
TWI782650B (zh) 背照式影像感測器的製造方法
TWI815124B (zh) 影像感測器及其形成方法
US8946796B2 (en) Image sensor

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)