JP2002208725A - 受光素子アレイとこれを用いた光学式エンコーダ及び受光素子アレイの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 加工時の素子汚染を防止して、優れた素子特
性を得ることができる受光素子アレイの製造方法を提供
する。 【解決手段】 共通電極３１が形成された基板３０の共
通電極３１上に受光接合を含むａ−Ｓｉ層３２を積層
し、ａ−Ｓｉ層３２の表面に端子電極膜３３０を形成す
る。フォトレジスト４０をパターン形成して、端子電極
膜３３０をエッチングして複数の受光素子領域にそれぞ
れ端子電極３３を形成する。フォトレジスト４０を除去
した後、端子電極３３をマスクとしてａ−Ｓｉ層３２を
異方性ドライエッチング法によりエッチングして複数の
フォトダイオードを分離する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光学式エンコー
ダ等に用いられる受光素子アレイ及びその製造方法に関
する。

【０００２】

【従来の技術】光学式エンコーダとして、光学格子が形
成されたスケールに対して、所定ピッチで受光素子が配
列された受光素子アレイを対向配置して、複数相の変位
出力信号を得る方式が知られている。受光素子アレイは
例えば、ガラス基板にアモルファスシリコン（ａ−Ｓ
ｉ）層を堆積し、これをパターニングして作られるフォ
トダイオードアレイ（ＰＤＡ）である。

【０００３】微細ピッチのＰＤＡを作る場合、ａ−Ｓｉ
層のエッチングには、フォトレジスタをマスクとした異
方性ドライエッチングが用いられる。その主要工程を、
一つのフォトダイオード部に着目して、図２５（ａ）〜
（ｃ）に示す。図２５（ａ）に示すように、基板１上に
は複数のフォトダイオードの共通電極２が形成され、こ
の上にａ−Ｓｉ層３が形成される。ａ−Ｓｉ層３の上に
は更に端子電極膜４が形成される。

【０００４】この状態でリソグラフィによりフォトレジ
スト５をパターン形成し、これをマスクとして、端子電
極膜４を異方性ドライエッチングによりエッチングす
る。引き続き、図２５（ｂ）に示すように、フォトレジ
スト５をマスクとして異方性ドライエッチングによりａ
−Ｓｉ層３をエッチングする。最終的に、図２５（ｃ）
に示すように、ａ−Ｓｉ層３を共通電極２に達するまで
エッチングすることにより、互いに分離されたフォトダ
イオードが得られる。

【０００５】

【発明が解決しようとする課題】上述したＰＤＡの製造
工程では、ａ−Ｓｉ層の異方性ドライエッチングによる
エッチング時、フォトレジスト由来の炭素系プラズマ生
成物６が発生し、これが図２５（ｃ）に示したように、
加工されたａ−Ｓｉ層３の側面に付着する。ａ−Ｓｉ層
３は略垂直側壁をもって加工されるため、その垂直側壁
に付着したプラズマ生成物６は、Ｏ２アッシングによっ
ても簡単には除去できない。そして、この様なプラズマ
生成物６が除去されずに側壁に残ると、フォトダイオー
ドはリークの多いものとなり、良好な特性が得られな
い。また、フォトレジスト５は、長時間プラズマに晒さ
れることにより変質して、これも除去し難くなる。

【０００６】更に、各フォトダイオードのａ−Ｓｉ層が
垂直側面をもって形成された場合には、その側面にプラ
ズマ生成物が形成されていないとしても、スケールから
の信号光以外の不要な迷光が側面から入射され易い、特
にａ−Ｓｉ層の厚みが小さい場合には、側面に沿って端
子間に流れる無用なリーク電流（暗電流）が無視できな
い、といった問題がある。

【０００７】この発明は、上記事情を考慮してなされた
もので、加工時の素子汚染を防止して、優れた素子特性
を得ることができる受光素子アレイ及びその製造方法を
提供することを目的としている。この発明はまた、優れ
た素子特性を示す受光素子アレイを用いた光学式エンコ
ーダを提供することを目的とする。

【０００８】

【課題を解決するための手段】この発明に係る受光素子
アレイは、共通電極が形成された基板と、この基板の前
記共通電極上に配列形成された、それぞれ受光接合を含
む半導体層と、各半導体層の上面に形成された端子電極
とを備え、前記各半導体層は、その側面が前記基板の法
線から傾斜したテーパ面であることを特徴とする。

【０００９】この発明による受光素子アレイでは、各受
光素子がテーパ形状をもって形成される。具体的にテー
パ面は、端子電極側での半導体層幅が基板側での半導体
層幅より小さい“順テーパ”であってもよいし、端子電
極側での半導体層幅が基板側での半導体層幅より大きい
“逆テーパ”であってもよい。受光素子を構成する半導
体層の厚みが同じであるとすれば、側面が垂直である場
合に比べてテーパ面とした方が側面に沿った端子間距離
が大きくなるから、暗電流が小さくなり、優れた素子特
性を得ることができる。また、各受光素子の側面テーパ
形状を選択すれば、素子側面に斜め方向から入る迷光に
対して、入射角を大きいものとすることができ、迷光の
影響を低減することが可能になる。

【００１０】この発明はまた、測定軸に沿って光学格子
が形成されたスケールと、このスケールに対向配置され
た、スケール変位を検出するための光源及び受光素子ア
レイを有するセンサヘッドとを備えた光学式エンコーダ
において、前記受光素子アレイは、表面に共通電極が形
成された基板と、この基板の前記共通電極上に配列形成
された、それぞれ受光接合を含む半導体層と、各半導体
層の上面に形成された端子電極とを備え、且つ、前記各
半導体層は、その側面が前記基板の法線から傾斜したテ
ーパ面であることを特徴とする。

【００１１】テーパ形状の側面を持つ受光素子を用いた
受光素子アレイをセンサヘッドに組み込むことにより、
各受光素子の暗電流が小さく、また迷光の影響も小さく
なり、Ｓ／Ｎのよい変位信号を得ることができる。

【００１２】この発明による受光素子アレイの製造方法
は、共通電極が形成された基板の前記共通電極上に受光
接合を含む半導体層を積層する工程と、前記半導体層の
表面に端子電極膜を形成する工程と、前記端子電極膜上
にフォトレジストをパターン形成する工程と、前記フォ
トレジストをマスクとして前記端子電極膜をエッチング
して複数の受光素子領域にそれぞれ端子電極を形成する
工程と、前記フォトレジストを除去した後、前記端子電
極をマスクとして前記半導体層を異方性ドライエッチン
グ法によりエッチングして複数の受光素子を分離する工
程と、を有することを特徴とする。

【００１３】この発明の方法によると、端子電極をパタ
ーニングした後、フォトレジストは除去し、その後の半
導体層のエッチングには、端子電極をマスクとして利用
する。従って、フォトレジスト由来のプラズマ生成物が
加工された半導体層に付着することはなく、また長時間
プラズマに晒されることによるフォトレジストの変質と
いう問題もなくなる。これにより、リーク等のない優れ
た受光素子アレイが得られる。また、半導体層のエッチ
ング条件を選択することにより、容易に順テーパの側面
を持つ受光素子を得ることができる。

【００１４】この発明による受光素子アレイの製造方法
はまた、共通電極が形成された基板の前記共通電極上に
絶縁層を堆積する工程と、前記絶縁層を前記共通電極が
露出するまで選択エッチングして、上端部開口の幅に比
べて前記共通電極が露出した下端部幅が小さいテーパ形
状を有する複数の穴を配列形成する工程と、前記各穴
に、受光接合が形成されるように半導体層を埋め込んで
複数の受光素子を形成する工程と、を有することを特徴
とする。この様な埋め込み法を利用することによって、
逆テーパの側面を持つ受光素子を得ることができる。

【００１５】

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。以下の実施例では、スケールと受
光素子アレイとの２格子タイプのものを説明するが、こ
の発明はこれに限られるわけではなく、光源とスケール
の間に更に格子を加えたいわゆる３格子タイプのものに
も同様に適用可能である。図１及び図２は、この発明に
より作られる受光素子アレイであるフォトダイオードア
レイ（ＰＤＡ）を適用した光学式エンコーダの構成を示
している。図１は反射型エンコーダであり、図２は透過
型エンコーダである。

【００１６】図１の場合、スケール１０には、測定軸ｘ
に沿って、反射型の光学格子１１が所定ピッチで形成さ
れている。このスケール１０に対向してスケール変位を
検出するためのセンサヘッド２０が配置されている。セ
ンサヘッド２０には、スケール１０を照射する光源２１
と、スケール１０の光学格子１１からの反射光を受光す
るＰＤＡ２２が配置されている。ＰＤＡ２２は、透明基
板であるガラス基板３０に、所定ピッチでａ−Ｓｉフォ
トダイオードＰＤを配列形成したものである。

【００１７】図２の場合は、スケール１０には、透過型
の光学格子１２が所定ピッチで形成されている。センサ
ヘッド２０には、スケール１０の一方側に配置された光
源２１と、他方側に配置されてスケール１０の光学格子
１２の透過光を受光するＰＤＡ２２が設けられている。
ＰＤＡ２２は、図１の場合と同様に構成される。

【００１８】図３は、図１或いは図２に示す光学式エン
コーダのスケール１０とＰＤＡ２２のレイアウト関係を
示している。スケール１０の光学格子１１のピッチをλ
とし、フォトダイオードＰＤの配列ピッチを例えば、３
λ／４に設定することにより、スケール移動に伴って
Ａ，ＢＢ，ＡＢ，Ｂ相の４相の変位信号が得られること
になる。

【００１９】図４は、図１及び図２の光学式エンコーダ
に用いられるＰＤＡ２２の断面構造を示している。ガラ
ス基板３０の表面には、各フォトダイオードＰＤの共通
電極である透明電極３１が形成されている。透明電極３
１は好ましくは、ＳｎＯ２膜である。この透明電極３１
上に積層されたａ−Ｓｉ層３２を加工して、フォトダイ
オードＰＤが形成されている。各フォトダイオードＰＤ
の上部電極（端子電極）３３は、ａ−Ｓｉ層３２と同時
に加工されている。端子電極３３は好ましくは、Ｎｉ膜
である。各フォトダイオードＰＤを加工した後、層間絶
縁膜３５が堆積され、これにコンタクト孔を開けて各端
子電極３３につながる信号配線３６が形成される。

【００２０】次に、この様なＰＤＡ２２の製造工程を、
図４の断面に対応する断面を用いて、図５〜図７を参照
して説明する。図５は、ガラス基板３０に透明電極３１
を形成し、この上にａ−Ｓｉ層３２を形成し、更にその
上に端子電極膜３３０を形成した状態である。ａ−Ｓｉ
層３２は、内部に受光接合を形成するように、この例で
はｐ型層３２ａ、ｉ型層３２ｂ、ｎ型層３２ｃの積層構
造としている。但し、受光接合は、ｐｉｎ接合構造では
なく、ｐｎ接合構造であってもよい。

【００２１】この後、図６に示すように、端子電極膜３
３０上にリソグラフィによりフォトレジスト４０をパタ
ーン形成する。そして、このフォトレジスト４０をマス
クとして、端子電極膜３３０をエッチングし、各端子電
極３３を分離する。この端子電極３３のエッチングは、
ドライエッチングでもよいし、ウェットエッチングでも
よい。端子電極３３を加工した段階で、フォトレジスト
４０は除去する。

【００２２】そして、図７に示すように、端子電極３３
をマスクとして用いて、反応性イオンエッチング（ＲＩ
Ｅ）等の異方性ドライエッチングにより、ａ−Ｓｉ層３
２を共通電極３１が露出するまでエッチングする。これ
により、複数のフォトダイオードＰＤが互いに分離され
て形成される。共通電極３１にＳｎＯ２膜を用いると、
これがａ−Ｓｉ層エッチング時の良好なエッチングスト
ッパになる。この後、図４に示すように層間絶縁膜３５
を堆積し、必要に応じて平坦化処理を行った後、信号配
線３６を形成する。

【００２３】この実施例によると、ａ−Ｓｉ層３２のエ
ッチングに先だって、フォトレジストを除去して、端子
電極３３をマスクとしてａ−Ｓｉ層のエッチングを行っ
ている。従って、ａ−Ｓｉエッチング工程で従来のよう
にフォトレジスト由来のプラズマ生成物が加工されたａ
−Ｓｉ層に付着することはない。また、端子電極３３と
してプラズマ耐性の高いＮｉ等の金属を用いることによ
り、ａ−Ｓｉ層３２のエッチングの間、端子電極３３の
膜厚減少が殆ど無視できる状態とすることができるた
め、フォトダイオードが設計通りパターン形成される。
更に従来のように長時間フォトレジストをプラズマに晒
すことによるフォトレジストの変質という問題もない。
従って、フォトダイオード加工後の後処理は簡単であ
り、リーク等のない優れた素子特性が得られる。

【００２４】上記実施例では、ａ−Ｓｉ層３２がほぼ垂
直側壁をもってエッチングされる場合を説明したが、よ
り好ましくは、ドライエッチングのエッチング条件を、
横方向エッチングも進行するように、言い換えれば、等
方的エッチングが行われるように選択して、上部に行く
ほど幅が狭くなるような順テーパ形状をもってａ−Ｓｉ
層３２がエッチングされるようにする。その場合の図７
に対応する断面構造を示すと、図８のようになる。図８
の構造を得た後、先の実施例と同様の工程で、図９に示
すように、層間絶縁膜３５を堆積し、コンタクト孔を開
けて信号配線３６を形成する。

【００２５】この様に、各フォトダイオードをテーパ形
状に加工すると、暗電流が低減し、優れた特性が得られ
ることが実験的に確認されている。

【００２６】更に、図８のようにａ−Ｓｉ層３２をテー
パ加工した後、端子電極３３のオーバハング状に突き出
た部分を除去して、図１０のように端子電極３３の幅を
ａ−Ｓｉ層３２の上端面に合わせて小さくすることも好
ましい。具体的にこの様な端子電極３３は、予め端子電
極膜を厚く形成しておき、図８の構造が得られた後、更
に端子電極についてドライエッチング或いはウェットエ
ッチングを行って、オーバーハング部を除去することに
より得られる。この後、図９に示すように層間絶縁膜３
５を堆積し、コンタクト孔を開けて信号配線３６を形成
する。

【００２７】この様にすると、端子電極の小型化により
更に暗電流の低減が図られる。また、端子電極のオーバ
ーハングがなくなり、各フォトダイオードが山形に加工
されることから、層間絶縁膜３５が空洞等を生じること
なく堆積され、信頼性の高いものとなる。

【００２８】なお図８に示すように、ａ−Ｓｉ層３２を
順テーパ状にエッチングしたとき、端子電極３３のエッ
チング耐性が高いと、オーバハング状に残る。これに対
して、端子電極のオーバハングが形成されない状態でテ
ーパ加工するためには、ａ−Ｓｉ層３２のＲＩＥ時に、
ａ−Ｓｉよりエッチングレートが低いがある程度エッチ
ングが進行して、端子電極端部が後退するような電極材
料を用いればよい。この様な端子電極膜として、金属シ
リサイド膜、例えば、ＭｏＳｉ，ＷＳｉ等が挙げられ
る。

【００２９】この実施例のようにフォトダイオードをテ
ーパ加工することにより暗電流が低減されることを、具
体的にデータを用いて説明する。図１２に示すように、
フォトダイオードＰＤの側面のテーパ角θを、基板の法
線からの傾斜角として定義する。ａ−Ｓｉ層の厚みｔを
一定、底面積（底面の幅Ｗ）を一定とし、テーパ角θを
種々異ならせた場合のフォトダイオードＰＤの暗電流を
測定した結果が、図１３である。テーパ角θは、上述の
ようにドライエッチングのエッチング条件を選択するこ
とにより決まる。具体的には、シリコンのエッチングガ
スであるＣＦ４とＯ２の流量比や、背圧、エッチング圧
を変えることにより、異方的エッチング条件から、アン
ダーカットの大きい等方的エッチング条件までを選択す
ることができ、これによりテーパ角θが決まる。

【００３０】図１３から明らかなように、テーパ角θを
大きくする程、暗電流は小さくなっている。その暗電流
低減の主要な理由は、ａ−Ｓｉ層の厚みｔを一定とした
とき、テーパ角θが大きくなる程、側面に沿った上下電
極間の距離が大きくなるためである。側面が垂直、即ち
テーパ角θ＝０°の場合の暗電流は、約２μＡである。
これに対して、テーパ角θをθ＝６０ °以上に設定す
れば、暗電流を、およそ１／２０以下に低減することが
できる。従って好ましくは、θ＝６０°以上とする。一
方、ａ−Ｓｉ層の厚みｔと底面幅Ｗの比率が１に近い場
合、テーパ角θを余り大きくすると、フォトダイオード
の上部端子電極面積が小さくなりすぎる。底辺Ｗと厚み
ｔとの関係で、上部端子面積を確保するためには、テー
パ角θの大きさは、ｔａｎθ＜Ｗ／２ｔにより制限され
る。

【００３１】上記実施例では、フォトダイオードを順テ
ーパとしたが、逆テーパとすることによっても同様に、
暗電流低減の効果が得られる。その様な実施例を次に説
明する。図１４は、その様な実施例のフォトダイオード
アレイ（ＰＤＡ）を、図９に対応させて示している。図
９と対応する部分には、図９と同一符号を付してある。

【００３２】図１４に示すように、各フォトダイオード
ＰＤのａ−Ｓｉ層３２は、端子電極３３側での幅が共通
電極３１側でのそれより大きい逆テーパ形状である。こ
の様なフォトダイオード形状は、ａ−Ｓｉ層のエッチン
グにより形成することは難しい。従って具体的には、ａ
−Ｓｉ層３２より先にシリコン酸化膜４１を形成し、こ
れに穴加工を行って、ａ−Ｓｉ層３２を埋め込む方法を
利用する。

【００３３】製造工程を具体的に、図１５〜図１９を参
照して説明する。図１５に示すように、透明絶縁性基板
上にＳｎＯ２等の透明導電体膜からなる共通電極３１を
形成し、この上に絶縁膜として例えばシリコン酸化膜４
１を堆積する。次いで、図１６に示すように、フォトダ
イオードを形成すべき領域に開口を持つレジストマスク
４３をパターン形成し、シリコン酸化膜４１をＲＩＥに
より選択エッチングして、共通電極３１が露出する穴４
４を形成する。このとき、レジストマスク４３がエッチ
ングに伴ってその端部が後退するようなテーパエッチン
グを行うことにより、テーパ付きの穴４４が得られる。

【００３４】この後、レジストマスク４３を除去し、ｐ
型のａ−Ｓｉ層３２ａを穴４４を埋め込むように堆積
し、ＣＭＰにより平坦化した後、更にＲＩＥでエッチバ
ックする。これにより、図１７に示すように、各穴４４
の底部のみにｐ型ａ−Ｓｉ層３２ａを埋め込む。続い
て、ｉ型のａ−Ｓｉ層３２ｂを穴４４を埋め込むように
堆積し、ＣＭＰにより平坦化した後、更にＲＩＥでエッ
チバックする。これにより、図１８に示すように、各穴
４４にｐ型ａ−Ｓｉ層３２ａに積層されたｉ型ａ−Ｓｉ
層３２ｂを埋め込む。

【００３５】以下、同様の工程を繰り返して、図１９に
示すように、ｎ型ａ−Ｓｉ層３２ｃおよび端子電極３３
を穴４４に埋め込む。この様にして、逆テーパの側面を
持つフォトダイオードを配列したＰＤＡが得られる。こ
の後、図１４に示すように、更にシリコン酸化膜４２を
堆積し、コンタクト穴開けを行って、端子配線３６を形
成する。

【００３６】図１９では、ｐ，ｉ，ｎの各ａ−Ｓｉ層か
ら端子電極３３までを埋め込んでいるが、各層毎に堆積
と平坦化処理及びエッチバックを繰り返すと、工程が複
雑になる。これに対して例えば、図２０に示すように、
埋め込みはａ−Ｓｉ層までとし、端子電極３３は膜堆積
とエッチングにより形成するようにしてもよい。更に図
２１は、ｐ型ａ−Ｓｉ層３２ａとｉ型ａ−Ｓｉ層３２ｂ
までを埋め込みにより形成する例である。ｎ型ａ−Ｓｉ
層３２ｃと端子電極３３は連続的に膜堆積し、これらの
積層膜をＲＩＥによりエッチングして、分離する。これ
により、工程は簡単になる。

【００３７】この実施例による逆テーパのフォトダイオ
ードを用いたＰＤＡは、先の実施例と同様に、暗電流の
小さい優れた特性が得られる。またこの実施例のＰＤＡ
は、特に図２２に示すような、光源２１の光をＰＤＡ２
２を透過させてスケール１０に垂直入射させる方式の反
射型エンコーダに適用して有効である。このとき、ＰＤ
Ａ２２の基板には、例えば図２３の平面図に示すよう
に、複数のＰＤＡａ，ＰＤＡｂ，…と、インデックス格
子５０ａ，５０ｂ，…が交互に複数個ずつ配置される。
スケール１０からの反射光もほぼ垂直にＰＤＡ２２に入
射する。

【００３８】この垂直入射方式は、コリメートされてい
ないＬＥＤ光源等を用いた場合には、各ＰＤＡの側面に
斜め入射する迷光成分が無視できない。これに対してこ
の実施例のようにフォトダイオードＰＤを逆テーパに加
工すると、図２５に示したように、迷光の入射が少なく
なる。端子電極３３に入射する光成分ａ１は、反射され
る。ＰＤの側面が垂直であれば、これに当たるはずの迷
光ａ２も、テーパにより入射しない。迷光ａ２よりはＰ
Ｄ側面に対する入射角が小さい迷光ａ３も、側面が垂直
の場合に比べると実質的に入射角が大きくなっているか
ら、側面で反射されてしまい、光電変換に寄与しない。
以上により、Ｓ／Ｎの高い変位信号を得ることができ
る。

【００３９】この発明は、上記実施例に限られない。例
えば、共通電極には、ＳｎＯ２膜の他、ＺｎＯ等の他の
適当な透明導電膜を用い得る。端子電極にも、Ｎｉ膜の
他、ａ−Ｓｉ層のエッチングガスに対して、ａ−Ｓｉと
の間で大きなエッチング選択比のとれる電極材料を用い
ることができ、例えばＣｒ，Ａｌ，Ａｌ合金，Ｎｉ−Ｃ
ｒ合金等、ａ−Ｓｉエッチングのプラズマに耐性を持つ
電極材料膜を用いることができる。また、ａ−Ｓｉ層を
順テーパ状にエッチングする場合には、前述したように
端子電極膜として金属シリサイド膜を用いることによ
り、オーバハングのない状態でテーパ加工が可能にな
る。また、ａ−Ｓｉ層に代わって、他の適当なアモルフ
ァス半導体を用いることができる。また実施例では、基
板のフォトダイオードＰＤを配列した面と反対側の面か
ら光を入射させるようにしており、このため基板及び共
通電極を透明材料としたが、基板上に形成したフォトダ
イオードの上部から光入射させる場合には、基板と共通
電極は透明材料である必要はない。

【００４０】

【発明の効果】以上述べたようにこの発明によれば、半
導体層のエッチングに、フォトレジストを用いず、端子
電極をマスクとして利用することにより、レジスト由来
のプラズマ生成物等による汚染を防止して、優れた特性
の受光素子アレイを得ることができる。

【図面の簡単な説明】

【図１】 この発明が適用される光学式エンコーダの構
成を示す図である。

【図２】 この発明が適用される他の光学式エンコーダ
の構成を示す図である。

【図３】 光学式エンコーダの平面図である。

【図４】 ＰＤＡの断面構造を示す図である。

【図５】 この発明の実施例によるＰＤＡの製造工程を
示す図である。

【図６】 同実施例によるＰＤＡの製造工程を示す図で
ある。

【図７】 同実施例によるＰＤＡの製造工程を示す図で
ある。

【図８】 他の実施例によるＰＤＡの製造工程を示す図
である。

【図９】 同実施例によるＰＤＡの製造工程を示す図で
ある。

【図１０】 更に他の実施例によるＰＤＡの製造工程を
示す図である。

【図１１】 同実施例によるＰＤＡの製造工程を示す図
である。

【図１２】 フォトダイオードの側面テーパ角の定義を
示す図である。

【図１３】 フォトダイオードの側面テーパ角と暗電流
の関係を示す図である。

【図１４】 他の実施例によるＰＤＡの断面構造を示す
図である。

【図１５】 同実施の形態のＰＤＡの製造工程を示す図
である。

【図１６】 同実施の形態のＰＤＡの製造工程を示す図
である。

【図１７】 同実施の形態のＰＤＡの製造工程を示す図
である。

【図１８】 同実施の形態のＰＤＡの製造工程を示す図
である。

【図１９】 同実施の形態のＰＤＡの製造工程を示す図
である。

【図２０】 図１９の変形例を示す図である。

【図２１】 図１９の変形例を示す図である。

【図２２】 垂直入射式の光学式エンコーダを示す図で
ある。

【図２３】 同光学式エンコーダの平面レイアウトを示
す図である。

【図２４】 ＰＤＡへの迷光の影響を説明するための図
である。

【図２５】 従来のＰＤＡの製造工程を示す図である。

【符号の説明】

１０…スケール、１１…光学格子、２０…センサヘッ
ド、２２…ＰＤＡ、３０…ガラス基板、３１…共通電
極、３２…ａ−Ｓｉ層、３３…端子電極。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F103 BA07 CA01 CA02 CA03 EB12 EB16 EB32 EB33 EB37 4M118 AA05 AA10 AB02 BA05 CA03 CA05 CA40 CB06 CB14 EA01 GA02 HA26 5F049 MA04 MB05 NB07 PA14 RA04 SE02 SE03 SE05 SS01 5F089 BA02 BB03 BC02 BC07 CA20

Claims (17)

【特許請求の範囲】
1. 【請求項１】 共通電極が形成された基板と、 この基板の前記共通電極上に配列形成された、それぞれ
   受光接合を含む半導体層と、 各半導体層の上面に形成された端子電極とを備え、 前記各半導体層は、その側面が前記基板の法線から傾斜
   したテーパ面であることを特徴とする受光素子アレイ。
2. 【請求項２】 前記基板は透明基板であり、前記共通電
   極は透明電極であることを特徴とする請求項１記載の受
   光素子アレイ。
3. 【請求項３】 前記基板はガラス基板であり、前記共通
   電極はＳｎＯ２膜またはＺｎＯ膜であり、前記半導体層
   はアモルファスシリコン層であり、前記端子電極膜はＮ
   ｉ，Ｃｒ，Ａｌ，Ａｌ合金，Ｎｉ−Ｃｒ合金のなかから
   選択された少なくとも一種であることを特徴とする請求
   項１記載の受光素子アレイ。
4. 【請求項４】 前記各半導体層は、前記端子電極側での
   幅が前記基板側での幅より小さい順テーパの側面を有す
   ることを特徴とする請求項１記載の受光素子アレイ。
5. 【請求項５】 前記各半導体層はアモルファスシリコン
   層であり、前記端子電極膜は金属シリサイド膜であるこ
   とを特徴とする請求項４記載の受光素子アレイ。
6. 【請求項６】 前記各半導体層は、前記端子電極側での
   幅が前記基板側での幅より大きい逆テーパの側面を有す
   ることを特徴とする請求項１記載の受光素子アレイ。
7. 【請求項７】 測定軸に沿って光学格子が形成されたス
   ケールと、このスケールに対向配置された、スケール変
   位を検出するための光源及び受光素子アレイを有するセ
   ンサヘッドとを備えた光学式エンコーダにおいて、 前記受光素子アレイは、 表面に共通電極が形成された基板と、 この基板の前記共通電極上に配列形成された、それぞれ
   受光接合を含む半導体層と、 各半導体層の上面に形成された端子電極とを備え、且
   つ、 前記各半導体層は、その側面が前記基板の法線から傾斜
   したテーパ面であることを特徴とする光学式エンコー
   ダ。
8. 【請求項８】 前記受光素子アレイは、前記基板の裏面
   を前記スケールからの光の入射面とするものであって、
   前記基板が透明基板てあり、前記共通電極が透明電極で
   あることを特徴とする請求項７記載の光学式エンコー
   ダ。
9. 【請求項９】 前記受光素子アレイの各半導体層は、前
   記端子電極側での幅が前記基板側での幅より小さい順テ
   ーパの側面を有することを特徴とする請求項７記載の光
   学式エンコーダ。
10. 【請求項１０】 前記各半導体層はアモルファスシリコ
    ン層であり、前記端子電極は金属シリサイド膜であるこ
    とを特徴とする請求項９記載の光学式エンコーダ。
11. 【請求項１１】 前記受光素子アレイの各半導体層は、
    前記端子電極側での幅が前記基板側での幅より大きい逆
    テーパの側面を有することを特徴とする請求項７記載の
    光学式エンコーダ。
12. 【請求項１２】 共通電極が形成された基板の前記共通
    電極上に受光接合を含む半導体層を積層する工程と、 前記半導体層の表面に端子電極膜を形成する工程と、 前記端子電極膜上にフォトレジストをパターン形成する
    工程と、 前記フォトレジストをマスクとして前記端子電極膜をエ
    ッチングして複数の受光素子領域にそれぞれ端子電極を
    形成する工程と、 前記フォトレジストを除去した後、前記端子電極をマス
    クとして前記半導体層をドライエッチング法によりエッ
    チングして複数の受光素子を分離する工程と、を有する
    ことを特徴とする受光素子アレイの製造方法。
13. 【請求項１３】 前記基板は透明基板であり、前記共通
    電極は透明電極であることを特徴とする請求項１２記載
    の受光素子アレイの製造方法。
14. 【請求項１４】 前記基板はガラス基板であり、前記共
    通電極はＳｎＯ２膜またはＺｎＯ膜であり、前記半導体
    層はアモルファスシリコン層であり、前記端子電極膜は
    Ｎｉ，Ｃｒ，Ａｌ，Ａｌ合金，Ｎｉ−Ｃｒ合金のなかか
    ら選択された少なくとも一種であることを特徴とする請
    求項１２記載の受光素子アレイの製造方法。
15. 【請求項１５】 前記ドライエッチング法による半導体
    層のエッチングは、上部に行くほど半導体層の幅が狭く
    なるテーパ形状が得られるエッチング条件で行うことを
    特徴とする請求項１２記載の受光素子アレイの製造方
    法。
16. 【請求項１６】 前記半導体層はアモルファスシリコン
    層であり、前記端子電極膜は金属シリサイド膜であるこ
    とを特徴とする請求項１５記載の受光素子アレイの製造
    方法。
17. 【請求項１７】 共通電極が形成された基板の前記共通
    電極上に絶縁層を堆積する工程と、 前記絶縁層を前記共通電極が露出するまで選択エッチン
    グして、上端部開口の幅に比べて前記共通電極が露出し
    た下端部幅が小さいテーパ形状を有する複数の穴を配列
    形成する工程と、 前記各穴に、受光接合が形成されるように半導体層を埋
    め込んで受光素子を形成する工程と、を有することを特
    徴とする受光素子アレイの製造方法。