KR20130061346A - 태양전지 및 그 제조방법 - Google Patents

태양전지 및 그 제조방법 Download PDF

Info

Publication number
KR20130061346A
KR20130061346A KR1020110127597A KR20110127597A KR20130061346A KR 20130061346 A KR20130061346 A KR 20130061346A KR 1020110127597 A KR1020110127597 A KR 1020110127597A KR 20110127597 A KR20110127597 A KR 20110127597A KR 20130061346 A KR20130061346 A KR 20130061346A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
semiconductor
solar cell
forming
Prior art date
Application number
KR1020110127597A
Other languages
English (en)
Other versions
KR101863068B1 (ko
Inventor
이정현
송명곤
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020110127597A priority Critical patent/KR101863068B1/ko
Publication of KR20130061346A publication Critical patent/KR20130061346A/ko
Application granted granted Critical
Publication of KR101863068B1 publication Critical patent/KR101863068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은, 소정 극성을 갖는 반도체 웨이퍼: 상기 반도체 웨이퍼의 일면에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제1 투명도전층; 상기 제1 투명도전층 상에 형성된 제1 전극; 상기 반도체 웨이퍼의 타면에 형성되며, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층; 상기 제2 반도체층 상에 형성된 제2 투명도전층; 및 상기 제2 투명도전층 상에 형성된 제2 전극을 포함하여 이루어지고, 이때, 상기 제2 반도체층은 상기 반도체 웨이퍼의 타면에 형성된 비정질 실리콘층 및 상기 비정질 실리콘층 상에 형성된 미세결정질 실리콘층으로 이루어진 것을 특징으로 하는 태양전지 및 그 제조방법에 관한 것으로서,
본 발명에 따르면, 제2 반도체층이 비정질 실리콘층(a-Si) 및 미세결정질 실리콘층(uc-Si)의 조합으로 이루어져 있기 때문에 제2 반도체층의 전기전도도가 향상되어 단락전류밀도(Jsc)가 증가되고, 그에 따라 태양전지의 효율이 향상될 수 있다.

Description

태양전지 및 그 제조방법{Solar Cell and method of manufacturing the same}
본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 기판형 태양전지와 박막형 태양전지가 조합된 태양전지에 관한 것이다.
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다.
태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole) 및 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다.
이와 같은 태양전지는 일반적으로 기판형 태양전지와 박막형 태양전지로 구분할 수 있다.
상기 기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다.
상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 효율이 다소 우수한 장점이 있고, 상기 박막형 태양전지는 상기 기판형 태양전지에 비하여 제조비용이 감소되는 장점이 있다.
이에, 상기 기판형 태양전지와 박막형 태양전지를 조합한 태양전지가 제안된 바 있다. 이하 도면을 참조로 종래의 태양전지에 대해서 설명하기로 한다.
도 1은 종래의 태양전지의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 태양전지는, 반도체 웨이퍼(10), 제1 반도체층(20), 제1 전극(30), 제2 반도체층(40), 및 제2 전극(50)을 포함하여 이루어진다.
상기 제1 반도체층(20)은 상기 반도체 웨이퍼(10)의 상면에 박막 형태로 형성되고, 상기 제2 반도체층(40)은 상기 반도체 웨이퍼(10)의 하면에 박막 형태로 형성되며, 이와 같은 상기 반도체 웨이퍼(10), 제1 반도체층(20), 및 제2 반도체층(40)의 조합에 의해 PN접합구조가 이루어지게 된다.
상기 제1 전극(30)은 상기 제1 반도체층(20) 상에 형성되고, 상기 제2 전극(50)은 상기 제2 반도체층(40) 상에 형성되어, 각각 태양전지의 (+)전극 또는 (-)전극을 이루게 된다.
이와 같은 종래의 태양전지에 태양광이 입사되면 상기 반도체 웨이퍼(10)에서 정공(hole) 또는 전자(electron)와 같은 캐리어(carrier)가 생성되고, 이와 같은 캐리어는 상기 제1 반도체층(20)을 경유하여 상기 제1 전극(30)으로 이동함과 더불어 상기 제2 반도체층(40)을 경유하여 상기 제2 전극(50)으로 이동하게 된다.
그러나, 이와 같은 종래의 태양전지는 개방전압(Voc) 및 단락전류밀도(Jsc)에 한계가 있어, 원하는 태양전지의 효율을 얻지 못하고 있는 실정이다.
본 발명은 전술한 종래의 태양전지의 단점을 극복하기 위해 고안된 것으로서, 본 발명은 개방전압(Voc) 또는 단락전류밀도(Jsc)를 향상시킴으로써 전지 효율이 개선된 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 소정 극성을 갖는 반도체 웨이퍼: 상기 반도체 웨이퍼의 일면에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제1 투명도전층; 상기 제1 투명도전층 상에 형성된 제1 전극; 상기 반도체 웨이퍼의 타면에 형성되며, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층; 상기 제2 반도체층 상에 형성된 제2 투명도전층; 및 상기 제2 투명도전층 상에 형성된 제2 전극을 포함하여 이루어지고, 이때, 상기 제2 반도체층은 상기 반도체 웨이퍼의 타면에 형성된 비정질 실리콘층 및 상기 비정질 실리콘층 상에 형성된 미세결정질 실리콘층으로 이루어진 것을 특징으로 하는 태양전지를 제공한다.
상기 제1 반도체층은 비정질 실리콘 카바이드(a-SiC)로 이루어질 수 있다.
상기 제1 반도체층은 상기 반도체 웨이퍼의 일면에 형성된 비정질층 및 상기 비정질층 상에 형성된 미세결정질층으로 이루어지고, 이때, 상기 비정질층은 비정질 실리콘 카바이드(a-SiC)로 이루어지고, 상기 미세결정질층은 미세결정질 실리콘 카바이드(uc-SiC)로 이루어질 수 있다.
상기 반도체 웨이퍼와 상기 제1 반도체층 사이에 제1 버퍼층이 추가로 형성되고, 이때, 상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어질 수 있다.
상기 반도체 웨이퍼와 상기 제2 반도체층 사이에 제2 버퍼층이 추가로 형성되고, 이때, 상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제2 반도체층과 동일한 극성을 가지면서 상기 제2 반도체층보다 저농도로 도핑된 반도체층으로 이루어질 수 있다.
상기 반도체 웨이퍼의 상면 및 하면 중 적어도 하나의 표면에는 요철구조가 형성될 수 있다.
상기 반도체 웨이퍼는 N형 실리콘 웨이퍼로 이루어지고, 상기 제1 반도체층은 P형 반도체층으로 이루어지고, 상기 제2 반도체층은 N형 반도체층으로 이루어질 수 있다.
본 발명은 또한, 소정 극성을 갖는 반도체 웨이퍼의 일면에 제1 반도체층을 형성하는 공정; 상기 제1 반도체층 상에 제1 투명도전층을 형성하는 공정; 상기 제1 투명도전층 상에 제1 전극을 형성하는 공정; 상기 반도체 웨이퍼의 타면에, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층을 형성하는 공정; 상기 제2 반도체층 상에 제2 투명도전층을 형성하는 공정; 및 상기 제2 투명도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지고, 이때, 상기 제2 반도체층을 형성하는 공정은 상기 반도체 웨이퍼의 타면에 비정질 실리콘층을 형성하고 상기 비정질 실리콘층 상에 미세결정질 실리콘층을 형성하는 공정으로 이루어진 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
상기 비정질 실리콘층을 형성하는 공정 및 미세결정질 실리콘층을 형성하는 공정은 하나의 챔버에서 연속 공정으로 수행할 수 있다.
상기 제1 반도체층은 비정질 실리콘 카바이드(a-SiC)로 이루어질 수 있다.
상기 제1 반도체층을 형성하는 공정은 상기 반도체 웨이퍼의 일면에 비정질층을 형성하고 상기 비정질층 상에 미세결정질층을 형성하는 공정으로 이루어지고, 이때, 상기 비정질층은 비정질 실리콘 카바이드(a-SiC)로 이루어지고, 상기 미세결정질층은 미세결정질 실리콘 카바이드(uc-SiC)로 이루어질 수 있다.
상기 반도체 웨이퍼와 상기 제1 반도체층 사이에 제1 버퍼층을 형성하는 공정을 추가로 포함하여 이루어지고, 이때, 상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어질 수 있다.
상기 반도체 웨이퍼와 상기 제2 반도체층 사이에 제2 버퍼층을 형성하는 공정을 추가로 포함하여 이루어지고, 이때, 상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제2 반도체층과 동일한 극성을 가지면서 상기 제2 반도체층보다 저농도로 도핑된 반도체층으로 이루어질 수 있다.
상기 구성에 의한 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명에 따르면, 제2 반도체층이 비정질 실리콘층(a-Si) 및 미세결정질 실리콘층(uc-Si)의 조합으로 이루어져 있기 때문에 제2 반도체층의 전기전도도가 향상되어 단락전류밀도(Jsc)가 증가될 수 있다. 특히, 상기 비정질 실리콘층(a-Si) 및 미세결정질 실리콘층(uc-Si)은 원료가스의 조성비율, 예로서, 수소 가스의 조성비율과 같은 일부 공정 조건을 변경함으로써 하나의 챔버에서 연속 공정을 형성할 수 있기 때문에, 제2 반도체층을 비정질 실리콘층(a-Si)만으로 형성하는 경우와 비교할 때, 공정 효율이 떨어지지 않으면서도 단략전류밀도가 증가되어 태양전지의 효율이 향상될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 제1 반도체층으로서 비정질 실리콘 카바이드(a-SiC)를 이용함으로써 상기 붕소(B)와 같은 도펀트가 고온 공정 중에 확산(diffusion)되는 것이 방지되어 태양전지의 개방전압(Voc) 및 태양광의 광흡수영역이 증가되고, 그에 따라 태양전지의 효율이 향상될 수 있다.
도 1은 종래의 태양전지의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 태양전지의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 태양전지의 개략적인 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
이하, 도면을 참조로 본 발명에 따른 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 태양전지의 개략적인 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지는, 반도체 웨이퍼(100), 제1 버퍼층(150), 제1 반도체층(200), 제1 투명도전층(300), 제1 전극(400), 제2 버퍼층(450), 제2 반도체층(500), 제2 투명도전층(600), 및 제2 전극(700)을 포함하여 이루어진다.
상기 반도체 웨이퍼(100)는 실리콘 웨이퍼로 이루어질 수 있으며, 구체적으로는, N형 실리콘 웨이퍼 또는 P형 실리콘 웨이퍼로 이루어질 수 있다. 이와 같은 반도체 웨이퍼(100)는 상기 제1 반도체층(200) 및 상기 제2 반도체층(500) 중 어느 하나의 반도체층과 동일한 극성으로 이루어진다.
도시하지는 않았지만, 상기 반도체 웨이퍼(100)의 상면 및 하면 중 적어도 하나의 표면에는 요철구조가 형성될 수 있다. 상기 반도체 웨이퍼(100)의 상면 및 하면에 요철구조가 형성된 경우, 상기 제1 버퍼층(150), 상기 제1 반도체층(200), 제1 투명도전층(300), 제2 버퍼층(450), 제2 반도체층(500), 및 제2 투명도전층(600)의 표면에도 요철구조가 형성될 수 있다.
상기 제1 버퍼층(150)은 상기 반도체 웨이퍼(100)의 상면에 형성되어 상기 반도체 웨이퍼(100)의 상면에 결함(Defect)이 발생하는 것을 방지하는 기능을 한다.
즉, 상기 제1 버퍼층(150)을 형성하지 않고 상기 반도체 웨이퍼(100)의 상면에 고농도의 도펀트 가스를 이용하여 제1 반도체층(200)을 형성하게 되면, 상기 고농도의 도펀트 가스에 의해서 상기 반도체 웨이퍼(100)의 상면에 결함(Defect)이 발생할 수 있다. 따라서, 상기 반도체 웨이퍼(100)의 상면에 제1 버퍼층(150)을 형성하고 그 후 상기 제1 버퍼층(150) 상에 제1 반도체층(200)을 형성함으로써, 즉, 상기 반도체 웨이퍼(100)와 제1 반도체층(200) 사이에 제1 버퍼층(150)을 형성함으로써 상기 반도체 웨이퍼(100)의 상면에 결함 발생을 방지하도록 한 것이다.
이와 같은 기능을 하는 제1 버퍼층(150)은 도펀트가 도핑되지 않은 진성(Intrinsic) 반도체층으로 이루어질 수도 있고, 미량의 도펀트가 도핑된 반도체층으로 이루어질 수도 있다.
상기 제1 버퍼층(150)이 미량의 도펀트가 도핑된 반도체층으로 이루어진 경우, 상기 제1 버퍼층(150)은 상기 제1 반도체층(200)과 동일한 극성을 가지면서 상기 제1 반도체층(200) 보다 저농도로 도핑된 반도체층으로 이루어진다.
상기 제1 버퍼층(150)으로서 진성 반도체층을 이용할 경우에는 제1 버퍼층(150)과 제1 반도체층(200)을 동일한 증착 장비에서 형성하는 것이 어려운 반면에, 상기 제1 버퍼층(150)으로서 저농도로 도핑된 반도체층을 이용할 경우에는 제1 버퍼층(150)과 제1 반도체층(200)을 동일한 증착 방비에서 형성하는 것이 가능하게 된다.
즉, 상기 제1 버퍼층(150)으로서 진성 반도체층을 이용할 경우에는 하나의 증착 챔버에서 제1 버퍼층(150)을 증착하고 그 후 다른 증착 챔버에서 제1 반도체층(200)을 증착해야 하므로 상대적으로 증착 챔버가 추가되고 공정시간이 증가될 수 있다. 그에 반하여, 상기 제1 버퍼층(150)으로서 저농도로 도핑된 반도체층을 이용할 경우에는 하나의 증착 챔버에서 도펀트의 농도만을 조절하면서 제1 버퍼층(150)과 제1 반도체층(200)을 연속하여 증착할 수 있기 때문에 상대적으로 증착 챔버가 줄어들고 공정시간이 단축될 수 있다.
다만, 상기 제1 버퍼층(150)이 반드시 적용되어야 하는 것은 아니고, 경우에 따라서, 상기 제1 버퍼층(150)은 생략될 수도 있다.
상기 제1 반도체층(200)은 상기 제1 버퍼층(150)의 상면에 박막의 형태로 형성된다. 만약, 상기 제1 버퍼층(150)이 생략된 경우 상기 제1 반도체층(200)은 상기 반도체 웨이퍼(100)의 상면에 형성될 것이다.
상기 제1 반도체층(200)은 상기 반도체 웨이퍼(100)와 함께 PN접합을 형성할 수 있으며, 따라서, 상기 반도체 웨이퍼(100)가 N형 실리콘 웨이퍼로 이루어진 경우 상기 제1 반도체층(200)은 P형 반도체층으로 이루어질 수 있다.
일반적으로, 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도 보다 낮기 때문에 입사광에 의한 정공의 수집효율을 극대화하기 위해서는 P형 반도체층을 수광면에 가깝게 형성하는 것이 바람직하고, 따라서, 수광면에 가까운 상기 제1 반도체층(200)이 P형 반도체층으로 이루어진 것이 바람직하다.
이와 같은 제1 반도체층(200)은 붕소(B)와 같은 3족 원소로 도핑된 P형 비정질 실리콘으로 이루어질 수 있으며, 특히, 상기 제1 반도체층(200)은 3족 원소로 도핑된 P형 비정질 실리콘 카바이드(a-SiC)로 이루어진 것이 바람직하다.
상기 제1 반도체층(200)으로서 3족 원소로 도핑된 P형 비정질 실리콘(a-Si)을 이용할 경우에는 상기 붕소(B)와 같은 3족 원소가 추후의 고온 공정, 예로서, 제1 투명도전층(300) 형성 공정 중에 확산(diffusion)될 수 있고, 그 경우 태양전지의 개방전압(Voc)이 떨어지며 태양광의 광흡수영역도 줄어들 수 있다.
그에 반하여, 상기 제1 반도체층(200)으로서 3족 원소로 도핑된 P형 비정질 실리콘 카바이드(a-SiC)를 이용할 경우에는 상기 붕소(B)와 같은 3족 원소가 추후의 고온 공정, 예로서, 제1 투명도전층(300) 형성 공정 중에 확산(diffusion)되는 것이 방지될 수 있고, 따라서 태양전지의 개방전압(Voc) 및 태양광의 광흡수영역이 증가될 수 있다.
상기 제1 투명도전층(300)은 상기 제1 반도체층(200)의 상면에 박막의 형태로 형성된다. 상기 제1 투명도전층(300)은 상기 반도체 웨이퍼(100)에서 생성된 캐리어, 예로서 정공을 수집하고 상기 수집한 캐리어를 상기 제1 전극(400)으로 이동시키는 역할을 한다.
이와 같은 제1 투명도전층(300)은 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 이루어질 수 있다.
상기 제1 전극(400)은 상기 제1 투명도전층(300) 상에 형성되어 태양전지의 전면(前面)을 구성하게 된다. 따라서, 태양전지 내부로 태양광이 투과될 수 있도록 상기 제1 전극(400)은 소정 형태로 패턴 형성된다.
상기 제1 전극(400)은 Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 전극(400)은 단일층으로 이루어질 수도 있고 복수층으로 이루어질 수도 있다.
상기 제2 버퍼층(450)은 상기 반도체 웨이퍼(100)의 하면에 형성되어, 상기 반도체 웨이퍼(100)의 하면에 결함(Defect)이 발생하는 것을 방지하는 기능을 한다.
상기 제2 버퍼층(450)을 형성하지 않고 상기 반도체 웨이퍼(100)의 하면에 고농도의 도펀트 가스를 이용하여 제2 반도체층(500)을 형성하게 되면, 상기 고농도의 도펀트 가스에 의해서 상기 반도체 웨이퍼(100)의 하면에 결함(Defect)이 발생할 수 있다. 따라서, 이를 방지하기 위해서 상기 반도체 웨이퍼(100)와 상기 제2 반도체층(500) 사이에 상기 제2 버퍼층(450)을 형성한 것이다.
이와 같은 기능을 하는 제2 버퍼층(450)은 도펀트가 도핑되지 않은 진성(Intrinsic) 반도체층으로 이루어질 수도 있고, 미량의 도펀트가 도핑된 반도체층으로 이루어질 수도 있다.
상기 제2 버퍼층(450)이 미량의 도펀트가 도핑된 반도체층으로 이루어진 경우, 상기 제2 버퍼층(450)은 상기 제2 반도체층(500)과 동일한 극성을 가지면서 상기 제2 반도체층(500) 보다 저농도로 도핑된 반도체층으로 이루어진다.
전술한 제1 버퍼층(150)과 마찬가지로, 상기 제2 버퍼층(450)도 반드시 적용되어야 하는 것은 아니고, 경우에 따라서, 상기 제2 버퍼층(450)이 생략될 수도 있다.
상기 제2 반도체층(500)은 상기 제2 버퍼층(450)의 하면에 박막의 형태로 형성된다. 만약, 상기 제2 버퍼층(450)이 생략된 경우 상기 제2 반도체층(500)은 상기 반도체 웨이퍼(100)의 하면에 형성될 것이다.
상기 제2 반도체층(500)은 상기 제1 반도체층(200)과 극성이 상이하게 형성되는데, 상기 제1 반도체층(200)이 붕소(B)와 같은 3족 원소로 도핑된 P형 반도체층으로 이루어진 경우, 상기 제2 반도체층(500)은 인(P)과 같은 5족 원소로 도핑된 N형 반도체층으로 이루어진다.
이와 같은 제2 반도체층(500)은 상기 제2 버퍼층(450)의 하면에 형성된 비정질 실리콘층(a-Si)(510) 및 상기 비정질 실리콘층(a-Si)(510)의 하면에 형성된 미세결정질 실리콘층(uc-Si)(520)의 조합으로 이루어진다.
상기 비정질 실리콘층(a-Si)(510)의 하면에 미세결정질 실리콘층(uc-Si)(520)을 추가로 형성할 경우, 상기 제2 반도체층(500)의 전기전도도가 향상되어 단락전류밀도(Jsc)가 증가될 수 있다.
상기 비정질 실리콘층(a-Si)(510) 및 미세결정질 실리콘층(uc-Si)(520)은 원료가스의 조성비율, 예로서, 수소 가스의 조성비율과 같은 일부 공정 조건을 변경함으로써 하나의 챔버에서 연속 공정을 형성할 수 있다. 따라서, 제2 반도체층(500)을 비정질 실리콘층(a-Si)만으로 형성하는 경우와 비교할 때, 공정 효율이 떨어지지 않으면서도 단략전류밀도(Jsc) 증가효과를 통해 태양전지의 효율 향상을 기대할 수 있다.
상기 제2 투명도전층(600)은 상기 제2 반도체층(500)의 하면에 박막의 형태로 형성된다. 상기 제2 투명도전층(600)은 상기 반도체 웨이퍼(100)에서 생성된 캐리어, 예로서 전자를 수집하고 상기 수집한 캐리어를 상기 제2 전극(700)으로 이동시키는 역할을 한다.
이와 같은 제2 투명도전층(600)은 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 이루어질 수 있다.
상기 제2 전극(700)은 상기 제2 투명도전층(600)의 하면 상에 형성된다. 상기 제2 전극(700)은 태양전지의 맨 후면(後面)에 형성되기 때문에 상기 제2 투명도전층(600)의 하면 전체에 형성될 수도 있지만, 반사되는 태양광이 태양전지의 후면을 통해 입사될 수 있도록 하기 위해서, 도시된 바와 같이, 패턴 형성될 수 있다.
상기 제2 전극(700)은 Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 전극(400)은 단일층으로 이루어질 수도 있고 복수층으로 이루어질 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 태양전지의 개략적인 단면도로서, 이는 제1 반도체층(200)을 비정질층(210) 및 미세결정질층(220)의 조합으로 형성한 것을 제외하고, 전술한 도 2에 도시한 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 3에 도시한 본 발명의 다른 실시예에 따르면, 제1 반도체층(200)이 제1 버퍼층(150)의 상면에 형성된 비정질층(210) 및 상기 비정질층(210)의 상면에 형성된 미세결정질층(220)의 조합으로 이루어진다.
이때, 상기 비정질층(210)은 비정질 실리콘층(a-Si)으로 이루어지고 상기 미세결정질층(220)은 미세결정질 실리콘층(uc-Si)으로 이루어질 수 있다. 또한, 상기 비정질층(210)은 비정질 실리콘 카바이드층으로 이루어지고 상기 미세결정질층(220)은 미세결정질 실리콘 카바이드층으로 이루어질 수도 있다.
이와 같이, 상기 비정질층(210)의 상면에 미세결정질층(220)을 추가로 형성함으로써 제1 반도체층(200)의 전기전도도가 향성되어 단락전류밀도(Jsc)가 증가될 수 있다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 2에 도시한 태양전지의 제조방법에 관한 것이다.
우선, 도 4a에서 알 수 있듯이, 상기 반도체 웨이퍼(100)의 상면에 제1 버퍼층(150)을 형성하고, 상기 제1 버퍼층(150)의 상면에 제1 반도체층(200)을 형성한다.
상기 반도체 웨이퍼(100)는 N형 실리콘 웨이퍼로 이루어질 수 있다. 도시하지는 않았지만, 상기 반도체 웨이퍼(100)의 상면 및 하면 중 적어도 하나의 표면에 요철구조를 형성하기 위해서, 상기 반도체 웨이퍼(100)에 대해서 텍스쳐 가공공정을 수행할 수 있다. 상기 텍스쳐 가공공정은 반응성 이온 에칭법(Reactive Ion etching: RIE)으로 이루어질 수도 있고, 습식 에칭법으로 이루어질 수도 있다.
상기 제1 버퍼층(150)은 도펀트가 도핑되지 않은 진성(Intrinsic) 반도체층으로 이루어질 수 있다. 이 경우, 상기 제1 버퍼층(150) 및 제1 반도체층(200)은 각각 별도의 공정 챔버에서 형성할 수 있다. 즉, 하나의 공정 챔버에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 진성 반도체층으로 이루어진 제1 버퍼층(150)을 형성하고, 그 후 다른 공정 챔버에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 P형 반도체층, 예로서 P형 비정질 실리콘 카바이드층으로 이루어진 제1 반도체층(200)을 형성할 수 있다.
상기 제1 버퍼층(150)은 상기 제1 반도체층(200)과 동일한 극성을 갖는 도펀트를 미량 포함한 저농도로 도핑된 반도체층으로 이루어질 수도 있다. 이 경우, 상기 제1 버퍼층(150) 및 제1 반도체층(200)은 하나의 공정 챔버에서 연속 공정으로 형성할 수 있다. 즉, 하나의 공정 챔버에서 붕소(B)와 같은 3족 원소의 도펀트 가스의 투입량을 조절하면서, PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 저농도 도핑된 반도체층으로 이루어진 제1 버퍼층(150)을 형성하고 이어서 고농도로 도핑된 반도체층으로 이루어진 제1 반도체층(200)을 형성할 수 있다.
한편, 상기 제1 버퍼층(150)의 형성 공정을 생략하고, 상기 반도체 웨이퍼(100)의 상면에 제1 반도체층(200)을 형성하는 것도 가능하다.
다음, 도 4b에서 알 수 있듯이, 상기 제1 반도체층(200) 상에 제1 투명도전층(300)을 형성한다.
상기 제1 투명도전층(300)은 스퍼터링 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질층으로 형성할 수 있다.
다음, 도 4c에서 알 수 있듯이, 상기 제1 투명도전층(300) 상에 제1 전극(400)을 형성한다.
상기 제1 전극(400)은 태양전지 내로 태양광이 투과될 수 있도록 패턴 형성할 수 있다.
상기 제1 전극(400)은 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 이용하여, Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 형성할 수 있다.
상기 제1 전극(400)은 단일층으로 형성할 수도 있지만, 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 적절히 조합하여 복수층으로 형성할 수도 있다.
다음, 도 4d에서 알 수 있듯이, 상기 반도체 웨이퍼(100)의 하면에 제2 버퍼층(450)을 형성하고, 상기 제2 버퍼층(450)의 하면에 제2 반도체층(500)을 형성한다.
상기 제2 버퍼층(450)은 도펀트가 도핑되지 않은 진성(Intrinsic) 반도체층으로 이루어질 수 있다. 이 경우, 상기 제2 버퍼층(450) 및 제2 반도체층(500)은 각각 별도의 공정 챔버에서 형성할 수 있다. 즉, 하나의 공정 챔버에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 진성 반도체층으로 이루어진 제2 버퍼층(450)을 형성하고, 그 후 다른 공정 챔버에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 N형 반도체층으로 이루어진 제2 반도체층(500)을 형성할 수 있다.
상기 제2 반도체층(500)은 인(P)과 같은 5족 원소로 도핑된 N형 반도체층으로 이루어질 수 있는데, 이와 같은 제2 반도체층(500)의 형성 공정은 상기 제2 버퍼층(450)의 하면에 비정질 실리콘층(a-Si)(510)을 형성하고 상기 비정질 실리콘층(a-Si)(510)의 하면에 미세결정질 실리콘층(uc-Si)(520)을 형성하는 공정으로 이루어질 수 있다. 특히, 상기 비정질 실리콘층(a-Si)(510)을 형성하는 공정과 미세결정질 실리콘층(uc-Si)(520)을 형성하는 공정은 원료가스의 조성비율, 예로서, 수소 가스의 조성비율과 같은 일부 공정 조건을 변경함으로써 하나의 챔버에서 연속 공정으로 수행할 수 있다.
한편, 상기 제2 버퍼층(450)은 상기 제2 반도체층(500)과 동일한 극성을 갖는 도펀트를 미량 포함한 저농도로 도핑된 반도체층으로 이루어질 수도 있다. 이 경우, 상기 제2 버퍼층(450) 및 제2 반도체층(500)은 하나의 공정 챔버에서 연속 공정으로 형성할 수 있다. 즉, 하나의 공정 챔버에서 인(P)과 같은 5족 원소의 도펀트 가스의 투입량을 조절하면서, PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 저농도 도핑된 반도체층으로 이루어진 제2 버퍼층(450)을 형성하고 이어서 고농도로 도핑된 반도체층으로 이루어진 제2 반도체층(500)을 형성할 수 있다.
한편, 상기 제2 버퍼층(450)의 형성 공정을 생략하고, 상기 반도체 웨이퍼(100)의 하면에 제2 반도체층(500)을 형성하는 것도 가능하다.
다음, 도 4e에서 알 수 있듯이, 상기 제2 반도체층(500)의 하면에 제2 투명도전층(600)을 형성한다.
상기 제2 투명도전층(600)은 스퍼터링 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질층으로 형성할 수 있다.
다음, 도 4f에서 알 수 있듯이, 상기 제2 투명도전층(600)의 하면에 제2 전극(700)을 형성하여, 태양전지의 제조를 완성한다.
상기 제2 전극(700)은 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 이용하여, Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 형성할 수 있다.
상기 제2 전극(700)은 단일층으로 형성할 수도 있지만, 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 적절히 조합하여 복수층으로 형성할 수도 있다.
상기 제2 전극(700)은 도시된 바와 같이 패턴 형성할 수도 있지만, 반드시 그에 한정되는 것은 아니고 상기 제2 투명도전층(600)의 하면 전체에 형성할 수도 있다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 3에 도시한 태양전지의 제조방법에 관한 것이다. 전술한 바와 동일한 공정에 대한 구체적인 설명은 생략하기로 한다.
우선, 도 5a에서 알 수 있듯이, 상기 반도체 웨이퍼(100)의 상면에 제1 버퍼층(150)을 형성하고, 상기 제1 버퍼층(150)의 상면에 제1 반도체층(200)을 형성한다.
상기 제1 반도체층(200)을 형성하는 공정은 상기 제1 버퍼층(150)의 상면에 비정질 실리콘층(a-Si)으로 이루어진 비정질층(210)을 형성하고 상기 비정질층(210) 상에 미세결정질 실리콘층(uc-Si)으로 이루어진 미세결정질층(220)을 형성하는 공정으로 이루어질 수 있다.
또는, 상기 제1 반도체층(200)을 형성하는 공정은 상기 제1 버퍼층(150)의 상면에 비정질 실리콘 카바이드층(a-SiC)으로 이루어진 비정질층(210)을 형성하고 상기 비정질층(210) 상에 미세결정질 실리콘 카바이드층(uc-SiC)으로 이루어진 미세결정질층(220)을 형성하는 공정으로 이루어질 수 있다.
이와 같은 비정질층(210)을 형성하는 공정과 미세결정질층(220)을 형성하는 공정은 원료가스의 조성비율, 예로서, 수소 가스의 조성비율과 같은 일부 공정 조건을 변경함으로써 하나의 챔버에서 연속 공정으로 수행할 수 있다.
한편, 상기 제1 버퍼층(150)의 형성 공정을 생략하고, 상기 반도체 웨이퍼(100)의 상면에 제1 반도체층(200)을 형성하는 것도 가능하다.
다음, 도 5b에서 알 수 있듯이, 상기 제1 반도체층(200) 상에 제1 투명도전층(300)을 형성한다.
다음, 도 5c에서 알 수 있듯이, 상기 제1 투명도전층(300) 상에 제1 전극(400)을 형성한다.
다음, 도 5d에서 알 수 있듯이, 상기 반도체 웨이퍼(100)의 하면에 제2 버퍼층(450)을 형성하고, 상기 제2 버퍼층(450)의 하면에 비정질 실리콘층(a-Si)(510) 및 미세결정질 실리콘층(uc-Si)(520)의 조합으로 이루어진 제2 반도체층(500)을 형성한다.
한편, 상기 제2 버퍼층(450)의 형성 공정을 생략하고, 상기 반도체 웨이퍼(100)의 하면에 제2 반도체층(500)을 형성하는 것도 가능하다.
다음, 도 5e에서 알 수 있듯이, 상기 제2 반도체층(500)의 하면에 제2 투명도전층(600)을 형성한다.
다음, 도 5f에서 알 수 있듯이, 상기 제2 투명도전층(600)의 하면에 제2 전극(700)을 형성하여, 태양전지의 제조를 완성한다.
이상은 반도체 웨이퍼(100)의 상면에 제1 버퍼층(150), 제1 반도체층(200), 제1 투명도전층(300) 및 제1 전극(400)을 차례로 형성하고, 그 후에 상기 반도체 웨이퍼(100)의 하면에 제2 버퍼층(450), 제2 반도체층(500), 제2 투명도전층(600) 및 제2 전극(7000)을 차례로 형성한 공정의 예에 대해서 설명하였지만, 본 발명에 따른 태양전지의 제조방법은 상기 공정을 다양하게 변경하는 경우도 포함한다.
예로서, 본 발명은 반도체 웨이퍼(100)의 상면에 제1 버퍼층(150)과 제1 반도체층(200)을 형성하고 반도체 웨이퍼(100)의 하면에 제2 버퍼층(450)과 제2 반도체층(500)을 형성하고, 그 후, 제1 반도체층(200) 상에 제1 투명도전층(300)을 형성하고 상기 제2 반도체층(500) 상에 제2 투명도전층(600)을 형성한 후, 그 후, 상기 제1 투명도전층(300) 상에 제1 전극(400)을 형성하고 상기 제2 투명도전층(600) 상에 제2 전극(700)을 형성하는 경우도 포함한다.
또한, 이상은, 상기 반도체 웨이퍼(100)로서 N형 반도체 웨이퍼를 이용하고, 상기 제1 반도체층(200)을 P형 반도체층으로 형성하고, 상기 제2 반도체층(500)을 N형 반도체층으로 형성한 경우에 대해서 주로 설명하였지만, 본 발명이 반드시 그에 한정되는 것은 아니고, 본 발명은 PN접합구조를 이루면서 반도체 웨이퍼와 박막의 반도체층으로 구성되는 태양전지의 제조방법이면 다양하게 변경될 수 있을 것이다. 예를 들어, 본 발명은 상기 반도체 웨이퍼(100)로서 P형 반도체 웨이퍼를 이용하고, 상기 제1 반도체층(200)을 N형 반도체층으로 형성하고, 상기 제2 반도체층(500)을 P형 반도체층으로 형성하는 경우도 포함한다.
100: 반도체 웨이퍼 150: 제1 버퍼층
200: 제1 반도체층 210: 비정질층
220: 미세결정질층 300: 제1 투명도전층
400: 제1 전극 450: 제2 버퍼층
500: 제2 반도체층 510: 비정질 실리콘층
520: 미세결정질 실리콘층 600: 제2 투명도전층
700: 제2 전극

Claims (15)

  1. 소정 극성을 갖는 반도체 웨이퍼:
    상기 반도체 웨이퍼의 일면에 형성된 제1 반도체층;
    상기 제1 반도체층 상에 형성된 제1 투명도전층;
    상기 제1 투명도전층 상에 형성된 제1 전극;
    상기 반도체 웨이퍼의 타면에 형성되며, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층;
    상기 제2 반도체층 상에 형성된 제2 투명도전층; 및
    상기 제2 투명도전층 상에 형성된 제2 전극을 포함하여 이루어지고,
    이때, 상기 제2 반도체층은 상기 반도체 웨이퍼의 타면에 형성된 비정질 실리콘층 및 상기 비정질 실리콘층 상에 형성된 미세결정질 실리콘층으로 이루어진 것을 특징으로 하는 태양전지.
  2. 제1항에 있어서,
    상기 제1 반도체층은 비정질 실리콘 카바이드(a-SiC)로 이루어진 것을 특징으로 하는 태양전지.
  3. 제1항에 있어서,
    상기 제1 반도체층은 상기 반도체 웨이퍼의 일면에 형성된 비정질층 및 상기 비정질층 상에 형성된 미세결정질층으로 이루어진 것을 특징으로 하는 태양전지.
  4. 제3항에 있어서,
    상기 비정질층은 비정질 실리콘 카바이드(a-SiC)로 이루어지고, 상기 미세결정질층은 미세결정질 실리콘 카바이드(uc-SiC)로 이루어진 것을 특징으로 하는 태양전지.
  5. 제1항에 있어서,
    상기 반도체 웨이퍼와 상기 제1 반도체층 사이에 제1 버퍼층이 추가로 형성되고, 이때, 상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어진 것을 특징으로 하는 태양전지.
  6. 제1항에 있어서,
    상기 반도체 웨이퍼와 상기 제2 반도체층 사이에 제2 버퍼층이 추가로 형성되고, 이때, 상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제2 반도체층과 동일한 극성을 가지면서 상기 제2 반도체층보다 저농도로 도핑된 반도체층으로 이루어진 것을 특징으로 하는 태양전지.
  7. 제1항에 있어서,
    상기 반도체 웨이퍼의 상면 및 하면 중 적어도 하나의 표면에는 요철구조가 형성된 것을 특징으로 하는 태양전지.
  8. 제1항에 있어서,
    상기 반도체 웨이퍼는 N형 실리콘 웨이퍼로 이루어지고, 상기 제1 반도체층은 P형 반도체층으로 이루어지고, 상기 제2 반도체층은 N형 반도체층으로 이루어진 것을 특징으로 하는 태양전지.
  9. 소정 극성을 갖는 반도체 웨이퍼의 일면에 제1 반도체층을 형성하는 공정;
    상기 제1 반도체층 상에 제1 투명도전층을 형성하는 공정;
    상기 제1 투명도전층 상에 제1 전극을 형성하는 공정;
    상기 반도체 웨이퍼의 타면에, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층을 형성하는 공정;
    상기 제2 반도체층 상에 제2 투명도전층을 형성하는 공정; 및
    상기 제2 투명도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지고,
    이때, 상기 제2 반도체층을 형성하는 공정은 상기 반도체 웨이퍼의 타면에 비정질 실리콘층을 형성하고 상기 비정질 실리콘층 상에 미세결정질 실리콘층을 형성하는 공정으로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  10. 제9항에 있어서,
    상기 비정질 실리콘층을 형성하는 공정 및 미세결정질 실리콘층을 형성하는 공정은 하나의 챔버에서 연속 공정으로 수행하는 것을 특징으로 하는 태양전지의 제조방법.
  11. 제9항에 있어서,
    상기 제1 반도체층은 비정질 실리콘 카바이드(a-SiC)로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  12. 제9항에 있어서,
    상기 제1 반도체층을 형성하는 공정은 상기 반도체 웨이퍼의 일면에 비정질층을 형성하고 상기 비정질층 상에 미세결정질층을 형성하는 공정으로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  13. 제12항에 있어서,
    상기 비정질층은 비정질 실리콘 카바이드(a-SiC)로 이루어지고, 상기 미세결정질층은 미세결정질 실리콘 카바이드(uc-SiC)로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  14. 제9항에 있어서,
    상기 반도체 웨이퍼와 상기 제1 반도체층 사이에 제1 버퍼층을 형성하는 공정을 추가로 포함하여 이루어지고, 이때, 상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  15. 제9항에 있어서,
    상기 반도체 웨이퍼와 상기 제2 반도체층 사이에 제2 버퍼층을 형성하는 공정을 추가로 포함하여 이루어지고, 이때, 상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제2 반도체층과 동일한 극성을 가지면서 상기 제2 반도체층보다 저농도로 도핑된 반도체층으로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
KR1020110127597A 2011-12-01 2011-12-01 태양전지 및 그 제조방법 KR101863068B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110127597A KR101863068B1 (ko) 2011-12-01 2011-12-01 태양전지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127597A KR101863068B1 (ko) 2011-12-01 2011-12-01 태양전지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130061346A true KR20130061346A (ko) 2013-06-11
KR101863068B1 KR101863068B1 (ko) 2018-06-01

Family

ID=48859479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127597A KR101863068B1 (ko) 2011-12-01 2011-12-01 태양전지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101863068B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170098143A (ko) * 2016-02-18 2017-08-29 한국전자통신연구원 광 검출 소자
US10825742B2 (en) 2018-11-23 2020-11-03 Chengdu Yefan Science And Technology Co., Ltd. Method and system for manufacturing solar cells and shingled solar cell modules
KR20210082389A (ko) * 2018-11-23 2021-07-05 청두 예판 사이언스 앤드 테크놀로지 컴퍼니 리미티드 슁글 셀 및 슁글드 광발전 모듈의 제조 방법 및 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003750A (ja) * 2009-06-19 2011-01-06 Kaneka Corp 結晶シリコン系太陽電池
KR20110043147A (ko) * 2009-10-21 2011-04-27 주성엔지니어링(주) 이종 접합 태양전지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003750A (ja) * 2009-06-19 2011-01-06 Kaneka Corp 結晶シリコン系太陽電池
KR20110043147A (ko) * 2009-10-21 2011-04-27 주성엔지니어링(주) 이종 접합 태양전지 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170098143A (ko) * 2016-02-18 2017-08-29 한국전자통신연구원 광 검출 소자
US10825742B2 (en) 2018-11-23 2020-11-03 Chengdu Yefan Science And Technology Co., Ltd. Method and system for manufacturing solar cells and shingled solar cell modules
US10991634B2 (en) 2018-11-23 2021-04-27 Chengdu Yefan Science And Technology Co., Ltd. Method and system for manufacturing solar cells and shingled solar cell modules
US10991633B2 (en) 2018-11-23 2021-04-27 Chengdu Yefan Science And Technology Co., Ltd. Method and system for manufacturing solar cells and shingled solar cell modules
KR20210082389A (ko) * 2018-11-23 2021-07-05 청두 예판 사이언스 앤드 테크놀로지 컴퍼니 리미티드 슁글 셀 및 슁글드 광발전 모듈의 제조 방법 및 시스템

Also Published As

Publication number Publication date
KR101863068B1 (ko) 2018-06-01

Similar Documents

Publication Publication Date Title
KR101889775B1 (ko) 태양 전지 및 이의 제조 방법
JP2014204128A (ja) 太陽電池
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
TWI424582B (zh) 太陽能電池的製造方法
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR20130073346A (ko) 태양 전지
KR101686663B1 (ko) 후면 전극형 박막 솔라셀과 그의 제조방법
RU2590284C1 (ru) Солнечный элемент
KR101863068B1 (ko) 태양전지 및 그 제조방법
KR101879781B1 (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR101410392B1 (ko) 이종 접합 태양전지 및 그 제조방법
KR20120104846A (ko) 태양전지 및 그 제조방법
KR20100090015A (ko) 태양전지 및 그 제조방법
KR20150090607A (ko) 태양 전지 및 이의 제조 방법
KR102018650B1 (ko) 태양 전지 및 이의 제조 방법
JP5645734B2 (ja) 太陽電池素子
KR20110043147A (ko) 이종 접합 태양전지 및 그 제조방법
KR20140140201A (ko) 태양 전지의 제조 방법 및 불순물 영역의 형성 방법
KR101854236B1 (ko) 태양전지 및 그 제조방법
KR101889774B1 (ko) 태양 전지
KR20120062432A (ko) 태양전지 및 그 제조방법
KR101643231B1 (ko) 태양전지 및 그 제조방법
KR101769777B1 (ko) 태양전지 및 그 제조방법
KR20130022097A (ko) 태양전지 및 그 제조방법
KR20130129656A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant