WO2012043124A1 - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法 Download PDF

Info

Publication number
WO2012043124A1
WO2012043124A1 PCT/JP2011/069811 JP2011069811W WO2012043124A1 WO 2012043124 A1 WO2012043124 A1 WO 2012043124A1 JP 2011069811 W JP2011069811 W JP 2011069811W WO 2012043124 A1 WO2012043124 A1 WO 2012043124A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
thin film
intrinsic
photoelectric conversion
Prior art date
Application number
PCT/JP2011/069811
Other languages
English (en)
French (fr)
Inventor
雅士 吉見
満 市川
俊彦 宇都
山本　憲治
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to ES11828685.5T priority Critical patent/ES2625473T3/es
Priority to US13/877,148 priority patent/US8691613B2/en
Priority to JP2012536290A priority patent/JP5456168B2/ja
Priority to CN201180045445.6A priority patent/CN103119727B/zh
Priority to EP11828685.5A priority patent/EP2624307B1/en
Publication of WO2012043124A1 publication Critical patent/WO2012043124A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0684—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a crystalline silicon photoelectric conversion device having a heterojunction on the surface of a single crystal silicon substrate.
  • a crystalline silicon photoelectric conversion device provided with a crystalline silicon substrate has high photoelectric conversion efficiency, and is widely put into practical use as a photovoltaic power generation system.
  • a crystalline silicon photoelectric conversion device having a conductive amorphous silicon-based layer having a band gap different from that of single-crystal silicon on the surface of a single-crystal silicon substrate is called a heterojunction solar cell.
  • those having an intrinsic amorphous silicon-based layer between a conductive amorphous silicon-based layer and a crystalline silicon substrate are in the form of a crystalline silicon photoelectric conversion device having the highest conversion efficiency.
  • the Defect levels are generated by depositing the conductive amorphous silicon layer by forming an intrinsic amorphous silicon layer between the crystalline silicon substrate and the conductive amorphous silicon layer.
  • defects mainly silicon dangling bonds
  • existing on the surface of the crystalline silicon substrate are terminated with hydrogen (passivation).
  • the presence of the intrinsic amorphous silicon-based layer can prevent the carrier-introduced impurity from diffusing to the surface of the crystalline silicon substrate when forming the conductive amorphous silicon-based layer.
  • Patent Document 1 hydrogen plasma treatment is performed on the surface of the crystalline silicon substrate before forming an intrinsic amorphous silicon-based layer on the crystalline silicon substrate. It has been proposed to clean and clean the substrate surface.
  • Patent Document 2 proposes to control the hydrogen concentration profile in the amorphous silicon-based layer by changing the hydrogen dilution ratio at the time of forming the amorphous silicon-based layer in multiple steps. Patent Document 2 describes that by controlling the hydrogen concentration profile, the dangling bonds of silicon in the film are terminated and carrier recombination is suppressed, thereby improving conversion characteristics.
  • Patent Document 3 proposes that an amorphous silicon-based thin film having a film thickness of less than 1 nm is formed and hydrogen plasma treatment is repeatedly performed. Such a method of repeating film formation and hydrogen plasma treatment is also referred to as “chemical annealing”. According to the chemical annealing, defects in the amorphous silicon-based layer are reduced.
  • the present inventors tried to improve the photoelectric conversion characteristics by a method of performing plasma treatment on the surface of the silicon substrate.
  • sufficient improvement of the characteristics could not be achieved. This is because the hydrogen plasma treatment provides a cleaning effect on the surface of the crystalline silicon substrate, but the substrate surface suffers plasma damage, resulting in defects at the interface between the crystalline silicon substrate and the intrinsic amorphous silicon-based layer. It was estimated that it was not reduced.
  • the film quality of the silicon-based thin film can be improved.
  • chemical annealing improves the film quality only in the range of less than 1 nm from the treated surface.
  • the thickness of the intrinsic amorphous silicon-based layer is required to be at least about 3 nm. It is. Therefore, in order to improve the film quality of the intrinsic amorphous silicon-based layer by chemical annealing, it is necessary to repeat the film formation and the hydrogen plasma treatment many times, and there is a problem that the productivity is inferior.
  • an object of the present invention is to improve photoelectric conversion characteristics by reducing interface defects between a single crystal silicon substrate and a silicon thin film layer in a crystalline silicon photoelectric conversion device.
  • the present inventors can improve the photoelectric conversion characteristics by improving the method for forming an intrinsic amorphous silicon-based layer in the method for manufacturing a crystalline silicon-based photoelectric conversion device. It discovered that there was and made this invention.
  • the present invention has a one conductivity type layer-side intrinsic silicon-based layer and a one conductivity type silicon based layer in this order on one surface of a one conductivity type single crystal silicon substrate, and the other surface of the one conductivity type single crystal silicon substrate.
  • the present invention also relates to a method of manufacturing a crystalline silicon photoelectric conversion device having a reverse conductivity type layer-side intrinsic silicon layer and a reverse conductivity type silicon layer in this order.
  • At least one of the one-conductivity-type-layer-side intrinsic silicon-based layer forming step and the reverse-conductivity-type-layer-side intrinsic silicon-based layer forming step includes the following first intrinsic silicon-based thin film layer forming step and plasma processing step And a second intrinsic silicon-based thin film layer forming step in this order.
  • First intrinsic silicon-based thin film layer forming step a step of forming a first intrinsic silicon-based thin film layer having a thickness of 1 nm to 10 nm on the one-conductivity-type single crystal silicon substrate.
  • Plasma treatment step a step in which the one-conductivity-type single crystal silicon substrate on which the first intrinsic silicon thin film layer is formed is subjected to plasma treatment in a gas atmosphere containing hydrogen as a main component.
  • Second intrinsic silicon-based thin film layer forming step a step of forming a second intrinsic silicon-based thin film layer on the first intrinsic silicon-based thin film layer.
  • the total thickness of the first intrinsic silicon-based thin film layer and the second intrinsic silicon-based thin film layer is preferably 16 nm or less.
  • the plasma discharge is once stopped, and then the plasma discharge is restarted to perform the plasma processing step.
  • the passivation effect of the single crystal silicon substrate of the crystalline silicon photoelectric conversion device is improved, and interface defects between the single crystal silicon substrate and the silicon thin film layer can be reduced. For this reason, the crystalline silicon type photoelectric conversion apparatus excellent in photoelectric conversion efficiency can be provided.
  • an intrinsic silicon-based layer 2 is formed on one surface of a one-conductivity single-crystal silicon substrate 1, and an intrinsic silicon-based layer 4 is formed on the other surface.
  • an intrinsic silicon-based layer 4 is formed on the other surface.
  • a one-conductivity-type silicon-based layer 3 and a reverse-conductivity-type silicon-based layer 5 are formed on each surface of the intrinsic silicon-based layer 2 and the intrinsic silicon-based layer 4.
  • the intrinsic silicon-based layer 2 between the one-conductivity-type single crystal silicon substrate 1 and the one-conductivity-type silicon-based layer 3 is referred to as “one-conductivity-type layer-side intrinsic silicon-based layer” and is opposite to the one-conductivity-type single crystal silicon substrate 1
  • the intrinsic silicon layer 4 between the conductive silicon layer 5 and the conductive silicon layer 5 may be referred to as a “reverse conductivity type layer-side intrinsic silicon layer”.
  • transparent electrode layers 6 and 8 are formed on the surface of each of the one-conductivity-type silicon-based layer 3 and the reverse-conductivity-type silicon-based layer 5, and collector electrodes 7 and 9 are formed thereon.
  • a single crystal silicon substrate contains impurities that supply charges to silicon and has conductivity.
  • a p-type single crystal silicon substrate having an impurity (for example, boron atom) into which is introduced is introduced. That is, “one conductivity type” in this specification means either n-type or p-type.
  • the heterojunction on the incident side where the light incident on the single crystal silicon substrate is absorbed most is a reverse junction. If the heterojunction on the light incident side is a reverse junction, a strong electric field is provided, and electron / hole pairs can be efficiently separated and recovered. On the other hand, when holes and electrons are compared, electrons having smaller effective mass and scattering cross section generally have higher mobility. From the above viewpoint, it is preferable that the single conductivity type single crystal silicon substrate 1 used in the present invention is an n type single crystal silicon substrate.
  • the collector electrode 9 / transparent electrode layer 8 / p-type amorphous silicon-based layer 5 / non-doped amorphous silicon examples thereof include a system layer 4 / n-type single crystal silicon substrate 1 / non-doped amorphous silicon system layer 2 / n-type amorphous silicon system layer 3 / transparent electrode layer 6 / collecting electrode 7 in this order.
  • the n-type amorphous silicon-based layer (also referred to as n layer) side is the back surface side.
  • a collector electrode 9 / transparent electrode layer 8 / n-type amorphous silicon substrate is used as a collector electrode 9 / transparent electrode layer 8 / n-type amorphous silicon substrate.
  • the n-layer side is preferably the incident surface side from the viewpoint of increasing the carrier recovery efficiency with the reverse junction as the light incident side.
  • a texture is formed on the surface of the single crystal silicon substrate.
  • the single crystal silicon substrate is preferably cut out so that the incident surface is a (100) plane. This is because when a single crystal silicon substrate is etched, a texture structure is easily formed by anisotropic etching using the difference in etching rate between the (100) plane and the (111) plane.
  • One conductivity type layer side intrinsic silicon-based layer 2 and one conductivity type silicon based layer 3 are formed on one surface of single crystal silicon substrate 1, and the opposite conductivity type layer side intrinsic silicon based layer 4 is formed on the other surface. Then, the reverse conductivity type silicon-based layer 5 is formed.
  • the method for forming these silicon-based layers is not particularly limited, but it is preferable to use a plasma CVD method. When the silicon-based layer is formed by plasma CVD, the production process can be simplified because the silicon-based layer can be formed in the same chamber and the hydrogen plasma treatment described later can be performed. .
  • a substrate temperature of 100 to 300 ° C., a pressure of 20 to 2600 Pa, and a high frequency power density of 0.003 to 0.5 W / cm 2 are preferably used.
  • a silicon-containing gas such as SiH 4 or Si 2 H 6 is used as a source gas for forming the silicon-based layer.
  • the source gas diluted with H 2 or the like may be introduced into the chamber.
  • B 2 H 6 or PH 3 is preferably used as a dopant gas for forming a conductive type (p-type or n-type) silicon-based layer.
  • a mixed gas in which the dopant gas is previously diluted with a raw material gas or H 2 can also be used.
  • a gas containing a different element such as CH 4 , CO 2 , NH 3 , GeH 4
  • a silicon alloy layer such as silicon carbide, silicon nitride, silicon germanium or the like is manufactured as a silicon-based layer. It may be membraned.
  • the intrinsic silicon layers 2 and 4 are substantially intrinsic non-doped silicon thin films.
  • the intrinsic silicon-based layers 2 and 4 are preferably non-doped hydrogenated amorphous silicon substantially consisting of silicon and hydrogen.
  • the substrate is heated for a predetermined time if necessary. Thereafter, the first intrinsic silicon-based thin film layer 21 is formed.
  • This first intrinsic silicon-based thin film layer has a role as a protective layer for reducing plasma damage to the surface of the single crystal silicon during the hydrogen plasma treatment.
  • the first intrinsic silicon-based thin film layer 21 is preferably formed with a thickness of 1 nm to 10 nm.
  • the film thickness of the first intrinsic silicon-based thin film layer is more preferably 2 nm or more. If the film thickness of the first intrinsic silicon-based thin film layer is too small, the coverage of the single crystal silicon substrate surface becomes insufficient, and the single crystal silicon surface tends to be easily damaged by plasma during the hydrogen plasma treatment. In particular, when the texture is formed on the surface of the single crystal silicon substrate, if the thickness of the first intrinsic silicon-based thin film layer is small, the coverage of the bottom or top of the texture tends to be insufficient.
  • the first intrinsic silicon-based thin film layer 21 is preferably formed with a thickness of 1.5 nm or more, and formed with a thickness of 2 nm or more. It is preferred that The film thickness of the first intrinsic silicon-based thin film layer is more preferably 8 nm or less, further preferably 6 nm or less, particularly preferably 5 nm or less, and most preferably 4 nm or less. If the film thickness of the first intrinsic silicon thin film layer is too large, the passivation effect of the single crystal silicon substrate by hydrogen plasma treatment and the defect reduction effect at the interface between the single crystal silicon substrate and the first intrinsic silicon thin film layer are sufficiently obtained. It may not be possible.
  • the first intrinsic silicon-based thin film layer 21 After the formation of the first intrinsic silicon-based thin film layer 21, a plasma treatment is performed in a gas atmosphere mainly containing hydrogen.
  • the surface thereof is subjected to hydrogen plasma treatment, whereby the conversion characteristics of the crystalline silicon-based photoelectric conversion device, particularly the open circuit voltage (Voc), is improved.
  • the hydrogen plasma treatment is performed after the formation of the first intrinsic silicon-based thin film layer is compared with the case where the hydrogen plasma treatment is performed on the surface of the single crystal silicon substrate. It has been found that the conversion characteristics of the crystalline silicon photoelectric conversion device are improved. This is presumably because the first intrinsic silicon-based thin film layer acts as a protective layer that reduces plasma damage to the single crystal silicon surface during the hydrogen plasma treatment.
  • the high frequency power density and the plasma processing time in the plasma processing step can be appropriately set within a range where the effects of the present invention can be obtained.
  • the high-frequency power density during the plasma treatment is preferably 0.052W / cm 2 or less, 0.039W / cm 2 or less being more preferred.
  • the plasma treatment time is preferably 140 seconds or less, and more preferably 120 seconds or less.
  • the lower limit value of the high frequency power density at the time of plasma processing is not particularly limited as long as it is within a range where hydrogen plasma can be generated.
  • high-frequency power density in the plasma processing step is preferably 0.01 W / cm 2 or more, 0.016W / cm 2 or more is more preferable.
  • the lower limit value of the plasma processing time is not particularly limited, and is appropriately set in consideration of the film thickness of the first intrinsic silicon thin film layer and the high frequency power density in the plasma processing step. From the viewpoint of improving the hydrogen passivation effect on the crystalline silicon substrate, the plasma treatment time is preferably 3 seconds or more, and more preferably 10 seconds or more.
  • “Gas atmosphere mainly composed of hydrogen” in the plasma treatment step may contain an inert gas such as nitrogen, helium, or argon as long as the hydrogen concentration in the atmosphere is 70% by volume or more. A small amount of dopant gas such as B 2 H 6 or PH 3 may be contained.
  • the source gas such as SiH 4 is not introduced into the chamber and the source gas used for forming the first intrinsic silicon thin film layer does not remain in the chamber. . Even if the source gas is included in the gas atmosphere of the plasma treatment step, it is preferable that the silicon-based layer is not substantially formed during the plasma discharge.
  • the allowable range of the content of the source gas in the plasma treatment step depends on other film forming parameters, but is preferably 1/100 or less of hydrogen and more preferably 1/500 or less in volume ratio. Preferably, it is 1/2000 or less.
  • the intrinsic silicon-based layer 2 is preferably non-doped hydrogenated amorphous silicon.
  • the first intrinsic silicon-based thin film layer 21 is amorphous silicon. Even when the film is formed, a part of the first intrinsic silicon-based thin film layer may be crystallized by the hydrogen plasma treatment. The presence of the crystallized component can be confirmed by, for example, cross-sectional observation of the sample with a high-resolution transmission electron microscope (TEM), X-ray diffraction, Raman scattering spectroscopy, or the like.
  • TEM transmission electron microscope
  • X-ray diffraction X-ray diffraction
  • Raman scattering spectroscopy or the like.
  • a second intrinsic silicon thin film layer 22 is formed on the first intrinsic silicon thin film layer 21.
  • the total thickness of the intrinsic silicon-based layer 2 is increased by forming the second intrinsic silicon-based thin film 22 layer after the hydrogen plasma treatment. Therefore, the diffusion of impurity atoms to the single crystal silicon substrate 1 is suppressed during the formation of the conductive silicon-based layer 3.
  • the second intrinsic silicon-based thin film layer 22 is preferably formed with a thickness of 1 nm to 15 nm.
  • the thickness of the second intrinsic silicon-based thin film layer is preferably 2 nm to 14 nm, more preferably 2.5 nm to 12 nm, and further preferably 3 nm to 10 nm.
  • the total thickness of the first intrinsic silicon-based thin film layer 21 and the thickness of the second intrinsic silicon-based thin film layer 22, that is, the thickness of the intrinsic silicon-based layer 2 is preferably 6 nm or more.
  • the film thickness of the intrinsic silicon-based layer 2 is preferably 16 nm or less.
  • the film thickness of the intrinsic silicon-based layer is more preferably 3 nm to 14 nm, and further preferably 5 nm to 12 nm.
  • the first intrinsic silicon-based thin film layer forming step, the plasma processing step, and the second intrinsic silicon-based thin film layer forming step are continuously performed in the same film forming chamber. It is preferable that the plasma discharge is once stopped after the first intrinsic silicon-based thin film layer forming step and before the plasma processing step is started. That is, it is preferable that the supply of the raw material gas is stopped in a state where the plasma discharge is stopped, the discharge is restarted after the inside of the chamber becomes a gas atmosphere mainly containing hydrogen, and the plasma treatment process is started.
  • the plasma processing step is subsequently performed without stopping the plasma discharge after forming the first intrinsic silicon-based thin film layer, the first intrinsic silicon-based thin film layer and the second intrinsic silicon are caused by the source gas remaining in the chamber.
  • An interface layer having a relatively high hydrogen concentration may be formed between the system thin film layer. This interface layer may cause the conversion characteristics to deteriorate. Therefore, if plasma discharge is not stopped before the start of the plasma treatment process, the source gas is exhausted out of the chamber in a short time by a method such as temporarily increasing the hydrogen gas flow rate after forming the first intrinsic silicon-based thin film layer. Thus, it is preferable that the atmospheric gas is replaced.
  • the process of forming the intrinsic silicon-based layer has been described by taking the one-conductivity-type layer-side intrinsic silicon-based layer 2 as an example.
  • At least one of the formation of the reverse conductivity type layer-side intrinsic silicon-based layer 4 has three steps: a first intrinsic silicon-based thin film layer forming step, a plasma processing step, and a second intrinsic silicon-based thin film layer forming step. It only has to be.
  • both the formation process of the one-conductivity-type-layer-side intrinsic silicon-based layer 2 and the reverse-conductivity-type-layer-side intrinsic silicon-based layer 4 have the above three processes, further improvement of conversion characteristics An effect can be obtained.
  • the method for forming the conductive silicon layers 3 and 5 on the intrinsic silicon layers 2 and 4 is not particularly limited.
  • a hydrogenated amorphous silicon layer, an oxidized amorphous silicon layer, an amorphous silicon carbide layer, or the like is formed. Further, not only the amorphous layer but also a microcrystalline layer partially containing a crystalline component may be formed.
  • Transparent electrode layers 6 and 8 are formed on the conductive silicon-based layers 3 and 5.
  • the transparent electrode layer contains a conductive oxide.
  • the conductive oxide for example, zinc oxide, indium oxide, or tin oxide can be used alone or in combination.
  • a conductive doping agent may be added to these conductive oxides.
  • examples of the doping agent added to zinc oxide include aluminum, gallium, boron, silicon, and carbon.
  • examples of the doping agent added to indium oxide include zinc, tin, titanium, tungsten, molybdenum, and silicon. Fluorine etc. are mentioned as a doping agent added to a tin oxide.
  • These conductive oxides may be formed as a single film, or a plurality of layers may be formed.
  • the film thickness of the transparent electrode layer is preferably 10 nm or more and 140 nm or less from the viewpoint of transparency and conductivity.
  • the transparent electrode layer only needs to have conductivity necessary for transporting carriers to the collector electrode. If the film thickness of the transparent electrode layer is too large, the transmittance may decrease due to absorption loss of the transparent electrode layer itself, which may cause a decrease in photoelectric conversion efficiency.
  • a physical vapor deposition method such as a sputtering method, a chemical vapor deposition (MOCVD) using a reaction between an organometallic compound and oxygen or water is preferable.
  • MOCVD chemical vapor deposition
  • energy by heat, plasma discharge or the like may be used for film formation.
  • Collector electrodes 7 and 9 are formed on the transparent electrode layers 6 and 8.
  • the collector electrode can be produced by a known technique such as inkjet, screen printing, wire bonding, spraying, etc., but screen printing is preferable from the viewpoint of productivity.
  • screen printing method a process of printing a conductive paste composed of metal particles and a resin binder by screen printing is preferably used.
  • the photoelectric conversion device obtained by the production method of the present invention can find some differences in physical properties as compared with the photoelectric conversion device produced by the conventional method.
  • a photoelectric conversion device obtained by the manufacturing method of the present invention tends to have a long carrier lifetime. This is presumably because the hydrogen passivation effect on the surface of the single crystal silicon substrate is improved, so that interface defects between the single crystal silicon substrate and the intrinsic silicon-based layer are reduced, and the carrier recombination rate at the interface is reduced.
  • the carrier lifetime can be measured by a ⁇ -PCD method, a QSSPC (Quasi Steady State Photo-conductivity) method, or the like.
  • the film thickness was obtained by observing the cross section with a transmission electron microscope (TEM). Note that it is difficult to identify the interface between the first intrinsic silicon thin film layer and the second intrinsic silicon thin film layer and the interface between the second intrinsic silicon thin film layer and the conductive silicon layer by TEM observation. Therefore, the film thicknesses of these layers were calculated from the ratio between the total thickness of each layer determined from TEM observation and the film formation time. For the layer formed on the surface of the silicon substrate on which the texture was formed, the direction perpendicular to the texture slope was defined as the film thickness direction.
  • TEM transmission electron microscope
  • the output characteristics of the photoelectric conversion device were measured at a sample temperature of 25 ° C. under light irradiation of AM 1.5 and 100 mW / cm 2 .
  • Example 1 In Example 1, a crystalline silicon-based photoelectric conversion device schematically shown in FIG. 1 was manufactured.
  • n-type single crystal silicon substrate having a plane orientation of the incident surface of (100) and a thickness of 200 ⁇ m was washed in acetone. Thereafter, the substrate was immersed in a 2 wt% HF aqueous solution for 3 minutes to remove the silicon oxide film on the surface, and then rinsed with ultrapure water twice. Next, the silicon substrate was immersed in a 5/15 wt% KOH / isopropyl alcohol aqueous solution maintained at 70 ° C. for 15 minutes, and the substrate surface was etched to form a texture. Thereafter, rinsing with ultrapure water was performed twice. When the surface of the single crystal silicon substrate 1 was observed with an atomic force microscope (AFM manufactured by Pacific Nanotechnology), the substrate surface was most etched, and a pyramidal texture with the (111) face exposed was formed. It had been.
  • AFM atomic force microscope
  • the single crystal silicon substrate 1 that has been etched is introduced into the CVD apparatus, and a non-doped amorphous silicon thin film layer having a thickness of 4 nm is formed on one surface (incident surface side) as the first intrinsic silicon thin film layer 41.
  • the film forming conditions were a substrate temperature of 150 ° C., a pressure of 120 Pa, a SiH 4 / H 2 flow rate ratio of 3/10, and a high frequency power density of 0.011 W / cm 2 .
  • the plasma discharge was once stopped and the supply of SiH 4 was stopped. Only hydrogen gas was introduced into the CVD apparatus for about 30 seconds, and the gas in the apparatus was replaced. Thereafter, plasma discharge was resumed and hydrogen plasma treatment was performed.
  • the conditions for the hydrogen plasma treatment were a substrate temperature of 150 ° C., a pressure of 120 Pa, a high frequency power density of 0.026 W / cm 2 , and a treatment time of 60 seconds.
  • a non-doped amorphous silicon thin film layer was formed as a second intrinsic silicon thin film layer 42 with a film thickness of 6 nm.
  • the film forming conditions for the non-doped amorphous silicon thin film layer 42 were the same as the film forming conditions for the non-doped amorphous silicon thin film layer 41.
  • a p-type amorphous silicon layer 5 having a thickness of 4 nm was formed on the second non-doped amorphous silicon thin film layer 42.
  • the deposition conditions for the p-type amorphous silicon layer were as follows: the substrate temperature was 150 ° C., the pressure was 60 Pa, the SiH 4 / dilution B 2 H 6 flow rate ratio was 1/3, and the high-frequency power density was 0.011 W / cm 2 . .
  • As the diluted B 2 H 6 gas a gas diluted with H 2 to a B 2 H 6 concentration of 5000 ppm was used.
  • a first non-doped amorphous silicon thin film layer 21 having a thickness of 4 nm is formed on the other surface (back surface side) of the single crystal silicon substrate 1 and hydrogen plasma treatment is performed.
  • a thin silicon film layer 22 having a thickness of 6 nm was formed.
  • an n-type amorphous silicon layer 3 was formed with a thickness of 4 nm.
  • the film forming conditions for the n-type amorphous silicon layer were a substrate temperature of 150 ° C., a pressure of 60 Pa, a SiH 4 / dilution PH 3 flow rate ratio of 1/3, and a high frequency power density of 0.011 W / cm 2 .
  • As the diluted PH 3 gas a gas diluted with H 2 to a PH 3 concentration of 5000 ppm was used.
  • ITO Indium tin composite oxide
  • ITO Indium tin composite oxide
  • Argon / oxygen was introduced as a carrier gas at 50/1 sccm, and film formation was performed under conditions of a substrate temperature of 150 ° C., a pressure of 0.2 Pa, and a high frequency power density of 0.5 W / cm 2 .
  • a silver paste was screen-printed as collector electrodes 7 and 9 on the respective surfaces of the transparent electrode layers 6 and 8 to form comb-shaped electrodes. Finally, an annealing treatment was performed at 150 ° C. for 1 hour to obtain a photoelectric conversion device.
  • Comparative Example 1 a crystalline silicon photoelectric conversion device was manufactured in the same manner as in Example 1, but each of the non-doped amorphous silicon layers 2 and 4 was formed to a thickness of 10 nm by one film formation. It was. That is, in Comparative Example 1, the following steps were different from Example 1.
  • a non-doped amorphous silicon layer 2 having a thickness of 10 nm was formed on the back side of the single crystal silicon substrate 1. Thereafter, the hydrogen plasma treatment and the formation of the second non-doped amorphous silicon thin film layer were not performed, and the n-type amorphous silicon layer 3 was formed. Similarly, a non-doped amorphous silicon layer 4 having a thickness of 10 nm was formed on the surface side of the single crystal silicon substrate 1, and a p-type amorphous silicon layer 5 was formed thereon.
  • Comparative Example 2 a crystalline silicon-based photoelectric conversion device was manufactured as in Example 1. However, after hydrogen plasma treatment was performed directly on the single crystal silicon substrate 1, non-doped amorphous silicon layers 2 and 4 were produced. Each was formed to a film thickness of 10 nm by one film formation. That is, in Comparative Example 2, the following steps were different from Example 1.
  • non-doped amorphous silicon layer 2 Before the non-doped amorphous silicon layer 2 was formed, hydrogen plasma treatment was performed directly on the back surface side of the single crystal silicon substrate 1. The conditions for the hydrogen plasma treatment were the same as the conditions for the hydrogen plasma treatment of Example 1. Thereafter, a non-doped amorphous silicon layer 2 was formed with a thickness of 10 nm. Thereafter, the n-type amorphous silicon layer 3 was formed on the non-doped amorphous silicon layer 2 without performing hydrogen plasma treatment or forming a non-doped amorphous silicon thin film.
  • the single crystal silicon substrate 1 is subjected to hydrogen plasma treatment on the surface side, and then a non-doped amorphous silicon layer 4 is formed to a thickness of 10 nm, on which a p-type amorphous silicon layer 5 is formed. Formed.
  • Comparative Example 3 In Comparative Example 3, a crystalline silicon photoelectric conversion device was manufactured in the same manner as in Example 1. However, the first intrinsic silicon thin film layers 21 and 41 and the second intrinsic silicon thin film layers 22 and 42 were produced. Instead of hydrogen plasma treatment between the films, a non-doped amorphous silicon thin film was formed under high hydrogen concentration conditions. That is, the comparative example 3 was different from the example 1 in that the intrinsic silicon layers 2 and 4 were formed in the following steps.
  • a non-doped amorphous silicon thin film layer having a thickness of 4 nm was formed on one surface of the single crystal silicon substrate 1 as the first intrinsic silicon thin film layer 41. Thereafter, the SiH 4 / H 2 flow rate ratio is changed to 3/75, the high frequency power density is changed to 0.026 W / cm 2 while the plasma discharge is performed, and the non-doped amorphous silicon thin film having a thickness of 2 nm is changed. A layer (interface layer) was formed. Thereafter, the SiH 4 / H 2 flow rate ratio and the high frequency power density were changed, and a non-doped amorphous silicon thin film layer having a thickness of 4 nm was formed as the second intrinsic silicon thin film layer 42.
  • the film forming conditions for the non-doped amorphous silicon thin film layer 42 were the same as the film forming conditions for the non-doped amorphous silicon thin film layer 41.
  • a first non-doped amorphous silicon thin film layer 21 having a thickness of 4 nm, an interface layer having a thickness of 2 nm, and a non-doped amorphous film having a thickness of 4 nm are also provided.
  • the silicon thin film layer 22 was sequentially formed.
  • Comparative Example 4 In Comparative Example 4, as in Comparative Example 3, as the intrinsic silicon-based layers 2 and 4, a crystalline silicon-based material having a first non-doped amorphous silicon thin film layer, an interface layer, and a second non-doped amorphous silicon thin-film layer. A photoelectric conversion device was manufactured. However, Comparative Example 4 was different from Comparative Example 3 in that the film forming conditions of these layers were changed to the following (a) to (d).
  • the photoelectric conversion characteristics (open circuit voltage (Voc), short circuit current density (Jsc), fill factor (FF), and conversion efficiency (Eff)) of the photoelectric conversion devices obtained in Example 1 and Comparative Examples 1 to 4 Evaluation was performed using a simulator. Table 1 shows the evaluation results. Each photoelectric conversion characteristic in Table 1 is shown as a relative value with respect to Comparative Example 1.
  • Example 1 and Comparative Examples 1 and 2 the non-doped amorphous silicon layers 2 and 4 have the same total film thickness.
  • the photoelectric conversion device of Example 1 in which the hydrogen plasma treatment was performed after the formation of the first non-doped amorphous silicon thin film layer, the hydrogen plasma treatment was not performed, and the non-doped amorphous silicon layer 2 was formed by one film formation. Compared with the photoelectric conversion device of Comparative Example 1, the conversion efficiency was improved.
  • the photoelectric conversion device of Comparative Example 2 in which the hydrogen plasma treatment was directly performed on the single crystal silicon substrate before the non-doped amorphous silicon layer was formed has a lower conversion efficiency than the photoelectric conversion device of Comparative Example 1. Was.
  • Table 1 also shows the carrier lifetime measurement results of the photoelectric conversion devices of Example 1 and Comparative Examples 1 and 2.
  • the lifetime value has a high correlation with the open circuit voltage (Voc). It is considered that these differences are caused by the passivation effect of the single crystal silicon substrate, that is, the difference in interface defect density between the single crystal silicon substrate and the non-doped amorphous silicon layer.
  • the short circuit current densities of Example 1 and Comparative Examples 1 and 2 were within a range of ⁇ 1%, and no significant difference was observed. From this, it is considered that there is no significant difference between Example 1 and Comparative Examples 1 and 2 in the film physical properties such as optical characteristics of the non-doped amorphous silicon layer. From these results, in the manufacturing method of the present invention, the hydrogen plasma treatment reduces the defect density at the interface between the single crystal silicon substrate and the intrinsic silicon-based layer, which contributes to improvement in conversion efficiency. Conceivable.
  • Comparative Example 2 in which the hydrogen plasma treatment was directly performed on the single crystal silicon substrate, the open-circuit voltage was lower than that in Comparative Example 1 despite the hydrogen plasma treatment being performed. This is presumably because a good interface state is not obtained due to the influence of plasma damage to the surface of the single crystal silicon substrate.
  • the hydrogen plasma treatment is performed after the first non-doped amorphous silicon thin film layer is formed as in the first embodiment, the first non-doped amorphous silicon thin film layer acts as a protective layer to cause plasma damage. It is thought that the influence of is suppressed.
  • the manufacturing method of the present invention it is considered that plasma damage to the single crystal silicon substrate is suppressed, the hydrogen passivation effect is improved, and interface defects are reduced.
  • Comparative Example 3 in which the interface layer was formed under the high hydrogen condition between the first non-doped amorphous silicon thin film layer and the second non-doped amorphous silicon thin film layer, the conversion efficiency as in Example 1 was improved. There was no improvement, but rather the conversion efficiency was lower than that of Comparative Example 1. In Comparative Example 4, the same tendency as in Comparative Example 3 was observed. Since the high-frequency power density at the time of forming the interface layer in Comparative Example 3 is the same as the high-frequency power density in the hydrogen plasma processing step of Example 1, in Example 1, in a hydrogen gas atmosphere that does not substantially contain a source gas. It is thought that the fact that the plasma treatment step was performed contributed to the improvement of the conversion efficiency.
  • Examples 2 to 6 and Comparative Examples 5 and 6 A photoelectric conversion device was produced in the same manner as in Example 1 except that the film thicknesses of the first non-doped amorphous silicon thin film layers 21 and 41 were changed as shown in Table 2.
  • the photoelectric conversion characteristics of the photoelectric conversion devices of these Examples and Comparative Examples are shown in Table 2 together with the photoelectric conversion characteristics of the photoelectric conversion device of Example 1.
  • Each photoelectric conversion characteristic in Table 2 is shown as a relative value with respect to Comparative Example 1 described above.
  • the open-circuit voltage in the region where the film thickness of the first non-doped amorphous silicon thin film layer is 4 nm or less, the open-circuit voltage once increases as the film thickness increases, and when the film thickness exceeds 6 nm, the open-circuit voltage decreases.
  • the increase in open-circuit voltage accompanying the increase in the thickness of the first non-doped amorphous silicon thin film layer (first intrinsic silicon thin film layer) is caused by the influence of plasma damage on the surface of the single crystal silicon substrate by the first intrinsic silicon thin film layer. It is thought that this is due to the role as a protective layer that reduces the amount of light.
  • the film thickness of the first intrinsic silicon-based thin film layer is 6 nm or more, the open circuit voltage decreases because the hydrogen plasma treatment is performed as the film thickness of the first intrinsic silicon-based thin film layer increases. This is considered to be because the passivation effect and the interface defect reduction effect due to the above are blocked. From the above results, the film thickness of the first non-doped amorphous silicon thin film layer is particularly preferably in the range of 2 nm to 5 nm, and most preferably in the range of 2 to 4 nm.
  • Example 7 to 11 A photoelectric conversion device was produced in the same manner as in Example 1 except that the film thicknesses of the second non-doped amorphous silicon thin film layers 22 and 42 were changed as shown in Table 3.
  • each of the first non-doped amorphous silicon thin film layers 21 and 41 was formed with a film thickness of 4 nm, and then hydrogen plasma treatment was performed. Thereafter, the n-type amorphous silicon layer 3 and the p-type amorphous silicon layer 5 were formed without forming the second non-doped amorphous silicon thin film layers 22 and 42. Other than that was carried out similarly to Example 1, and produced the photoelectric conversion apparatus.
  • Table 3 shows the photoelectric conversion characteristics of the photoelectric conversion devices of Examples 7 to 11 and Comparative Example 7 together with the photoelectric conversion characteristics of the photoelectric conversion device of Example 1. Each photoelectric conversion characteristic in Table 3 is shown as a relative value with respect to Comparative Example 1 described above.
  • Comparative Example 7 in which the second non-doped amorphous silicon thin film layer (second intrinsic silicon-based thin film layer) was not formed, the photoelectric conversion characteristics, in particular, the open-circuit voltage was lowered as compared with each Example. This is considered to be due to the diffusion of doped impurity atoms when the conductive silicon-based layer is formed on the intrinsic silicon-based layer because the thickness of the intrinsic silicon-based layer is small.
  • the film thickness of the second intrinsic silicon-based thin film layer increases, the total film thickness with the first intrinsic silicon-based thin film layer (that is, the film thickness of the intrinsic silicon-based layer) increases.
  • the decrease in the short-circuit current is considered to be due to an increase in light absorption loss due to an increase in the thickness of the intrinsic silicon layer.
  • the decrease in the fill factor is considered to be due to an increase in resistance in the film thickness direction of the intrinsic silicon-based layer. From these results, the film thickness of the second intrinsic silicon thin film layer is set so that the short circuit current and the fill factor do not decrease excessively in consideration of the total film thickness with the first intrinsic silicon thin film layer. It can be said that it is preferable.
  • Example 12 to 19 A photoelectric conversion device was produced in the same manner as in Example 1 except that the high-frequency power density and the plasma treatment time in the hydrogen plasma treatment step were changed as shown in the fourth example.
  • the photoelectric conversion characteristics of the photoelectric conversion devices of these examples are shown in Table 4 together with the photoelectric conversion characteristics of the photoelectric conversion device of Example 1.
  • Each photoelectric conversion characteristic of Table 4 is shown as a relative value with respect to Comparative Example 1 described above.
  • the open-circuit voltage is mainly changed by changing the high-frequency power density and the plasma processing time in the hydrogen plasma processing step. This is considered to be because when the high frequency power density is low or when the plasma processing time is short, the hydrogen passivation and defect reduction effects by the hydrogen plasma processing are small and the open circuit voltage improvement effect is small. Conversely, if the high-frequency power density is excessively large or if the plasma treatment time is excessively long, the effect of plasma damage on the single crystal silicon surface will increase, offsetting the effect of increasing open-circuit voltage due to passivation and interface defect reduction. This is considered to be because of this.
  • Example 20 a crystalline silicon-based photoelectric conversion device was manufactured as in Example 1, but the first non-doped amorphous silicon thin film layers 21 and 41 were formed to a thickness of 2 nm, and hydrogen plasma treatment was performed. After being performed, the second non-doped amorphous silicon thin film layers 22 and 42 were different from Example 1 in that they were formed with a film thickness of 8 nm.
  • Reference Example 1 a crystalline silicon-based photoelectric conversion device was manufactured as in Example 20, but in the formation of the non-doped amorphous silicon layers 2 and 4, the formation of the non-doped amorphous silicon thin film layer and It was different from Example 20 in that the hydrogen plasma treatment was repeatedly performed. That is, in Reference Example 1, after a non-doped amorphous silicon thin film layer is formed with a thickness of 2 nm, hydrogen plasma treatment is performed, and thereafter, a non-doped amorphous silicon thin film layer with a thickness of 2 nm is further manufactured. A membrane and hydrogen plasma treatment was performed. An amorphous silicon layer having a thickness of 4 nm was further formed thereon. An n-type amorphous silicon layer 3 and a p-type amorphous silicon layer 5 were formed on the non-doped amorphous silicon layers 2 and 4 thus formed.
  • Reference Example 2 In Reference Example 2, as in Reference Example 1, the formation of the non-doped amorphous silicon thin film layer and the hydrogen plasma treatment were repeatedly performed. In Reference Example 2, after a non-doped amorphous silicon thin film layer having a thickness of 2 nm and a hydrogen plasma treatment were repeated three times, an amorphous silicon layer having a thickness of 2 nm was formed thereon. It was different from Reference Example 1 in that a film was formed.
  • Table 5 shows the total of the photoelectric conversion characteristics of the photoelectric conversion devices of Example 20 and Reference Examples 1 and 2 and the time (including plasma processing time) required to form the non-doped amorphous silicon layers 2 and 4.
  • Each photoelectric conversion characteristic and time in Table 6 are shown as relative values with respect to Example 16.
  • Example 16 and Reference Examples 1 and 2 There is no clear difference in photoelectric conversion characteristics between Example 16 and Reference Examples 1 and 2, and an improvement effect is seen by repeatedly forming the non-doped amorphous silicon thin film layer and hydrogen plasma treatment. There wasn't. From this, the improvement of the photoelectric conversion characteristics by the manufacturing method of the present invention is not due to the film quality improvement by chemical annealing, but the passivation effect of the surface of the single crystal silicon substrate by the hydrogen plasma treatment, the single crystal silicon substrate and the intrinsic silicon This is thought to be due to the effect of reducing defects at the interface with the system layer.
  • SYMBOLS 1 1 conductivity type (n type) single crystal silicon substrate 2 1 conductivity type (n type) layer side intrinsic silicon system layer 4 Reverse conductivity type (p type) layer side intrinsic silicon system layer 21, 41 1st intrinsic silicon system thin film layer 22, 42 Second intrinsic silicon-based thin film layer 3 One conductivity type (n-type) silicon-based layer 5 Reverse conductivity type (p-type) silicon-based layer 6, 8 Transparent electrode layer 7, 9 Collector electrode

Abstract

本発明は、結晶シリコン系光電変換装置を製造する方法に関する。本発明の結晶シリコン系光電変換装置は、一導電型単結晶シリコン基板の一方の面に一導電型層側真性シリコン系層および一導電型シリコン系層をこの順に有し、前記一導電型単結晶シリコン基板の他方の面に逆導電型層側真性シリコン系層および逆導電型シリコン系層をこの順に有する。本発明において、前記一導電型層側真性シリコン系層の形成工程、および前記逆導電型層側真性シリコン系層の形成工程の少なくともいずれか一方は、前記一導電型単結晶シリコン基板上に１ｎｍ～１０ｎｍの膜厚を有する第１真性シリコン系薄膜層がプラズマＣＶＤ法により形成される工程、水素を主成分とするガス雰囲気の中でプラズマ処理が行われる工程、および前記第１真性シリコン系薄膜層上に第２真性シリコン系薄膜層がプラズマＣＶＤ法により形成される工程、をこの順に有する。

Description

光電変換装置の製造方法
　本発明は、単結晶シリコン基板表面にヘテロ接合を有する結晶シリコン系光電変換装置を製造する方法に関するものである。
　結晶シリコン基板を備える結晶シリコン系光電変換装置は、光電変換効率が高く、太陽光発電システムとして広く一般に実用化されている。中でも、単結晶シリコン基板の表面に、単結晶シリコンとは異なるバンドギャップを有する導電型非晶質シリコン系層を有する結晶シリコン系光電変換装置は、ヘテロ接合太陽電池と呼ばれている。
　ヘテロ接合太陽電池の中でも、導電型非晶質シリコン系層と結晶シリコン基板との間に、真性の非晶質シリコン系層を有するものは、変換効率の最も高い結晶シリコン系光電変換装置の形態の一つとして知られている。結晶シリコン基板と導電型非晶質シリコン系層との間に、真性の非晶質シリコン系層が製膜されることで、導電型非晶質シリコン系層の製膜による欠陥準位の生成が低減され、かつ結晶シリコン基板表面に存在する欠陥（主にシリコンの未結合手）が水素で終端化処理（パッシベーション）される。また、真性の非晶質シリコン系層の存在によって、導電型非晶質シリコン系層製膜時の、結晶シリコン基板表面へのキャリア導入不純物の拡散を防止することもできる。
　このようなヘテロ接合太陽電池の変換効率を向上させる試みとして、特許文献１では、結晶シリコン基板上に真性の非晶質シリコン系層を製膜する前に、結晶シリコン基板表面に水素プラズマ処理を行い、基板表面を清浄化することが提案されている。
　特許文献２では、非晶質シリコン系層製膜時の水素希釈比を多段階で変化させることで、非晶質シリコン系層の膜中水素濃度プロファイルを制御することが提案されている。特許文献２には、水素濃度プロファイルを制御することにより、膜中のシリコンの未結合手が終端されて、キャリア再結合が抑制されることで変換特性が向上する旨が記載されている。また、薄膜シリコン系光電変換装置に関する技術として、特許文献３では、膜厚が１ｎｍ未満の非晶質シリコン系薄膜の製膜と水素プラズマ処理とを繰り返し行うことが提案されている。このように製膜と水素プラズマ処理とを繰り返す方法は、「化学アニーリング」とも称される。化学アニーリングによれば、非晶質シリコン系層の膜中欠陥が低減される。
特許第２８４１３３５号公報 特許第４１７１４２８号公報 特公平６－１０５６９１号公報
　本発明者らは、上記特許文献１に記載されているように、シリコン基板表面にプラズマ処理を行う方法による光電変換特性の改善を試みたが、十分な特性の向上は達成できなかった。これは、水素プラズマ処理によって結晶シリコン基板表面の清浄化効果が得られる反面、基板表面がプラズマダメージを受けるために、結果として、結晶シリコン基板と真性非晶質シリコン系層との界面の欠陥が低減されないためであると推定された。
　上記特許文献２による方法では、シリコン系薄膜そのものの膜質は改善されるものの、結晶シリコン基板と真性非晶質シリコン系層との界面の欠陥を低減することは困難であった。また、膜中の水素濃度プロファイルは、製膜時の水素希釈倍率以外にも、温度履歴等の他の工程条件の影響を強く受ける。そのため、水素濃度プロファイルを安定的に制御して、変換特性を向上させることが困難であるとの課題も存在していた。
　上記特許文献３のような化学アニーリングによれば、シリコン系薄膜の膜質改善が可能である。しかしながら、化学アニーリングによって膜質が改善されるのは、処理表面から１ｎｍ未満の範囲のみである。一方、ヘテロ接合太陽電池において、導電型不純物のシリコン基板表面への拡散の防止や、欠陥のパッシベーション効果を発揮させるためには、真性非晶質シリコン系層の膜厚は、少なくとも３ｎｍ程度は必要である。そのため、化学アニーリングによって真性非晶質シリコン系層の膜質を改善するためには、製膜と水素プラズマ処理とを何度も繰り返す必要があり、生産性に劣るとの問題がある。
　上記に鑑み、本発明は、結晶シリコン系光電変換装置において、単結晶シリコン基板とシリコン系薄膜層との界面欠陥を低減させて、光電変換特性を向上させることを目的とする。
　上記課題に鑑みて検討の結果、本発明者らは、結晶シリコン系光電変換装置の製造方法において、真性非晶質シリコン系層の形成方法を改善することで、光電変換特性の向上が可能であることを見出し、本発明を為した。
　本発明は、一導電型単結晶シリコン基板の一方の面に一導電型層側真性シリコン系層および一導電型シリコン系層をこの順に有し、前記一導電型単結晶シリコン基板の他方の面に逆導電型層側真性シリコン系層および逆導電型シリコン系層をこの順に有する結晶シリコン系光電変換装置を製造する方法に関する。前記一導電型層側真性シリコン系層の形成工程、および前記逆導電型層側真性シリコン系層の形成工程の少なくともいずれか一方は、下記の第１真性シリコン系薄膜層形成工程、プラズマ処理工程、および第２真性シリコン系薄膜層形成工程を、この順に有することが好ましい。
　第１真性シリコン系薄膜層形成工程：　前記一導電型単結晶シリコン基板上に１ｎｍ～１０ｎｍの膜厚を有する第１真性シリコン系薄膜層が形成される工程。
　プラズマ処理工程：　前記第１真性シリコン系薄膜層が形成された一導電型単結晶シリコン基板が、水素を主成分とするガス雰囲気の中でプラズマ処理される工程。
　第２真性シリコン系薄膜層形成工程：　前記第１真性シリコン系薄膜層上に第２真性シリコン系薄膜層が形成される工程。
　本発明において、前記第１真性シリコン系薄膜層の膜厚と前記第２真性シリコン系薄膜層の膜厚との合計は、１６ｎｍ以下であることが好ましい。
　本発明の一実施形態においては、前記第１真性シリコン系薄膜層形成工程の後、一旦プラズマ放電が停止され、その後にプラズマ放電が再開されて前記プラズマ処理工程が行われる。
　本発明の製造方法によれば、結晶シリコン系光電変換装置の単結晶シリコン基板のパッシベーション効果が向上し、単結晶シリコン基板とシリコン系薄膜層との界面欠陥が低減できる。このため、光電変換効率に優れた結晶シリコン系光電変換装置を提供できる。
本発明の一実施形態による結晶シリコン系光電変換装置の模式的断面図である。
　以下、本発明の実施形態を、図１に示した結晶シリコン系光電変換装置の模式的断面図を用いて説明する。図１の結晶シリコン系光電変換装置において、一導電型単結晶シリコン基板１の一方の面に真性シリコン系層２、他方の面に真性シリコン系層４が形成されている。真性シリコン系層２および真性シリコン系層４のそれぞれの表面には、一導電型シリコン系層３および逆導電型シリコン系層５が形成されている。以下、一導電型単結晶シリコン基板１と一導電型シリコン系層３との間の真性シリコン系層２を「一導電型層側真性シリコン系層」、一導電型単結晶シリコン基板１と逆導電型シリコン系層５との間の真性シリコン系層４を「逆導電型層側真性シリコン系層」と称する場合がある。一般には、一導電型シリコン系層３上および逆導電型シリコン系層５のそれぞれの表面には、透明電極層６，８が形成され、その上に集電極７，９が形成されている。
　まず、一導電型単結晶シリコン基板１について説明する。一般的に単結晶シリコン基板は、シリコンに対して電荷を供給する不純物を含有しており、導電性を有している。このような不純物を含有する導電型単結晶シリコン基板としては、Ｓｉ原子に対して電子を導入する不純物（例えば、リン原子）を含有するｎ型単結晶シリコン基板と、Ｓｉ原子に対して正孔を導入する不純物（例えば、ホウ素原子）を有するｐ型単結晶シリコン基板とがある。すなわち、本明細書における「一導電型」とは、ｎ型またはｐ型のいずれか一方であることを意味する。
　このような一導電型単結晶シリコン基板が、光電変換装置材料として用いられる場合、単結晶シリコン基板へ入射した光が最も多く吸収される入射側のへテロ接合が逆接合であることが好ましい。光入射側のヘテロ接合が逆接合であれば、強い電場が設けられ、電子・正孔対を効率的に分離回収することができる。一方で、正孔と電子とを比較した場合、有効質量および散乱断面積の小さい電子の方が、一般的に移動度が大きい。以上の観点から、本発明において用いられる一導電型単結晶シリコン基板１は、ｎ型単結晶シリコン基板であることが好ましい。
　このようにｎ型単結晶シリコン基板が用いられる場合の結晶シリコン系光電変換装置の構成例としては、集電極９／透明電極層８／ｐ型非晶質シリコン系層５／ノンドープ非晶質シリコン系層４／ｎ型単結晶シリコン基板１／ノンドープ非晶質シリコン系層２／ｎ型非晶質シリコン系層３／透明電極層６／集電極７をこの順に有するものが挙げられる。当該形態においては、ｎ型非晶質シリコン系層（ｎ層ともいう）側を裏面側とすることが好ましい。
　一方、前記導電型単結晶シリコン基板として、ｐ型単結晶シリコン基板が用いられる場合の結晶シリコン系光電変換装置の構成例としては、集電極９／透明電極層８／ｎ型非晶質シリコン系層５／ノンドープ非晶質シリコン系層４／ｐ型単結晶シリコン基板１／ノンドープ非晶質シリコン系層２／ｐ型非晶質シリコン系層３／透明電極層６／集電極７をこの順に有するものが挙げられる。この場合は、逆接合部を光入射側としてキャリアの回収効率を高める観点から、ｎ層側を入射面側とすることが好ましい。
　光閉じ込めの観点から、単結晶シリコン基板の表面にはテクスチャ（凹凸構造）が形成されていることが好ましい。表面にテクスチャを形成するためには、単結晶シリコン基板は、入射面が（１００）面であるように切り出されていることが好ましい。これは、単結晶シリコン基板がエッチングされる場合に、（１００）面と（１１１）面のエッチングレートが異なることを応用した異方性エッチングによって、容易にテクスチャ構造が形成されるためである。
　単結晶シリコン基板１の一方の面には、一導電型層側真性シリコン系層２および一導電型シリコン系層３が形成され、他方の面には、逆導電型層側真性シリコン系層４および逆導電型シリコン系層５が形成される。これらのシリコン系層の製膜方法は特に限定されないが、プラズマＣＶＤ法を用いることが好ましい。プラズマＣＶＤ法によりシリコン系層が製膜される場合は、同一のチャンバー内でシリコン系層の製膜と、後述の水素プラズマ処理とを行うことができるため、生産工程を簡素化することができる。プラズマＣＶＤ法によるシリコン系層の製膜条件としては、例えば、基板温度１００～３００℃、圧力２０～２６００Ｐａ、高周波パワー密度０．００３～０．５Ｗ／ｃｍ２が好ましく用いられる。シリコン系層の製膜には、原料ガスとして、ＳｉＨ４、Ｓｉ２Ｈ６等のシリコン含有ガスが用いられる。原料ガスは、Ｈ２等により希釈されたものがチャンバー内に導入されてもよい。導電型（ｐ型またはｎ型）のシリコン系層を形成するためのドーパントガスとしては、Ｂ２Ｈ６またはＰＨ３等が好ましく用いられる。この場合、ＰやＢといった不純物の添加量は微量でよいため、ドーパントガスが予め原料ガスやＨ２などで希釈された混合ガスを用いることもできる。また、ＣＨ４、ＣＯ２、ＮＨ３、ＧｅＨ４等の異種元素を含むガスを上記ガスに添加することにより、シリコン系層として、シリコンカーバイド、シリコンナイトライド、シリコンゲルマニウム等のシリコン合金層が製膜されてもよい。
　上記の真性シリコン系層２，４は、実質的に真性なノンドープシリコン系薄膜である。真性シリコン系層２，４は、実質的にシリコンおよび水素からなるノンドープ水素化非晶質シリコンであることが好ましい。単結晶シリコン基板１表面に真性シリコン系層２，４が形成されることで、単結晶シリコン基板への不純物拡散が抑制されつつ、単結晶シリコン基板表面のパッシベーションが有効に行われる。
　本発明の製造方法においては、上記真性シリコン系層の製膜が途中で一旦停止された後、水素を主成分とするガス雰囲気下でプラズマ処理が行われ、その後に製膜が再開されることが好ましい。以下、本発明における真性シリコン系層の形成方法について、一導電型層側真性シリコン系層２を例として説明する。
　まず、一導電型単結晶シリコン基板１が、プラズマＣＶＤ装置の真空チャンバーに設置された後、必要に応じて所定時間基板の加熱が行われる。その後、第１真性シリコン系薄膜層２１が形成される。この第１真性シリコン系薄膜層は、水素プラズマ処理の際の単結晶シリコン表面へのプラズマダメージを低減する保護層としての役割を有している。
　第１真性シリコン系薄膜層２１は、１ｎｍ～１０ｎｍの膜厚で形成されることが好ましい。第１真性シリコン系薄膜層の膜厚は、２ｎｍ以上であることがより好ましい。第１真性シリコン系薄膜層の膜厚が小さすぎると、単結晶シリコン基板表面のカバレッジが不十分となり、水素プラズマ処理時に単結晶シリコン表面がプラズマダメージを受けやすくなる傾向がある。特に、単結晶シリコン基板の表面にテクスチャが形成されている場合は、第１真性シリコン系薄膜層の膜厚が小さいと、テクスチャの底部や頂部のカバレッジが不十分となる傾向がある。そのため、単結晶シリコン基板１の表面にテクスチャが形成されている場合は、第１真性シリコン系薄膜層２１が１．５ｎｍ以上の膜厚で形成されることが好ましく、２ｎｍ以上の膜厚で形成されることが好ましい。第１真性シリコン系薄膜層の膜厚は、８ｎｍ以下であることがより好ましく、６ｎｍ以下であることがさらに好ましく、５ｎｍ以下であることが特に好ましく、４ｎｍ以下であることが最も好ましい。第１真性シリコン系薄膜層の膜厚が大きすぎると、水素プラズマ処理による単結晶シリコン基板のパッシベーション効果や、単結晶シリコン基板と第１真性シリコン系薄膜層との界面の欠陥低減効果が十分得られない場合がある。
　第１真性シリコン系薄膜層２１の形成後に、水素を主成分とするガス雰囲気の中でプラズマ処理が行われる。このように、第１真性シリコン系薄膜層の形成後、その表面が水素プラズマ処理されることで、結晶シリコン系光電変換装置の変換特性、特に開放電圧（Ｖｏｃ）が改善される。これは、シリコン系薄膜層の形成のみでは不十分であった単結晶シリコン基板への水素パッシベーション効果が改善されるためと考えられる。また、本発明者らの検討によれば、単結晶シリコン基板表面に水素プラズマ処理が行われる場合に比して、第１真性シリコン系薄膜層形成後に水素プラズマ処理が行われる場合の方が、結晶シリコン系光電変換装置の変換特性が改善されることが見出された。これは、第１真性シリコン系薄膜層が、水素プラズマ処理の際の単結晶シリコン表面へのプラズマダメージを低減する保護層として作用するためであると考えられる。
　プラズマ処理の条件としては、例えば、基板温度１００℃～３００℃、圧力２０Ｐａ～２６００Ｐａが好ましい。プラズマ処理工程における高周波パワー密度やプラズマ処理時間は、本発明の効果が得られる範囲で適宜に設定し得る。ただし、単結晶シリコン基板上に第１真性シリコン系薄膜層が設けられていても、プラズマ処理時の高周波パワー密度が過度に高い場合や、プラズマ処理時間が過度に長い場合は、単結晶シリコン基板表面へのプラズマダメージの影響が増大し、変換特性が低下する場合がある。そのため、プラズマ処理時の高周波パワー密度は、０．０５２Ｗ／ｃｍ２以下が好ましく、０．０３９Ｗ／ｃｍ２以下がより好ましい。また、プラズマ処理時間は、１４０秒以下が好ましく、１２０秒以下がより好ましい。
　プラズマ処理時の高周波パワー密度の下限値は、水素プラズマを発生させ得る範囲であれば、特に制限されない。水素プラズマ処理による水素パッシベーションや欠陥低減効果を高める観点において、プラズマ処理工程における高周波パワー密度は、０．０１Ｗ／ｃｍ２以上が好ましく、０．０１６Ｗ／ｃｍ２以上がより好ましい。
　プラズマ処理時間の下限値は特に制限されず、第１真性シリコン系薄膜層の膜厚や、プラズマ処理工程における高周波パワー密度を勘案して適宜に設定される。結晶シリコン基板への水素パッシベーション効果を改善する観点において、プラズマ処理時間は、３秒以上であることが好ましく、１０秒以上であることがより好ましい。
　プラズマ処理工程における「水素を主成分とするガス雰囲気」とは、雰囲気中の水素濃度が７０体積％以上であれば、窒素やヘリウム、アルゴン等の不活性ガスが含まれていてもよく、微量のＢ２Ｈ６、ＰＨ３等のドーパントガスが微量に含まれていてもよい。一方、プラズマ処理工程においては、ＳｉＨ４等の原料ガスがチャンバー内に導入されず、かつ第１真性シリコン系薄膜層の製膜に用いられた原料ガスがチャンバー内に残留していないことが好ましい。また、仮にプラズマ処理工程のガス雰囲気に原料ガスが含まれている場合であっても、プラズマ放電中に、シリコン系層が実質的に製膜されないことが好ましい。プラズマ処理工程における原料ガスの含有量の許容範囲は、他の製膜パラメータにも依存するが、体積比で、水素の１／１００以下であることが好ましく、１／５００以下であることがより好ましく、１／２０００以下であることがさらに好ましい。
　真性シリコン系層２は、ノンドープ水素化非晶質シリコンであることが好ましいことは前述のとおりであるが、本発明の製造方法によれば、第１真性シリコン系薄膜層２１として非晶質シリコンが製膜された場合であっても、水素プラズマ処理によって、第１真性シリコン系薄膜層の一部が結晶化される場合がある。結晶化された成分の存在は、例えば高解像度の透過型電子顕微鏡（ＴＥＭ）による試料の断面観察、Ｘ線回折法、ラマン散乱分光法などで確認することができる。
　プラズマ処理工程の後、第１真性シリコン系薄膜層２１上には、第２真性シリコン系薄膜層２２が形成される。本発明においては、水素プラズマ処理後に第２真性シリコン系薄膜２２層が形成されることで、真性シリコン系層２の合計膜厚が大きくなる。そのため、導電型シリコン系層３の製膜時に、不純物原子が単結晶シリコン基板１へ拡散することが抑制される。
　第２真性シリコン系薄膜層２２は、１ｎｍ～１５ｎｍの膜厚で形成されることが好ましい。第２真性シリコン系薄膜層の膜厚は、２ｎｍ～１４ｎｍが好ましく、２．５ｎｍ～１２ｎｍがより好ましく、３ｎｍ～１０ｎｍがさらに好ましい。また、第１真性シリコン系薄膜層２１の膜厚と、第２真性シリコン系薄膜層２２の膜厚との合計、すなわち真性シリコン系層２の膜厚は６ｎｍ以上であることが好ましい。真性シリコン系層２の膜厚が過度に小さいと、導電型シリコン系層３中の不純物原子の単結晶シリコン基板面への拡散や、単結晶シリコン基板表面のカバレッジ悪化に起因して、界面欠陥が増大する傾向がある。一方、真性シリコン系層２の膜厚が過度に大きいと、高抵抗化や光吸収ロスの増大による変換特性の低下を招く場合がある。そのため、真性シリコン系層２の膜厚は１６ｎｍ以下であることが好ましい。真性シリコン系層の膜厚は、３ｎｍ～１４ｎｍであることがより好ましく、５ｎｍ～１２ｎｍであることがさらに好ましい。
　上記の第１真性シリコン系薄膜層形成工程、プラズマ処理工程、および第２真性シリコン系薄膜層形成工程は、同一の製膜チャンバー内で続けて行われることが好ましい。第１真性シリコン系薄膜層形成工程の後、プラズマ処理工程開始前には、一旦プラズマ放電が停止されることが好ましい。すなわち、プラズマ放電が停止された状態で原料ガスの供給が停止され、チャンバー内が水素を主成分とするガス雰囲気となった後に放電が再開されて、プラズマ処理工程が開始されることが好ましい。第１真性シリコン系薄膜層形成後にプラズマ放電が停止されずに引き続いてプラズマ処理工程が行われると、チャンバー内に残存する原料ガスに起因して、第１真性シリコン系薄膜層と第２真性シリコン系薄膜層との間に、相対的に水素濃度の高い界面層が形成される場合がある。この界面層は、変換特性を低下させる原因となる場合がある。そのため、プラズマ処理工程の開始前にプラズマ放電が停止されない場合は、第１真性シリコン系薄膜層形成後に一時的に水素ガス流量を高める等の方法により、短時間で原料ガスがチャンバー外に排気されて、雰囲気ガスの置換が行われることが好ましい。
　以上、一導電型層側真性シリコン系層２を例として、真性シリコン系層の形成工程を説明したが、本発明の製造方法においては、一導電型層側真性シリコン系層２の形成、および逆導電型層側真性シリコン系層４の形成の少なくともいずれか一方が、第１真性シリコン系薄膜層形成工程、プラズマ処理工程、および第２真性シリコン系薄膜層形成工程の３つの工程を有していればよい。一導電型層側真性シリコン系層２の形成工程、および逆導電型層側真性シリコン系層４の形成工程の両方が、上記の３つの工程を有している場合は、さらなる変換特性の向上効果が得られうる。
　真性シリコン系層２，４上への導電型シリコン系層３，５の形成方法は特に限定されない。導電型シリコン系層としては、水素化非晶質シリコン層、酸化非晶質シリコン層、非晶質シリコンカーバイド層等が製膜される。また、非晶質層に限らず部分的に結晶質成分を含む微結晶層が形成されてもよい。
　導電型シリコン系層３，５上には、透明電極層６，８が形成される。透明電極層には導電性酸化物が含まれる。導電性酸化物としては、例えば、酸化亜鉛や酸化インジウム、酸化錫を単独または混合して用いることができる。さらにこれらの導電性酸化物には、導電性ドーピング剤が添加されていてもよい。例えば、酸化亜鉛に添加されるドーピング剤としては、アルミニウム、ガリウム、ホウ素、ケイ素、炭素などが挙げられる。酸化インジウムに添加されるドーピング剤としては、亜鉛、錫、チタン、タングステン、モリブデン、ケイ素等が挙げられる。酸化錫に添加されるドーピング剤としては、フッ素などが挙げられる。これらの導電性酸化物は単膜として製膜されてもよいし、複数の層が製膜されてもよい。
　透明電極層の膜厚は、透明性と導電性の観点から、１０ｎｍ以上１４０ｎｍ以下であることが好ましい。透明電極層は、集電極へのキャリアの輸送に必要な導電性を有していればよい。透明電極層の膜厚が大きすぎると、透明電極層自身の吸収ロスのために透過率が減少し、光電変換効率を低下させる原因となる場合がある。
　透明電極層の製膜方法としては、スパッタリング法等の物理気相堆積法や有機金属化合物と酸素または水との反応を利用した化学気相堆積（ＭＯＣＶＤ）等が好ましい。いずれの製膜方法においても、熱やプラズマ放電等によるエネルギーを製膜に利用してもよい。
　透明電極層６，８上には集電極７，９が形成される。集電極は、インクジェット、スクリーン印刷、導線接着、スプレー等の公知技術によって作製できるが、生産性の観点からはスクリーン印刷が好ましい。スクリーン印刷法においては、金属粒子と樹脂バインダーからなる導電ペーストをスクリーン印刷によって印刷する工程が好ましく用いられる。
　本発明の製造方法により得られる光電変換装置は、従来の方法により製造された光電変換装置と比べ、幾つかの物性面での違いを見出すことができる。例えば、本発明の製造方法により得られる光電変換装置は、キャリアライフタイムが長い傾向がある。これは、単結晶シリコン基板表面の水素パッシベーション効果が向上することにより、単結晶シリコン基板と真性シリコン系層との界面欠陥が低減され、界面におけるキャリア再結合速度が減少するためであると推定される。キャリアライフタイムは、μ－ＰＣＤ法やＱＳＳＰＣ（Ｑｕａｓｉ　Ｓｔｅａｄｙ　Ｓｔａｔｅ　Ｐｈｏｔｏ－ｃｏｎｄｕｃｔｉｖｉｔｙ）法等により測定できる。
　以下、本発明を実施例により具体的に説明するが、本発明は以下の実施例に限定されるものではない。
[測定方法]
　膜厚は、断面の透過型電子顕微鏡（ＴＥＭ）観察により求めた。なお、ＴＥＭ観察によって、第１真性シリコン系薄膜層と第２真性シリコン系薄膜層との界面、および第２真性シリコン系薄膜層と導電型シリコン層との界面を識別することは困難である。そのため、これらの層の膜厚は、ＴＥＭ観察から求められた各層の合計厚みと製膜時間の比から算出した。また、テクスチャが形成されたシリコン基板表面に形成された層については、テクスチャの斜面と垂直な方向を膜厚方向とした。
　光電変換装置の出力特性は、ＡＭ１．５、１００ｍＷ／ｃｍ２の光照射下で、試料温度２５℃のもとで測定を行った。
　ライフタイム測定は、単結晶シリコン基板１上に、ノンドープ非晶質シリコン層２，４および導電型非晶質シリコン層３，５までが形成された試料を用い、μ－ＰＣＤ法（ＳＥＭＩＬＡＢ社製ＷＴ－２０００）により評価した。
[実施例１]
　実施例１では、図１に模式的に示す結晶シリコン系光電変換装置が製造された。
　入射面の面方位が（１００）で、厚みが２００μｍのｎ型単結晶シリコン基板がアセトン中で洗浄された。その後、基板が２重量％のＨＦ水溶液に３分間浸漬され、表面の酸化シリコン膜が除去された後、超純水によるリンスが２回行われた。次に７０℃に保持された５／１５重量％のＫＯＨ／イソプロピルアルコール水溶液に、シリコン基板が１５分間浸漬され、基板表面がエッチングされて、テクスチャが形成された。その後、超純水によるリンスが２回行われた。原子間力顕微鏡（ＡＦＭ　パシフィックナノテクノロジー社製）により単結晶シリコン基板１の表面観察を行ったところ、基板表面はエッチングが最も進行しており、（１１１）面が露出したピラミッド型のテクスチャが形成されていた。
　エッチングが終了した単結晶シリコン基板１がＣＶＤ装置へ導入され、一方の面（入射面側）に、第１真性シリコン系薄膜層４１として、ノンドープ非晶質シリコン薄膜層が４ｎｍの膜厚で製膜された。製膜条件は、基板温度が１５０℃、圧力１２０Ｐａ、ＳｉＨ４／Ｈ２流量比が３／１０、高周波パワー密度が０．０１１Ｗ／ｃｍ２であった。
　ノンドープ非晶質シリコン薄膜層が４ｎｍの膜厚で製膜された後、一旦プラズマ放電が停止され、ＳｉＨ４の供給が停止された。約３０秒間、水素ガスのみがＣＶＤ装置へ導入されて、装置内のガス置換が行われた。その後、プラズマ放電が再開され、水素プラズマ処理が行われた。水素プラズマ処理の条件は、基板温度１５０℃、圧力１２０Ｐａ、高周波パワー密度０．０２６Ｗ／ｃｍ２であり、処理時間は６０秒であった。
　その後、ＳｉＨ４の供給が再開され、第２真性シリコン系薄膜層４２として、ノンドープ非晶質シリコン薄膜層が６ｎｍの膜厚で製膜された。ノンドープ非晶質シリコン薄膜層４２の製膜条件は、ノンドープ非晶質シリコン薄膜層４１の製膜条件と同一であった。
　第２ノンドープ非晶質シリコン薄膜層４２上に、ｐ型非晶質シリコン層５が４ｎｍの膜厚で製膜された。ｐ型非晶質シリコン層の製膜条件は、基板温度が１５０℃、圧力６０Ｐａ、ＳｉＨ４／希釈Ｂ２Ｈ６流量比が１／３、高周波パワー密度が０．０１１Ｗ／ｃｍ２であった。なお、上記希釈Ｂ２Ｈ６ガスとしては、Ｈ２によりＢ２Ｈ６濃度が５０００ｐｐｍまで希釈されたガスが用いられた。
　単結晶シリコン基板１の他方の面（裏面側）にも、第１ノンドープ非晶質シリコン薄膜層２１が４ｎｍの膜厚で製膜され、水素プラズマ処理が行われた後、第２ノンドープ非晶質シリコン薄膜層２２が６ｎｍの膜厚で製膜された。
　第２ノンドープ非晶質シリコン薄膜層２２上に、ｎ型非晶質シリコン層３が４ｎｍの膜厚で製膜された。ｎ型非晶質シリコン層の製膜条件は、基板温度が１５０℃、圧力６０Ｐａ、ＳｉＨ４／希釈ＰＨ３流量比が１／３、高周波パワー密度が０．０１１Ｗ／ｃｍ２であった。なお、上記希釈ＰＨ３ガスとしては、Ｈ２によりＰＨ３濃度が５０００ｐｐｍまで希釈されたガスが用いられた。
　ｎ型非晶質シリコン層３およびｐ型非晶質シリコン層５のそれぞれの表面に、透明電極層６および８として、インジウム錫複合酸化物（ＩＴＯ）が８０ｎｍの膜厚で製膜された。ＩＴＯの製膜には、ターゲットとしてＩＴＯ（酸化錫５重量％含有）が用いられた。キャリアガスとしてアルゴン／酸素が５０／１ｓｃｃｍで導入され、基板温度１５０℃、圧力０．２Ｐａ、高周波パワー密度０．５Ｗ／ｃｍ２の条件で製膜が行われた。
　上記の透明電極層６，８のそれぞれの表面に、集電極７，９として、銀ペーストがスクリーン印刷され、櫛形電極が形成された。最後に、１５０℃で１時間アニール処理が施され、光電変換装置が得られた。
[比較例１]
　比較例１においては、実施例１と同様に結晶シリコン系光電変換装置が製造されたが、ノンドープ非晶質シリコン層２および４のそれぞれが、１回の製膜で１０ｎｍの膜厚に形成された。すなわち、比較例１では、下記の工程が実施例１とは異なっていた。
　単結晶シリコン基板１の裏面側に、ノンドープ非晶質シリコン層２が１０ｎｍの膜厚で形成された。その後水素プラズマ処理や第２ノンドープ非晶質シリコン薄膜層の形成は行われず、ｎ型非晶質シリコン層３が形成された。単結晶シリコン基板１の表面側も同様に、ノンドープ非晶質シリコン層４が１０ｎｍの膜厚で形成され、その上にｐ型非晶質シリコン層５が形成された。
[比較例２]
　比較例２においては、実施例１と同様に結晶シリコン系光電変換装置が製造されたが、単結晶シリコン基板１上に直接水素プラズマ処理が行われた後、ノンドープ非晶質シリコン層２および４のそれぞれが、１回の製膜で１０ｎｍの膜厚に形成された。すなわち、比較例２では、下記の工程が実施例１とは異なっていた。
　ノンドープ非晶質シリコン層２が形成される前に、単結晶シリコン基板１の裏面側に直接水素プラズマ処理が行われた。水素プラズマ処理の条件は、実施例１の水素プラズマ処理の条件と同様であった。その後、ノンドープ非晶質シリコン層２が１０ｎｍの膜厚で形成された。その後、水素プラズマ処理や、ノンドープ非晶質シリコン系薄膜の製膜が行われることなく、ノンドープ非晶質シリコン層２上にｎ型非晶質シリコン層３が形成された。表面側も同様のプロセスにて、単結晶シリコン基板１に水素プラズマ処理が行われ、その後ノンドープ非晶質シリコン層４が１０ｎｍの膜厚で形成され、その上にｐ型非晶質シリコン層５が形成された。
[比較例３]
　比較例３においては、実施例１と同様に結晶シリコン系光電変換装置が製造されたが、第１真性シリコン系薄膜層２１，４１の製膜と第２真性シリコン系薄膜層２２，４２の製膜との間に水素プラズマ処理が行われる代わりに、高水素濃度条件でノンドープ非晶質シリコン薄膜の製膜が行われた。すなわち、比較例３では、真性シリコン系層２，４が下記の工程で製膜された点において、実施例１と異なっていた。
　実施例１と同様に、単結晶シリコン基板１の一方の面に、第１真性シリコン系薄膜層４１として、ノンドープ非晶質シリコン薄膜層が４ｎｍの膜厚で製膜された。その後、プラズマ放電が行われたままで、ＳｉＨ４／Ｈ２流量比が３／７５に変更され、高周波パワー密度が０．０２６Ｗ／ｃｍ２に変更されて、膜厚２ｎｍのノンドープ非晶質シリコン薄膜層（界面層）が形成された。その後、ＳｉＨ４／Ｈ２流量比および高周波パワー密度が変更され、第２真性シリコン系薄膜層４２として、ノンドープ非晶質シリコン薄膜層が４ｎｍの膜厚で製膜された。ノンドープ非晶質シリコン薄膜層４２の製膜条件は、ノンドープ非晶質シリコン薄膜層４１の製膜条件と同一であった。単結晶シリコン基板１の他方の面にも、同様にして、膜厚が４ｎｍの第１ノンドープ非晶質シリコン薄膜層２１、膜厚が２ｎｍの界面層、および膜厚が４ｎｍのノンドープ非晶質シリコン薄膜層２２が順次製膜された。
[比較例４]
　比較例４においては、比較例３と同様に、真性シリコン系層２，４として、第１ノンドープ非晶質シリコン薄膜層、界面層、および第２ノンドープ非晶質シリコン薄膜層を有する結晶シリコン系光電変換装置が製造された。ただし、比較例４では、これら各層の製膜条件が、下記（ａ）～（ｄ）に変更された点において、比較例３と異なっていた。
　（ａ）第１ノンドープ非晶質シリコン薄膜層および第２ノンドープ非晶質シリコン薄膜層製膜時に、Ｈ２ガスが導入されず、ＳｉＨ４ガスのみが導入された；
　（ｂ）界面層製膜時のＳｉＨ４／Ｈ２流量比が３／３０に変更された；
　（ｃ）界面層製膜時の高周波パワー密度が０．０１１Ｗ／ｃｍ２に変更された；
　（ｄ）界面層の製膜厚みが３ｎｍに変更され、第２ノンドープ非晶質シリコン薄膜層の製膜厚みが３ｎｍに変更された。
　上記実施例１、比較例１～４で得られた光電変換装置の光電変換特性（開放電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）、曲線因子（ＦＦ）および変換効率（Ｅｆｆ））を、ソーラーシミュレータを用いて評価した。表１に評価結果を示す。表１の各光電変換特性は、比較例１に対する相対値として示されている。
Figure JPOXMLDOC01-appb-T000001
　上記実施例１、および比較例１、２は、いずれもノンドープ非晶質シリコン層２および４の合計膜厚が同じである。第１ノンドープ非晶質シリコン薄膜層形成後に水素プラズマ処理が行われた実施例１の光電変換装置は、水素プラズマ処理が行われず１回の製膜でノンドープ非晶質シリコン層２が形成された比較例１の光電変換装置に比して、変換効率が向上していた。また、ノンドープ非晶質シリコン層が形成される前に単結晶シリコン基板上へ直接水素プラズマ処理が行われた比較例２の光電変換装置は、比較例１の光電変換装置よりも変換効率が低下していた。
　表１には、実施例１および比較例１，２の光電変換装置のキャリアライフタイム測定結果を併せて示している。ライフタイムの値は、開放電圧（Ｖｏｃ）と高い相関を有している。これらの差は単結晶シリコン基板のパッシベーション効果、即ち単結晶シリコン基板とノンドープ非晶質シリコン層との界面欠陥密度の差に起因しているものと考えられる。一方、実施例１および比較例１，２の短絡電流密度は、±１％の範囲内であり、大きな差がみられなかった。このことから、ノンドープ非晶質シリコン層の光学特性等の膜物性そのものには、実施例１および比較例１，２の間で大きな差は生じていないと考えられる。これらの結果から、本発明の製造方法においては、水素プラズマ処理によって、単結晶シリコン基板と真性シリコン系層との界面の欠陥密度が低減されることが、変換効率の向上に寄与していると考えられる。
　一方、単結晶シリコン基板上へ直接水素プラズマ処理が行われた比較例２では、水素プラズマ処理が行われているにも関わらず、比較例１に比して開放電圧が低下している。これは、単結晶シリコン基板表面へのプラズマダメージの影響によって良好な界面状態が得られていないことに起因すると考えられる。一方、実施例１のように第１ノンドープ非晶質シリコン薄膜層が形成された後に水素プラズマ処理が行われる場合は、第１ノンドープ非晶質シリコン薄膜層が保護層として作用して、プラズマダメージの影響が抑制されていると考えられる。このように、本発明の製造方法によれば、単結晶シリコン基板へのプラズマダメージが抑制されるとともに、水素パッシベーション効果が向上し、界面欠陥が低減されたものと考えられる。
　実施例１および比較例１，２の試料を用いて、二次イオン質量分析法（ＳＩＭＳ）にて、ノンドープ非晶質シリコン層の膜厚方向の水素原子濃度プロファイルを測定したところ、いずれの試料にも特徴的なプロファイルは観察されなかった。このことから、実施例１の光電変換装置では、第１ノンドープ非晶質シリコン薄膜層と第２ノンドープ非晶質シリコン薄膜層との間には、有意な膜厚を有する界面層が形成されていないことが分かる。すなわち、実施例１の水素プラズマ処理工程においては、製膜は実質的に停止されているといえる。
　一方、第１ノンドープ非晶質シリコン薄膜層と第２ノンドープ非晶質シリコン薄膜層との間に、高水素条件で界面層が形成された比較例３では、実施例１のような変換効率の向上はみられず、むしろ比較例１に比して変換効率が低下していた。また、比較例４でも比較例３と同様の傾向がみられた。比較例３の界面層形成時の高周波パワー密度は、実施例１の水素プラズマ処理工程における高周波パワー密度と同一であることから、実施例１では、実質的に原料ガスを含まない水素ガス雰囲気下でプラズマ処理工程が行われたことが、変換効率の向上に寄与していると考えられる。
[実施例２～６および比較例５，６]
　第１ノンドープ非晶質シリコン薄膜層２１および４１の膜厚が、表２に示すように変更された以外は、実施例１と同様にして光電変換装置が作製された。これらの実施例および比較例の光電変換装置の光電変換特性を、実施例１の光電変換装置の光電変換特性とともに表２に示す。表２の各光電変換特性は、前述の比較例１に対する相対値として示されている。
Figure JPOXMLDOC01-appb-T000002
　表２によれば、第１ノンドープ非晶質シリコン薄膜層の膜厚が４ｎｍ以下の領域では、膜厚の増加にともなって開放電圧が一旦増加し、膜厚が６ｎｍ以上になると開放電圧が低下する傾向がみられる。第１ノンドープ非晶質シリコン薄膜層（第１真性シリコン系薄膜層）の膜厚増加に伴う開放電圧の増加は、第１真性シリコン系薄膜層が、単結晶シリコン基板表面へのプラズマダメージの影響を低減する保護層としての役割によるものであると考えられる。一方、表２において、第１真性シリコン系薄膜層の膜厚が６ｎｍ以上の場合に開放電圧が低下しているのは、第１真性シリコン系薄膜層の膜厚の増大にともなって水素プラズマ処理によるパッシベーション効果および界面欠陥低減効果が遮断されるためであると考えられる。上記の結果から、第１ノンドープ非晶質シリコン薄膜層の膜厚は、２ｎｍ～５ｎｍの範囲内であることが特に好ましく、２～４ｎｍの範囲内であることが最も好ましいといえる。
[実施例７～１１]
　第２ノンドープ非晶質シリコン薄膜層２２および４２の膜厚が、表３に示すように変更された以外は、実施例１と同様にして、光電変換装置が作製された。
[比較例７]
　実施例１と同様に、第１ノンドープ非晶質シリコン薄膜層２１および４１のそれぞれが４ｎｍの膜厚で製膜された後、水素プラズマ処理が行われた。その後、第２ノンドープ非晶質シリコン薄膜層２２および４２が製膜されずに、ｎ型非晶質シリコン層３およびｐ型非晶質シリコン層５が形成された。それ以外は実施例１と同様にして、光電変換装置が作製された。
　実施例７～１１および比較例７の光電変換装置の光電変換特性を、実施例１の光電変換装置の光電変換特性とともに表３に示す。表３の各光電変換特性は、前述の比較例１に対する相対値として示されている。
Figure JPOXMLDOC01-appb-T000003
　第２ノンドープ非晶質シリコン薄膜層（第２真性シリコン系薄膜層）が製膜されていない比較例７では、各実施例に比して光電変換特性、特に開放電圧の低下がみられた。これは、真性シリコン系層の厚みが小さいために、その上に導電型シリコン系層が製膜された際の、ドープ不純物原子の拡散等に起因すると考えられる。
　一方、表３によれば、第２真性シリコン系薄膜層の膜厚の増加に伴って、第１真性シリコン系薄膜層との合計膜厚（すなわち、真性シリコン系層の膜厚）が大きくなると、短絡電流および曲線因子が低下する傾向がみられる。表２の各実施例および比較例の対比においても、同様の傾向がみられる。短絡電流の低下は、真性シリコン系層の厚み増大によって光吸収ロスが大きくなるためであると考えられる。また、曲線因子の低下は、真性シリコン系層の膜厚方向の抵抗増大によるものと考えられる。これらの結果から、第２真性シリコン系薄膜層の膜厚は、第１真性シリコン系薄膜層との合計の膜厚を考慮して、短絡電流や曲線因子が過度に低下しないように設定されることが好ましいといえる。
[実施例１２～１９]
　水素プラズマ処理工程における高周波パワー密度およびプラズマ処理時間が、第４に示すように変更されたこと以外は、実施例１と同様にして、光電変換装置が作製された。これらの実施例の光電変換装置の光電変換特性を、実施例１の光電変換装置の光電変換特性とともに表４に示す。表４の各光電変換特性は、前述の比較例１に対する相対値として示されている。
Figure JPOXMLDOC01-appb-T000004
　表４によれば、水素プラズマ処理工程における高周波パワー密度およびプラズマ処理時間が変更されることで、主に開放電圧に変化がみられている。これは、高周波パワー密度が低い場合や、プラズマ処理時間が短い場合は、水素プラズマ処理による水素パッシベーションや欠陥低減効果が小さく、開放電圧の向上効果が小さいためであると考えられる。逆に高周波パワー密度が過度に大きい場合や、プラズマ処理時間が過度に長い場合は、単結晶シリコン面へのプラズマダメージの影響が大きくなり、パッシベーションや界面欠陥低減による開放電圧の向上効果が相殺されるためであると考えられる。
[実施例２０]
　実施例２０においては、実施例１と同様に結晶シリコン系光電変換装置が製造されたが、第１ノンドープ非晶質シリコン薄膜層２１および４１が２ｎｍの膜厚で製膜され、水素プラズマ処理が行われた後、第２ノンドープ非晶質シリコン薄膜層２２および４２が８ｎｍの膜厚で製膜された点において、実施例１と異なっていた。
[参考例１]
　参考例１においては、実施例２０と同様に、結晶シリコン系光電変換装置が製造されたが、ノンドープ非晶質シリコン層２、４の製膜において、ノンドープ非晶質シリコン薄膜層の製膜と水素プラズマ処理とが繰り返し行われた点において、実施例２０と異なっていた。すなわち、参考例１においては、ノンドープ非晶質シリコン薄膜層が２ｎｍの膜厚で製膜された後、水素プラズマ処理が行われ、その後さらに膜厚が２ｎｍのノンドープ非晶質シリコン薄膜層の製膜および水素プラズマ処理が行われた。その上にさらに膜厚が４ｎｍの非晶質シリコン層が製膜された。このようにして形成されたノンドープ非晶質シリコン層２および４上に、ｎ型非晶質シリコン層３およびｐ型非晶質シリコン層５が形成された。
[参考例２]
　参考例２においては、参考例１と同様に、ノンドープ非晶質シリコン薄膜層の製膜と水素プラズマ処理とが繰り返し行われた。参考例２においては、膜厚が２ｎｍのノンドープ非晶質シリコン薄膜層の製膜および水素プラズマ処理が３回繰り返して行われた後、その上に、膜厚が２ｎｍの非晶質シリコン層が製膜された点で、参考例１と異なっていた。
　実施例２０および参考例１，２の光電変換装置の光電変換特性、およびノンドープ非晶質シリコン層２、４の製膜に要した時間（プラズマ処理時間を含む）の合計を表５に示す。表６の各光電変換特性および時間は、実施例１６に対する相対値として示されている。
Figure JPOXMLDOC01-appb-T000005
　実施例１６と参考例１，２との間には、光電変換特性の明確な相違がなく、ノンドープ非晶質シリコン薄膜層の製膜と水素プラズマ処理とを繰り返し行うことによる改善効果はみられなかった。このことから、本発明の製造方法による光電変換特性の向上は、化学アニーリングによる膜質改善に起因するものではなく、水素プラズマ処理による単結晶シリコン基板表面のパッシベーション効果や、単結晶シリコン基板と真性シリコン系層との界面の欠陥低減効果に起因すると考えられる。
　一方、真性シリコン系薄膜層の製膜と水素プラズマ処理が繰り返し行われた参考例１，２では、製膜時間が増大している。以上の結果から、本発明においては、真性シリコン系薄膜層の製膜と水素プラズマ処理とを繰り返し行うこともできるが、生産性の観点からは、第１真性シリコン系薄膜層の製膜と水素プラズマ処理とを１回のみ行い、その後第２真性シリコン系薄膜層を製膜することが好ましいといえる。
　１　　　　　一導電型（ｎ型）単結晶シリコン基板
　２　　　　　一導電型（ｎ型）層側真性シリコン系層
　４　　　　　逆導電型（ｐ型）層側真性シリコン系層
　２１，４１　第１真性シリコン系薄膜層
　２２，４２　第２真性シリコン系薄膜層
　３　　　　　一導電型（ｎ型）シリコン系層
　５　　　　　逆導電型（ｐ型）シリコン系層
　６，８　　　透明電極層
　７，９　　　集電極

Claims (3)

  1. 　一導電型単結晶シリコン基板の一方の面に一導電型層側真性シリコン系層および一導電型シリコン系層をこの順に有し、前記一導電型単結晶シリコン基板の他方の面に逆導電型層側真性シリコン系層および逆導電型シリコン系層をこの順に有する結晶シリコン系光電変換装置を製造する方法であって、
    　前記一導電型層側真性シリコン系層の形成工程、および前記逆導電型層側真性シリコン系層の形成工程の少なくともいずれか一方は、
    　　前記一導電型単結晶シリコン基板上に１ｎｍ～１０ｎｍの膜厚を有する第１真性シリコン系薄膜層が形成される工程、
    　　水素を主成分とするガス雰囲気の中でプラズマ処理が行われる工程、および
    　　前記第１真性シリコン系薄膜層上に第２真性シリコン系薄膜層が形成される工程、
    　をこの順に有する、結晶シリコン系光電変換装置の製造方法。
  2. 　前記第１真性シリコン系薄膜層の膜厚と前記第２真性シリコン系薄膜層の膜厚との合計が１６ｎｍ以下である、請求項１に記載の結晶シリコン系光電変換装置の製造方法。
  3. 　前記第１真性シリコン系薄膜層が形成される工程の後、一旦プラズマ放電が停止され、その後プラズマ放電が再開されて前記プラズマ処理が行われる、請求項１または２に記載の結晶シリコン系光電変換装置の製造方法。
PCT/JP2011/069811 2010-10-01 2011-08-31 光電変換装置の製造方法 WO2012043124A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
ES11828685.5T ES2625473T3 (es) 2010-10-01 2011-08-31 Método para fabricar un dispositivo de conversión fotoeléctrica
US13/877,148 US8691613B2 (en) 2010-10-01 2011-08-31 Method for manufacturing photoelectric conversion device
JP2012536290A JP5456168B2 (ja) 2010-10-01 2011-08-31 光電変換装置の製造方法
CN201180045445.6A CN103119727B (zh) 2010-10-01 2011-08-31 光电转换装置的制造方法
EP11828685.5A EP2624307B1 (en) 2010-10-01 2011-08-31 Method for manufacturing photoelectric conversion device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010224118 2010-10-01
JP2010-224118 2010-10-01

Publications (1)

Publication Number Publication Date
WO2012043124A1 true WO2012043124A1 (ja) 2012-04-05

Family

ID=45892598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/069811 WO2012043124A1 (ja) 2010-10-01 2011-08-31 光電変換装置の製造方法

Country Status (6)

Country Link
US (1) US8691613B2 (ja)
EP (1) EP2624307B1 (ja)
JP (1) JP5456168B2 (ja)
CN (1) CN103119727B (ja)
ES (1) ES2625473T3 (ja)
WO (1) WO2012043124A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002256A1 (ja) * 2012-06-29 2014-01-03 三洋電機株式会社 太陽電池
JP2014506005A (ja) * 2010-12-22 2014-03-06 アイメック ヘテロ接合界面パッシベーション方法
JP2015046424A (ja) * 2013-08-27 2015-03-12 大阪瓦斯株式会社 有機層含有全固体型太陽電池及びその製造方法
WO2016052635A1 (ja) * 2014-09-30 2016-04-07 株式会社カネカ 結晶シリコン系太陽電池の製造方法、及び太陽電池モジュールの製造方法
CN105489669A (zh) * 2015-11-26 2016-04-13 新奥光伏能源有限公司 一种硅异质结太阳能电池及其界面处理方法
JP2016127252A (ja) * 2014-12-31 2016-07-11 新日光能源科技股▲ふん▼有限公司 ヘテロ接合型太陽電池及びその製造方法
JP2016149514A (ja) * 2015-02-13 2016-08-18 新日光能源科技股▲ふん▼有限公司 ヘテロ接合型太陽電池及びその製造方法
WO2017110456A1 (ja) * 2015-12-24 2017-06-29 株式会社カネカ 光電変換装置の製造方法
WO2017110457A1 (ja) * 2015-12-24 2017-06-29 株式会社カネカ 光電変換装置の製造方法
CN107819052A (zh) * 2017-12-11 2018-03-20 晋能光伏技术有限责任公司 一种高效晶硅非晶硅异质结电池结构及其制备方法
WO2019004126A1 (ja) 2017-06-28 2019-01-03 株式会社カネカ 光電変換装置の製造方法
WO2021039764A1 (ja) * 2019-08-30 2021-03-04 京浜ラムテック株式会社 積層構造体、及び積層構造体の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5927027B2 (ja) * 2011-10-05 2016-05-25 株式会社半導体エネルギー研究所 光電変換装置
US9112086B2 (en) * 2011-11-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
CN103227246A (zh) * 2013-04-11 2013-07-31 浙江正泰太阳能科技有限公司 一种异质结电池的制备方法
CN103311801A (zh) * 2013-06-27 2013-09-18 长春理工大学 一种基于ZnO薄膜钝化半导体激光器腔面的方法
FR3015149A1 (fr) * 2013-12-18 2015-06-19 Commissariat Energie Atomique Structure photovoltaique
CN104600157A (zh) * 2015-01-13 2015-05-06 福建铂阳精工设备有限公司 一种异质结太阳能电池的制造方法及异质结太阳能电池
CN105990470B (zh) * 2015-03-06 2017-06-16 新日光能源科技股份有限公司 异质结太阳能电池及其制造方法
CN105489668B (zh) * 2015-11-26 2018-02-13 新奥光伏能源有限公司 一种太阳能电池及其氢化非晶硅i膜层表面处理方法
CN105895715A (zh) * 2016-04-29 2016-08-24 苏州协鑫集成科技工业应用研究院有限公司 异质结太阳能电池及其制备方法
JP6670377B2 (ja) * 2016-05-09 2020-03-18 株式会社カネカ 積層型光電変換装置およびその製造方法
KR101879363B1 (ko) * 2017-01-17 2018-08-16 엘지전자 주식회사 태양 전지 제조 방법
DE112018004186T8 (de) 2017-08-17 2020-07-02 California Institute Of Technology Fertigungsprozesse für effektiv transparente Kontakte
US11227964B2 (en) 2017-08-25 2022-01-18 California Institute Of Technology Luminescent solar concentrators and related methods of manufacturing
WO2019139996A1 (en) * 2018-01-09 2019-07-18 California Institute Of Technology Bifacial solar modules incorporating effectively transparent contacts
US11362229B2 (en) 2018-04-04 2022-06-14 California Institute Of Technology Epitaxy-free nanowire cell process for the manufacture of photovoltaics
CN108538960A (zh) * 2018-04-08 2018-09-14 晋能光伏技术有限责任公司 一种hjt电池钝化工艺
CN108767056B (zh) * 2018-05-02 2020-05-15 江西展宇新能源股份有限公司 一种增强太阳能电池氢钝化能力的富氢pecvd工艺方法
WO2020041522A1 (en) 2018-08-21 2020-02-27 California Institute Of Technology Windows implementing effectively transparent conductors and related methods of manufacturing
CN109638094A (zh) * 2018-12-04 2019-04-16 江苏爱康能源研究院有限公司 高效异质结电池本征非晶硅钝化层结构及其制备方法
CN109411551B (zh) * 2018-12-13 2023-12-15 江苏爱康能源研究院有限公司 多步沉积的高效晶硅异质结太阳能电池电极结构及其制备方法
WO2020205800A1 (en) 2019-03-29 2020-10-08 California Institute Of Technology Apparatus and systems for incorporating effective transparent catalyst for photoelectrochemical application
CN112397614A (zh) * 2020-11-17 2021-02-23 东方日升（常州）新能源有限公司 一种hit电池的硅片表面处理方法及hit电池制备方法和hit电池

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196729A (ja) * 1992-12-25 1994-07-15 Sanyo Electric Co Ltd ヘテロ接合デバイスの製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JPH0982996A (ja) * 1995-09-08 1997-03-28 Mitsui Toatsu Chem Inc 非晶質薄膜太陽電池
JPH10135497A (ja) * 1996-10-31 1998-05-22 Sanyo Electric Co Ltd 太陽電池素子及び太陽電池モジュール
JP2841335B2 (ja) 1991-11-13 1998-12-24 三洋電機株式会社 光起電力装置の製造方法
JP2003303984A (ja) * 2002-04-12 2003-10-24 Sharp Corp 太陽電池の製造方法およびその方法により製造する太陽電池
JP4171428B2 (ja) 2003-03-20 2008-10-22 三洋電機株式会社 光起電力装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490964B2 (ja) * 2000-09-05 2004-01-26 三洋電機株式会社 光起電力装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2841335B2 (ja) 1991-11-13 1998-12-24 三洋電機株式会社 光起電力装置の製造方法
JPH06196729A (ja) * 1992-12-25 1994-07-15 Sanyo Electric Co Ltd ヘテロ接合デバイスの製造方法
JPH0982996A (ja) * 1995-09-08 1997-03-28 Mitsui Toatsu Chem Inc 非晶質薄膜太陽電池
JPH10135497A (ja) * 1996-10-31 1998-05-22 Sanyo Electric Co Ltd 太陽電池素子及び太陽電池モジュール
JP2003303984A (ja) * 2002-04-12 2003-10-24 Sharp Corp 太陽電池の製造方法およびその方法により製造する太陽電池
JP4171428B2 (ja) 2003-03-20 2008-10-22 三洋電機株式会社 光起電力装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2624307A4

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014506005A (ja) * 2010-12-22 2014-03-06 アイメック ヘテロ接合界面パッシベーション方法
JPWO2014002256A1 (ja) * 2012-06-29 2016-05-30 パナソニックＩｐマネジメント株式会社 太陽電池
WO2014002256A1 (ja) * 2012-06-29 2014-01-03 三洋電機株式会社 太陽電池
JP2015046424A (ja) * 2013-08-27 2015-03-12 大阪瓦斯株式会社 有機層含有全固体型太陽電池及びその製造方法
JPWO2016052635A1 (ja) * 2014-09-30 2017-07-13 株式会社カネカ 結晶シリコン系太陽電池の製造方法、及び太陽電池モジュールの製造方法
WO2016052635A1 (ja) * 2014-09-30 2016-04-07 株式会社カネカ 結晶シリコン系太陽電池の製造方法、及び太陽電池モジュールの製造方法
US9871161B2 (en) 2014-09-30 2018-01-16 Kaneka Corporation Method for making crystalline silicon-based solar cell, and method for making solar cell module
JP2016127252A (ja) * 2014-12-31 2016-07-11 新日光能源科技股▲ふん▼有限公司 ヘテロ接合型太陽電池及びその製造方法
JP2016178332A (ja) * 2014-12-31 2016-10-06 新日光能源科技股▲ふん▼有限公司 ヘテロ接合型太陽電池及びその製造方法
JP2016149514A (ja) * 2015-02-13 2016-08-18 新日光能源科技股▲ふん▼有限公司 ヘテロ接合型太陽電池及びその製造方法
CN105489669A (zh) * 2015-11-26 2016-04-13 新奥光伏能源有限公司 一种硅异质结太阳能电池及其界面处理方法
WO2017110457A1 (ja) * 2015-12-24 2017-06-29 株式会社カネカ 光電変換装置の製造方法
WO2017110456A1 (ja) * 2015-12-24 2017-06-29 株式会社カネカ 光電変換装置の製造方法
JPWO2017110456A1 (ja) * 2015-12-24 2018-08-09 株式会社カネカ 光電変換装置の製造方法
JPWO2017110457A1 (ja) * 2015-12-24 2018-08-16 株式会社カネカ 光電変換装置の製造方法
US10505065B2 (en) 2015-12-24 2019-12-10 Kaneka Corporation Method for manufacturing photoelectric conversion device
US10658537B2 (en) 2015-12-24 2020-05-19 Kaneka Corporation Method for manufacturing photoelectric conversion device
WO2019004126A1 (ja) 2017-06-28 2019-01-03 株式会社カネカ 光電変換装置の製造方法
US11069828B2 (en) 2017-06-28 2021-07-20 Kaneka Corporation Method for manufacturing photoelectric conversion device
CN107819052A (zh) * 2017-12-11 2018-03-20 晋能光伏技术有限责任公司 一种高效晶硅非晶硅异质结电池结构及其制备方法
WO2021039764A1 (ja) * 2019-08-30 2021-03-04 京浜ラムテック株式会社 積層構造体、及び積層構造体の製造方法
JP7437053B2 (ja) 2019-08-30 2024-02-22 京浜ラムテック株式会社 積層構造体、及び積層構造体の製造方法

Also Published As

Publication number Publication date
CN103119727A (zh) 2013-05-22
JP5456168B2 (ja) 2014-03-26
EP2624307B1 (en) 2017-03-08
JPWO2012043124A1 (ja) 2014-02-06
US20130210185A1 (en) 2013-08-15
ES2625473T3 (es) 2017-07-19
EP2624307A4 (en) 2014-08-13
CN103119727B (zh) 2016-09-28
EP2624307A1 (en) 2013-08-07
US8691613B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
JP5456168B2 (ja) 光電変換装置の製造方法
JP3926800B2 (ja) タンデム型薄膜光電変換装置の製造方法
US9871161B2 (en) Method for making crystalline silicon-based solar cell, and method for making solar cell module
WO2012020682A1 (ja) 結晶シリコン系太陽電池
JP5863391B2 (ja) 結晶シリコン系太陽電池の製造方法
WO2012050186A1 (ja) 結晶シリコン系太陽電池の製造方法
JP6909267B2 (ja) 光電変換装置の製造方法
JP5919559B2 (ja) 光起電力装置
JP2011060970A (ja) 結晶シリコン系太陽電池とその製造方法
JP5307688B2 (ja) 結晶シリコン系太陽電池
JP7228561B2 (ja) 太陽電池の製造方法
JP6609324B2 (ja) 光電変換装置の製造方法
JP7281444B2 (ja) 太陽電池の製造方法
JP6185304B2 (ja) 結晶シリコン系光電変換装置およびその製造方法
TWI790245B (zh) 光電轉換裝置之製造方法
JP6990764B2 (ja) 太陽電池およびその製造方法
WO2012046606A1 (ja) 光電変換装置の製造方法
JP2014007198A (ja) 結晶シリコン系光電変換装置およびその製造方法
JP2013074038A (ja) 光電変換装置の製造方法及び光電変換装置
JP2012216593A (ja) 光起電力装置およびその製造方法、光起電力モジュール

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180045445.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11828685

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012536290

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13877148

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2011828685

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011828685

Country of ref document: EP