CN108475707A - 光电转换装置的制造方法 - Google Patents

光电转换装置的制造方法 Download PDF

Info

Publication number
CN108475707A
CN108475707A CN201680075001.XA CN201680075001A CN108475707A CN 108475707 A CN108475707 A CN 108475707A CN 201680075001 A CN201680075001 A CN 201680075001A CN 108475707 A CN108475707 A CN 108475707A
Authority
CN
China
Prior art keywords
film
silicon
thin film
based thin
corona treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680075001.XA
Other languages
English (en)
Other versions
CN108475707B (zh
Inventor
宇都俊彦
吉见雅士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN108475707A publication Critical patent/CN108475707A/zh
Application granted granted Critical
Publication of CN108475707B publication Critical patent/CN108475707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

在导电型单晶硅基板(1)上依次具有本征硅系薄膜(12)和导电型硅系薄膜(15)的晶体硅系太阳能电池的制造中，在导电型单晶硅基板上形成本征硅系薄膜后，一边向CVD腔室内导入氢气和含硅气体，一边进行使本征硅系薄膜的表面暴露于氢等离子体的等离子体处理。等离子体处理时的向CVD腔室内的氢导入量为含硅气体导入量的150～2500倍。

Description

光电转换装置的制造方法
技术领域
本发明涉及在单晶硅基板表面具有异质结的晶体硅系光电转换装置的制造方法。
背景技术
作为转换效率高的太阳能电池，已知在单晶硅基板的表面具有非晶硅薄膜的异质结太阳能电池。异质结太阳能电池中，通过在单晶硅基板与导电型硅系薄膜之间插入本征的硅系薄膜，得到存在于晶体硅基板表面的缺陷(主要是硅的悬空键)的氢终止等钝化效果。因此，可以抑制在晶体硅基板表面的载流子复合，提高光电转换效率。
以进一步提高异质结太阳能电池的转换效率为目的，提出有将晶体硅基板表面或其上形成的本征硅系薄膜暴露于氢等离子体的方法(氢等离子体处理)。例如，专利文献1中提出了在晶体硅基板上形成本征的非晶硅系薄膜之前，对晶体硅基板表面进行氢等离子体处理，使基板表面洁净化。
专利文献2中提出了在晶体硅基板上形成膜厚1～10nm的本征非晶硅薄膜后进行氢等离子体处理，其后形成其余的本征非晶硅薄膜的方法。如此，如果在形成本征非晶硅薄膜的一部分膜厚部分后进行氢等离子体处理，则晶体硅基板表面隔着硅薄膜暴露于氢等离子体，因此可以抑制等离子体对晶体硅基板表面的损害，并且能够洁净化基板表面的缺陷。
但是，在对本征非晶硅薄膜进行氢等离子体处理时，有时根据等离子体处理的条件而非晶硅膜的表面被蚀刻而受到损害。专利文献3和专利文献4中提出了除了在形成本征非晶硅薄膜的一部分膜厚部分后进行氢等离子体处理以外，还在形成本征非晶硅薄膜的全膜厚之后，在形成导电型硅薄膜之前也进行氢等离子体处理。
专利文献3中记载了通过在形成本征非晶硅薄膜的全膜厚后进行氢等离子体处理，修复了先前进行氢等离子体处理的界面，本征非晶硅薄膜整体的膜质提高，因此预计进一步提高转换效率。专利文献4中记载了除了可获得基于氢等离子体处理的钝化效果之外，通过在形成本征非晶硅薄膜时，一边对硅烷等原料气体导入2～6倍的氢一边进行CVD成膜，从而还能提高钝化效果。
现有技术文献
专利文献
专利文献1：专利第2841335号公报
专利文献2：WO2012/043124号国际公开小册子
专利文献3：日本特开2014－72406号公报
专利文献4：WO2012/085155号国际公开小册子
发明内容
异质结太阳能电池的制造中，通过等离子体CVD，在单晶硅基板上形成硅系薄膜。一般而言，在量产晶体硅系太阳能电池时，在成膜托盘上载置多个硅基板，进行基于等离子体CVD的硅系薄膜成膜。硅系薄膜的成膜中途或者成膜后的氢等离子体处理可以直接在将成膜托盘安置于硅系薄膜成膜用CVD腔室内的状态下实施。
如专利文献2～4所公开那样，通过在单晶硅基板上形成本征硅系薄膜后进行氢等离子体处理，可以期待减少界面的缺陷以及基于膜质改善的异质结太阳能电池的转换效率的提高。尤其是若提高氢等离子体处理时的功率密度，则膜质改善效果有提高的趋势。然而，若在成膜托盘上载置多个硅基板而进行氢等离子体处理，则由于CVD腔室内的硅基板的位置的不同而有时产生转换特性的差，尤其是开路电压(Voc)的差，氢等离子体处理时的功率密度越高该趋势越显著。
发现尤其是在不进行CVD腔室内的维护而一边更换成膜托盘一边连续地实施多个批次的成膜，则伴随着连续成膜批次数的增加，配置于托盘的中央部附近而进行成膜和氢等离子体处理的电池与配置于托盘的端部附近而进行成膜和氢等离子体处理的电池的转换特性的差变得显著。
串联连接多个电池而使太阳能电池模块化时，根据示出最小的电流值的电池的电流，模块的电流被限速。在将多个电池并联连接而使太阳能电池模块化时，根据显示最小的电压值的电池的电压，模块的电压被限速。即，在串联和/或并联地连接多个电池的太阳能电池模块中，模块效率取决于特性最低的电池。因此，若在电池制作时的批次内和批次间的电池特性的偏差大，则模块效率大幅度下降。
为了减少在批次内和批次间的电池特性的偏差，可考虑使氢等离子体处理时的功率密度下降的方法以及在CVD腔室的成膜面的端部附近不配置基板而使成膜面积减少的方法。但是，若使氢等离子体处理时的功率密度下降，则膜质改善效果减少，太阳能电池的转换效率有下降的趋势。此时，若使成膜面积减少，则在1批次能够处理的基板的片数减少，因此生产效率下降。通过使连续成膜批次数减少并提高CVD腔室内的维护频率，能够减少批次间的各特性的偏差，但装置的作业率下降，生产效率大幅度下降。
鉴于上述内容，本发明的目的在于提供一种异质结太阳能电池的制造方法，其通过本征硅系薄膜的氢等离子体处理而可提高转换特性，且即使在连续成膜批次数增加的情况下，也能够抑制在批次内和批次间的电池特性的偏差，适合于电池的量产。
本发明涉及一种在导电型单晶硅基板的一个主面上依次具有本征硅系薄膜和导电型硅系薄膜的晶体硅系太阳能电池的制造方法。其在将本征硅系薄膜成膜后，进行将硅系薄膜的表面暴露于氢等离子体的等离子体处理。通过使等离子体处理时的环境含有含硅气体，从而即使在连续成膜批次数增加的情况下，也能使转换特性高且能抑制电池特性的偏差。
本发明的晶体硅系太阳能电池的制造方法中，在CVD腔室内配置有多个在导电型单晶硅基板上设置有本征硅系薄膜的基板的状态下，一边向CVD腔室内导入氢气和含硅气体，一边进行使本征硅系薄膜的表面暴露于氢等离子体的等离子体处理。等离子体处理时的向CVD腔室内的氢导入量为含硅气体导入量的150～2500倍。
等离子体处理时的功率密度优选为55～1000mW/cm2。等离子体处理时的功率密度与氢气的导入量相对于含硅气体导入量的比的积优选为15000～250000mW/cm2。
等离子体处理中的本征硅系薄膜的成膜速率优选为－0.14～+0.08nm/秒。应予说明，等离子体处理时的成膜速率的符号的负是指蚀刻(膜厚的减少)，符号的正是指成膜(膜厚的增加)。
等离子体处理后的本征硅系薄膜的膜厚d1与等离子体处理前的本征硅系薄膜的膜厚d0的差d1－d0优选为－3～+1.5nm。(d1－d0)/d1优选为－0.4～+0.2。
本征硅系薄膜优选一边向CVD腔室内导入含硅气体，一边通过等离子体CVD而形成。本征硅系薄膜的形成中，除了导入含硅气体以外，还可以向CVD腔室内导入氢。本征硅系薄膜形成时的向CVD腔室内的氢导入量优选小于含硅气体导入量的50倍。本征硅系薄膜的成膜速率以换算成平滑面上的成膜速率的值计优选为0.1nm/秒以上。本征硅系薄膜的形成与等离子体处理优选在同一CVD腔室内实施。
本征硅系薄膜也可以分割为多个子层而形成。本征硅系薄膜从导电型单晶硅基板侧依次分割为第一子层到第n子层的n层子层而形成时，在形成任一子层后，实施上述等离子体处理。优选在形成第一子层后和形成第n子层后实施等离子体处理。
上述n为2以上的整数。例如，n＝2的情况下，第一本征薄膜通过层叠第一子层和第二子层而形成。优选多个子层分别以1～8nm的膜厚形成。其中，与硅基板接触的第一子层优选以1～6nm的膜厚形成。
根据本发明的方法，可得到转换效率高的晶体硅系太阳能电池。此时，即使在硅系薄膜的连续成膜批次数增加时，在批次内和批次间的电池特性的偏差也小，可以使电池的品质稳定化。因此，减少CVD腔室内的维护频率，提高太阳能电池的生产效率。进而，由于电池特性的偏差小，因此将多个电池电连接而制作太阳能电池模块时，可以提高模块特性。
附图说明
图1是一个实施方式的晶体硅系光电转换装置的示意性截面图。
图2是用于对现有技术的氢等离子体蚀刻进行说明的示意图。
图3是用于对本发明中的等离子体处理进行说明的示意图。
图4是用于对向由多个子层构成的本征硅系薄膜的等离子体处理进行说明的示意图。
具体实施方式
图1是表示晶体硅系太阳能电池的一个方式的示意性截面图。图1的太阳能电池100在硅基板1的第一主面(p层侧)和第二主面(n层侧)分别依次具备本征硅系薄膜12、22和导电型硅系薄膜15、25。第一主面上的导电型硅系薄膜15与第二主面上的导电型硅系薄膜25具有不同的导电型。即，第一主面上的导电型硅系薄膜15为p型，第二主面上的导电型硅系薄膜25为n型。导电型硅系薄膜15、25上各自形成有透明导电层17、27和金属电极19、29。
硅基板1为n型或p型的导电型单晶硅基板。在将空穴与电子比较时，一般而言，电子具有较大的迁移率。因此，在硅基板1为n型单晶硅基板时，存在太阳能电池的转换特性变高的趋势。太阳能电池100的受光面可以是p层侧、n层侧中的任一者。异质结太阳能电池中，若使受光面侧的异质结为逆接合，则设置强的电场，可有效率地分离回收光生成载流子(电子和空穴)。因此，在硅基板为n型时，优选将p层侧设为受光面。如图1所示，在两者的透明导电层上具备经图案化的金属电极时，也可以将p层侧和n层侧的两面设为受光面。
从陷光的观点出发，优选在硅基板1的表面形成有纹理(textur)(凹凸结构)。为了在表面形成纹理，优选为具有(100)面方位的单晶硅基板。这是因为在将单晶硅基板进行蚀刻时，通过利用(100)面与(111)面的蚀刻速率不同的各向异性蚀刻，能够容易地形成纹理结构。
本征硅系薄膜12、22和导电型硅系薄膜15、25是由硅系材料构成的薄膜。通过在单晶硅基板1与导电型硅系薄膜15、25之间具有本征硅系薄膜12、22，可有效地进行硅基板表面的钝化。为了提高硅基板表面的钝化效果，本征硅系薄膜12、22优选为实质上由硅和氢构成的非掺杂氢化硅。作为硅系材料，除了硅以外，还可以举出碳化硅、氮化硅、硅锗等硅合金。
硅系薄膜的形成方法没有特别限定，优选为等离子体CVD法。在通过等离子体CVD形成硅系薄膜时，可以在同一腔室内进行硅系薄膜的形成和等离子体处理，因此可以简化工序。
基于等离子体CVD的硅系薄膜的形成中，作为原料气体，使用SiH4、Si2H6等含硅气体。对于原料气体，可以将利用H2等稀释而成的气体导入腔室内。作为用于形成导电型(p型或n型)的硅系薄膜的掺杂剂气体，优选使用B2H6或PH3。P、B等掺杂剂的添加量为微量即可，因此也可以使用将掺杂剂气体预先用原料气体、H2等稀释而成的混合气体。通过将CH4、CO2、NH3、GeH4等含有异种元素的气体添加于上述气体，可以形成碳化硅、氮化硅、硅锗等硅合金薄膜。基于等离子体CVD的硅系薄膜的成膜条件优选为基板温度100～300℃、压力20～2600Pa、功率密度3～500mW/cm2。
[硅基板上的硅系薄膜的成膜和等离子体处理]
本发明的制造方法中，在硅基板1的第一主面上的本征硅系薄膜12和硅基板1的第二主面上的本征硅系薄膜22中的任一者的成膜表面，进行等离子体处理。等离子体处理一边向CVD腔室内导入氢气和含硅气体，一边在含硅的氢环境下实施。以下，对硅基板1的第一主面上的本征硅系薄膜12的形成和等离子体处理进行说明。
＜本征硅系薄膜的成膜＞
本征硅系薄膜12优选通过等离子体CVD而成膜。在通过等离子体CVD将本征硅系薄膜成膜时，首先，硅基板被导入至等离子体CVD装置的腔室内。可以将多个硅基板载置于成膜托盘等载置构件上而导入至腔室内。此时，也可以通过吸引方式等而将基板固定于腔室内的规定位置。通过将多个硅基板导入至腔室内，以1批次进行多个硅基板上的成膜，可以提高太阳能电池的生产效率。
将硅基板导入至腔室内后，根据需要进行基板的加热。其后，在腔室内导入含硅气体和根据需要的氢等稀释气体，在硅基板1上形成本征硅系薄膜12。
本征硅系薄膜12是与硅基板1邻接的层，作为硅基板表面的钝化层发挥作用。为了有效地进行钝化，本征硅系薄膜12优选与硅基板1的界面附近的成膜初期部分为非晶质。因此，本征硅系薄膜12优选以高速率进行成膜。本征硅系薄膜的成膜速率优选为0.1nm/秒以上，更优选为0.15nm/秒以上，进一步优选为0.2nm/秒以上。通过提高成膜速率，可抑制硅的外延生长，容易形成非晶质膜。
表面上形成有纹理的基板与不具有纹理的平滑基板相比表面积大，因此形成有纹理的基板上的膜形成速度与平滑面上的成膜速率相比变小。成膜速率以换算成平滑面上的成膜速率的值的形式求出。平滑面上的成膜速率可以由在未形成纹理的硅基板、玻璃板等平滑面上在相同条件下进行一定时间的成膜，通过光谱椭偏法进行测定而得的膜厚算出。另外，形成有纹理的硅基板上的薄膜的膜厚是将与纹理的斜面垂直的方向作为膜厚方向，通过截面的透射型电子显微镜(TEM)观察而求出。
通过减小本征硅系薄膜成膜时的氢导入量(利用氢的稀释倍率)，有提高成膜速率的趋势。本征硅系薄膜的成膜时的氢的导入量优选小于含硅气体导入量的50倍。氢导入量优选为含硅气体导入量的20倍以下，进一步优选为10倍以下，特别优选为6倍以下。本征硅系薄膜可以不导入氢地进行成膜。通过调整成膜时的工艺压力、功率密度等，也可以提高成膜速率。
本征硅系薄膜12优选以3nm～15nm的膜厚成膜。本征硅系薄膜的成膜厚度d0是实施等离子体处理之前的膜厚。本征硅系薄膜的成膜厚度更优选为3.5nm～12nm，进一步优选为4nm～10nm。若本征硅系薄膜的成膜厚度过小，则有单晶硅基板上的钝化效果变得不充分或对本征硅系薄膜进行等离子体处理时硅基板的表面容易受到等离子体损害的趋势。本征硅系薄膜的成膜厚度更优选为10nm以下，进一步优选为8nm以下。若本征硅系薄膜的膜厚过大，则由于本征硅系薄膜的光吸收、电阻增大所致的电损耗，有转换特性下降的趋势。
＜等离子体处理＞
在CVD腔室内配置有多个在硅基板1上设置有本征硅系薄膜12的基板的状态下，一边对CVD腔室内导入氢气和含硅气体，一边实施等离子体处理。因等离子体处理，本征硅系薄膜的表面暴露于氢等离子体，太阳能电池的转换特性、尤其是开路电压(Voc)和填充因子(FF)有提高的趋势。本发明中，等离子体处理时，除了氢以外还将硅烷等含硅气体导入至CVD腔室内，从而即使在连续成膜批次数增加的情况下，也抑制批次内和批次间的特性的偏差。
(现有技术的氢等离子体处理)
图2是表示现有技术的一般的氢等离子体处理的概要的示意图。首先，在硅基板1的主面上形成膜厚d0的本征硅系薄膜12(图2(A))。其后，一边向CVD腔室内导入氢一边进行等离子体放电，则本征硅系薄膜12的表面暴露于氢等离子体，因氢等离子体蚀刻而膜厚减少(图2(B))。
在一般的氢等离子体蚀刻中，使用氢气或者氢气和非活性气体的混合气体。若提高氢等离子体蚀刻时的等离子体功率密度，则基于氢等离子体的钝化效果有提高的趋势。另一方面，根据本发明人等的研究，发现如下趋势：在以高功率密度进行氢等离子体处理时，根据腔室内的硅基板的位置(成膜位置)而太阳能电池的转换特性变不同，在批次内电池特性产生偏差。尤其是发现了如下趋势：若不进行CVD腔室内的维护而更换硅基板，连续实施多个批次的成膜，则伴随着连续成膜批次数的增加，转换特性的偏差变大。
进一步进行研究的结果发现了如下趋势：配置于腔室内的成膜面的中央附近的基板(载置于成膜托盘的中央附近的基板)与配置于成膜面的端部的基板(载置于成膜托盘的端部的基板)相比，氢等离子体蚀刻后的本征硅系薄膜的膜厚变小。
氢等离子体蚀刻后的本征硅系薄膜的膜厚在腔室内的中央附近相对变小是与腔室内的中央附近的等离子体蚀刻量相对较大有关。将其样子示意性地示于图2(B)。图2(B)的虚线表示氢等离子体蚀刻前的本征硅系薄膜12。
作为中央附近的等离子体蚀刻量相对较大的理由，认为是成膜面内的等离子体强度的分布的影响。硅系薄膜的成膜时，由于等离子体功率密度小，因此成膜面内的等离子体功率的分布小，成膜厚度d0的偏差小。另一方面，与非晶硅薄膜的成膜相比，氢等离子体蚀刻以高功率密度实施，因此在成膜面内的等离子体强度的分布变大，等离子体强度的面内分布生成等离子体蚀刻量的面内分布(等离子体蚀刻后的本征硅系薄膜的膜厚分布)。
图2(B)中，箭头的长度对应于等离子体强度，示意性地表示由于与端部相比中央部的等离子体强度较大而中央部的蚀刻量变大的样子。图2(B)中，为了简化有关等离子体强度和膜厚的面内分布的说明，适当地示意性图示1片硅基板上的分布。后述的图3和图4中也相同。
根据本发明人等的研究，发现了如下趋势：伴随着连续成膜批次数的增加，批次内的膜厚差扩大，与此相伴，太阳能电池的转换特性的偏差变大。在刚实施了腔室内的清扫等维护之后的成膜批次中，成膜面内的等离子体强度的分布小，所以，因氢等离子体处理所致的膜厚变化的批次内的差较小。推测因与连续成膜批次数的增加相伴的向腔室内壁等的附着膜的堆积量的增大等，如图2(B)示意性所示，产生等离子体强度的面内分布，与端部附近相比中央部附近的等离子体强度变大。
在太阳能电池中使用的硅基板的尺寸(例如6英寸左右)的范围内，等离子体强度的分布、膜厚的分布小，但以1批次处理多个硅基板时，基板间的膜厚分布有变显著的趋势。使用成膜面积大的大型CVD腔室而1次处理的基板的数量越是增加，批次内的基板间的膜厚分布越有变大的趋势，在成膜面积为0.3m2以上时该趋势显著，在0.5m2以上时特别显著。
(本发明中的氢等离子体处理)
本发明中，在氢的基础上还将含硅气体导入到CVD腔室内的同时进行等离子体处理。图3是表示本发明中的等离子体处理的概要的示意图。首先，在硅基板1的主面上形成膜厚d0的本征硅系薄膜12(图3(A))。其后，一边向CVD腔室内导入氢和含硅气体一边进行等离子体放电，实施等离子体处理(图3(B))。作为含硅气体，与硅系薄膜的成膜中使用的原料气体同样地使用SiH4、Si2H6等。
等离子体处理时的向CVD腔室内的氢导入量设定为含硅气体导入量的150～2500倍。氢导入量相对于含硅气体导入量的比(氢稀释倍率)优选为200倍以上，更优选为400倍以上，进一步优选为600倍以上。等离子体处理时的环境气体可以含有氮、氦、氩等非活性气体，也可以微量含有B2H6、PH3等掺杂剂气体。等离子体处理优选在氢浓度为80体积％以上的环境下进行。等离子体处理时的氢浓度更优选为90体积％以上，进一步优选为95体积％以上。
等离子体处理时的基板温度优选为100℃～300℃。压力优选为20Pa～2600Pa。从提高基于氢等离子体的钝化效果的观点出发，等离子体处理优选与本征硅系薄膜的成膜时相比增大氢导入量而在高的压力下实施。等离子体处理时的压力更优选为100Pa以上，进一步优选为150Pa以上，特别优选为200Pa以上。
从提高基于氢等离子体的钝化效果的观点出发，等离子体功率密度优选为55mW/cm2以上，更优选为60mW/cm2以上，进一步优选为70mW/cm2以上，特别优选为80mW/cm2以上。另一方面，若等离子体处理时的功率密度过度高，则有时难以控成膜厚。此时，若功率密度过度高，则有时会产生本征硅系薄膜的膜质的下降以及单晶硅基板表面上的等离子体损害，太阳能电池的转换特性下降。因此，等离子体功率密度优选为1000mW/cm2以下，更优选为800mW/cm2以下，进一步优选为400mW/cm2以下，特别优选为200mW/cm2以下。
非晶硅的成膜中的氢气的导入量通常设定为含硅气体的10倍以下。已知若氢气的导入量相对于含硅气体的比(氢稀释倍率)变大，则生成微晶体硅。微晶体硅的成膜中的氢稀释倍率通常为30～100倍左右。本发明中，与一般的硅薄膜的成膜相比含硅气体的导入量较少，在高氢浓度的环境下实施等离子体处理。所以，在本发明中的等离子体处理中，基于氢等离子体的本征硅系薄膜表面的蚀刻与基于环境中存在的含硅气体的CVD成膜并行地竞争地产生。因此，基于等离子体处理的膜厚的变化速度(蚀刻速率或成膜速率)由利用氢等离子体的蚀刻速率与CVD成膜速率的差来表示。
如上所述，存在如下趋势：伴随着连续成膜批次数的增加，产生等离子体强度的面内分布，与端部附近相比中央部附近的等离子体强度变大。本发明的等离子体处理中，若产生等离子体强度的面内分布，则在等离子体强度相对大处，等离子体蚀刻量(蚀刻速率)和基于CVD的硅系薄膜的成膜量(成膜速率)均相对变大。同样地，在等离子体强度相对小处，蚀刻速率和成膜速率均相对变小。
如此，通过在等离子体处理时导入含硅气体，以补充因氢等离子体蚀刻所致的膜厚的减少的方式将硅系薄膜进行CVD成膜。因此，即使在产生等离子体强度的面内分布的情况下，本征硅系薄膜的膜厚的偏差小，可以减少太阳能电池的转换特性的偏差。并且，本发明的等离子体处理中，等离子体功率密度和氢导入量(CVD腔室内的氢分压)与不使用含硅气体的以往的氢等离子体处理同等程度，因此氢等离子体量也同等程度。因此，在抑制本征硅系薄膜的膜厚的偏差同时得到与以往的氢等离子体处理同等高的钝化效果。
本发明的等离子体处理中，根据导入气体量、等离子体功率密度等条件，膜厚增加的情况(成膜模式)和膜厚减少的情况(蚀刻模式)均能够产生。氢等离子体处理中的本征硅系薄膜的成膜速率优选为－0.14～+0.08nm/秒，更优选为－0.10～+0.05nm/秒，进一步优选为－0.07～0nm/秒。应予说明，成膜速率的符号为负时为蚀刻模式。符号为正时为成膜模式。
就减小等离子体处理后的膜厚分布的观点而言，等离子体处理时的成膜速率在理论上优选为0，但若等离子体处理时的成膜速率为±0.1nm左右的范围内，则难以产生对太阳能电池的特性造成影响的程度的膜厚偏差。另一方面，在等离子体处理时膜厚减少，即，以成膜速率为负的蚀刻模式进行等离子体处理，则太阳能电池的转换特性(尤其是开路电压和填充因子)有变高的趋势。
开路电压的提高的起因是因暴露于氢等离子体所致的硅系薄膜的膜质改善(向膜中导入氢而导致的悬空键的终止等)和界面特性的改善。一般而言，若本征硅系薄膜的成膜厚度小，则有硅基板的钝化效果减少，太阳能电池的开路电压下降的趋势。与此相对，在通过等离子体处理减小本征硅系薄膜的膜厚时，基于膜质的改善和界面特性提高的效果能够轻松补充因膜厚减少所致的钝化效果的减少，因此开路电压提高。并且，因基于等离子体处理的本征硅系薄膜的膜质改善和膜厚减少，本征硅系薄膜的串联电阻减少，所以填充因子提高。
等离子体功率密度越大、氢稀释倍率越大(含硅气体导入量小)，越有容易成为蚀刻模式，本征硅系薄膜的膜厚减少的趋势。从兼具对本征硅系薄膜的钝化效果和膜厚偏差的减少的观点出发，等离子体处理时的功率密度与氢气的导入量相对于含硅气体导入量的比(氢稀释倍率)的积优选为15000～250000mW/cm2的范围。功率密度与氢稀释倍率的积更优选为20000～200000mW/cm2，进一步优选为30000～150000mW/cm2，特别优选为40000～100000mW/cm2。通过将功率密度与氢稀释倍率的积设为该范围内，可以将等离子体处理的成膜速率调整为上述范围内。存在如下趋势：在功率密度与氢稀释倍率的积小时成为成膜模式(成膜速率为正)，在功率密度与氢稀释倍率的积大时成为蚀刻模式(成膜速率为负)。
等离子体处理后的本征硅系薄膜的膜厚d1与等离子体处理前的本征硅系薄膜的膜厚d0的差d1－d0优选为－3～+1.5nm，更优选为－2.5～+0.5nm，进一步优选为－2～0nm。另外，在硅基板的面内存在成膜厚度以及等离子体处理时的膜厚变化量的偏差时，将面内中央部中的d1－d0定义为膜厚变化量。并且，以1批次蚀刻多个硅基板时，将各硅基板的面内中央部的d1－d0的平均定义为膜厚变化量。等离子体处理时的成膜速率由d1－d0和等离子体处理时间算出。
相对于等离子体处理前的本征硅系薄膜的膜厚d0的膜厚变化量d1－d0的比(d1－d0)/d1优选为－0.4～+0.2，更优选为－0.35～+0.1，进一步优选为－0.3～0。在膜厚变化过度大时，有时本征硅系薄膜的膜质变化变大，基于本征硅系薄膜的对硅基板的钝化效果下降。
等离子体处理时间优选为3秒以上，更优选为5秒以上，进一步优选为10秒以上。通过将等离子体处理时间设为上述范围，得到基于氢等离子体的本征硅系薄膜的钝化效果，可以期待太阳能电池的特性的提高。即使过度地延长等离子体处理时间，也无法期待钝化效果的进一步的提高，而且有时本征硅系薄膜的膜厚分布变大。因此，等离子体处理时间优选为140秒以下，更优选为100秒以下，进一步优选为60秒以下。
如上所述，为了提高作为硅基板1表面的钝化层的作用，本征硅系薄膜12的成膜初期部分优选为非晶质。另一方面，本征硅系薄膜12的表面附近有时因暴露于氢等离子体而结晶化。
也可以在本征硅系薄膜的形成后，不取出基板，在相同的CVD腔室内进行等离子体处理。在这种情况下，可以连续地进行本征硅系薄膜的形成和等离子体处理，也可以暂时停止等离子体放电。在连续地进行本征硅系薄膜的形成和等离子体处理时，为了使腔室内的含硅气体浓度减少，可以在继续等离子体放电的状态下停止原料气体的供给。在本征硅系薄膜的形成后暂时停止等离子体放电时，优选在停止等离子体放电的状态下实施腔室内的气体置换，减少腔室内的原料气体(含硅气体)的浓度，在腔室内成为以氢为主成分的气体环境后再开始放电，开始等离子体处理。
[硅系薄膜的成膜和等离子体处理的改变例]
图3中，示出了通过1次CVD成膜而形成膜厚d0的本征硅系薄膜12的形态，但是也可以将本征硅系薄膜12分割为多个子层而形成。在将本征硅系薄膜分割为多个子层而形成时，在形成任一子层后，在形成接下来的层之前，实施上述等离子体处理。也可以在形成各子层后每次实施等离子体处理。
图4中示出了将本征硅系薄膜12分割为第一子层121和第二子层122这2层而进行成膜，在各子层的成膜后实施等离子体处理的形态。首先，在硅基板1的主面上形成第一子层121(图4(A))。其后，实施等离子体处理(图4(B))。在第一子层121上形成第二子层122(图4(C))，在第二子层的表面实施氢等离子体处理(图4(D))。
第一子层和第二子层可以通过与上述本征硅系薄膜的成膜同样的成膜条件形成。通过在硅基板1上的第一子层121的形成后，在第二子层的形成前进行等离子体处理(以下，有时记载为“中间等离子体处理”)，可以提高本征硅系薄膜的膜质。这是因为通过将本征硅系薄膜在膜厚方向分割为多个子层而层叠，在子层的成膜后且在接下来的子层的成膜前进行等离子体处理，从而与将本征硅系薄膜以1次成膜的情况相比，在膜厚方向整个上得到基于氢等离子体的膜质改善效果。
通过在第一子层121的成膜后且第二子层的成膜前进行中间等离子体处理，可以介由第一子层121在硅基板1的表面也得到基于氢等离子体的钝化效果。并且，第一子层作为减少对硅表面的等离子体损害的保护层发挥作用。因此，存在如下趋势：抑制对硅基板的等离子体损害，并且通过硅基板表面的钝化效果以及硅与本征硅系薄膜的界面的缺陷减少效果而太阳能电池的转换特性提高。
第一子层121和第二子层122的成膜厚度优选为8nm以下，更优选为6nm以下，进一步优选为5nm以下，特别优选为4nm以下。通过减小各子层的成膜厚度，能够在子层的膜厚方向整个上获得基于氢等离子体的膜质改善效果。第一子层121和第二子层122的成膜厚度优选为1nm以上更优选为1.5nm以上，进一步优选为2nm以上。若各子层的成膜厚度过度小，则容易产生覆盖性不良。并且，存在如下趋势：在各子层的成膜厚度过度小时，为了将本征硅系薄膜12设为规定的膜厚所需的子层的层叠数增加，生产效率下降。若第一子层121的成膜厚度为上述范围，则通过对第一子层的表面的等离子体处理，在硅基板1的表面也能获得基于氢等离子体的钝化效果，并且可以减少对硅表面的等离子体损害。
在对第一子层121的等离子体处理后，形成第二子层122(图4(C))。在由这2个子层构成的本征硅系薄膜12上实施等离子体处理(图4(D))。存在如下趋势：通过在作为本征硅系薄膜12的最表面层的第二子层实施等离子体处理，除了基于对本征硅系薄膜的钝化效果的膜质改善得到提高以外，本征硅系薄膜12与形成于其上的导电型硅系薄膜15之间的界面接合也得到提高。
图4中示出了本征硅系薄膜通过2个子层的层叠而形成的例子，但是本征硅系薄膜也可以通过3个以上的子层的层叠而形成。若子层的层叠数n(n为2以上的整数)过度大，则有时由于本征硅系薄膜的膜厚增加而串联电阻增大，太阳能电池的填充因子下降。并且，若子层的层叠数n大，则太阳能电池的生产效率下降。因此，n优选为2～4，更优选为2～3，特别优选n＝2。
本征硅系薄膜从硅基板侧依次分割为第一子层到第n子层的n层子层而形成时，优选在形成从第一子层到第n子层中的任一者后，一边向腔室内导入含硅气体和氢一边实施等离子体处理。
n为3以上时，可以仅对1个子层实施等离子体处理，也可以对多个子层实施等离子体处理。例如，在n＝3时，可以在将第一子层成膜后实施中间等离子体处理，在第二子层的成膜后不进行氢等离子体处理而将第三子层成膜，对第三子层的表面实施等离子体处理。并且，可以在形成第一子层后、形成第二子层后以及形成第三子层后各自实施等离子体处理。对各子层的等离子体处理的条件可以相同或不同。
在n为3以上时，也优选对第一子层的表面进行中间等离子体处理。通过对第一子层的表面进行中间等离子体处理，硅基板表面的钝化效果、硅基板与本征硅系薄膜的界面的缺陷减少效果有提高的趋势。
[导电型硅系薄膜]
在本征硅系薄膜12上形成p型硅系薄膜作为导电型硅系薄膜15。通过与实施了等离子体处理的本征硅系薄膜接触而设置导电性硅系薄膜，界面接合变得良好，转换特性有提高的趋势。导电型硅系薄膜的膜厚优选为3nm～20nm的范围。
也可以在实施等离子体处理后，不从CVD腔室取出基板而在同一CVD腔室内形成p型硅系薄膜15。通过在同一CVD腔室内连续地实施硅基板上的本征硅系薄膜和导电型硅系薄膜的形成，可以简化工序，提高太阳能电池的生产效率。若在同一CVD腔室内形成导电型硅系薄膜和本征硅系薄膜，则有时滞留于腔室内的掺杂剂混入本征硅系薄膜的膜中，但在本征硅系薄膜的厚度为3nm以上时，杂质不会扩散到硅基板，因此对硅基板表面的钝化效果造成的影响小。
以上，将在硅基板1上形成本征硅系薄膜12和p型硅系薄膜15的情况(p层侧的硅系薄膜的形成)为例进行了说明，但在本发明的制造方法中，只要将p层侧的硅系薄膜的形成和n层侧的硅系薄膜的形成中的至少一者通过上述方法来实施即可。尤其是通过以上述方法实施p层侧的硅系薄膜的形成，可看到太阳能电池的转换特性的显著提高。并且，通过利用上述方法形成p层侧和n层侧的硅系薄膜两者，可以期待进一步提高转换特性的效果。
[透明导电层]
在导电型硅系薄膜15、25上形成透明导电层17、27。透明导电层为导电性氧化物层。作为导电性氧化物，例如，可以单独使用或混合使用氧化锌、氧化铟，氧化锡等。也可以在导电性氧化物中添加导电性掺杂剂。例如，作为添加于氧化锌的掺杂剂，可举出铝、镓、硼、硅、碳等。作为添加于氧化铟的掺杂剂，可举出锌、锡、钛、钨、钼、硅等。作为添加于氧化锡的掺杂剂，可举出氟等。可以将透明导电层以单膜的形式成膜，也可以以多个层成膜。
从透明性和导电性的观点出发，透明导电层17、27的膜厚优选为10nm～140nm。透明导电层只要具有向集电极输送载流子所需的导电性即可。若透明导电层的膜厚过大，则有时由于透明导电层的光吸收而透射率减少，成为使太阳能电池的转换特性下降的原因。
作为透明导电层的成膜方法，优选为溅射法等物理气相沉积法或利用有机金属化合物与氧或水的反应的化学气相沉积(MOCVD)等。不论是哪种成膜方法，均可以将由热、等离子体放电等产生的能量用于成膜。
[集电极]
在透明导电层17、27上形成集电极19、29。作为集电极的材料，使用银、铜、金、铝、锡等金属。受光面侧的集电极形成为图案状。背面侧的集电极可以形成于透明导电层上的整面，也可以形成为图案状。图案状的集电极可以通过导电性膏的涂布、镀覆等来形成。作为透明导电层上的导电性膏的涂布方法，可举出喷墨、丝网等印刷法、喷雾等。
[模块化]
在供于实用时，优选对晶体硅系太阳能电池进行模块化。太阳能电池的模块化通过适当的方法进行。例如，通过在集电极上介由接头等互连器连接主栅线，形成将多个太阳能电池串联或并联连接而成的太阳能电池串(solar cell string)。在太阳能电池或者太阳能电池串上连接用于与外部电路电连接的配线，利用密封材料和玻璃板等进行密封，从而得到太阳能电池模块。
在串联和/或并联地连接有多个电池的太阳能电池模块中，模块效率取决于特性最低的电池的特性。如上所述，根据本发明的制造方法，得到转换特性优异且在批次内和批次间的转换特性的偏差少的晶体硅系太阳能电池。将通过本发明的制造方法得到的多个电池进行模块化时，由于电池间的电压、电流的偏差小，因此可以高水平维持模块效率。
实施例
以下，通过实施例具体地说明本发明，但本发明不限定于以下实施例。
[测定方法]
将形成于未形成纹理的硅基板上的薄膜的膜厚，使用光谱椭偏仪(J.A.Woollam公司制，型号：M2000)进行测定。拟合是通过Tauc－Lorentz模型进行。将形成有纹理的硅基板上形成的薄膜的膜厚，通过截面的透射型电子显微镜(TEM)观察而求出。对于形成有纹理的硅基板表面上形成的层，将与纹理的斜面垂直的方向设为膜厚方向。
[成膜实验例：基于等离子体处理的膜厚偏差的评价]
在未形成纹理的平坦的硅基板上，通过等离子体CVD将非晶硅薄膜成膜，确认因成膜托盘上的位置所致的膜厚的不同。作为硅基板，使用将入射面的面方位为(100)、厚度为200μm的6英寸n型单晶硅片在丙酮中清洗，在2重量％的HF水溶液中浸渍3分钟而除去表面的氧化硅膜，进行利用超纯水的冲洗而得的硅基板。
＜实验例1＞
(第1批次的成膜)
在能够载置硅基板25片(5行、5列)的成膜托盘(托盘面积：0.93m2，成膜面的面积：0.67m2)上的面内中央部(3，3ADDRESS)和端部(1，1ADDRESS)各自载置硅基板。将载置有硅基板的托盘导入至CVD腔室内，在基板温度150℃、压力120Pa、H2/SiH4流量比10/3、功率密度11mW/cm2的条件(以下，将该条件记载为“成膜条件”)下进行15秒成膜，形成膜厚约5nm的本征硅薄膜(第一子层)。
在将第一子层成膜后，暂时停止等离子体放电。停止SiH4的供给，仅将氢气导入至CVD腔室，进行气体置换。进行30秒氢气置换后，对腔室内供给SiH4，再开始等离子体放电。在基板温度150℃、压力520Pa、功率密度100mW/cm2的条件(以下，将该条件记载为“等离子体处理条件”)下进行等离子体处理。将等离子体处理时的SiH4气体的供给量以H2/SiH4流量比为2000/1的方式进行调整。
进行20秒的等离子体处理后暂时停止等离子体放电，以H2/SiH4流量比为10/3的方式将SiH4导入CVD腔室而进行气体置换。其后，再开始等离子体放电，在成膜条件下进行15秒成膜，在等离子体处理后的第一子层上形成膜厚约5nm的本征硅薄膜(第二子层)。由此形成由第一子层和第二子层构成的膜厚约8nm的第一本征硅薄膜。另外，本征硅薄膜的膜厚小于第一子层和第二子层的成膜厚度的合计是因为通过第一子层成膜后的等离子体处理，第一子层被蚀刻而膜厚发生了减少。
形成本征硅薄膜后，暂时停止等离子体放电，停止SiH4的供给而仅将氢气导入至CVD腔室，进行约30秒气体置换。其后，对腔室内供给SiH4，再开始等离子体放电，在等离子体处理条件下进行20秒的等离子体处理。等离子体处理时的SiH4气体的供给量与对第一子层的等离子体处理相同，以H2/SiH4流量比成为2000/1的方式进行进行了调整。
在本征硅薄膜上，在基板温度150℃、压力60Pa、含B2H6的H2/SiH4的流量比为3/1、功率密度11mW/cm2的条件下形成膜厚约为4nm的p型硅薄膜。作为含B2H6的H2，使用利用H2将B2H6浓度稀释为5000ppm的混合气体。
(第2～9批次的成膜)
第1批次的成膜结束后，将成膜托盘从CVD装置取出，在成膜托盘上的面内中央部和端部各自载置其它硅基板，进行第2批次的成膜。第2批次的成膜中，与第1批次同样地，进行约5nm的第一子层的形成、对第一子层的等离子体处理、约5nm的第二子层的形成、对第二子层的等离子体处理以及p型硅薄膜的形成的一连串的操作。反复这些一连串的操作，进行成膜直至第9批次为止。
(第10批次的成膜和膜厚测定)
在第10批次中，与第1～9批次同样地进行第一子层的形成、对第一子层的等离子体处理、第二子层的形成、对第二子层的等离子体处理。其后，不形成p型硅薄膜而从CVD装置取出成膜托盘。通过光谱椭偏法测定分别配置于托盘的中央部和端部的硅基板的中央附近的本征硅薄膜的膜厚。
(第11～第999批次的成膜)
在与第1～9批次同样的条件下反复进行一连串的操作，进行第11～第999批次的成膜。
(第1000批次的成膜和膜厚测定)
在第1000批次的成膜中进行第一子层的形成、对第一子层的等离子体处理和第二子层的形成后，从CVD装置取出成膜托盘，通过光谱椭偏法测定硅基板的中央附近上的本征硅薄膜的膜厚。将该膜厚设为等离子体处理前的膜厚d0。其后，在成膜托盘上的面内中央部和端部各自载置其它硅基板，进行第一子层的形成、对第一子层的等离子体处理、第二子层的形成、对第二子层的等离子体处理，从CVD装置取出成膜托盘，通过光谱椭偏法测定硅基板的中央附近上的本征硅薄膜的膜厚。将该膜厚设为等离子体处理后的膜厚d1。
＜实验例2～4、比较实验例1～4＞
以等离子体处理时的H2/SiH4流量比分别为1000/1(实验例2)、500/1(实验例3)、200/1(实验例4)、100/1(比较实验例1)、50/1(比较实验例2)、3000/1(比较实验例3)的方式变更SiH4的导入量。在比较实验例4中，不导入SiH4，仅导入氢而实施对第一子层和第二子层的等离子体处理(氢等离子体蚀刻)。发现伴随着等离子体处理时的SiH4的导入量的增加，蚀刻速率变小的趋势，在实验例4、比较实验例1和比较实验例2中，因等离子体处理而膜厚增大。等离子体处理时的成膜速率如表1所示。对于表1的成膜速率，正表示成膜，负表示蚀刻。
这些实验例中，变更本征硅系薄膜的成膜时间，以等离子体处理后的膜厚d1成为与实验例1同等程度的方式进行了调整。对于第一子层和第二子层的成膜时间，实验例2设为12秒，实验例3设为10秒，实验例4设为9秒，比较实验例1设为7秒，比较实验例2设为6秒，比较实验例3设为21秒，比较实验例4设为26秒。将各实验例中的第一子层和第二子层的合计成膜时间示于表2。
以上述方式变更本征硅薄膜的成膜时间和等离子体处理时的SiH4导入量以外，与实验例1同样地反复硅基板上的硅薄膜的成膜，测定第10批次和第1000批次的本征硅薄膜的膜厚。
＜实验例5＞
将等离子体处理时的功率密度变更为30mW/cm2，将第一子层和第二子层的成膜时间变更为11秒。除了这些变更以外，与实验例1同样地反复进行硅基板上的硅薄膜的成膜，测定第10批次和第1000批次的本征硅薄膜的膜厚。
＜比较实验例5＞
将等离子体处理时的功率密度变更为30mW/cm2，将第一子层和第二子层的成膜时间变更为17秒。除了这些变更以外，与比较实验例4同样地反复进行硅基板上的硅薄膜的成膜和氢等离子体蚀刻，测定第10批次和第1000批次的本征硅薄膜的膜厚。
＜实验例6＞
在成膜条件下进行25秒的成膜，形成膜厚约8nm的本征硅薄膜后，暂时停止等离子体放电。停止SiH4的供给，仅将氢气导入至CVD腔室，进行腔室内的气体置换。进行30秒氢气置换后，对腔室内供给SiH4，再开始等离子体放电，进行20秒的等离子体处理。等离子体处理时的SiH4气体的供给量以H2/SiH4流量比成为2000/1的方式进行了调整。其后，在本征硅薄膜上形成p型硅薄膜。即，在实验例6中，不进行非晶硅薄膜的成膜中途的等离子体处理(中间等离子体处理)，在进行1次成膜和1次等离子体处理后，进行p层的成膜。反复进行这些一连串的操作，测定第10批次和第1000批次的本征硅薄膜的膜厚。
＜比较实验例6＞
在成膜条件下进行20秒的成膜，形成膜厚约6nm的本征硅薄膜。其后，不进行等离子体处理，在本征硅薄膜上形成p型硅薄膜。反复进行这些一连串的操作，测定第10批次和第1000批次的本征硅薄膜的膜厚。
＜评价结果＞
表1以一览表表示“成膜条件”和“等离子体处理条件”中的氢稀释倍率、功率密度、压力、基板温度和成膜速率。
[表1]
将实验例和比较实验例中的本征硅薄膜的成膜时间(以第一子层和第二子层成膜时，是合计成膜时间)、中间等离子体处理的有无和等离子体处理的条件以及膜厚测定结果示于表2。批次内膜厚偏差是将各批次中的在托盘端部进行成膜的基板上的本征硅薄膜的膜厚(Te)与在托盘中央部进行成膜的基板上的本征硅薄膜的膜厚(Tc)的差以百分率表示而得的值。批次间膜厚偏差是将第10批次的膜厚(T10)与第1000批次的膜厚(T1000)的差以百分率表示而得的值。
批次内膜厚偏差(％)＝100×(Te－Tc)/Tc
批次间膜厚偏差(％)＝100×(T10－T1000)/T1000
[表2]
如表1所示，可知在仅导入氢的等离子体处理(氢等离子体蚀刻)中，蚀刻速率大，与此相对，通过除了氢以外还导入SiH4，蚀刻速率变小。在等离子体功率密度为100mW/cm2时，在氢稀释倍率500倍以下，成膜速率为正(成膜模式)。并且，由等离子体处理时的功率密度100mW/cm2的情况(实验例1)与30mW/cm2的情况(实验例5)的对比可知，功率密度越大，成膜速率越小(蚀刻速度变大)。由这些结果可知，通过调整等离子体处理时的H2/SiH4流量比和等离子体功率密度，可以任意地调整成膜速率(蚀刻速率)。
由表2的结果可知，在等离子体处理时仅导入氢的比较实验例4、5中，在第1000批次中，基于等离子体处理的中央部的膜厚减少量较大，批次内的膜厚偏差显著增大。在将等离子体处理时的H2/SiH4流量比设为3000/1的比较实验例3中，也发现在第1000批次中，基于等离子体处理的中央部的膜厚减少量较大，批次内膜厚偏差显著增大。
与此相对，在将等离子体处理时的H2/SiH4流量比设为200/1～2000/1的实验例1～4中，在第1000批次中，批次内膜厚偏差为1％左右或者1％以下。在进一步增加了SiH4流量的比较实验例1、2中，在第1000批次中，中央部的膜厚增加量较大，批次内膜厚偏差超过1％。
由这些结果可知，有如下趋势：等离子体处理时的成膜速率(蚀刻速率)越接近0，连续成膜批次数增加时的、在批次内和批次间的本征硅薄膜的膜厚偏差越小。
[太阳能电池的制作例]
＜对硅基板的纹理的形成＞
将入射面的面方位为(100)且厚度为200μm的6英寸n型单晶硅片在丙酮中清洗后，在2重量％的HF水溶液中浸渍3分钟而除去表面的氧化硅膜，利用超纯水进行冲洗。将清洗后的硅基板在70℃的5/15重量％的KOH/异丙醇水溶液中浸渍15分钟后，进行利用超纯水的冲洗，得到形成有露出(111)面的金字塔型的纹理的单晶硅基板。
在以下实施例和比较例中，在形成有纹理的硅基板上，在与上述实验例和比较实验例同样的条件下进行硅薄膜的形成。另外，考虑到在硅基板表面形成有纹理的基板具有纹理形成前的基板的约1.5倍的表面积，在实施例和比较例中，将硅薄膜的成膜和等离子体处理的时间设为上述实验例和比较实验例的1.5倍。
＜实施例1＞
(p层侧的CVD成膜)
在能够载置硅基板25片(5行、5列)的成膜托盘上的面内中央部(3，3ADDRESS)和端部(1，1ADDRESS)各自载置形成有纹理的硅基板。将载置有硅基板的托盘导入至CVD腔室内，在与上述实验例1同样的条件下，在硅基板上，进行成膜条件下的约5nm的第一子层的形成、等离子体处理条件下的对第一子层的等离子体处理、约5nm的第二子层的形成、对第二子层的等离子体处理以及p型硅薄膜的形成。更换托盘，在同样的条件下实施1000批次的成膜。
(太阳能电池的制作)
从对p层侧进行了硅薄膜的形成的基板中抽取第10批次和第1000批次的4片，制作异质结太阳能电池。在硅基板的非硅薄膜形成面(背面侧)以成膜条件形成膜厚6nm的本征硅薄膜，在其上在基板温度150℃、压力60Pa、含PH3的H2/SiH4的流量比为3/1、功率密度11mW/cm2的条件下形成膜厚约为4nm的n型非晶硅薄膜。作为含PH3的H2，使用利用H2将PH3浓度稀释为5000ppm的混合气体。
在n型硅薄膜上和p型硅薄膜上各自成膜膜厚80nm的ITO透明导电膜。透明导电膜是使用氧化锡含量5重量％的ITO烧结靶，在基板温度150℃、氩/氧流量：50sccm/1sccm、压力0.2Pa、功率密度0.5W/cm2的条件下通过溅射法而成膜的。在透明导电层上通过丝网印刷将银膏印刷为梳形，在150℃加热1小时，得到评价用太阳能电池。
＜实施例2～6、比较例1～6＞
将p层侧的CVD成膜条件变更为与实验例2～6和比较实验例1～6同样的条件(硅薄膜的成膜和等离子体处理的时间为实验例和比较实验例的1.5倍)。除此以外，与实施例1同样地实施1000批次的成膜，使用第10批次和第1000批次的基板制作评价用太阳能电池。
＜评价结果＞
以试样温度25℃在AM1.5、100mW/cm2的光照射下，测定在各实施例和比较例中得到的评价用太阳能电池的输出功率特性。表3中，开路电压(Voc)、短路电流(Isc)、填充因子(FF)和最大输出功率(Pmax)是以将比较例6的第10批次的电池(在托盘端部进行成膜的电池)的值设为1的相对值来表示。表3中的“差异”是同一批次内的端部与中央部的差异，ΔPmax是第10批次的电池与第1000批次的电池的Pmax的差。
[表3]
在观察各实施例和比较例的第10批次的电池时，实施了等离子体处理的实施例1～6和比较例1～5与未进行等离子体处理的比较例6相比，Pmax高，可看到基于等离子体处理的转换特性的提高效果。尤其是一边对硅烷导入200倍以上的氢一边以100mW/cm2的等离子体功率进行对第一子层的中间等离子体处理和对第二子层的等离子体处理的实施例1～4和比较例3、4中，可看到转换效率的显著提高。在任一实施例和比较例中，同一批次内的端部的电池与中央部的电池的Pmax的差均为1％左右或者1％以下，未看到同一批次内的转换效率的大的差异。
等离子体处理时仅导入氢的比较例4、5虽然第10批次的电池的转换效率高，但第1000批次的电池的转换特性的下降显著。尤其是中央部的电池的ΔPmax较大，批次内和批次间的特性的偏差较大。即，可知虽然通过本征硅薄膜的氢等离子体蚀刻，可以提高成膜初期批次的电池的特性，但伴随着连续成膜批次数的增加，电池的特性下降，批次内的特性偏差也变大。在等离子体处理时的H2/SiH4流量比为3000/1的比较例3中，也与比较例4、5同样，批次内和批次间的特性偏差大。
与此相对，可知在将等离子体处理时的H2/SiH4流量比设为200/1～2000/1的实施例1～6中，第1000批次的电池也维持高的转换特性，批次内的特性偏差也小。
若将表2的膜厚评价结果与表3的转换特性的评价结果进行对比，则可知各实验例和比较实验例的本征硅薄膜的膜厚偏差(表2)与各实施例和比较例的太阳能电池的特性偏差(表3)具有高度关联。即，比较例中，伴随着连续成膜批次数的增加，膜厚偏差变大，与此相伴，产生特性偏差。另一方面，可知在实施例中维持基于等离子体处理的钝化效果，同时批次内和批次间的本征硅薄膜的膜厚的分布减少，即使连续成膜批次数增加的情况下，也能够维持基于等离子体处理的转换特性提高效果。
若将等离子体处理时的SiH4导入量多的(氢稀释倍率较小)比较例1和比较例2与比较例4、5进行比较，则第1000批次中的膜厚偏差较小，转换特性的偏差也小。但是，在第10批次和第1000批次中均转换特性低，基于等离子体处理的特性提高效果不充分。认为这是因为等离子体处理的成膜速率大，与氢等离子体对本征硅系薄膜的内部的渗透相比，硅薄膜的成膜优选发生，因此基于氢等离子体的钝化效果低，Voc的提高不充分。并且，通过等离子体处理而高氢浓度的界面层以显著的膜厚形成也是阻碍转换特性的提高的主要原因。
若将实施例1与实施例6对比，则在第10批次和第1000批次中，进行了中间等离子体处理的实施例1均示出较高的开路电压。认为这是因为对具有更小的膜厚的硅薄膜(第一子层)的表面实施中间等离子体处理有助于本征硅薄膜与硅基板的界面特性的提高以及硅基板附近的本征硅薄膜的膜质改善。
将等离子体处理时的功率密度设为30mW/cm2的实施例5中，第1000批次中的膜厚偏差较小，与比较例1、2相比示出高转换特性。另一方面，若将实施例5与实施例1相比，则可知转换特性低。认为这是因为等离子体处理时的功率密度低，基于氢等离子体的钝化效果较小。
由以上结果可知，通过适当调整等离子体处理时的含硅气体导入量(氢稀释倍率)和等离子体功率密度，可得到转换效率优异的太阳能电池。此时，可知在氢等离子体蚀刻中，伴随着硅系薄膜的连续成膜批次数的增加而产生转换特性的偏差，与此相对，通过导入含硅气体，可以减少批次内和批次间的电池特性的偏差。

Claims (15)

1.一种晶体硅系太阳能电池的制造方法，是在导电型单晶硅基板的一个主面上依次具有本征硅系薄膜和导电型硅系薄膜的晶体硅系太阳能电池的制造方法，其中，
在将多个在导电型单晶硅基板上设置有本征硅系薄膜的基板配置于CVD腔室内的状态下，一边向CVD腔室内导入氢气和含硅气体，一边进行使所述本征硅系薄膜的表面暴露于氢等离子体的等离子体处理，
所述等离子体处理时的向CVD腔室内的氢导入量为含硅气体导入量的150～2500倍。
2.根据权利要求1所述的晶体硅系太阳能电池的制造方法，其中，所述等离子体处理时的功率密度为55～1000mW/cm2。
3.根据权利要求1或2所述的晶体硅系太阳能电池的制造方法，其中，所述等离子体处理时的功率密度与氢气的导入量相对于含硅气体导入量的比的积为15000～250000mW/cm2。
4.根据权利要求1～3中任一项所述的晶体硅系太阳能电池的制造方法，其中，所述等离子体处理后的本征硅系薄膜的膜厚d1与等离子体处理前的本征硅系薄膜的膜厚d0的差d1－d0为－3～+1.5nm。
5.根据权利要求4所述的晶体硅系太阳能电池的制造方法，其中，(d1－d0)/d1为－0.4～+0.2。
6.根据权利要求1～5中任一项所述的晶体硅系太阳能电池的制造方法，其中，所述等离子体处理中的本征硅系薄膜的成膜速率为－0.14～+0.08nm/秒。
7.根据权利要求1～6中任一项所述的晶体硅系太阳能电池的制造方法，其中，所述本征硅系薄膜是一边向CVD腔室内导入含硅气体，一边进行等离子体CVD而形成的，并且，本征硅系薄膜形成时的向CVD腔室内的氢导入量小于含硅气体导入量的50倍。
8.根据权利要求1～7中任一项所述的晶体硅系太阳能电池的制造方法，其中，将所述本征硅系薄膜形成时的成膜速率换算成平滑面上的成膜速率而得的值为0.1nm/秒以上。
9.根据权利要求1～8中任一项所述的晶体硅系太阳能电池的制造方法，其中，所述本征硅系薄膜的形成和所述等离子体处理在同一CVD腔室内实施。
10.根据权利要求1～9中任一项所述的晶体硅系太阳能电池的制造方法，其中，所述本征硅系薄膜是通过从导电型单晶硅基板侧依次层叠第一子层到第n子层的n层子层而形成的，
n为2以上的整数，
在形成任一子层后，实施所述等离子体处理。
11.根据权利要求10所述的晶体硅系太阳能电池的制造方法，其中，在形成所述第一子层后实施所述等离子体处理。
12.根据权利要求10或11所述的晶体硅系太阳能电池的制造方法，其中，在形成所述第n子层后实施所述等离子体处理。
13.根据权利要求10～12中任一项所述的晶体硅系太阳能电池的制造方法，其中，n＝2。
14.根据权利要求10～13中任一项所述的晶体硅系太阳能电池的制造方法，其中，各个所述子层以1～8nm的膜厚形成。
15.根据权利要求10～14中任一项所述的晶体硅系太阳能电池的制造方法，其中，所述第一子层以1～6nm的膜厚形成。
CN201680075001.XA 2015-12-24 2016-12-06 光电转换装置的制造方法 Active CN108475707B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-252699 2015-12-24
JP2015252699 2015-12-24
PCT/JP2016/086250 WO2017110457A1 (ja) 2015-12-24 2016-12-06 光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
CN108475707A true CN108475707A (zh) 2018-08-31
CN108475707B CN108475707B (zh) 2021-09-07

Family

ID=59089378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075001.XA Active CN108475707B (zh) 2015-12-24 2016-12-06 光电转换装置的制造方法

Country Status (6)

Country Link
US (1) US10658537B2 (zh)
EP (1) EP3396722A4 (zh)
JP (2) JP6612359B2 (zh)
CN (1) CN108475707B (zh)
TW (1) TWI722078B (zh)
WO (1) WO2017110457A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110809827A (zh) * 2017-06-28 2020-02-18 株式会社钟化 光电转换装置的制造方法
CN114242833A (zh) * 2021-11-18 2022-03-25 国家电投集团科学技术研究院有限公司 异质结太阳电池的硅片处理方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7072477B2 (ja) * 2018-09-20 2022-05-20 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
CN113193072A (zh) * 2021-03-03 2021-07-30 福建金石能源有限公司 一种高效异质结太阳能电池的pecvd镀膜方法
CN115287589B (zh) * 2022-01-12 2024-01-30 青岛大学 一种基于卷曲硅纳米膜的气体传感器制备方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377057A (zh) * 2001-02-02 2002-10-30 佳能株式会社 硅基膜、其形成方法和光伏元件
CN101834221A (zh) * 2009-03-13 2010-09-15 北京北方微电子基地设备工艺研究中心有限责任公司 薄膜太阳能电池吸收层的制备方法
WO2012085155A2 (en) * 2010-12-22 2012-06-28 Imec Method for heterojunction interface passivation
CN103119727A (zh) * 2010-10-01 2013-05-22 株式会社钟化 光电转换装置的制造方法
CN103748692A (zh) * 2011-08-08 2014-04-23 德国罗特·劳股份有限公司 太阳能电池以及用于制造太阳能电池的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841335B2 (ja) 1991-11-13 1998-12-24 三洋電機株式会社 光起電力装置の製造方法
JP3017393B2 (ja) * 1994-04-28 2000-03-06 キヤノン株式会社 光起電力素子の製造法
US5635408A (en) 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
US6566159B2 (en) * 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
WO2009015213A1 (en) * 2007-07-24 2009-01-29 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
JP5854921B2 (ja) * 2012-05-10 2016-02-09 三菱電機株式会社 太陽電池製造装置および太陽電池の製造方法
JP2014072406A (ja) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp 太陽電池およびその製造方法、太陽電池モジュール
JP5584846B1 (ja) * 2012-12-20 2014-09-03 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377057A (zh) * 2001-02-02 2002-10-30 佳能株式会社 硅基膜、其形成方法和光伏元件
CN101834221A (zh) * 2009-03-13 2010-09-15 北京北方微电子基地设备工艺研究中心有限责任公司 薄膜太阳能电池吸收层的制备方法
CN103119727A (zh) * 2010-10-01 2013-05-22 株式会社钟化 光电转换装置的制造方法
WO2012085155A2 (en) * 2010-12-22 2012-06-28 Imec Method for heterojunction interface passivation
CN103748692A (zh) * 2011-08-08 2014-04-23 德国罗特·劳股份有限公司 太阳能电池以及用于制造太阳能电池的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110809827A (zh) * 2017-06-28 2020-02-18 株式会社钟化 光电转换装置的制造方法
CN114242833A (zh) * 2021-11-18 2022-03-25 国家电投集团科学技术研究院有限公司 异质结太阳电池的硅片处理方法

Also Published As

Publication number Publication date
WO2017110457A1 (ja) 2017-06-29
JP6909267B2 (ja) 2021-07-28
US10658537B2 (en) 2020-05-19
TWI722078B (zh) 2021-03-21
JP6612359B2 (ja) 2019-11-27
EP3396722A1 (en) 2018-10-31
CN108475707B (zh) 2021-09-07
TW201733150A (zh) 2017-09-16
JP2020017763A (ja) 2020-01-30
EP3396722A4 (en) 2019-08-28
JPWO2017110457A1 (ja) 2018-08-16
US20180301582A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
CN108475707A (zh) 光电转换装置的制造方法
CN103119727B (zh) 光电转换装置的制造方法
Descoeudres et al. Low-temperature processes for passivation and metallization of high-efficiency crystalline silicon solar cells
US9871161B2 (en) Method for making crystalline silicon-based solar cell, and method for making solar cell module
CN109216509A (zh) 一种叉指型背接触异质结太阳电池制备方法
Ballif et al. Amorphous silicon/crystalline silicon heterojunction solar cells
CN110400854A (zh) 异质结太阳能电池及其制备方法
JP2013098241A (ja) 結晶シリコン系太陽電池及び結晶シリコン系太陽電池の製造方法
US20130052774A1 (en) Method for surface-treating semiconductor substrate, semiconductor substrate, and method for producing solar battery
CN103681965A (zh) 柔性基底硅纳米线异质结太阳电池的制备方法
CN104145344A (zh) 光伏器件
Yu et al. Patterning and formation of copper electroplated contact for bifacial silicon hetero-junction solar cell
CN108431967A (zh) 光电转换装置的制造方法
Ma et al. 24.7% industrial tunnel oxide passivated contact solar cells prepared through tube PECVD integrating with plasma-assisted oxygen oxidation and in-situ doped polysilicon
CN108028290A (zh) 光电转换元件、包括该光电转换元件的太阳能电池模块及太阳光发电系统
CN106898543A (zh) Al2O3薄膜钝化硅基纳米线的方法及器件
CN113161447B (zh) 一种铸造单晶或多晶类硅片的磷氢退火预处理方法
TWI790245B (zh) 光電轉換裝置之製造方法
Harrison et al. Towards industrialization of a-Si: H/c-Si heterojunction cells: From 20.5% record cells to 19.8% efficiency on industry compatible 148.5 cm 2 Cz wafers
Qiu et al. AlOx prepared by atomic layer deposition for high efficiency-type crystalline silicon solar cell
Baek et al. Fabrication and optimization of Al-doped zinc oxide layer for application in radial pn junction silicon solar cells
Saha et al. A novel non-photolithographic patterning method for fabricating solar cells
TWI482294B (zh) 製作背面具有介電質層以及分散式接觸電極之矽太陽能電池之方法及該元件
Bay et al. Characterization and module integration of full electroplated contacts on silicon solar cells
Saha et al. A novel low-Cost method for fabricating bifacial solar cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant