KR100294282B1 - 폴리실리콘게이트제조방법 - Google Patents
폴리실리콘게이트제조방법 Download PDFInfo
- Publication number
- KR100294282B1 KR100294282B1 KR1019980033768A KR19980033768A KR100294282B1 KR 100294282 B1 KR100294282 B1 KR 100294282B1 KR 1019980033768 A KR1019980033768 A KR 1019980033768A KR 19980033768 A KR19980033768 A KR 19980033768A KR 100294282 B1 KR100294282 B1 KR 100294282B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- gate
- film
- doped
- torr
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 85
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract 2
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 241000219289 Silene Species 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims 1
- 229910021645 metal ion Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 15
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 9
- 229910052785 arsenic Inorganic materials 0.000 abstract description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 239000002019 doping agent Substances 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 소자의 제조 공정중, 폴리실리콘 게이트를 제조하는 방법에 관한 것으로, 게이트 산화막이 증착된 실리콘 웨이퍼 상에 인이나 비소 등의 불순물이 도핑되지 않은 비도핑 폴리실리콘과 인이나 비소 등의 불순물이 도핑된 도핑 폴리실리콘의 적층구조로 폴리실리콘막을 화학 기상 증착법으로 증착한 다음, 어닐링한다. 그리고, 적층구조의 폴리실리콘막 상부에 텅스텐 실리사이드를 형성한 다음, 텅스텐 실리사이드가 형성된 폴리실리콘막과 게이트 산화막을 패터닝하여 폴리실리콘 게이트를 형성한다. 이렇게 하여, 폴리실리콘막의 어닐링 공정에 따른 불순물 이온의 확산시 불순물 이온이 폴리실리콘막 전체에 균일하게 분포되도록 함과 동시에 게이트 산화막으로의 침투를 방지하여 반도체 소자의 수율 및 신뢰성을 향상시킨다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정중, 폴리실리콘 게이트를 제조하는 방법에 관한 것이다.
일반적으로 모스형 반도체 소자는 금속-산화막-반도체의 콘덴서 구조를 사용하는 것으로, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 위의 산화막 바로 밑에 전류의 통로가 되어야할 채널이 형성되고, 그것이 바이어스의 값에 의해 제어되는 것이 기본 원리이다. 따라서, 금속 전극으로서 가장 기본적인 전극 재료인 알루미늄을 게이트 전극으로 사용해서 반도체 소자의 개발이 시도되었다.
알루미늄 게이트의 경우에는 특히, 모스 트랜지스터의 소스/드레인 부분의 확산층을 형성한 다음 알루미늄 전극을 만들기 때문에, 알루미늄의 패턴을 접합하기 위한 글라스 마스크를 반도체 기판 상에 위치 조정할 때 오차분의 여유를 소스/드레인과 게이트 전극의 오버랩으로서 수 μm 취할 필요가 있다. 이 오버랩은 점유 패턴 면적을 증가시킴과 동시에 게이트 전극과 드레인 전극간의 궤환 용량을 증가시켜 회로의 스위칭 스피드에 중대한 영향을 미치며, 결과적으로 게이트 전극 자체의 면적이 증가되어 입력 용량을 증가시킴으로써 회로의 스위칭 스피드를 저하시킨다.
이에 대응하여 자기 정합 게이트 형성이 가능하도록 한 것이 실리콘 게이트 전극이다. 이것은 채널 부분의 마스킹은 게이트 전극 자체로부터 이루어지므로 마스크 정렬 오차를 고려할 필요가 전혀 없고, 게이트 전극과의 소스/드레인의 오버랩은 극히 적으며 확산층의 가로방향이 늘어난 것뿐이다. 이 때문에 궤환 용량 및 게이트 용량 모두 대단히 적고, 회로의 스위칭 특성이 대폭적으로 향상된다. 그리고, 반도체 소자의 비트 라인(bit line) 등을 형성하기 위한 실리콘 게이트 기술은 게이트에 사용되고 있는 다결정 실리콘의 저항값을 저감하기 위해서 실리사이드를 형성하고 있다.
그러면, 도 1a와 도 1b를 참조하여 종래의 폴리실리콘 게이트를 제조하는 방법을 설명한다.
먼저, 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)를 열산화하여 게이트 영역의 유전체 역할을 하는 게이트 산화막(2)을 양질의 순수한 산화실리콘(SiO2)의 얇은 막으로 열 성장시킨다. 그리고, 열 성장된 게이트 산화막(2) 상부에 반도체 소자의 비트 라인 등과 같은 게이트를 형성하기 위하여, 폴리실리콘막(3)을 화학 기상 증착법(chemical vapor deposition ; CVD)에 의해 증착시킨다. 이때, 폴리실리콘막(3)을 형성하기 위한 화학 기상 증착은 가열로나 RTP(rapid thermal processing) 장비에서 사일엔(SiH4) 가스를 공급하여 그레인(grain) 형태로 성장된 폴리실리콘막이 되도록 한다. 그리고, 이온 주입 공정에 의해 인(P)이나 비소(As) 등의 불순물을 주입하여 도핑 폴리실리콘막(3)을 형성하고, 어닐링(annealing)하여 폴리실리콘막(3)의 내부 저항을 감소시켜 폴리실리콘 고유의 전기적 특성을 회복시킨다. 그 다음, 폴리실리콘막(3)의 접촉 저항을 감소시키기 위하여, 폴리실리콘막(3) 상부에 텅스텐막(4)을 증착하고, 어닐링하여 텅스텐 실리사이드(4)를 형성한다. 그 다음, 텅스텐 실리사이드(4) 상부에 감광막(5)을 도포하고, 게이트 패턴의 마스크를 이용하여 감광막(5)을 노광 현상함으로써, 게이트 형성을 위한 감광막 패턴(5)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이, 감광막 패턴(5)을 마스크로 텅스텐 실리사이드(4), 폴리실리콘막(3), 게이트 산화막(2)을 연속하여 식각한 후, 감광막 패턴(5)을 제거하여 폴리실리콘 게이트를 완성한다.
이와 같은 종래의 폴리실리콘 게이트 제조방법에서는, 폴리실리콘막에 불순물을 주입한 다음 열처리에 의해 저항을 감소시키는 데, 이 과정에서 불순물 이온이 그레인 경계면을 따라 빠른 속도로 측면 확산(lateral out-diffusion) 되어 폴리실리콘막의 상단 및 하단부에서 다른 부위보다 더 많은 양의 불순물 이온이 집중된다. 따라서, 이러한 불순물 분포의 농도 차이에 의해 스트레스가 증가되며, 확산된 불순물 이온이 폴리실리콘막 하부의 게이트 산화막으로 침투되므로, 게이트 산화막 유전특성의 악화로 게이트 전극의 임계 전압 조절을 어렵게 뿐만 아니라, 상단에 집중된 불순물 이온에 의해 금속과의 표면 저항을 낮추기 위한 실리사이드 적용시 리프팅(lifting) 가능성이 증가되는 문제점이 발생하여 반도체 소자의 수율 및 신뢰성을 저하시킨다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 폴리실리콘 게이트를 제조 공정중 불순물이 도핑된 폴리실리콘막을 열처리할 경우, 폴리실리콘막에 도핑된 불순물이 게이트 산화막으로 침투하는 것을 방지하는 데 있다.
또한, 본 발명의 목적은 폴리실리콘막의 불순물 분포를 균일하게 하는 데 있다.
도 1a와 도 1b는 종래의 폴리실리콘 게이트를 제조하는 방법을 공정 순서에 따라 도시한 실리콘웨이퍼의 단면도이고,
도 2a 내지 도 2c는 본 발명의 일 실시예에 의해 폴리실리콘 게이트를 제조하는 방법을 공정 순서에 따라 도시한 실리콘웨이퍼의 단면도이다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 폴리실리콘막을 증착시, 불순물이 도핑된 도핑 폴리실리콘과 불순물이 도핑되지 않은 비도핑 폴리실리콘의 적층구조로 형성한 후, 어닐링하는 것을 특징으로 한다.
이때, 적층구조 폴리실리콘막의 최상부와 최하부는 비도핑 폴리실리콘으로 형성하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따라 폴리실리콘 게이트를 제조하는 방법을 공정 순서에 따라 도시한 실리콘웨이퍼의 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(11)를 열산화하여 게이트 영역의 유전체 역할을 하는 게이트 산화막(12)을 양질의 순수한 산화실리콘의 얇은 막으로 열 성장시킨다. 그리고, 열 성장된 게이트 산화막(12) 상부에 반도체 소자의 비트 라인 등과 같은 게이트를 형성하기 위하여, 화학 기상 증착법에 그레인 형태로 성장된 폴리실리콘막을 증착시킨다. 이때, 폴리실리콘막은 인이나 비소 등의 불순물이 도핑되지 않은 비도핑 폴리실리콘과 인이나 비소 등의 불순물이 도핑된 도핑 폴리실리콘의 적층구조로 증착한다. 즉, 게이트 산화막(12)이 형성된 실리콘웨이퍼(11)를 가열로나 RTP 장비에 장입한 다음, 챔버의 압력을 50Torr 내지 150Torr 정도로 유지하고, 온도를 600℃ 이상으로 유지한 상태에서 사일엔 가스를 0.1slm 내지 1.0slm 정도의 유량으로 공급하여 불순물이 도핑되지 않은 비도핑 폴리실리콘(13)을 소정 두께로 증착한다. 이후, 비도핑 폴리실리콘(13)의 증착시와 같은 조건하에서, 인이나 비소 등의 불순물 이온이 포함된 반응 가스를 30sccm 내지 200sccm 정도의 유량으로 더 공급하여 불순물이 도핑된 도핑 폴리실리콘(14)을 소정 두께로 증착한다. 그리고, 도핑 폴리실리콘(14)의 증착조건에서 반응 가스의 공급 없이 즉, 비도핑 폴리실리콘(13) 증착시와 동일한 조건으로 비도핑 폴리실리콘(15)을 소정 두께로 증착한다. 이후, 800℃ 이상의 온도에서 10분 이상 어닐링하여 폴리실리콘막(13,14,15)의 내부 저항을 감소시켜 폴리실리콘 고유의 전기적 특성을 회복시킨다. 이때, 어닐링 공정에 의해 도핑 폴리실리콘(14)에 도핑된 불순물 이온은 그레인 경계면을 따라 빠른 속도로 측면 확산되어 상, 하단에 다른 부위보다 농도가 높게 되는 데, 상, 하단에 과다하게 확산된 불순물 이온은 비도핑 폴리실리콘(13)(15)으로 확산되어 전체적으로 불순물 분포가 균일하게 된다. 그리고, 비도핑 폴리실리콘(13)이 게이트 산화막(12)으로 확산되는 불순물 이온의 확산 장벽으로 작용하여, 불순물 이온이 게이트 산화막(12)으로 침투되는 것이 방지된다.
그 다음, 도 2b에 도시한 바와 같이, 불순물이 균일하게 분포된 폴리실리콘막(20)의 금속 전극과의 접촉 저항을 감소시키기 위하여, 폴리실리콘막(20) 상부에 화학 기상 증착법에 의해 텅스텐막(21)을 증착하고, 어닐링하여 텅스텐 실리사이드(21)를 형성한다. 이때, 텅스텐막(21)의 증착은 챔버의 압력을 0.1Torr 내지 3.0Torr 정도로 하고, 온도를 500℃ 이상으로 유지한 상태에서 6플루오르화 텅스텐 가스(WF6)를 1.0sccm 내지 20sccm 정도의 유량으로 공급하여 증착한다. 또한, 텅스텐 실리사이드 외에도 탄탈륨 실리사이드, 티타늄 실리사이드, 코발트 실리사이드, 몰리브듐 실리사이드, 팔라디늄 실리사이드 등의 금속 물질을 이용하여 실리사이드를 형성할 수도 있다. 이후, 텅스텐 실리사이드(21) 상부에 감광막(22)을 도포하고, 게이트 패턴의 마스크를 이용하여 감광막(22)을 노광 현상함으로써, 게이트 형성을 위한 감광막 패턴(22)을 형성한다.
그 다음, 도 2c에 도시한 바와 같이, 감광막 패턴(22)을 마스크로 텅스텐 실리사이드(21), 폴리실리콘막(20), 게이트 산화막(12)을 연속하여 식각한 후, 감광막 패턴(22)을 제거하여 폴리실리콘 게이트를 완성한다.
그리고, 상기에서 폴리실리콘막 증착 즉, 비도핑 폴리실리콘과 도핑 폴리실리콘의 증착과 실리사이드 형성을 위한 텅스텐의 화학 기상 증착은 하나의 장비 내에서 실시한다.
상기의 실시예에서는 폴리실리콘막을 비도핑-도핑-비도핑 폴리실리콘의 적층 구조로 하였지만, 이와는 달리, 상, 하부를 비도핑 폴리실리콘으로 형성한 비도핑 폴리실리콘과 도핑 폴리실리콘의 다중 적층 구조로 폴리실리콘막을 형성할 수도 있다.
이와 같이 본 발명은 폴리실리콘 게이트를 형성하기 위한 폴리실리콘막의 증착시, 불순물이 도핑되지 않은 비도핑 폴리실리콘과 불순물이 도핑된 도핑 폴리실리콘의 적층 구조로 증착하여, 후속 어닐링 공정에 따른 불순물 이온의 확산시 불순물 이온이 폴리실리콘막 전체에 균일하게 분포되도록 함과 동시에 게이트 산화막으로의 침투를 방지하여 반도체 소자의 수율 및 신뢰성을 향상시킨다.
Claims (6)
- 게이트 산화막이 증착된 실리콘웨이퍼 상에 불순물이 도핑되지 않은 비도핑 폴리실리콘과 불순물이 도핑된 도핑 폴리실리콘의 적층구조로 폴리실리콘막을 화학 기상 증착법으로 증착하되 최상부와 최하부는 비도핑 폴리실리콘으로 증착한 다음, 어닐링하는 단계와; 상기 적층구조의 폴리실리콘막 상부에 실리사이드를 형성하는 단계와; 상기 실리사이드와 폴리실리콘막, 게이트 산화막을 패터닝하여 폴리실리콘게이트를 형성하는 단계로 이루어지는 것을 특징으로 하는 폴리실리콘 게이트 제조방법.
- 제1항에 있어서, 상기 적층구조의 폴리실리콘막 증착 및 실리사이드 형성은 IN-SITU 공정에 의해 하나의 장비 내에서 실시하는 것을 특징으로 하는 폴리실리콘 게이트 제조방법.
- 제1항에 있어서, 상기 비도핑 폴리실리콘은 챔버의 압력을 50Torr 내지 150Torr 정도, 온도를 600℃ 이상으로 유지한 상태에서, 사일엔 가스를 0.1slm 내지 1.0slm 정도의 유량으로 공급하여 화학 기상 증착하는 것을 특징으로 하는 폴리실리콘 게이트 제조방법.
- 제1항에 있어서, 상기 도핑 폴리실리콘은 챔버의 압력을 50Torr 내지 150Torr 정도, 온도를 600℃ 이상으로 유지한 상태에서, 사일엔 가스를 0.1slm 내지 1.0slm 정도의 유량으로 공급하며, 불순물 이온이 함유된 반응가스를 30sccm 내지 200sccm 정도의 유량으로 공급하여 화학 기상 증착하는 것을 특징으로 하는 폴리실리콘 게이트 제조방법.
- 제1항에 있어서, 상기 실리사이드 형성을 위한 금속의 증착은 챔버의 압력을 0.1Torr 내지 3.0Torr 정도, 온도를 500℃ 이상으로 유지한 상태에서, 금속 이온이 함유된 반응가스를 1.0sccm 내지 20sccm 정도로 공급하여 화학 기상 증착하는 것을 특징으로 하는 폴리실리콘 게이트 제조방법.
- 제1항에 있어서, 상기 적층구조의 폴리실리콘막 증착후, 어닐링은 800℃ 이상의 온도에서 10분 이상 실시하는 것을 특징으로 하는 폴리실리콘 게이트 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033768A KR100294282B1 (ko) | 1998-08-20 | 1998-08-20 | 폴리실리콘게이트제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033768A KR100294282B1 (ko) | 1998-08-20 | 1998-08-20 | 폴리실리콘게이트제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000014370A KR20000014370A (ko) | 2000-03-15 |
| KR100294282B1 true KR100294282B1 (ko) | 2001-10-26 |
Family
ID=19547726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033768A KR100294282B1 (ko) | 1998-08-20 | 1998-08-20 | 폴리실리콘게이트제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100294282B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101885969B1 (ko) * | 2016-12-23 | 2018-09-11 | 주식회사 포스코 | 소결용 결합재 채취를 위한 샘플링 장치 및 그 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920022386A (ko) * | 1991-05-14 | 1992-12-19 | 문정환 | 반도체 장치의 폴리실리콘 증착방법 |
-
1998
- 1998-08-20 KR KR1019980033768A patent/KR100294282B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920022386A (ko) * | 1991-05-14 | 1992-12-19 | 문정환 | 반도체 장치의 폴리실리콘 증착방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000014370A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093700A (en) | Single gate structure with oxide layer therein | |
| KR20020002624A (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR20000041393A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100294282B1 (ko) | 폴리실리콘게이트제조방법 | |
| KR100198652B1 (ko) | 반도체 소자의 전극형성방법 | |
| KR100671722B1 (ko) | 실리콘 게이트 전계 효과 트랜지스터 디바이스 제조 방법 | |
| JP3664793B2 (ja) | トランジスタの製造方法 | |
| KR100260377B1 (ko) | 모스형 반도체 소자의 실리콘 게이트 전극 제조 방법 | |
| JP2671607B2 (ja) | 半導体装置及びその製造方法 | |
| KR100267397B1 (ko) | 폴리실리콘을 이용한 게이트 전극 제조방법 | |
| KR100604045B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| KR100613098B1 (ko) | 반도체 소자의 게이트 산화막 제조 방법 | |
| KR19990045409A (ko) | 실리콘 게이트 전계 효과 트랜지스터 제조 방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR0172250B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100342867B1 (ko) | 반도체 장치의 코발트 실리사이드막을 갖는 게이트전극 형성방법 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| KR100580050B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| KR100332134B1 (ko) | 반도체소자의게이트전극형성방법 | |
| EP0434383B1 (en) | Semiconductor device gate structure with oxide layer therein | |
| KR100364524B1 (ko) | 텅스텐 실리사이드 단층 게이트 구조를 갖는 모스 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |