JP2012169596A - 半導体材料の選択堆積方法 - Google Patents

半導体材料の選択堆積方法 Download PDF

Info

Publication number
JP2012169596A
JP2012169596A JP2012006913A JP2012006913A JP2012169596A JP 2012169596 A JP2012169596 A JP 2012169596A JP 2012006913 A JP2012006913 A JP 2012006913A JP 2012006913 A JP2012006913 A JP 2012006913A JP 2012169596 A JP2012169596 A JP 2012169596A
Authority
JP
Japan
Prior art keywords
semiconductor material
providing
region
precursor
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012006913A
Other languages
English (en)
Other versions
JP6005361B2 (ja
Inventor
Vincent Benjamin
ベンジャマン・ヴァンソン
Law Roger
ロヘル・ロー
Kaimax Matti
マッティ・カイマックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2012169596A publication Critical patent/JP2012169596A/ja
Application granted granted Critical
Publication of JP6005361B2 publication Critical patent/JP6005361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02535Group 14 semiconducting materials including tin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】シリコンやゲルマニウムのようなIV族半導体材料を、半導体表面上に、絶縁表面上への堆積無しに選択的に堆積する方法を提供する。
【解決手段】半導体プロセスで半導体材料の選択成長を行う方法が、第1領域11と第2領域12とを含むパターニングされた基板10を提供する工程を含み、第1領域11は露出した第1半導体材料を含み、第2領域12は露出した絶縁材料を含む。この方法は、更に、第2半導体材料の前駆体、Cl化合物とは応性しないキャリアガス、および錫テトラクロライド(SnCl)を供給することにより、第1領域の第1半導体材料の上に第2半導体材料の膜を選択的に形成する工程を含む。錫テトラクロライドは、第2領域の絶縁材料上への第2半導体材料の堆積を阻害する。
【選択図】図1

Description

本発明は、半導体プロセスにおける半導体材料の堆積に関する。特に、本発明は、IV族半導体材料の選択堆積に関する。
シリコンやゲルマニウムのようなIV族半導体材料を、半導体表面上に、絶縁表面上への堆積無しに選択的に堆積できることがしばしば望まれる。
例えば、先端の相補型金属酸化物半導体(CMOS)トランジスタが、しばしば選択堆積技術を用いて作製され、この技術は、一般には高くなったソース/ドレイン構造として知られるトランジスタの活性領域上にのみ単結晶の半導体膜をエピタキシャル成長させるものである。
一般的に、選択堆積は、異なる材料上への堆積中の、異なる核生成を利用する。選択された前駆体は、一の表面上でより速く、他の表面ではより遅く核生成および成長する傾向を有する。
核生成の段階の初期において、絶縁材料(例えば酸化物)上の不連続な膜は、半導体材料(例えばシリコン)上の統合し連続した膜に比較して、大きく露出した表面領域を有する。
このように、最先端の選択堆積方法は、選択性を得るために、(ジクロロシランのような)塩素含有前駆体の使用、または堆積プロセス中のリアクタ中でのHClの供給、または双方の組み合わせを報告する。(ジクロロシランのような)塩素化前駆体または(HClやClのような)エッチャントが、半導体材料上での速い核生成膜に比較して、絶縁材料上での乏しい核生成膜を更に抑制するために、しばしば使用される。GeHを用いたゲルマニウム成長は、Hがキャリアガスとして使用された場合、HClの追加の必要なく選択的である。
広く使用されるシラン(SiH)、ジシラン(Si)、およびトリシラン(Si)のようなシリコン前駆体の欠点は、これらは酸化物や窒化物のような絶縁材料に対して選択的でなく、シリコン成長が、露出した半導体材料と絶縁材料の双方の上で生じることである。
一般に、選択堆積プロセスは、半導体材料により覆われた領域上でもっとも高い堆積速度となり、一方、絶縁材料で覆われた領域上では、堆積されずまたは実質的に堆積されないように調整される。
先端デバイスの製造は、しばしば選択堆積工程のために、温度量の低減を必要とする。この新しい束縛の下では、熱活性プロセスに基づく公知の選択成長方法は、低温での許容できないような低い堆積速度を考えると、もはや実行できない。
ジクロロシラン(SiCl、DCS)の使用またはHClの添加は、堆積を選択的にする。しかしながら、DCSやHClは、500℃より低温では分解しない。それゆえに、500℃より低い成長温度では、選択性も、単純な成長も、まったく観察されない。特に、ジクロロシランの場合、低い反応温度ではClは脱着できないため、Siの1モノレイヤが成長され、続いて反応(成長)は停止する。
シリコン領域とシリコン酸化物領域とを含む、パターニングされた半導体基板上のゲルマニウム成長の場合、ゲルマン(GeH)が前駆体として使用され、水素(H)が堆積チャンバ中でキャリアガスとして使用されることにより、成長が選択的になることが知られている。しかしながら、ゲルマンが分解されないため、GeHとキャリアガスとしてHを用いた350℃より低い温度でのゲルマニウム成長は不可能である。
またはN中のジゲルマン(Ge)は、350℃より低い温度で分解し、ゲルマニウムの成長を許容するが、成長は酸化物に対して選択的ではなく、大気圧までのリアクタ中で全ての圧力に対して、成長温度に依存して少なくとも約10mTorrより高い、または約20mTorrより高いジゲルマンの分圧に対して選択的でない。この欠点は、図2Aの比較テストに示される。
GeがInGaAs上に成長され、窒化物のスペーサが用いられた場合、選択性の全体の損失は、Ge成長で観察された。この場合、表面から窒化物スペーサ中へのInのアウトでディフュージョンは、Geのためのシード層を形成し、選択性を不可能にする。これは、図3Aの比較テストに示される。
多くの産業的応用のために、半導体の選択成長はかなり商業的に重要であるにもかかわらず、選択性に関する問題が、このように公知のプロセスで発生する。
このように、半導体表面上に半導体膜を選択的に堆積させるための、改良された方法が必要である。
特に例えば650℃より低い温度、または500℃より低い温度のような低温プロセス温度で、半導体材料の選択堆積のための方法を提供し、従来技術の方法が遭遇する問題を克服することが、本発明の具体例の目的である。
上記目的は、本発明の具体例にかかる方法により達成される。
本発明の具体例では、第1半導体材料の上に第2半導体材料を選択的に堆積する方法が記載される。この方法は、少なくとも第1領域と第2領域とを含む、パターニングされた基板を提供する工程を含み、第1領域は露出した第1半導体材料を含み、第2領域は露出した絶縁材料を含む。この方法は、更に、化学気相堆積(CVD)チャンバ中にパターニングされた基板を挿入し、第2半導体材料の前駆体、Cl化合物とは非反応性のキャリアガス、およびCl前駆体としての錫テトラクロライド(SnCl)をチャンバ中に供給することにより、第1領域の露出した第1半導体材料の上に第2半導体材料を含む膜を選択的に形成する工程を含む。錫テトラクロライドは、第2領域上への第2半導体材料の堆積を阻害する。
いくつかの具体例では、膜を選択的に形成する工程は、650℃より低い温度、または500℃より低い温度、特に350℃より低い温度で、膜を堆積する工程を含む。
いくつかの具体例では、第2半導体材料の前駆体を提供する工程は、IV族元素またはIV族元素の合金の前駆体を提供する工程を含んでも良い。堆積される第2半導体材料の膜は、IV族元素またはIV族元素の合金の膜である。
いくつかの具体例では、絶縁材料は、IV族元素の酸化物、IV族元素の窒化物、およびそれらの組み合わせからなるグループから選択される。
いくつかの具体例では、第1半導体材料は、シリコン、ゲルマニウム、またはシリコンゲルマニウム(SiGe)を含む。
いくつかの具体例では、第2半導体材料はシリコンを含む。そのような具体例では、前駆体は、例えばシラン(SiH)のようなシリコン含有前駆体である。他の具体例では、第2半導体材料はゲルマニウムを含む。それらの具体例では、膜を選択的に堆積する工程は、350℃より低い温度で行われても良い。それらの具体例では、前駆体はゲルマニウム含有前駆体である。特別な具体例では、前駆体は例えば分圧が10mTorrより高いジゲルマンである。
いくつかの具体例では、第1半導体材料は、2元または3元のIII−V化合物を含む。III−V化合物は、III−アンチモン化物、III−砒化物、III−リン化物、およびそれらのいずれかの組み合わせからなるグループから選択される。
第1領域の半導体材料の上に第2半導体材料を選択的に形成する本発明の具体例にかかる方法は、キャリアガスを提供する工程を含み、Cl化合物とは反応しない第1キャリアガスとしてキャリアガスを選択する工程を含んでも良い。第1キャリアガスは、例えばNまたは不活性ガス(例えば希ガス)でも良い。
いくつかの具体例では、本方法は更に、第1領域の第1半導体材料の上に第2半導体材料の膜を選択的に形成する工程の後に、Cl化合物と反応するHのような第2キャリアガスで第1キャリアガスを置き換えることにより、第1領域および第2領域の上に、第2半導体材料の膜を非選択的に堆積する工程を含む。選択形成、非選択堆積、および双方の間に、パターニングされた基板は反応チャンバ中に保持されても良い。また、非選択堆積中に、第2半導体材料の前駆体および錫テトラクロライド(SnCl)が、更にチャンバ中に供給されても良い。
いくつかの具体例では、第2半導体材料の膜の選択堆積と共に、ドーパント前駆体が堆積チャンバ中に供給されても良い。
本発明の特別で好適な形態は、添付の独立請求項および従属請求項に表される。従属請求項の特徴は、必要に応じて独立請求項の特徴や他の従属請求項の特徴と組み合わせても良く、単に請求項に明示的に記載された通りではない。
従来技術を超えて達成される発明と長所を要約する目的で、本発明の所定の目的と長所が上のようにここで記載された。
もちろん、そのような目的や長所の全てが、本発明の特別な具体例を達成するために必要なわけではないことが理解される。
このように、例えばここで教示または示唆された他の目的または長所を達成する必要なしに、ここで教示された1つの長所または長所のグループの達成または最適化を行う方法で、本発明が具体化または実施できることを、当業者は認識するであろう。
本発明の上記および他の形態は、以降に記載される具体例から明らかになり、明確になるであろう。
本発明は、添付の図面を参照しながら、例示の方法で記載される。
露出した半導体材料を含む第1領域と、露出した絶縁材料を含む第2領域とを含むパターニングされた基板を示し、露出した半導体材料の上に半導体材料を選択堆積するために、本発明の具体例で使用される例示の基板である。 シリコン領域(第1領域)およびシリコン酸化物領域(第2領域)を含むパターニングされた基板上へのゲルマニウムの堆積を示し、リアクタ中で、320℃および大気圧(760Torr)で、250sccmのGeを用いた非選択的Ge堆積を含む。 シリコン領域(第1領域)およびシリコン酸化物領域(第2領域)を含むパターニングされた基板上へのゲルマニウムの堆積を示し、リアクタ中で、320℃および大気圧(760Torr)で、250sccmのGeと20sccmのSnCl、キャリアガスとしてのNを用いた、本発明の具体例にかかるシリコン上への選択Ge堆積(シリコン酸化物上への堆積無し)を含む。 InGaAs(第1領域)とシリコン窒化物(スペーサ)領域(第2領域)とを含むパターニングされた基板上へのゲルマニウム堆積を示し、リアクタ中で、300℃および10Torrで、200sccmのGeを用いた非選択的Ge堆積を含む。 InGaAs(第1領域)とシリコン窒化物(スペーサ)領域(第2領域)とを含むパターニングされた基板上へのゲルマニウム堆積を示し、リアクタ中で、300℃および10Torrで、200sccmのGeと10sccmのSnClを用いた、本発明の具体例にかかる選択Ge堆積(シリコン窒化物上への堆積無し)を含む。
図面は単に模式的であり、限定的ではない。図面において、いくつかの要素の大きさは図示目的で拡大され、縮尺どおりには描かれない。寸法と相対寸法とは、本発明の実施に対する実際の縮小に対応する必要は無い
異なる図面において、同一の参照符号は、同一または類似の要素を示す。請求項中の参照符号は、範囲を限定するものと解釈すべきではない。
本発明は、特定の具体例に関して、所定の図面を参照しながら説明されるが、本発明はこれに限定されるものではなく、請求の範囲によってのみ限定される。
説明や請求の範囲中の、第1、第2等の用語は、類似の要素の間で区別するために使用され、順序や他の方法で、一時的、空間的なシーケンスを表す必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載や図示されたものと異なる他のシーケンスによっても操作できることを理解すべきである。
また、説明や請求の範囲中の、上、下、上に、下に、等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
また、請求の範囲で使用される「含む(comprising)」の用語は、それ以降に示される手段に限定して解釈されるべきではなく、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分の存在は、述べられたように解釈されるべきであり、1またはそれ以上の他の特徴、数字、工程、または成分、またはそれらのグループの存在や追加を排除するものではない。このように、「手段AおよびBを含むデバイス」の表現の範囲は、構成要素AとBのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がAとBであることを意味する。
この明細書を通じて参照される「一の具体例(one embodiment)」または「具体例(an embodiment)」は、この具体例に関係して記載された特定の長所、構造、または特徴は、本発明の少なくとも1つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所の「一の具体例(one embodiment)」または「具体例(an embodiment)」の語句の表現は、同じ具体例を表す必要はなく、表しても構わない。更に、特定の長所、構造、または特徴は、この記載から当業者に明らかなように、1またはそれ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示の具体例の記載中において、能率的に開示し、多くの発明の形態の1またはそれ以上の理解を助ける目的で、本発明の多くの長所は、時には1つの具体例、図面、またはその記載中にまとめられることを評価すべきである。しかしながら、この開示の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈すべきではない。むしろ、以下の請求項が表すように、発明の態様は、1つの記載された具体例の全ての長所より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここで記載された幾つかの具体例は幾つかの特徴で、他の具体例に含まれる以外の特徴を含み、異なった具体例の長所の組み合わせは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組み合わせにおいても使用することができる。
特定の用語の使用が本発明の所定の特徴や形態を表す場合、その用語が関連する本発明の特徴や形態に特定の特徴を含むように、その用語がここで再定義されることを暗示すると取るべきではない。
本発明の文脈では、前駆体は、他の化合物を製造する化学反応に関係する化合物であり、これにより少なくとも前駆体の一部は反応後に他の化合物の一部を形成する。特に本発明の文脈では、化学反応は、半導体材料膜または層を堆積するための堆積反応である。
本発明の文脈では、シングルソース前駆体が前駆体であり、他の化合物に必要とされる全ての元素がこのシングルソース前駆体中で提供される。
本発明の文脈では、キャリアガスは、半導体材料の前駆体と錫テトラクロライドを、化学気相堆積チャンバ中に運ぶガス流である。キャリアガスは不活性ガスでも良く、即ち化学気相堆積チャンバ中で他の成分と非反応のガスである。不活性ガスは、希ガスの場合は元素状態でも良く、または化合物ガスも良い。本発明の具体例では、不活性ガスは、それらが機能的に不活性なために、化学気相堆積チャンバの特定の操作のセッティングのために、特に選択される。
ここで提供された説明では、多くの特定の細部が記載される。しかしながら、本発明の具体例はそれらの特別な細部無しに実施できることを理解すべきである。他の例では、公知の方法、構造、および技術は、この説明の理解をわかりにくくしないために、詳細には示されていない。
図2Aは、リアクタ中で、320℃および大気圧(760Torr)で、Nキャリアガスとともに250sccmのGeを用いた、シリコン酸化物上への多結晶Ge20堆積、およびSi上への単結晶Ge21堆積を示す。
更なるテストは、露出したInGaAs領域11とシリコン窒化物12で覆われたパターニング構造を含む基板上にゲルマニウムを成長させる場合に、約300℃の温度で前駆体のゲルマンとジゲルマンの双方に対して、選択性の全損が観察されることを示す。多結晶ゲルマニウム30の堆積が、リアクタ中で、300℃および10Torrで、Nキャリアガスとともに200のsccmGeを用いて、図3Aに示すように、基板の全体で起きる。
本発明の具体例に関して、上述の例のそれぞれにおいて堆積プロセス中プロセスチャンバ中で錫テトラクロライドSnClを加えた後に、堆積の選択性が達成された。
本発明の異なる具体例は、絶縁材料の上でなく、第1半導体材料の上に、第2半導体材料の膜を選択的に形成する方法であって、
a.少なくとも第1領域11と第2領域12を含むパターニングされた基板10を提供する工程であって、第1領域11は露出した第1半導体材料を含み、第2領域12は露出した絶縁材料を含む工程と、
b.パターニングされた基板をCVDチャンバ中に挿入する工程と、
c.第2半導体材料の前駆体、キャリアガス、および錫テトラクロライド(SnCl)をチャンバ中に提供することにより、第1領域11の第1半導体材料上に第2半導体材料の膜を選択的に形成して、これにより錫テトラクロライドが、第2領域12の絶縁材料上への第2半導体材料の堆積を禁じる工程と、を含む。
本発明の具体例にかかる方法中で、膜の選択形成工程は650℃より低い温度、500℃より低い温度で行われることは、特に有利である。このように、本発明の具体例にかかる方法は、半導体材料の低温選択堆積に使用される。
第2半導体材料の堆積は、当業者に知られた様々なCVD法、即ち、常圧CVD(APCVD)または減圧CVD(LPCVD)のいずれかで好適に行われてもよい。一般的なCVD堆積温度は、約200℃から約800℃までの範囲であるが、しかしながら本発明は650℃より低い温度に関する。例示的な堆積プロセスは、ここで教示されるCVD法により導かれる。
基板10は、シリコン、ゲルマニウム、III/V化合物基板のような半導体材料、またはガラス、石英のような半導体製造と互換性のある他の材料を含む。基板10は更に、シリコン−オン−インシュレータ(SOI)またはゲルマニウム−オン−インシュレータ(GeOI)を含んでも良い。好適には、基板10はシリコンである。
基板10は、露出した第1半導体材料を含む第1領域11と、露出した絶縁材料を含む第2領域とを少なくとも含む。特別な具体例では、パターニングされた基板10で露出した第1半導体材料は、シリコン、ゲルマニウム、またはそれらの組み合わせを含んでも良い。代わりに、第1半導体材料は、2元または3元のIII−V化合物を含んでも良い。III−V化合物は、III−アンチモン化物、III−砒化物、III−リン化物、およびそれらの組み合わせからなるグループから選択される。
第1半導体材料の上に選択的に形成される第2半導体材料は、1またはそれ以上のIV族元素を含んでも良い。本発明の異なる具体例では、第2半導体材料は、Si、Ge、SiGe、Cおよび/またはSn合金化Si、GeまたはSiGe、およびそれらの組み合わせからなるグループから選択されても良い。第2半導体材料は、堆積条件に応じて、単結晶または多結晶である。
第2半導体材料の前駆体は、半導体ソース材料(IV族元素)を含むガスである。更に、第2半導体材料の前駆体は、シングルソース前駆体(例えばSi2x+2、Ge2x+2、SiCl4−x、SiH−CH、CH、または組み合わされたSiGe2(x+y)+2前駆体)または2またはそれ以上の前駆体の混合(例えばSi2x+2とGe2x+2)でも良い。
第2半導体材料の前駆体は、N、Hまたは希ガス(He、Ar)のようなキャリアガスの存在下でチャンバ中に提供される。好適にはキャリアガスはNまたはHである。
特別な具体例では、第2半導体材料は、更に、堆積チャンバ中で成長プロセス中にドーパント前駆体を加えることにより提供されるn型(例えばP、As)またはp型(例えばB)ドーパントを含んでも良い。
パターニングされた基板10の第2領域12上に露出した絶縁材料は、IV族元素の酸化物または窒化物、およびそれらの組み合わせからなるグループから選択されても良い。絶縁材料は、更に、炭素(C)のような第2グループのIV元素を含んでも良い。本発明の特別な具体例では、絶縁材料は、シリコン酸化物、シリコン窒化物、およびそれらの組み合わせからなるグループから選択される。
テトラクロライドは、経済的に興味があり、たとえ半導体の製造中でなくても、広く使用される化合物であるという長所を有する。
本発明の異なる具体例では、SnClが、NまたはHまたは不活性ガスのようなキャリアガスで希釈された堆積チャンバに供給される。
堆積チャンバ中に供給されたSnCl流量は、選択堆積を達成するのに必要な最小量のClにより下限が制限され、成長した材料中で許容できるSnの最大量に対応するSnCl流量と成長がエッチングに変わるSnCl流量との間の最小による上限が制限される。SnCl流量(またはそれらの等価な分圧)の上限および下限は、それゆえに、堆積チャンバの形状と成長材料の意図する用途に依存する。
本発明の特別な具体例では、IV族前駆体とSnClに対して、同量(モル流量で約1:1の比)が使用される。
1の例では、シリコン領域11とシリコン酸化物領域12を含むパターニングされた基板上にシリコンが選択的に成長される。シリコン前駆体は、シラン、ジシラン、トリシラン、およびネオ−ペンタシランのようなより高次のシランを含むグループから選択される。
特徴的に、この特定の具体例では、シランがSnClと組み合わせて500℃より低い温度で使用され、シリコンの選択堆積を提供する。双方の前駆体は広く入手でき、この製造工程で安全制約を負わせない。これは、真剣な安全リスクが存在するとして知られている例えばトリシランやClを用いる公知の解決策と比較して、方法の明確な優位点を表す。
SnClは安定した前駆体で、低温堆積プロセスに適している。加えて、選択堆積中に、堆積された材料中のSnの非常に低い結合があり、一般には約1018〜1019at・cm−3の濃度レベルであり、一般には1020at・cm−3より低い。IV族元素で、Snは、SiGe化合物中で現れるバンドギャップを狭くする効果(narrowing effect)と比較できる効果が可能であるにもかかわらず、成長膜の電気的特性に影響を与えない。
それゆえに、本発明の具体例の方法は、例えば高いソース/ドレイン応用やSiGe含有領域上のSi保護層の形成のような、異なる応用のために、シリコン、ゲルマニウム、またはSiGeをエピタキシャル成長させるのに適している。
他の例では、パターニングされた基板は、第1領域11の上に露出したシリコンを含み、第2領域12の上に露出したシリコン酸化物を含む。本発明の具体例にかかる、シリコン上へのゲルマニウム膜の選択堆積は、320℃および大気圧(760Torr)において、ゲルマニウム前駆体としての250sccmのGeと、20sccmのSnClを、キャリアガスとしてのNと共に用いて、リアクタ中で、320℃で行われる。堆積は、図2Bに示すように、シリコン酸化物に対して選択的である。
理論に縛られることを望むわけではないが、Si−Clに比較してSn−Clより低いボンディングエネルギーにより、Clの脱着に対してSnはより活性なサイトとして働くと信じられ、それゆえにClの脱着プロセスと、それゆえにSnClの分解を加速する。
他の例では、パターニングされた基板10は、露出した2元または3元のIII−V化合物を含む第1領域11と、露出したシリコン窒化物を含む第2領域12とを含む。
好適には、III−V化合物はInGaAsであり、その上にゲルマニウムの膜が、300℃および10Torrにおいて、200sccmのGeと10sccmのSnClを用いてリアクタ中で選択的に堆積される。堆積は、図3Bに示すスペーサのシリコン窒化物材料に対して選択的である。
本発明の具体例では、第2半導体材料の前駆体が、キャリアガスの存在下でチャンバ中に供給される。好適には、キャリアガスはCl化合物と反応して副生成物を形成しないガスである。この方法では、4つのCl元素が1つのSn元素とともに、反応中に供給され、第2半導体材料が選択的に成長する。即ち、露出した絶縁体を含む領域12の上には、堆積は起きない。
本発明の特別な具体例では、Cl化合物と反応しないように、キャリアガスが選択される。
特別な具体例では、本発明の具体例の方法は、更に以下のd.を含む。
d.選択堆積に続いて、パターニングされた基板を反応チャンバ中に保持し、更に、第2半導体材料の前駆体と錫テトラクロライド(SnCl)をチャンバ中に供給しながら、Cl化合物と反応する第2のキャリアガスで、キャリアガスを置き換えることにより、第1領域の上と第2領域の上に第2半導体材料の膜を非選択的に堆積する工程。
Cl化合物と反応しないキャリアガスの例は、Nまたは不活性ガス(例えば、HeやArのような希ガス)またはそれらの混合物である。
Cl化合物と反応する第2キャリアガスの例は、HまたはH含有混合物である。
キャリアガスがNまたは希ガスである本発明の具体例では、第2半導体材料の前駆体はSnClと反応して第2半導体材料(例えばGeの場合はGe含有半導体)を形成するため、成長は選択的である。
キャリアガスが(SnClからの)Cl化合物と反応して副生成物を形成する場合、成長プロセスの選択性がマイナスに影響される。Hがキャリアガスの特別な例では、選択成長に使用可能なClの量を減少させるHClの副生成物が形成され、これにより第2半導体材料の選択成長が妨げられる。
有利には、反応チャンバ中でキャリアガスを置き換えることで、第2半導体材料の成長のタイプが、選択成長から非選択成長に切り替えることができる/変化させることができる。特別な具体例では、Nまたは不活性ガスをHで置き換えることにより、選択成長を非選択成長に変えることができる。基板を反応チャンバから取り出すことなくおよび/または前駆体を変えることなく、成長の型を選択性から非選択性に連続して変えることにより、複雑な構造が成長できる。
第2半導体材料がドープされる本発明の具体例では、(例えばB、PH、PClのような)ドーパントが反応チャンバ中に供給される。それらのドーパント前駆体は、Cl化合物(例えばB前駆体の場合はBCl)と反応し、これにより選択性を低下させる。低下した選択性を補うために、例えばSnCl濃度を増やすことにより、および/または追加のCl含有ガス(例えばCl、HCl)を供給することにより、反応チャンバ中に存在するCl化合物の量を増やしても良い。
本発明の特別な具体例では、500sccmと1000sccmとの間のGe前駆体(Ge)の異なる流量についてテストした。反応チャンバ中のSnClの流量は、20sccmと120sccmとの間で変化させた。テストは、リアクタ中で、320℃および大気圧の下で、シリコン酸化物を含む基板上で行われた。
いくつかの非制限的なサンプルについて以下で更に検討する。
20slmのNがキャリアガスとして使用された例では、500sccmのGeと、40sccm、80sccm、および120sccmのそれぞれのSnCl流量で、選択成長が達成された。1.5分、3分、および4.5分の堆積時間においてシリコン酸化物上で堆積が観察されず、一方、40nm、80nm、および120nmのゲルマニウム含有材料(この例ではGe)が第1半導体材料上に堆積したため、成長は選択的であった。
20slmのHがキャリアガスとして使用された例では、500sccmのGeと、20sccmおよび40sccmのそれぞれのSnCl流量で、非選択成長が達成された。1.5分の堆積時間においてシリコン酸化物上に40nmのゲルマニウム含有材料(この例ではGe)が堆積され、35nmが第1半導体材料上に堆積されたため、成長は非選択的であった。
20slmのNがキャリアガスとして使用され、追加のドーパント前駆体(B=1sccm)が反応チャンバ中に供給された例では、500sccmのGeと、120sccmのSnCl流量で、選択成長が達成された。500sccmのGeと、20sccmおよび40sccmのSnCl流量で、非選択成長が得られた。500sccmのGeと、80sccmのSnCl流量で、得られた選択性は低かった。
500sccmのGeと40sccmのSnCl流量で得られた選択成長は、成長中のドーパントとして1sccmのBが加えられた場合に、非選択成長に変わる。ドーパント前駆体の影響は、約100sccmのHClの追加で補われ、成長を選択プロセスに戻す(シリコン酸化物に対する成長の選択性を戻す)。代わりに、他のCl含有化合物(Cl)またはより高い流量のSnClを用いることができる。
本発明は、図面や上述の説明中に詳細に描写され記載されるが、そのような描写や記載は一例または例示であり、限定するものでないと考えられる。上述の説明は、本発明の所定の具体例について詳述する。しかしながら、テキスト中の上述の内容はいかに詳しく示されても、本発明は多くの方法で実施できることが認められるであろう。本発明は、記載された具体例に限定されるものではない。

Claims (17)

  1. 第1半導体材料の上に第2半導体材料を選択的に堆積する方法であって、
    少なくとも第1領域(11)と第2領域(12)とを含む、パターニングされた基板(10)を提供する工程であって、第1領域(11)は露出した第1半導体材料を含み、第2領域(12)は露出した絶縁材料を含む工程と、
    パターニングされた基板(10)の上に第2半導体材料を含む膜を堆積する工程であって、膜を堆積する工程は、第2半導体材料の前駆体、Cl化合物とは反応しないキャリアガス、および錫テトラクロライドを提供することにより、第1領域(11)の第1半導体材料の上に第2半導体材料を選択的に形成する工程を含む工程と、を含む方法。
  2. パターニングされた基板(10)を提供する工程は、パターニングされた基板(10)を化学気相堆積チャンバ中に挿入する工程を含む請求項1に記載の方法。
  3. 第2半導体材料を含む膜を堆積する工程は、650℃より低い温度で膜を堆積させる工程である請求項1または2のいずれかに記載の方法。
  4. キャリアガスは、Nまたは不活性ガスである請求項1〜3のいずれかに記載の方法。
  5. 第2半導体材料の前駆体を提供する工程は、IV族元素またはIV族元素の合金の前駆体を提供する工程を含む請求項1〜4のいずれかに記載の方法。
  6. 第2半導体材料の前駆体を提供する工程は、シリコン前駆体を提供する工程を含む請求項5に記載の方法。
  7. 第2半導体材料の前駆体を提供する工程は、シランを提供する工程を含む請求項6に記載の方法。
  8. 第2半導体材料の前駆体を提供する工程は、ゲルマニウム前駆体を提供する工程を含む請求項5に記載の方法。
  9. 第2半導体材料の前駆体を提供する工程は、10mTorrより高い分圧で、ジゲルマンを含む前駆体を提供する工程を含む請求項8に記載の方法。
  10. 第2半導体材料を含む膜を堆積する工程は、350℃より低い温度で膜を堆積する工程を含む請求項8または9のいずれかに記載の方法。
  11. パターニングされた基板(10)を提供する工程は、IV族元素の酸化物、IV族元素の窒化物、およびそれらの組み合わせからなるグループから選択される絶縁材料を含む第2領域(12)を備えた基板を提供する工程を含む請求項1〜10のいずれかに記載の方法。
  12. パターニングされた基板(10)を提供する工程は、シリコン、ゲルマニウム、またはシリコンゲルマニウム(SiGe)を含む第1領域(11)を備えた基板を提供する工程を含む請求項1〜11のいずれかに記載の方法。
  13. パターニングされた基板(10)を提供する工程は、2元または3元のIII−V化合物を含む第1領域を備えた基板を提供する工程を含む請求項1〜11のいずれかに記載の方法。
  14. パターニングされた基板(10)を提供する工程は、III−アンチモン化物、III−砒化物、III−リン化物、およびそれらのいずれかの組み合わせからなるグループから選択されるIII−V化合物を含む第1領域を備えた基板を提供する工程を含む請求項13に記載の方法。
  15. 選択堆積の後に、パターニングされた基板を反応チャンバ中に維持しながら、キャリアガスをCl化合物と反応する第2キャリアガスで置き換えると共に、第2半導体材料の前駆体と錫テトラクロライドを更に供給することにより、第1領域および第2領域の上に第2半導体材料の膜を非選択的に堆積する工程を更に含む請求項1〜14のいずれかに記載の方法。
  16. 第2キャリアガスは、Hを含む請求項15に記載の方法。
  17. キャリアガスは、Nまたは不活性ガスである請求項15または16のいずれかに記載の方法。
JP2012006913A 2011-01-17 2012-01-17 半導体材料の選択堆積方法 Active JP6005361B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161433455P 2011-01-17 2011-01-17
US61/433,455 2011-01-17
US201161536772P 2011-09-20 2011-09-20
US61/536,772 2011-09-20

Publications (2)

Publication Number Publication Date
JP2012169596A true JP2012169596A (ja) 2012-09-06
JP6005361B2 JP6005361B2 (ja) 2016-10-12

Family

ID=45557863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012006913A Active JP6005361B2 (ja) 2011-01-17 2012-01-17 半導体材料の選択堆積方法

Country Status (3)

Country Link
US (1) US8709918B2 (ja)
EP (1) EP2477211B1 (ja)
JP (1) JP6005361B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2691977B1 (en) * 2011-03-31 2019-06-05 IMEC vzw Method for growing a monocrystalline tin-containing semiconductor material
US9082684B2 (en) * 2012-04-02 2015-07-14 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
US20130280891A1 (en) * 2012-04-20 2013-10-24 Yihwan Kim Method and apparatus for germanium tin alloy formation by thermal cvd
US10685834B2 (en) * 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269139A (ja) * 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
US20050028770A1 (en) * 2003-08-04 2005-02-10 Borgwarner Inc. Cam position measurement for embedded control VCT systems using non-ideal pulse-wheels for cam position measurement
US20050287770A1 (en) * 2004-03-05 2005-12-29 Mohamed-Ali Hasan Alternative methods for fabrication of substrates and heterostructures made of silicon compounds and alloys
US20090111246A1 (en) * 2007-10-26 2009-04-30 Asm America, Inc. Inhibitors for selective deposition of silicon containing films

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US7598513B2 (en) * 2003-06-13 2009-10-06 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law SixSnyGe1-x-y and related alloy heterostructures based on Si, Ge and Sn
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
FR2895835B1 (fr) * 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8501600B2 (en) * 2010-09-27 2013-08-06 Applied Materials, Inc. Methods for depositing germanium-containing layers
US9082684B2 (en) * 2012-04-02 2015-07-14 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269139A (ja) * 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
US6376340B1 (en) * 1999-03-16 2002-04-23 Sony Corporation Methods for forming polycrystalline silicon film
US20050028770A1 (en) * 2003-08-04 2005-02-10 Borgwarner Inc. Cam position measurement for embedded control VCT systems using non-ideal pulse-wheels for cam position measurement
US20050287770A1 (en) * 2004-03-05 2005-12-29 Mohamed-Ali Hasan Alternative methods for fabrication of substrates and heterostructures made of silicon compounds and alloys
US20090111246A1 (en) * 2007-10-26 2009-04-30 Asm America, Inc. Inhibitors for selective deposition of silicon containing films

Also Published As

Publication number Publication date
US20120184088A1 (en) 2012-07-19
JP6005361B2 (ja) 2016-10-12
EP2477211A3 (en) 2014-01-29
EP2477211B1 (en) 2019-03-06
US8709918B2 (en) 2014-04-29
EP2477211A2 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
US11637014B2 (en) Methods for selective deposition of doped semiconductor material
KR102648942B1 (ko) 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체
US20230026413A1 (en) Methods for selective deposition using a sacrificial capping layer
US20230197792A1 (en) Structures with doped semiconductor layers and methods and systems for forming same
TWI520227B (zh) 高產率循環磊晶沈積與蝕刻方法
TWI692545B (zh) 形成高p型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置
KR102544300B1 (ko) 실리콘 게르마늄 주석 필름들을 형성하는 방법들 및 필름들을 포함하는 구조체들 및 디바이스들
CN102176411B (zh) 在硅外延薄膜形成时使用氯气和/或氯化氢
KR20210010820A (ko) 실리콘 게르마늄 구조를 형성하는 방법
CN101116173B (zh) 在硅外延薄膜形成时使用氯气和/或氯化氢
JP5145672B2 (ja) 半導体装置の製造方法
JP5173140B2 (ja) 電気的に活性なドープト結晶性Si含有膜の堆積方法
JP5147629B2 (ja) シリコン炭素エピタキシャル層の選択形成
US20090087967A1 (en) Precursors and processes for low temperature selective epitaxial growth
JP2007537601A (ja) 選択的堆積プロセスを使用したmosfetデバイスの作製方法
KR20090015138A (ko) 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들
JP2008530782A5 (ja)
CN104599945A (zh) 含硅外延层的形成
JP6005361B2 (ja) 半導体材料の選択堆積方法
CN114551229A (zh) 提高选择性外延生长的生长速率的方法
US9263263B2 (en) Method for selective growth of highly doped group IV—Sn semiconductor materials
JP4739356B2 (ja) 導電性パターン
TWI841312B (zh) 具有接觸結構的半導體元件及其製備方法
TW202414755A (zh) 接觸結構及具有接觸結構的半導體元件
TW202414754A (zh) 具有接觸結構的半導體元件及其製備方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160907

R150 Certificate of patent or registration of utility model

Ref document number: 6005361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250