JP2012169596A - 半導体材料の選択堆積方法 - Google Patents
半導体材料の選択堆積方法 Download PDFInfo
- Publication number
- JP2012169596A JP2012169596A JP2012006913A JP2012006913A JP2012169596A JP 2012169596 A JP2012169596 A JP 2012169596A JP 2012006913 A JP2012006913 A JP 2012006913A JP 2012006913 A JP2012006913 A JP 2012006913A JP 2012169596 A JP2012169596 A JP 2012169596A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor material
- providing
- region
- precursor
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02535—Group 14 semiconducting materials including tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体プロセスで半導体材料の選択成長を行う方法が、第1領域11と第2領域12とを含むパターニングされた基板10を提供する工程を含み、第1領域11は露出した第1半導体材料を含み、第2領域12は露出した絶縁材料を含む。この方法は、更に、第2半導体材料の前駆体、Cl化合物とは応性しないキャリアガス、および錫テトラクロライド(SnCl4)を供給することにより、第1領域の第1半導体材料の上に第2半導体材料の膜を選択的に形成する工程を含む。錫テトラクロライドは、第2領域の絶縁材料上への第2半導体材料の堆積を阻害する。
【選択図】図1
Description
a.少なくとも第1領域11と第2領域12を含むパターニングされた基板10を提供する工程であって、第1領域11は露出した第1半導体材料を含み、第2領域12は露出した絶縁材料を含む工程と、
b.パターニングされた基板をCVDチャンバ中に挿入する工程と、
c.第2半導体材料の前駆体、キャリアガス、および錫テトラクロライド(SnCl4)をチャンバ中に提供することにより、第1領域11の第1半導体材料上に第2半導体材料の膜を選択的に形成して、これにより錫テトラクロライドが、第2領域12の絶縁材料上への第2半導体材料の堆積を禁じる工程と、を含む。
Claims (17)
- 第1半導体材料の上に第2半導体材料を選択的に堆積する方法であって、
少なくとも第1領域(11)と第2領域(12)とを含む、パターニングされた基板(10)を提供する工程であって、第1領域(11)は露出した第1半導体材料を含み、第2領域(12)は露出した絶縁材料を含む工程と、
パターニングされた基板(10)の上に第2半導体材料を含む膜を堆積する工程であって、膜を堆積する工程は、第2半導体材料の前駆体、Cl化合物とは反応しないキャリアガス、および錫テトラクロライドを提供することにより、第1領域(11)の第1半導体材料の上に第2半導体材料を選択的に形成する工程を含む工程と、を含む方法。 - パターニングされた基板(10)を提供する工程は、パターニングされた基板(10)を化学気相堆積チャンバ中に挿入する工程を含む請求項1に記載の方法。
- 第2半導体材料を含む膜を堆積する工程は、650℃より低い温度で膜を堆積させる工程である請求項1または2のいずれかに記載の方法。
- キャリアガスは、N2または不活性ガスである請求項1〜3のいずれかに記載の方法。
- 第2半導体材料の前駆体を提供する工程は、IV族元素またはIV族元素の合金の前駆体を提供する工程を含む請求項1〜4のいずれかに記載の方法。
- 第2半導体材料の前駆体を提供する工程は、シリコン前駆体を提供する工程を含む請求項5に記載の方法。
- 第2半導体材料の前駆体を提供する工程は、シランを提供する工程を含む請求項6に記載の方法。
- 第2半導体材料の前駆体を提供する工程は、ゲルマニウム前駆体を提供する工程を含む請求項5に記載の方法。
- 第2半導体材料の前駆体を提供する工程は、10mTorrより高い分圧で、ジゲルマンを含む前駆体を提供する工程を含む請求項8に記載の方法。
- 第2半導体材料を含む膜を堆積する工程は、350℃より低い温度で膜を堆積する工程を含む請求項8または9のいずれかに記載の方法。
- パターニングされた基板(10)を提供する工程は、IV族元素の酸化物、IV族元素の窒化物、およびそれらの組み合わせからなるグループから選択される絶縁材料を含む第2領域(12)を備えた基板を提供する工程を含む請求項1〜10のいずれかに記載の方法。
- パターニングされた基板(10)を提供する工程は、シリコン、ゲルマニウム、またはシリコンゲルマニウム(SiGe)を含む第1領域(11)を備えた基板を提供する工程を含む請求項1〜11のいずれかに記載の方法。
- パターニングされた基板(10)を提供する工程は、2元または3元のIII−V化合物を含む第1領域を備えた基板を提供する工程を含む請求項1〜11のいずれかに記載の方法。
- パターニングされた基板(10)を提供する工程は、III−アンチモン化物、III−砒化物、III−リン化物、およびそれらのいずれかの組み合わせからなるグループから選択されるIII−V化合物を含む第1領域を備えた基板を提供する工程を含む請求項13に記載の方法。
- 選択堆積の後に、パターニングされた基板を反応チャンバ中に維持しながら、キャリアガスをCl化合物と反応する第2キャリアガスで置き換えると共に、第2半導体材料の前駆体と錫テトラクロライドを更に供給することにより、第1領域および第2領域の上に第2半導体材料の膜を非選択的に堆積する工程を更に含む請求項1〜14のいずれかに記載の方法。
- 第2キャリアガスは、H2を含む請求項15に記載の方法。
- キャリアガスは、N2または不活性ガスである請求項15または16のいずれかに記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161433455P | 2011-01-17 | 2011-01-17 | |
US61/433,455 | 2011-01-17 | ||
US201161536772P | 2011-09-20 | 2011-09-20 | |
US61/536,772 | 2011-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012169596A true JP2012169596A (ja) | 2012-09-06 |
JP6005361B2 JP6005361B2 (ja) | 2016-10-12 |
Family
ID=45557863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012006913A Active JP6005361B2 (ja) | 2011-01-17 | 2012-01-17 | 半導体材料の選択堆積方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8709918B2 (ja) |
EP (1) | EP2477211B1 (ja) |
JP (1) | JP6005361B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2691977B1 (en) * | 2011-03-31 | 2019-06-05 | IMEC vzw | Method for growing a monocrystalline tin-containing semiconductor material |
US9082684B2 (en) * | 2012-04-02 | 2015-07-14 | Applied Materials, Inc. | Method of epitaxial doped germanium tin alloy formation |
US20130280891A1 (en) * | 2012-04-20 | 2013-10-24 | Yihwan Kim | Method and apparatus for germanium tin alloy formation by thermal cvd |
US10685834B2 (en) * | 2017-07-05 | 2020-06-16 | Asm Ip Holdings B.V. | Methods for forming a silicon germanium tin layer and related semiconductor device structures |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269139A (ja) * | 1999-03-16 | 2000-09-29 | Sony Corp | 多結晶シリコン膜の形成方法 |
US20050028770A1 (en) * | 2003-08-04 | 2005-02-10 | Borgwarner Inc. | Cam position measurement for embedded control VCT systems using non-ideal pulse-wheels for cam position measurement |
US20050287770A1 (en) * | 2004-03-05 | 2005-12-29 | Mohamed-Ali Hasan | Alternative methods for fabrication of substrates and heterostructures made of silicon compounds and alloys |
US20090111246A1 (en) * | 2007-10-26 | 2009-04-30 | Asm America, Inc. | Inhibitors for selective deposition of silicon containing films |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3836999A (en) * | 1970-09-21 | 1974-09-17 | Semiconductor Res Found | Semiconductor with grown layer relieved in lattice strain |
EP1439570A1 (en) * | 2003-01-14 | 2004-07-21 | Interuniversitair Microelektronica Centrum ( Imec) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it |
US7598513B2 (en) * | 2003-06-13 | 2009-10-06 | Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law | SixSnyGe1-x-y and related alloy heterostructures based on Si, Ge and Sn |
US7037770B2 (en) * | 2003-10-20 | 2006-05-02 | International Business Machines Corporation | Method of manufacturing strained dislocation-free channels for CMOS |
US7175709B2 (en) * | 2004-05-17 | 2007-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxy layer and method of forming the same |
US7396743B2 (en) * | 2004-06-10 | 2008-07-08 | Singh Kaushal K | Low temperature epitaxial growth of silicon-containing films using UV radiation |
FR2895835B1 (fr) * | 2005-12-30 | 2008-05-09 | Commissariat Energie Atomique | Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain |
US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8501600B2 (en) * | 2010-09-27 | 2013-08-06 | Applied Materials, Inc. | Methods for depositing germanium-containing layers |
US9082684B2 (en) * | 2012-04-02 | 2015-07-14 | Applied Materials, Inc. | Method of epitaxial doped germanium tin alloy formation |
-
2012
- 2012-01-16 EP EP12151255.2A patent/EP2477211B1/en active Active
- 2012-01-17 JP JP2012006913A patent/JP6005361B2/ja active Active
- 2012-01-17 US US13/351,344 patent/US8709918B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269139A (ja) * | 1999-03-16 | 2000-09-29 | Sony Corp | 多結晶シリコン膜の形成方法 |
US6376340B1 (en) * | 1999-03-16 | 2002-04-23 | Sony Corporation | Methods for forming polycrystalline silicon film |
US20050028770A1 (en) * | 2003-08-04 | 2005-02-10 | Borgwarner Inc. | Cam position measurement for embedded control VCT systems using non-ideal pulse-wheels for cam position measurement |
US20050287770A1 (en) * | 2004-03-05 | 2005-12-29 | Mohamed-Ali Hasan | Alternative methods for fabrication of substrates and heterostructures made of silicon compounds and alloys |
US20090111246A1 (en) * | 2007-10-26 | 2009-04-30 | Asm America, Inc. | Inhibitors for selective deposition of silicon containing films |
Also Published As
Publication number | Publication date |
---|---|
US20120184088A1 (en) | 2012-07-19 |
JP6005361B2 (ja) | 2016-10-12 |
EP2477211A3 (en) | 2014-01-29 |
EP2477211B1 (en) | 2019-03-06 |
US8709918B2 (en) | 2014-04-29 |
EP2477211A2 (en) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11637014B2 (en) | Methods for selective deposition of doped semiconductor material | |
KR102648942B1 (ko) | 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체 | |
US20230026413A1 (en) | Methods for selective deposition using a sacrificial capping layer | |
US20230197792A1 (en) | Structures with doped semiconductor layers and methods and systems for forming same | |
TWI520227B (zh) | 高產率循環磊晶沈積與蝕刻方法 | |
TWI692545B (zh) | 形成高p型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置 | |
KR102544300B1 (ko) | 실리콘 게르마늄 주석 필름들을 형성하는 방법들 및 필름들을 포함하는 구조체들 및 디바이스들 | |
CN102176411B (zh) | 在硅外延薄膜形成时使用氯气和/或氯化氢 | |
KR20210010820A (ko) | 실리콘 게르마늄 구조를 형성하는 방법 | |
CN101116173B (zh) | 在硅外延薄膜形成时使用氯气和/或氯化氢 | |
JP5145672B2 (ja) | 半導体装置の製造方法 | |
JP5173140B2 (ja) | 電気的に活性なドープト結晶性Si含有膜の堆積方法 | |
JP5147629B2 (ja) | シリコン炭素エピタキシャル層の選択形成 | |
US20090087967A1 (en) | Precursors and processes for low temperature selective epitaxial growth | |
JP2007537601A (ja) | 選択的堆積プロセスを使用したmosfetデバイスの作製方法 | |
KR20090015138A (ko) | 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들 | |
JP2008530782A5 (ja) | ||
CN104599945A (zh) | 含硅外延层的形成 | |
JP6005361B2 (ja) | 半導体材料の選択堆積方法 | |
CN114551229A (zh) | 提高选择性外延生长的生长速率的方法 | |
US9263263B2 (en) | Method for selective growth of highly doped group IV—Sn semiconductor materials | |
JP4739356B2 (ja) | 導電性パターン | |
TWI841312B (zh) | 具有接觸結構的半導體元件及其製備方法 | |
TW202414755A (zh) | 接觸結構及具有接觸結構的半導體元件 | |
TW202414754A (zh) | 具有接觸結構的半導體元件及其製備方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6005361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |