CN101156284B

CN101156284B - 用于接触电子设备的系统及其生产方法

Info

Publication number: CN101156284B
Application number: CN2004800446695A
Authority: CN
Inventors: 马尔科·巴卢坎尼
Original assignee: RISE Tech Srl; ELES Semiconductor Equipment SpA
Current assignee: RISE Tech Srl; ELES Semiconductor Equipment SpA
Priority date: 2004-12-21
Filing date: 2004-12-21
Publication date: 2011-02-02
Anticipated expiration: 2024-12-21
Also published as: CN101156284A; US20080012114A1; EP1839372A1; EP1839372B1; JP4971181B2; US7713871B2; WO2006066620A1; ATE516615T1; JP2008524611A

Abstract

提出了用于接触至少一个含许多触点元件的电子设备的系统(100)。所述系统包含具有主表面(105m)的基板(105)，和多个自主表面延伸的触点终端(110)，其中每个触点终端包含聚合物材料的核(125)和围绕核的传导材料的覆盖层(115、120、130、135)，所述覆盖层具有与主表面分离的操作部分(210bs、410e、420v)，其用于电连接相应触点元件和在主表面和操作部分之间延伸的侧部分(210l、410l、420l)。在提出的结构中，侧部分与主表面形成了45°-75°的角。

Description

用于接触电子设备的系统及其生产方法

技术领域

本发明一般地涉及电学领域。更确切地，本发明涉及电子设备的接触(例如，在半导体材料的晶片中或在一个或多个芯片的通路中制造的用于检测芯片的探针卡，尤其是大功率类型)。

背景技术

每个电子设备(例如，集成在半导体材料芯片的电路或成套埋封的一个或多个芯片)具有多个电子触点；这些触点由在此执行电连接以便实施电子设备的输入/输出(I/O)功能的点组成。

例如，芯片的电触点可以是片形式(即，一般具有矩形或正方形形状的平滑元件)或突起(即，一般具有球形、半球形、椭圆体或圆柱形形状的非平面元件)；所述突起也能够安装在微弹簧上以获得弹性结构(被称为是弹性突起)。当芯片嵌入封装封装时，所述片或突起与封装封装相应的电触点相连接。典型地，芯片片与引线框或封装封装的电路基板通过线路连接(利用已知的引线键合技术)；相对地，芯片突起与封装封装基板直接连接(利用已知的倒装片技术)。另一方面，封装的电触点可以是管脚的形式(即，自封装体横向延伸的伤害元件)，或突起(其在裸露它的基板的裸露表面上形成且与通过相应通道安装在裸露相对表面上的芯片相连)。例如，管脚可以是鸥翅式形式，J形式等；替换地，基于突起的封装可以是焊球网格阵列，或BGA形式，(当芯片是基板线路连接到基板的片时)，或芯片标尺封装，或CSP形式，(当芯片以倒装-芯片技术而安装到基板上时)。这些电触点典型地用于安装在印刷电路板(PCB)上；凭借标准技术(其中，管脚被焊接入电路板的相应孔内)或凭借表面安装技术，或SMT而执行操作；最近，封装的电触点被轻压(以被称为挑拣-置放的过程)进具有焊接胶的电路板的相应片上，随后加热以使焊接胶回熔。

在大量应用中用于接触电子设备的现有技术中，几个解决方案是可行的。

一个特定的例子是电子设备的用于确认它们的正确操作的检测。该检测目标为证实明显缺陷或潜在缺陷(其在电子设备的短暂寿命后发生)。最近，电子设备在压力条件下被检测；典型的例子是所谓的老化检测，其是使得电子设备在非常高或低的温度(如-50℃至+150℃范围)下工作10小时，以便模拟电子设备在室温(25℃-50℃)下的长时间操作。当电子设备在晶片水平被检测时，通过探针卡接触芯片；所述探针卡具有多探针，每个与芯片的对应片或突起接触。另一方面，当电子设备在封装水平被检测时，它们安装在老化板(BIB)的插槽上；插槽具有与探针卡的某个相似的结构(即使更简化)。在这两种情况下，探针必须具有弹性结构，以便在检测下正确地与电子设备接触(尤其是在晶片水平)。

现有技术中，用于实现上述探针的解决方案是使用悬臂片。另一个提出的技术是基于微弹簧的使用。此外，一些可行的结构利用了用于探针的弹性膜。

然而，没有一个解决方案是完全令人满意的。例如，一些探针(如，悬臂)对于访问电子设备的多个电触点是无效的。此外，提出的结构经常需要应用相对高的压力以造成它们的弹性屈服。当探针必须以无线频率(RF)工作时，通常需要膜结构。然而，此时所述探针在个体水平不是弹性的；此外，这些探针不能去除(或穿透)天然的氧化层(其在片上天然形成)。在任何一种情况下，现有技术中已知的所有探针都会损坏突起；因此，所述突起必须在检测后被回熔以恢复它们的原始形状。

另一实例是功放芯片(即，在超过100瓦的功率下工作)的装配。现在，在单一芯片内，功放部件的集成并不可行(因为其技术或经济的原因)。因此，每个电子设备的功放元件(如，二极管、MOS转换器和IGBTs)独立集成进相应芯片，所述芯片安装在同一电路基板上；通过引线键合技术，功放芯片随后与基板的传导轨迹相连接。该技术允许弥补在功放芯片和传导轨迹之间的穿透的水平的不同。通过SMT技术(其提供了更高的集成)，功放芯片的驱动电路被替换地安装在单独的电路基板上。两个基板(具有功放芯片和驱动电路)随后被嵌入单个的封装中。

然而，该解决方案强烈地阻碍了具有低电磁释放的电子设备的实现。此外，功放芯片的散热并不优化(因为散热只能通过基板发生)。上述的解决方案也限定了电子设备在其工作频率方面的性能。

类似的结构也被用于生产包括普通多芯片(是功放类型或不是)的封装，通常被称为是多芯片模块。即使在这种情况，芯片安装在同一电路基板上且互相之间为引线键合(获得如此的结构以便随后被嵌入封装中)。因此，参照引线键合技术，现有技术中已知的该解决方案具有上述同样的缺陷。

发明内容

本发明由提供一个通用的触点终端结构的需求所触发。

具体地，本发明一方面提供了用于接触一个或多个电子设备的系统(其具有大量的触点元件)。该系统包括具有主表面的基板和自主表面延伸的多个触点终端。每个触点终端包括聚合材料的核和传导材料的覆盖层(其围绕着所述核)。所述覆盖层具有与主表面相分离的操作部分(用于电学连接相应的触点元件)；在主表面和操作部分之间延伸的侧部分。所述侧部分与主表面形成45°至75°之间的角。

提出的结构能被用于多种应用中(如，在用于检测由半导体材料晶片制成的芯片的探针卡中，在用于检测封装的卡的插槽中，在与功放芯片相互连接中，在多芯片模块中，或在三维封装的装配中)。

在任一情况下，构造终端以便显示优越的机械和/或电学特性。

具体地，终端的新形状允许获得期望的弹性，但同时保留其疲劳强度。

此外，选定的角度允许制造系统具有终端的低倾度。

下述描述的本发明不同的实施例提供了附加的优点。

例如，核可以是硅基的，且在一个或多个金属层(在主表面上)与其他的一个或多个金属层(匹配核)之间封装。

该实施例提供了提出结构的最佳性能。

另一改善解决方案的方式是在核内嵌入传导材料。

因此，终端的电阻能被大大地降低(而不会附加地影响其机械特性)。

另外地或替代地，所述核包括磁性材料。

该特征能在一些特殊应用中优选地实施。

在本发明的一个实施例中，所述覆盖层以平面为其端部，且所述核具有超过20％的压缩应变因子。

该实施例特别有利于接触突起；实际上，终端围绕突起以保证好的电接触。

在本发明的另一的实施例中，覆盖层以一个侧边或顶点结束，且所述核具有低于50％的压缩应变因子。

相对地，该实施例更有利于接触片(因为其便于去除它们的天然的氧化层)。

在本发明一个特定实施例中，所述系统包括其它触点终端，其自基板的另一主表面(相对它的主表面)延伸。

这允许实现无打线接合的三维结构。

不需从其一般应用中转移，本发明的系统已经为在探针卡中的使用而具体设计。

提出的终端能够获得高性能的探针卡。

在本发明的另一实施例中，所述系统被用作与功放芯片的连接元件(利用具有不同高度的终端)。

因此，能够不需任何线连接而补偿水平的不同(在功放芯片和安装芯片的印刷电路板的传导轨迹之间)。设计的解决方案提供了非常高的性能(对于电磁释放或散热)。

在本发明的另一实施例中，所述系统用作对多芯片的连接元件。

即使在这种情况下，能够避免使用任一打线接合。

本发明的另一方面提供了包括一个或多个电路板(安装功放芯片)和连接元件的电子组件。

优选地，驱动功放芯片的装置安装在连接元件的基板上。

这大大地提高了封装的集成度。

本发明的另一方面提供了基于上述连接元件的多芯片模块。

本发明另一个方面提供了制造上述系统的相应方法。

优选地，终端形成在一个牺牲结构的裸露表面上(包括具有相应工作面的半导体材料的晶片)。

该解决方案非常简单，但同时有效。

在本发明一个优选实施例中，在晶片内形成了一个或多个的多孔硅层。

该特征大大方便了在所述方法结束时去除牺牲结构。

改善解决方案的另一方式是提供两层多孔硅，更具体地提供一个低孔的外层和一个高孔的内层。

外层保证了下个淀积过程的好的一致性(没有损害牺牲结构的去除)。

建议选择外层和内层的多孔性分别在低于40％和高于50％。

这些数值在一致性和易于去除之间的相逆要求中取得了很好的平衡。

所述方法的一个特定实例基于具有晶体面(作为蚀刻的终止子)的晶片的蚀刻，其与它的工作面上形成一预定角度。

当需要与其侧表面有固定角度的终端时，该技术特别地有利。

在本发明的一个实施例中，蚀刻过程持续足够长的时间，以便获得仅在晶体面上裸露的沟槽。

以这种方式，可使相应终端以一个侧边或任一高度的顶点结束(根据相应窗口的尺寸，所述窗口在蚀刻罩内形成)。

替代地，蚀刻方法是预先终止的。

因此，获得了以平面为其端部的相应终端的沟槽。

另外，以不同尺寸的窗口和/或蚀刻时间而重复相同的操作(一次或多次)。

这允许获得任一形状和深度的沟槽(用于相应的终端)。

改善解决方案的一个方式是在晶片内形成另一终止层(与其工作面平行)。

提出的特征用于高精度地(与蚀刻过程的持续时间无关)控制沟槽的深度。

优选地，通过使用具有晶向或P型杂质的半导体材料层而获得该结果，所述P型杂质实质上会阻碍蚀刻。

这些实施例非常简单但是有效。

在本发明另一实施例中，用于终端的沟槽用感光胶层所制成，而所述感光胶层选择性地裸露(以不同密度)。

该技术允许获得在其侧表面上任一预期角度的终端。

在附加权利要求中阐明了本发明的特性化特征。然而，本发明自身、其他特征及其优点将通过参照下述详细说明但不局限于此，并通过阅读附图，而被更好地理解。

在这个方面，可明白地指出，如果不是被说明的话，这些特征对于划定本发明并不必需，它们只是用于原理性地示出本文描述的结构和方法。

附图说明

图1是根据本发明一个实施例的系统的示意图；

图2是根据本发明一个实施例的终端的侧视图和俯视图；

图3说明了图2终端的示例应用；

图4a和4b是根据本发明其他实施例的终端的侧视图和俯视图；

图5说明了图4a和4b终端的示例应用；

图6a-6i说明了根据本发明实施例的、制造所述系统的方法的各种阶段；

图7a-7d说明了根据本发明替代实施例的、制造所述系统的不同方法；

图8a-8b说明了根据本发明不同实施例的、制造所述系统的方法的各种阶段；

图9是根据本发明实施例的探针卡的表示图；

图10是根据本发明另一实施例的探针卡的表示图；

图11是根据本发明实施例的、用于连接功放芯片的电子组件的表示图；

图12是根据本发明另一实施例的、用于连接具有三维结构的功放芯片的电子组件的表示图；以及

图13是根据本发明实施例的具有三维结构的示例多芯片模块。

具体实施例

具体参照图1，根据本发明的实施例，示出了一个用于接触一个或多个电子设备(图中未示出)的系统100的示意图；正如下细述，系统100能被用作，例如，探针卡、老化板的插槽，用于连接功放芯片(在多芯片模块内，或在三维封装的装配中)。

系统100包括电路基板105；典型地，基板105由(单或多层)印刷电路板组成，所述印刷电路板具有在其上形成传导轨迹的绝缘板。多触点终端110(例如，从几十到几千)自基板105的下面(标注为105m)延伸；每个终端110用于将电子设备的相应触点连接到基板105的特定传导轨迹。本领域技术人员可明显看出，终端110在半导体技术水平必须有一定尺寸，其与任一机械过程完全不兼容；例如，每一终端110具有小于1-2mm²(典型是具有几千个μm²的数量级)的基底，且小于1mm(典型是具有几十或几百个μm的数量级)的高度。

详细地，外传导层115定义了终端110的形状(如下细述)。层115显示了低阻抗，以便确保与电子设备相应触点的良好电接触。为此，层110由高电导性的材料制成(例如，金或镍)，且优选具有至少15nm的厚度(如，15-1000nm)。

在一些应用中，另一传导层120被设置在层115的顶部(在终端110内)。层120用于提高终端110的硬度和降低阻抗。典型地，层120由低造价材料制备(如，镍、钛、铝、铜)，且能具有如0.1-50μm的厚度(如0.1-1μm)。

层115，120具有中央低部(定义为凹进)，其被水平框架所围绕。所述凹进容纳终端110的核125。所述核125定义了终端110的预期机械特性(尤其是其弹性)。核125由聚合物材料制成，即来源于简单分子或单体与大量与其类似或不类似的分子组合以形成聚合物(如，基于硅的聚合物)的聚合反应。核125也能被用于减少终端110的阻抗；例如，通过在聚合材料内嵌入毫微球127(例如，具有15-180nm的直径)可达到该结果。在本发明一特定实施例中，毫微球127由传导材料制成(如银或金)；另外或替代地，毫微球127由磁性材料制成(如镍、铁或铁氧体)。

另一传导层130连接到层120的(或当层120缺失时，层115的)框架。层130密封了容纳核125的凹进；同时，它确保了与层115的良好的电接触。为此，层130由高电导性的材料制成(例如，金、银、镍、钛或铝)，且具有例如0.1-50μm的厚度(如0.1-1μm)。

另一传导层135设置于层130的顶部。层135用于方便终端110与基板105的连接(如，通过焊接于金层)。为此，层135优选以金制成，且具有大约100nm的厚度。当层130已由金制成时，层135可缺失。

上述终端110的形状(根据本发明的一个实施例)在图2中更细地描述。具体地，该图显示了终端110的侧视图和俯视图。正如所见，终端110具有基底205(在基板的主表面105m上)，自所述基底功能元件210向下延伸。功能元件210由截头金字塔(定义了图中示出的梯形轮廓)组成。在讨论的实例中，截头金字塔开始于在基底205上的大矩形基底210bl(Wla×Wlb)，且结束于在基底205上的小矩形基底210bs(Wsa×Wsb)；小基底210bs(其定义了终端110内实质与电子设备的相应元件相接触的部分)被设置在距离大基底210bl高度L处。侧表面210l(由四个梯形面组成)自大基底210bl延伸至小基底210bs。侧表面210l与基底205形成角度α(且随后与基板的主表面105m成角)；角度α范围是45°-75°，且优选50°-70°(如53°-65°)。上述数值由下述关系式所定义：

Wsa = Wla - \frac{2 \cdot L}{\tan (α)} - - - (1)

该(截头金字塔，或梯形轮廓)终端的示例应用在图3中说明。优选地，梯形轮廓的终端110用于与由突起310组成的电触点相连接。在这种情况下，终端110的聚合物核具有高弹性；例如，所述核具有高于20％的压缩应变因子(被定义为核在破损或屈服前与压缩应力相对应的所能承受的最大形变百分比)，且优选是高于30％(如在40-90％之间)。优选地，定义侧表面210的结构由单独金属层组成(以便不增加其硬度)。

正如所见，当终端110压在突起310时，小基底210bs根据突起310的轮廓而弯曲(利用因此扩大的侧表面210l)。因此，小基底210bs包围了突起310，以便确保良好的电接触。

现在考虑图4a，在本发明的另一实施例中，终端110具有功能元件410(自基底205延伸)，其以一个边缘410e结束。更确切地，功能元件410现在由一个多面体(定义了图中示出的三角形轮廓)组成，其具有同样的三角形基底210bl(Wla×Wlb)；侧表面，其由两个梯形面和两个三角形面组成，这四个面在边缘410e(具有长度Wsb)处汇集。换言之，自关系式(1)可获得该形状(Wsa＝0)，此时：

Wla = \frac{2 \cdot L}{\tan (α)} - - - (2)

替换地，如图4b所示，终端110具有功能元件420，其以顶点420v结束。在这种情况，功能元件420由金字塔(经常具有三角形轮廓)组成，其具有同样的三角形基底210bl(Wla×Wlb)；然而，侧表面420l现在由四个三角形面形成，这四个面在顶点420v处汇集。当Wsa＝0且Wsb＝0，可通过关系式(1)或(2)得到该形状。

该(多面体/金字塔，或三角形轮廓)终端的示例应用在图5中说明。优选地，三角形轮廓的终端110用于与由片510组成的电触点相连接，典型地，片510被天然氧化层520所覆盖(例如，具有大约5-8mm的厚度)。在这种情况下，终端110的聚合物核具有低弹性；例如，核的压缩应变因子低于50％，且优选是低于40％(如在3-30％之间)。优选地，定义侧表面410或420的结构由双金属层组成(以便提高其硬度)。

正如所见，当终端110压在片510时，边缘410e或顶点420v去除天然氧化层520(得益于其形状和硬度)。因此，边缘410e或顶点420v确保了与片510的良好的电接触。

制造上述系统(具有在其侧表面上有固定斜度的终端)的方法(根据本发明的实施例)的各种阶段在图6a-6i中示出。

具体地考虑图6a，该方法使用半导体材料605(典型具有几mm的厚度)的牺牲晶片。晶片605被剪切以裸露提供高蚀刻率的晶体平面。在讨论的实例中，晶片605的裸露工作面605m具有由米勒指数<100>定义的晶向；沿着与该晶片平面(100)垂直的方向的蚀刻率，即图中垂直的，范围在每分钟几百nm至几μm之间(取决于化学溶液的浓度和温度)。在这种情况下，晶体平面(111)与工作面605m形成的角α＝54.7°。晶体平面(111)显示了非常低的蚀刻率，大约低于晶体平面(100)的400倍，以使其小平面作为终止层。晶片605可为任一种类；然而，当晶片605是P型时，必须确保杂质浓度低于5·10¹⁸原子数/cm³(因为高浓度会使蚀刻停止)。

转到图6b，工作面605m被保护层610所覆盖(例如，以氮化硅Si₃N₄或氧化硅SiO₂制成)。随后通过相应缺口，保护层610被选择性蚀刻(如，以等离子体或RIE方法)，所述相应缺口由感光层(图中未示出)以标准照相平版印刷法而制成。

因此，正如图6c所示，层610定义了表面形状，其使得工作面605m的预期部分裸露。在讨论的实例中，三个(矩形)窗口615a、615b和615c在保护层610内被打开。根据终端的预期结构(将会在下述说明中阐明)，而选择窗口615a-615c的形状和尺寸。

现参照图6d，晶片605被湿蚀刻(通过合适的化学溶液)。蚀刻仅通过窗口615a-615c而起作用。该方法相对快直至遇上了晶片平面(111)(在此之后，蚀刻率可被忽略)。因此，该方法生成了分别用于窗口615a、615b和615c的沟槽620a、620b和620c(与预期终端相对应)；沟槽620a-620c具有自工作面605m以角度α延伸的侧面，和在蚀刻过程中越来越小的(矩形)底面。具体地，当只有晶体(111)的小平面保持裸露时(正如在最小槽620a内)，相应底面瓦解成一个侧边(如果窗口615a是矩形)或一个顶点(如果窗口615a是正方形)，以便获得三角形轮廓。沟槽620a的深度取决于相应窗口615a的尺寸；例如，具有15μm深度的沟槽620a需要窗口615a具有关系式(2)所给出的宽度：

Wla = \frac{2 \cdot L}{\tan (α)} = \frac{2 \cdot 15 {\cdot 10}^{- 6}}{\tan (54.7)} = \frac{2 \cdot 15 \cdot 10^{- 6}}{1.41} = 21 \cdot 28 \cdot 10^{- 6} = 21.28 μm

获得该结果的所需时间取决于蚀刻率；例如，假设蚀刻率是1μm/分钟，预期的形状在15分钟后形成。

如果蚀刻过程持续，如图6e所示，沟槽615a的形状(三角形轮廓)实质上保持不变，因为在晶体平面(111)的小平面上的蚀刻率可被忽略。相反地，沟槽615b和615c的深度增加了(当它们的底面越来越小时)。即使在这种情况下，当只有晶体平面(111)的小平面上保持裸裸露时(如在中间沟槽620b内)，获得了三角形轮廓。正如所见，沟槽620b比沟槽615a深(因为其窗口615b比窗口615a大)；例如，假设窗口615b具有30μm的宽度，我们可以通过下式而得到沟槽620b的深度为：

L = \frac{Wla \cdot \tan (α)}{2} = \frac{30 \cdot 10^{6} \cdot \tan (54.7)}{2} = \frac{30 \cdot 10^{6} \cdot 1.14}{2} = 21 \cdot 15 \cdot 10^{- 6} = 21.15 μm

在21.15分钟后得到该结果(具有相同的1μm/分钟的蚀刻率)。同时，最大的窗口615c提供了具有相同深度(L＝21.15μm)但是具有多面体轮廓的沟槽620c；例如，如果窗口615c具有50μm的宽度，自关系式(1)我们可得到其宽度为：

Wsa = Wla - \frac{2 \cdot L}{\tan (α)} = 50 \cdot 10^{- 6} - \frac{2 \cdot 21.15 \cdot 10^{- 6}}{\tan (54.7)} = (50 - \frac{42.30}{1.41}) \cdot 10^{- 6} = 20 \cdot 10^{- 6} = 20 μm

现在去除保护层610(例如，通过在氢氟酸溶液内的蚀刻过程)。

因此，通过定义窗口的宽度和控制蚀刻过程的时间，可能获得预期深度和任一多面体轮廓的沟槽；同时，也可能获得具有三角形轮廓且更浅的其他沟槽。需要注意的是，沟槽深度的差别能非常大，但不会实质上损害结构的准确性。例如，让我们设想一个具有50μm宽度的小沟槽(在50分钟后获得)和一个具有410μm宽度的大沟槽(在410分钟后获得)。在这种情况下，假设对于晶体平面(111)的蚀刻率是2.5nm/分钟，在完成小沟槽后的获得大沟槽的所需时间，增加了小沟槽的深度：

＜L＝360·2.5·10^-9＝900·10^-9＝0.9μm

这个数值代表了小沟槽深度的可忽略的百分比，即确切百分比：

L % = \frac{ΔL}{L} \cdot 100 = \frac{0.9 \cdot 10^{- 6}}{50 \cdot 10^{- 6}} \cdot 100 = 0.018 \cdot 100 = 1.8 %

(其可完全被终端的弹性所补偿)。

无论何时需要多面体轮廓但不同深度的沟槽(用于相应的终端)，重复上述具有其他窗口和/或蚀刻过程时间的同样操作。具体地考虑图6f，一旦获得第一组沟槽(即沟槽620a-620c)，整个晶片605被另一保护层625所覆盖。保护层625选择性地被除去以便凭借预期的窗口(例如，在讨论的实施例中的窗口615d)而限制另一表面形状。晶片605现在通过窗口615d而被湿蚀刻，以便获得相应沟槽620d。例如，如果蚀刻方法(以相同蚀刻率1μm/分钟)持续10分钟，沟槽620d将会具有L＝10μm的深度；在这种情况下，假设窗口615d具有40μm的宽度，我们可以获得其底面的宽度为：

Wsa = Wla - \frac{2 \cdot L}{\tan (α)} = 40 \cdot 10^{- 6} - \frac{2 \cdot 21.15 \cdot 10^{- 6}}{\tan (54.7)} = (40 - \frac{42.30}{1.41}) \cdot 10^{- 6} = 10 \cdot 10^{- 6} = 10 μm

正如前述操作，保护层625随后被去除。根据沟槽的预期形状(且根据相应终端的形状)，同样的操作被重复一次或多次。

现参照图6g，晶片605被执行阳极操作。具体地，晶片605被用作化学电池(具有富氢氟酸的电解液，或HF)的阳极。当阳极操作的电流密度小于一个临界值J_PS(取决于多个试验因素)时，电解液仅与到达工作面605m的孔再反应(以便由孔的进给而不是进入电解液的离子扩散限定反应)。当然，这需要在工作面605m上的(自由)孔的存在。当晶片605是P型时，显然孔是存在的。相反地，当晶片是N型时，硅电解液界面作为反向偏置肖特基接合(即，具有删除区，在该删除区内随着晶片605杂质含量增加而宽度降低)。因此，当晶片605具有高浓度杂质(N+)时，通过量子力学隧道，晶片605内的自由孔能通过该接合的势垒；相反地，必须向孔提供以使其通过势垒的能量(例如，通过照亮工作面605m)。

上述方法导致多孔硅(PS)层的形成，所述多孔硅层自工作面605m延伸至晶片605。多孔硅具有小孔的随机网络的复杂结构。多孔硅层的特性取决于其形态，所述形态依次是不同方法参数的函数(例如，晶片杂质的含量和类型，电路密度，电解液的类型和含量，操作持续时间，等等)。在本发明的上下文中，使用的多孔硅的特性是取决于其多孔性的机械特性。硅的多孔性(P％)被以百分比定义为：

P % = (1 - \frac{ρ_{PS}}{ρ_{Si}}) %

其中ρ_PS是多孔硅的密度，ρ_Si是晶体硅的密度(2.3g/cm³)。多孔硅的密度ρ_PS可通过应用下述公式而测定：

ρ_{PS} = ρ_{Si} - \frac{P_{S} - P_{e}}{S \cdot d}

其中，值P_s(在阳极操作前，晶片的起始重量)、P_e(在阳极操作后，晶片的结束重量)和d(多孔硅层的宽度)可被测定，而值S(晶片的裸裸露表面积)是已知的。

优选地，多孔硅层630具有大约1-200μm的宽度。有利地，多孔硅层630由下述层组成：相对低孔性(如小于40％，且优选是10-30％之间)的外层630o(例如，具有0.1-10μm的宽度)，以便确保下一沉积操作的良好的一致性；另外，具有高孔性(如高于50％，且优选是60-85之间)的内层630i(例如，具有1-200μm的宽度)，以便在操作结束时便于其剥离。例如，可由具有晶向<100>的N型晶片开始而获得该结果，该晶片被浸入如氢氟酸(50％)-C₂H₅OH(体积比1∶3)的电解液中；阳极操作通过应用150mA/cm²的电路密度在室温下执行。

金属层115和金属层120(当其必须时)随后在晶片605上沉积。沟槽620a-620d(以金属层115、120所覆盖)随后被聚合物材料层640所填满；为此可使用多个技术(如，旋转、浸渍、喷射或模版印刷方法)。

现在聚合物层640被执行平坦化操作；例如，该操作以干蚀刻(如RIE或等离子体型)、化学机械打磨(CMP)、湿蚀刻、或通过在光下裸裸露晶片605(当聚合物材料是光敏性材料时)执行；最后，通过调节光源强度或使用灰罩子(以固定光强度)能够得到预期结果。

因此，如图6h所示，聚合物材料仅在沟槽620a-620d内维持，从而限定了预期终端的核125。金属层130和金属层135(当必须时)随后被沉积于晶片605上。基板105的不同组分现在能在金属层135的顶部形成。替代地，基板105直接与金属层135相连(当它被分离制造时)。晶片605现在以剥离技术而被去除(通过应用多孔硅层630的机械脆性)。以这种方式，可获得如图6i所示的预期结构(与图1所述的形状一致)。

通过控制蚀刻操作的时间，该方法允许获得任一深度的多面体轮廓的沟槽(且随后是任一高度的相应终端)。然而，即使以独立于蚀刻时间的替代技术，也可获得同样结果。

第一实例示于图7a(以下，在前述图中出现的相应部件被标注为同样的标号，且为了简洁而省略对它们的解释)。在这种情况下，牺牲晶片605具有由晶片705和晶片710(其在晶片705的顶部连结)所形成的复合结构。晶片705的主表面705m(面对晶片710)具有晶向<111>。相反地(正如前述过程)，晶片710的相对于晶片705的裸露表面(其限定了工作面605m)具有晶向<100>。只要当晶片710是P型时，其杂质的含量低于5·10¹⁸原子数/cm³(以允许蚀刻操作)，晶片705和710可为任一类型。在这种情况下，只要遇上晶片705，蚀刻操作实质上就停止了。因此，多面体轮廓的沟槽的深度至多与晶片710的厚度相等，所述沟槽是通过在保护层610内开启的相应窗口而获得的(一般分别标识为620和615)；因此，沟槽620的深度(且随后是相应终端的高度)可通过控制晶片710的厚度(例如，通过打磨操作)而高精确地限定。当然，即使在这种情况下，也能获得附加窄的沟槽，其具有三角形轮廓(通过使用小窗口)或多面体轮廓(通过使用短蚀刻操作)。终端的产生随后完全按照上述过程继续。

替代地，如图7b所示，通过在P+型晶片715的主表面715m(不考虑它的晶向)上连接晶片710，可获得同样的结果；具体地，晶片715具有超过5·10¹⁸原子数/cm³的杂质含量，以便作为蚀刻操作的终止层。

另一实施例基于外沿操作。具体参照图7c，自具有晶向<100>的基板720而获得牺牲晶片605；基板720掺杂非常多的P型杂质(即，高于5·10¹⁸原子数/cm³的含量)。外沿层725随后在基板720的主表面720m上生长。外沿层725必须具有基板720的相同晶向<100>；然而，外沿操作被控制以便获得非常低的杂质含量，且在任一情况下小于5·10¹⁸原子数/cm³。因此，即使即使在这种情况下，基板720也将作为蚀刻操作的终止层。该技术允许以高精度控制外沿层725的厚度(且随后是终端的)。

此外，如图7d所示，通过提供专用终止层730也可获得同样结果(无论基板720的类型)，所述专用终止层730在基板720内自主表面720m延伸；为此，层730具有高含量的P型杂质(高于5·10¹⁸原子数/cm³)。例如，通过离子植入或扩散过程，可获得层730。

生产上述系统的(其终端在其侧表面上具有不同斜度)不同方法的各种阶段(根据本发明的一个实施例)被示于图8a-8b。

具体地考虑图8a，该方法使用了半导体材料805的牺牲晶片。晶片805随后被执行阳极操作(类似于上述阳极操作)，以便形成自晶片805的(裸露)工作面805m延伸的多孔硅层810。即使在这种情况下，多孔硅层810也具有1-200μm的宽度，且优选地包含低孔性(例如，10-40％)的外层810o和高孔性(例如，50-85％)的内层810i。(正或负)的感光层815随后被沉积于晶片805的工作面805m上。感光层815具有比终端的预期高度更大的厚度(例如，几百μm的数量级)。

现在转至图8b，感光层815在选定区域裸露；在每个区域，裸露的强度趋向于其中心区域而升高或降低(例如，使用灰罩子)。因此，当感光层815的部分(即，对于正类型的裸露区域和对于负类型的非裸露区域)在显影溶液中被溶解时，获得了图中示出的结构。具体地，感光层815显露了自感光层815的裸露面815m向晶片805延伸的沟槽820a、820b。沟槽820a、820b可为三角形轮廓或多面体轮廓，且它们可以达到或不到晶片805(根据灰罩子的限制和裸露的时间)。此外，沟槽820a、820b具有分别与裸露面815m形成角度β和γ的侧表面。角度β和γ可为任一直至90°的值(根据灰罩子)；在任何情况下，角度β和γ优选在45°-75°之间。即使在本发明的这个实施例中，也能通过用其它灰罩子和裸露过程的持续时间来重复同样操作，而获得具有不同轮廓和/或深度的附加沟槽。终端的产生完全按照上述同样步骤继续。

根据本发明的实施例的解决方案的示例应用示于图9。具体地，该图示出了用于确认在晶片905内的集成电路操作的系统900(例如，在老化试验期间)。晶片905具有一组电触点910(在讨论的实例中以突起的形式)。

探针卡915用于在老化试验期间检测晶片905的集成电路。探针卡915基于印刷电路板920(用于发送预期信号)。弹性插片925用于补偿晶片905的任一偏差。终端930(具有多面体轮廓)的矩阵随后被设置在弹性插片925上。在老化试验期间，终端930能同步接触所有突起910，或它们被用于依次接触多组突起910。在任何情况下，终端930允许单独补偿突起910的非同质性。

根据本发明的实施例的解决方案的另一示例应用被示于图10。具体地，该图显示了一个用于检测晶片1005内集成电路的系统1000；晶片1005现在具有一列片形式的电触点1010。同样地，探针卡1015由印刷电路板1020、弹性插片1025和终端矩阵所形成；然而在这种情况下，终端1030具有三角形轮廓。

需要注意的是，上述结构的部分(参照图9或图10)能被用于老化板的插槽。该插槽被用于检测封装(每个嵌入一个或多个芯片)；具体地，它们占据了位置且在需要执行试验的时间内，电连接封装至老化板的模拟电路上。当然，在封装水平上用于与芯片接触的提出的终端的应用性来源于它们在晶片水平上的应用性(因为在第一种情况的功能要求远比第二种情况的宽松)。

根据本发明的实施例的解决方案的另一示例应用被示于图11。具体地，该图显示了一个功放电子组件1100。该组件1100包括在其上形成传导轨迹1110的绝缘基板1105。通过焊接胶1120(通过挑拣-置放操作)，一个或多个功放芯片1115安装在选定轨迹1110上。可被用于基板1150和轨迹1110(传导体)的材料的不同实例在下表中给出其主要成分：

参数(典型)	薄层	厚层标准	厚层，厚Cu	电镀
					基板材料	Al₂O₃Si	Al₂O₃	Al₂O₃	Al₂O₃
传导体	Cu，AgAu，Al	Ag，AgPd，Au+气态混合物.	Cu+气体	纯Cu
					传导体-厚度	＜1μm	15..20μm	15..100μm	20..200μm
传导率(因子)	＜1x	1x	2x	5x
					热传导率W/mK	24	24	24	24
膨胀率ppm/K	7.14.0(Si)	7.1	7.1	7.1

行清晰度(典型)	＜10μm	＜200μm	＜500μm	＜100μm
					最大允许电流(传导体加热)	非常低	低	中等	高
环境表现	非常好	非常好	非常好	非常好

功放芯片1115的电触点1125(在讨论的实例中以片形式)通过连接元件1130而与轨迹1110相连接。连接部件1130具有上述结构，其具有含终端1140矩阵的电路基板1135，所述终端矩阵与轨迹1110和片1125相连接。终端1140具有多种高度，以便补偿在轨迹1110和片1125之间的水平差异。典型地，所述水平差异可为几百μm的数量级。然而，如前所述，终端1140能达到几mm的高度(与牺牲晶片的厚度相应)；在任何情况下，几百μm的高度的差异能以1-5％的准确性得到(其完全被终端1140的弹性所补偿)。

优选地，连接部件1130还包括用于功放芯片1115的驱动电路1145。在这种情况下，驱动电路1145安装在基板1135上(与终端1140相对)；为此，基板1135在其上表面具有印刷电路(图中未示出)。这造成提供组件1100的高集成性的三维立体结构。典型地将获得的结构嵌入封装(图中未示出)。

此外，如图12所示，在根据本发明的实施例的解决方案的另一示例应用中，获得了三维功放组件1200。所述组件1200现在包括具有传导轨迹1210的另一绝缘基板1205，在所述传导轨迹1210上安装具有片1225的功放芯片1215(通过焊接胶1220)。在这种情况下，提供了双面连接元件1230。具体地，连接元件1230具有另一自基板1135(与终端1140相对)延伸的终端1240(具有不同高度)的矩阵。同样地，终端1240连接功放芯片1215的电触点1225至轨迹1210上。

现在参照图13，示出了具有三维结构的示例多芯片模块1300(根据本发明的一个实施例)。多芯片模块1300用于组装一个或多个低位芯片1305l以及一个或多个高位芯片1305u，每个芯片分别具有多个电触点1310l和1310u(以讨论的实例中的片或突起形式)。通过双面连接元件1330，芯片1305l、1305u互相连接。双面连接元件1330具有上述结构，其具有含低位终端1340l的矩阵和高位终端1340u的矩阵(具有讨论实例的多面体轮廓)的电路基板1335。自基板1335(具有相同高度)，低位终端1340l向下延伸而高位终端1340u向上延伸。低位终端1340l连接低位芯片1305l的触点1310l，而高位终端1340u连接高位芯片1305u的触点1310u，以便得到三维结构(且随后被嵌入封装)。

修改

自然地，为了满足局部和特定要求，本领域的技术人员可应用许多修改和替换于上述解决方案。具体地，虽然本发明参照其实施例以一定程度的特定性被描述，但是应该理解可以在细节和形式上作出各种省略、替代和改变，以及可能的其他实施例；此外，需要着重指出，与披露的任一本发明实施例相关的特定部件和/或方法步骤，可作为设计选择而被加入其他实施例中。

例如，提出的解决方案适于与任一电子设备的任一电触点一起使用(如LCD设备的柱式突起)。在任何情况下，本发明将其自身引向使用具有不同形状(例如，圆锥或截头圆锥形)或尺寸的终端；如果终端在等效基板上形成时，也可应用类似的考虑。

在不偏离本发明的原理的情况下，覆盖层包括不同数目的金属层(即使是其他金属的)。

如果终端以不同方式而变形(当它们压在相应突起时)，可应用类似考虑。

类似地，毫微球可由不同材料(传导性和/或磁性)所制成，或它们能被等效元件所替代(如，以毫微粉的形式)。

在任何情况下，三角形轮廓和多面体轮廓的终端的组合(具有相同或不同高度)在每种应用中都是可能的。

如果探针卡、插槽、或老化板具有其他结构或包括等效元件，可应用类似考虑；在任何情况下，可以实现在其他任一检测过程(如，功能类型的)中提出的解决方案的使用。

本发明的概念也适用于不同功放组件和/或多芯片模块；替代地，同样的连接元件能与两个或多个互相面对的表面连用。

类似地，可将用于驱动功放芯片的任意其它电路安装在上述组件的顶部上。

根据本发明的系统还将其自身引向以等效方法制备(包括类似或附加的步骤)。

在任何情况下，能以等效方法(具有其他操作参数)获得多孔硅层；此外，所述多孔硅层具有不同的宽度和/或多孔性。

需要注意的是，沟槽和窗口的所述形状和深度，仅分别是说明性的，且不应被解释为限制性说明。

本发明的原理还应用于选择性地裸露感光胶层的等效技术。

此外，对本领域技术人员显而易见的是，提供其他优点的附加特征对于执行本发明而言并不重要，且其可被忽略或以其他特征所代替。

例如，核能为任一具有预期机械和/或电学特性的其他任意聚合物材料(例如，氯丁橡胶)；类似地，覆盖层能为任一其他的传导材料。

在任何情况下，仅嵌入传导材料或磁性材料的核的使用，或由聚合物材料简单制成的核的使用(没有毫微球)也在本发明的范围内。

此外，具有不同弹性的核的使用(用于三角形轮廓或多面体轮廓)没有被排除。

本发明的解决方案也将其自身引向使用任何一维或多维结构(例如，一次或多次重复上述堆)。

即使在前述说明中已经参照用于检测目的或用于连接芯片的电子设备的接触，但并不是以限制性的说明；实质上，本发明的解决方案也适于用在其它应用中。

类似地，本发明的原理不应被限制在描述的生产方法中。

例如，能设计其他技术的使用(即使基于非牺牲结构)。

此外，并不包含任一一层多孔硅的生产方法没有被排除(即使它们远远不好)。

如果形成了单层的多孔硅，可应用类似的考虑。

在任何情况下，仅为获得三角形轮廓或多面体轮廓的终端，能应用基于晶片蚀刻的技术。

此外，蚀刻过程的单次重复在许多应用中已经足够了。

需要注意的是，另一终止层的设置对于执行本发明(其具有一定深度的根据蚀刻过程的持续时间而能控制的沟槽)而言并不必要。

最后，用于提供以不同角度延伸的沟槽的其他技术并不被排除。

Claims

1.用于接触至少一个含多个触点元件的电子设备的系统(100)，该系统包括具有主表面(105m)的基板(105)，和自主表面延伸的多个触点终端(110)，其中，每个触点终端包括聚合物材料的核(125)，和围绕核的导电性材料的覆盖层(115、120、130、135)，所述覆盖层具有操作部分(210bs、410e、420v)和侧表面部分(210l、410l、420l)，所述操作部分(210bs、410e、420v)与主平面分离并用于电子连接相应触点元件，侧表面部分(210l、410l、420l)在主表面和操作部分之间延伸，侧部分与主表面形成了45°-75°的角，其特征在于，

所述覆盖层的操作部分由平面(210bs)组成，核(125)具有高于20％压缩应变因子，和/或

所述覆盖层的操作部分由侧边或顶点(410e、420v)组成，核(125)具有低于50％压缩应变因子，

其中压缩应变因子被定义为核心在破损或屈服前与压缩应力相对应的所能承受的最大形变百分比。

2.根据权利要求1所述的系统(100)，其中聚合物材料是硅基，且所述覆盖层(115、120、130、135)包括至少一个布置在主表面(105m)上的第一金属层(130、135)，和至少一个匹配核(125)的第二金属层(115、120)，所述核在第一金属层和第二金属层之间被密封。

3.根据权利要求1所述的系统(100)，其中所述核(125)还包括嵌入在聚合物材料内的导电性材料(127)。

4.根据权利要求1所述的系统(100)，其中所述核(125)还包括嵌入在聚合物材料内的磁性材料(127)。

5.根据权利要求1所述的系统(1230)，其中基板(1135；1340)具有与所述主表面相对的另一主表面，所述系统包括多个自另一主表面延伸的其它触点终端(1240；1340u)。

6.根据权利要求1所述的系统(915；1015)，其中至少一个电子设备由包含多个芯片的半导体材料(905；1005)的晶片组成，所述系统由用于探测芯片的探针卡组成。

7.根据权利要求5所述的系统，其中至少一个电子设备包括至少一个具有多个导电轨迹(1110)的印刷电路板(1105)，和至少一个安装在板上的功放芯片(1115)，所述系统由用于将每个功放芯片连接到至少一个轨迹的连接元件(1130)、具有不同高度用于连接轨迹的触点终端(1140；1240)、和至少一个功放芯片组成。

8.根据权利要求5所述的系统，其中至少一个电子设备包含多个芯片(1305l、1305h)，所述系统由用于连接芯片的连接元件(1330)组成。

9.包含根据权利要求7所述的连接元件(1130；1230)和所述至少一个印刷电路板(1105；1205)的电子组件(1100；1200)，其中每个印刷电路板面对连接元件且具有至少部分的相应轨迹(1110；1210)和至少一个由相应触点终端(1140)或系统的其它触点终端(1240)所接触的功放芯片(1115；1215)。

10.根据权利要求9所述的电子组件(1100)，其中还包括用于驱动每个印刷电路板(1105；、1205)上的至少一个功放芯片(1115)的驱动装置(1145)，驱动装置安装在连接元件(1130)的基板(1135)上。

11.包含根据权利要求8所述的连接元件(1330)和所述多个芯片(1305l、1305u)的多芯片模块(1300)，其中每个芯片面对该连接元件，且由系统的相应触点终端(1340l)或另一触点终端(1340h)所接触。

12.用于接触至少一个含许多触点元件的电子设备的系统的制造方法，该方法包括下述步骤：

提供具有主表面的基板(105)，以及

形成自主表面延伸的多个触点终端(115-135)，其中每个触点终端包含核(125)和围绕所述核的导电性材料的覆盖层(115、120、130、135)，所述覆盖层具有与主表面分离的操作部分(210bs、410e、420v)，其用于电连接相应触点元件，和在主表面和操作部分之间延伸的侧部分(210l、410l、420l)，其特征在于，侧部分与主表面形成了45°-75°的角。

13.根据权利要求12所述的方法，其中形成触点终端的步骤包括：

提供具有裸露面(605m；815m)的牺牲结构(605；805、810)，所述牺牲结构包括具有与裸露面相应的工作面的半导体材料(605；805)的晶片，

选择性蚀刻牺牲结构以便在匹配触点终端的裸露面上形成多个沟槽(620a-620d)，

在牺牲结构的裸露面上沉积至少一个第一金属层(115、120)，以聚合物材料(125)填满沟槽，

在至少一个第一金属层上沉积至少一个第二金属层(125、130)，以便获得包括触点终端的结构，

将所述结构与基板(105)连接，以及

去除所述牺牲结构。

14.根据权利要求13所述的方法，其还包括下述步骤：

形成至少一个自工作面(605m；805m)向内延伸进晶片(605；805)的多孔硅层(630)。

15.根据权利要求14所述的方法，其中至少一个多孔硅层(630)包括自工作面(605m)延伸的外层(630o)，和自外层延伸的内层(630i)，所述外层的多孔性低于内层的多孔性。

16.根据权利要求15所述的方法，其中外层的多孔性低于40％，且内层的多孔性高于50％。

17.根据权利要求12所述的方法，其中晶片(605)包括作为蚀刻终止子的晶体面(111)，所述晶体面与工作面(605m)形成了角度(α)，选择性蚀刻牺牲结构的步骤包括：

以保护层(610)覆盖所述工作面(605m)，

打开在用于沟槽(620a-620c)的保护层(610)内具有预定形状的多个窗口(615a-615c)，以及

在预定蚀刻时间内通过窗口(615a-615c)湿蚀刻晶片(605)，当晶体面裸露时，蚀刻实质上停止，从而形成自工作面以确定角度延伸的相应沟槽(620a-620c)。

18.根据权利要求17所述的方法，其中蚀刻时间高于仅使晶体面裸露在至少一个第一沟槽(620a、630b)内的第一时间，因此使至少一个第一沟槽以侧边或顶点结束，所述侧边或顶点与相应触点终端的操作部分匹配。

19.根据权利要求17所述的方法，其中蚀刻时间低于仅使晶体面裸露在至少一个第二沟槽(620a、630b)内的第二时间，因此使至少一个第二沟槽以平面结束，所述平面与相应触点终端的操作部分匹配。

20.根据权利要求17所述的方法，其中选择性蚀刻牺牲结构的步骤包括下述的至少一个重复：以保护层(610)覆盖所述工作面(605m)，打开在保护层(610)内的多个窗口(615a-615c)，以及通过窗口(615a-615c)湿蚀刻晶片(605)，每个重复具有不同尺寸的窗口和/或不同蚀刻时间。

21.根据权利要求17所述的方法，其中选择性蚀刻牺牲结构的步骤还包括：在晶片(605)内以预定深度形成终止层(705m、715m、720m)，所述终止层与工作面(605m)平行。

22.根据权利要求21所述的方法，其中所述终止层(705m、715m、720m)由具有晶向或具有实质上阻碍蚀刻的P型杂质的半导体材料层(705、715、730)组成。

23.根据权利要求12-16任一权利要求所述的方法，其中选择性蚀刻牺牲结构的步骤包括：

以感光胶层(815)覆盖晶片(805)的工作面(805m)，

在选定区域内裸露感光胶层，所述感光胶层以从每个选定区域的端部向其中心的变化强度裸露，

根据裸露去除在选定区域内的感光胶，从而形成了相应的沟槽(820a-820b)。