JP2003273314A - マルチチップモジュールの接合方法 - Google Patents
マルチチップモジュールの接合方法Info
- Publication number
- JP2003273314A JP2003273314A JP2002073994A JP2002073994A JP2003273314A JP 2003273314 A JP2003273314 A JP 2003273314A JP 2002073994 A JP2002073994 A JP 2002073994A JP 2002073994 A JP2002073994 A JP 2002073994A JP 2003273314 A JP2003273314 A JP 2003273314A
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- semiconductor chips
- bonding
- chip module
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 従来のマルチチップモジュールの接合方法で
は、基板に接合された各半導体チップの傾き等によっ
て、共通電極の水平が保たれなかった。 【解決手段】 最初に、平滑な基準面Ａ−Ａ’上の所定
位置に半導体チップ２０,３０を設置した状態で、各々
はんだ２２,３２を介して共通電極４０を接合する。次
に、共通電極に４０に接合された半導体チップ２０,３
０を基板上にはんだを介して接合する。これによれば、
共通電極４０の水平を保つことができ、共通電極４０の
ボンディング面にワイヤボンディングされるワイヤの接
合強度を安定させることができる。
は、基板に接合された各半導体チップの傾き等によっ
て、共通電極の水平が保たれなかった。 【解決手段】 最初に、平滑な基準面Ａ−Ａ’上の所定
位置に半導体チップ２０,３０を設置した状態で、各々
はんだ２２,３２を介して共通電極４０を接合する。次
に、共通電極に４０に接合された半導体チップ２０,３
０を基板上にはんだを介して接合する。これによれば、
共通電極４０の水平を保つことができ、共通電極４０の
ボンディング面にワイヤボンディングされるワイヤの接
合強度を安定させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを有するマルチチップモジュールの接合方法に関す
る。特に本発明は、基板と、複数の半導体チップと、ワ
イヤボンディング面を有する共通電極とを、接合する方
法に関する。
プを有するマルチチップモジュールの接合方法に関す
る。特に本発明は、基板と、複数の半導体チップと、ワ
イヤボンディング面を有する共通電極とを、接合する方
法に関する。
【０００２】
【従来の技術】近年の半導体チップの高集積化、高速化
にともなって、１個のパッケージ内に複数の半導体チッ
プ等を有するマルチチップモジュールが開発されてい
る。図５は、従来のマルチチップモジュールの構成を示
す概略図である。半導体チップ１０６,１０８が、各々
はんだ１０２,１０４を用いて放熱性を有する基板１０
０に接合されている。半導体チップ１０６,１０８の上
部は、各々はんだ１１０,１１２を介して、共通電極１
１８が備える、半導体チップの高さを揃えるための突起
部１１４,１１６に接続されている。共通電極１１８に
は、ワイヤ１２０がワイヤボンディングされている。
にともなって、１個のパッケージ内に複数の半導体チッ
プ等を有するマルチチップモジュールが開発されてい
る。図５は、従来のマルチチップモジュールの構成を示
す概略図である。半導体チップ１０６,１０８が、各々
はんだ１０２,１０４を用いて放熱性を有する基板１０
０に接合されている。半導体チップ１０６,１０８の上
部は、各々はんだ１１０,１１２を介して、共通電極１
１８が備える、半導体チップの高さを揃えるための突起
部１１４,１１６に接続されている。共通電極１１８に
は、ワイヤ１２０がワイヤボンディングされている。
【０００３】従来、上記マルチチップモジュールを製造
する場合には、まず、半導体チップ１０６,１０８をそ
れぞれ基板１００にはんだ付けした後、半導体チップ１
０６,１０８の上部に共通電極１１８をはんだ付けし、
共通電極１１８にワイヤ１２０をワイヤボンディングす
る方法が取られてきた。
する場合には、まず、半導体チップ１０６,１０８をそ
れぞれ基板１００にはんだ付けした後、半導体チップ１
０６,１０８の上部に共通電極１１８をはんだ付けし、
共通電極１１８にワイヤ１２０をワイヤボンディングす
る方法が取られてきた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
方法に従ってマルチチップモジュールを製造では、図６
に示すように、基板１００にはんだ付けされた半導体チ
ップ１０６,１０８に傾きや適正な高さとのずれが生じ
た場合に、共通電極１１８のワイヤボンディング面Ｃ−
Ｃ’の水平が保たれず、ワイヤボンディングされたワイ
ヤ１２０の接合強度が低下する恐れがあった。
方法に従ってマルチチップモジュールを製造では、図６
に示すように、基板１００にはんだ付けされた半導体チ
ップ１０６,１０８に傾きや適正な高さとのずれが生じ
た場合に、共通電極１１８のワイヤボンディング面Ｃ−
Ｃ’の水平が保たれず、ワイヤボンディングされたワイ
ヤ１２０の接合強度が低下する恐れがあった。
【０００５】そこで本発明は、上記の課題を解決するこ
とのできるマルチチップモジュールの接合方法を提供す
ることを目的とする。この目的は特許請求の範囲におけ
る独立項に記載の特徴の組み合わせにより達成される。
また従属項は本発明の更なる有利な具体例を規定する。
とのできるマルチチップモジュールの接合方法を提供す
ることを目的とする。この目的は特許請求の範囲におけ
る独立項に記載の特徴の組み合わせにより達成される。
また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】即ち、本発明は、基板上
に複数の半導体チップを接合するとともに、ワイヤボン
ディング面を有する共通電極を前記複数の半導体チップ
に接合するマルチチップモジュールの接合方法であっ
て、前記複数の半導体チップの前記基板側の面の高さを
揃えて、前記複数の半導体チップと前記共通電極とを接
合する第１の接合工程と、前記共通電極に接合された前
記複数の半導体チップを前記基板上に接合する第２の接
合工程と、を備える。
に複数の半導体チップを接合するとともに、ワイヤボン
ディング面を有する共通電極を前記複数の半導体チップ
に接合するマルチチップモジュールの接合方法であっ
て、前記複数の半導体チップの前記基板側の面の高さを
揃えて、前記複数の半導体チップと前記共通電極とを接
合する第１の接合工程と、前記共通電極に接合された前
記複数の半導体チップを前記基板上に接合する第２の接
合工程と、を備える。
【０００７】本発明の前記第１の接合工程は、平坦な基
準面を有する基準台座上の所定位置に載置された前記複
数の半導体チップと、各半導体チップの高さの違いに応
じた段差を備える前記共通電極とを接合してもよい。
準面を有する基準台座上の所定位置に載置された前記複
数の半導体チップと、各半導体チップの高さの違いに応
じた段差を備える前記共通電極とを接合してもよい。
【０００８】従来は、まず複数の半導体チップが独立に
基板に接合されていたため、各々の半導体チップの接合
時に傾きや高さ方向のばらつきが生じることがあった。
この傾き等が生じると、各半導体チップの電極側の接合
面が本来の位置からずれてしまう。この状態の半導体チ
ップに共通電極を接合すると、共通電極は各半導体チッ
プの位置ずれにより水平を保つことができなかった。
基板に接合されていたため、各々の半導体チップの接合
時に傾きや高さ方向のばらつきが生じることがあった。
この傾き等が生じると、各半導体チップの電極側の接合
面が本来の位置からずれてしまう。この状態の半導体チ
ップに共通電極を接合すると、共通電極は各半導体チッ
プの位置ずれにより水平を保つことができなかった。
【０００９】しかし、本発明によれば、各半導体チップ
の基板側の高さを揃えた状態で、各半導体チップを予め
共通電極に接合することにより、個々の半導体チップの
自由度が制限されるので、従来生じていた個々の半導体
チップの傾き等の発生が防止される。この状態で半導体
チップを基板に接合することにより、共通電極の水平を
容易に保つことが可能となる。
の基板側の高さを揃えた状態で、各半導体チップを予め
共通電極に接合することにより、個々の半導体チップの
自由度が制限されるので、従来生じていた個々の半導体
チップの傾き等の発生が防止される。この状態で半導体
チップを基板に接合することにより、共通電極の水平を
容易に保つことが可能となる。
【００１０】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
【００１１】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【００１２】図１から図４は、実施形態に係るマルチチ
ップモジュールの接合方法の１過程を示す図である。
ップモジュールの接合方法の１過程を示す図である。
【００１３】まず、図１に示すように、平坦な基準面Ａ
−Ａ’を有する基準台１０の上に、半導体チップ２０,
３０をそれぞれ所定の位置に載置する。この基準面Ａ−
Ａ’によって、半導体チップ２０,３０の底面の高さが
揃えられる。なお、基準台１０は、後述する放熱基板５
０そのものであってもよい。
−Ａ’を有する基準台１０の上に、半導体チップ２０,
３０をそれぞれ所定の位置に載置する。この基準面Ａ−
Ａ’によって、半導体チップ２０,３０の底面の高さが
揃えられる。なお、基準台１０は、後述する放熱基板５
０そのものであってもよい。
【００１４】次に、図２に示すように、半導体チップ２
０,３０の上面に、それぞれ所定量のはんだ２２,３２を
介して、各半導体チップの高さを揃えるための突起部４
２,４４により段差が設けられた共通電極４０が乗せら
れる。なお、この突起部４２,４４は、共通電極４０に
一体形成されていてもよく、あるいは、共通電極４０と
は別部材で形成されていてもよい。突起部４２,４４の
厚みは、各半導体チップの高さに応じて調節され、これ
により、基準台１０上の半導体チップ２０および３０に
乗せられた共通電極４０のボンディング面Ｂ−Ｂ’の水
平が保たれる。この状態で、はんだ２２およびはんだ３
２を溶融固化することにより、突起部４２と半導体チッ
プ２０、および突起部４４と半導体チップ３０とが接合
される。なお、はんだ２２,３２としては、所定の厚み
のはんだ箔が好適である。
０,３０の上面に、それぞれ所定量のはんだ２２,３２を
介して、各半導体チップの高さを揃えるための突起部４
２,４４により段差が設けられた共通電極４０が乗せら
れる。なお、この突起部４２,４４は、共通電極４０に
一体形成されていてもよく、あるいは、共通電極４０と
は別部材で形成されていてもよい。突起部４２,４４の
厚みは、各半導体チップの高さに応じて調節され、これ
により、基準台１０上の半導体チップ２０および３０に
乗せられた共通電極４０のボンディング面Ｂ−Ｂ’の水
平が保たれる。この状態で、はんだ２２およびはんだ３
２を溶融固化することにより、突起部４２と半導体チッ
プ２０、および突起部４４と半導体チップ３０とが接合
される。なお、はんだ２２,３２としては、所定の厚み
のはんだ箔が好適である。
【００１５】次に、図３に示すように、放熱基板５０上
に半導体チップ２０および半導体チップ３０を、それぞ
れ所定量のはんだ２４,３４を介して載置する。この
後、はんだ２４,３４を溶融固化して、半導体チップ２
０および半導体チップ３０を放熱基板５０上に接合す
る。なお、はんだ２４,３４としては、所定の厚みのは
んだ箔が好適である。
に半導体チップ２０および半導体チップ３０を、それぞ
れ所定量のはんだ２４,３４を介して載置する。この
後、はんだ２４,３４を溶融固化して、半導体チップ２
０および半導体チップ３０を放熱基板５０上に接合す
る。なお、はんだ２４,３４としては、所定の厚みのは
んだ箔が好適である。
【００１６】次に、図４に示すように、共通電極４０の
ボンディング面Ｂ−Ｂ’に、外部電極（図示せず）と共
通電極４０とを電気的に接続するためのワイヤ６０をワ
イヤボンディングによって接続する。
ボンディング面Ｂ−Ｂ’に、外部電極（図示せず）と共
通電極４０とを電気的に接続するためのワイヤ６０をワ
イヤボンディングによって接続する。
【００１７】このように、各半導体チップを、各半導体
チップの底面を揃えた状態で、予め共通電極に接合して
おいてから、放熱基板上に接合することにより、個々の
半導体チップの傾き等の影響を受けることがなくなるの
で、共通電極のボンディング面の水平を確保することが
できる。これにより、ボンディング面にワイヤボンディ
ングされるワイヤの接合強度の低下を防止し、ワイヤの
接合強度の安定性を向上させることができる。
チップの底面を揃えた状態で、予め共通電極に接合して
おいてから、放熱基板上に接合することにより、個々の
半導体チップの傾き等の影響を受けることがなくなるの
で、共通電極のボンディング面の水平を確保することが
できる。これにより、ボンディング面にワイヤボンディ
ングされるワイヤの接合強度の低下を防止し、ワイヤの
接合強度の安定性を向上させることができる。
【００１８】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができる。その様な変更又は改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができる。その様な変更又は改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
【００１９】
【発明の効果】上記説明から明らかなように、本発明に
よれば、半導体チップの個々の傾き等に左右されないの
で、共通電極のボンディング面の水平を確保することが
できる。これにより、共通電極のボンディング面にワイ
ヤボンディングされるワイヤの接合強度の低下を防止
し、ワイヤの接合強度の安定性を向上させることができ
る。
よれば、半導体チップの個々の傾き等に左右されないの
で、共通電極のボンディング面の水平を確保することが
できる。これにより、共通電極のボンディング面にワイ
ヤボンディングされるワイヤの接合強度の低下を防止
し、ワイヤの接合強度の安定性を向上させることができ
る。
【図１】 実施形態に係るマルチチップモジュールの接
合方法を示す図である。
合方法を示す図である。
【図２】 実施形態に係るマルチチップモジュールの接
合方法を示す図である。
合方法を示す図である。
【図３】 実施形態に係るマルチチップモジュールの接
合方法を示す図である。
合方法を示す図である。
【図４】 実施形態に係るマルチチップモジュールの接
合方法を示す図である。
合方法を示す図である。
【図５】 従来のマルチチップモジュールの構成を示す
概略図である。
概略図である。
【図６】 従来の製造方法で製造されたマルチチップモ
ジュールを示す図である。
ジュールを示す図である。
１０ 基準台、２０,３０ 半導体チップ、２２,２４,
３２,３４ はんだ、４０ 共通電極、４２,４４ 突起
部、５０ 放熱基板、６０ ワイヤ、１００基板、１０
６,１０８ 半導体チップ、１１８ 共通電極。
３２,３４ はんだ、４０ 共通電極、４２,４４ 突起
部、５０ 放熱基板、６０ ワイヤ、１００基板、１０
６,１０８ 半導体チップ、１１８ 共通電極。
Claims (2)
- 【請求項１】 基板上に複数の半導体チップを接合する
とともに、ワイヤボンディング面を有する共通電極を前
記複数の半導体チップに接合するマルチチップモジュー
ルの接合方法であって、 前記複数の半導体チップの前記基板側の面の高さを揃え
て、前記複数の半導体チップと前記共通電極とを接合す
る第１の接合工程と、 前記共通電極に接合された前記複数の半導体チップを前
記基板上に接合する第２の接合工程と、 を備えることを特徴とするマルチチップモジュールの接
合方法。 - 【請求項２】 前記第１の接合工程は、平坦な基準面を
有する基準台座上の所定位置に載置された前記複数の半
導体チップと、各半導体チップの高さの違いに応じた段
差を備える前記共通電極とを接合することを特徴とする
請求項１に記載のマルチチップモジュールの接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073994A JP2003273314A (ja) | 2002-03-18 | 2002-03-18 | マルチチップモジュールの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073994A JP2003273314A (ja) | 2002-03-18 | 2002-03-18 | マルチチップモジュールの接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273314A true JP2003273314A (ja) | 2003-09-26 |
Family
ID=29203510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002073994A Pending JP2003273314A (ja) | 2002-03-18 | 2002-03-18 | マルチチップモジュールの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273314A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256485B2 (en) | 2005-03-18 | 2007-08-14 | Nec Electronics Corporation | Semiconductor device having bonding pad of the first chip thicker than bonding pad of the second chip |
| JP2008524611A (ja) * | 2004-12-21 | 2008-07-10 | エレス・セミコンダクター・エクイップメント・エッセ・ピー・アー | 電子装置と接触するためのシステムとその製造方法 |
| CN104979224A (zh) * | 2014-04-04 | 2015-10-14 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种器件封装互联方法 |
| US9852995B1 (en) | 2016-09-21 | 2017-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2002
- 2002-03-18 JP JP2002073994A patent/JP2003273314A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008524611A (ja) * | 2004-12-21 | 2008-07-10 | エレス・セミコンダクター・エクイップメント・エッセ・ピー・アー | 電子装置と接触するためのシステムとその製造方法 |
| US7256485B2 (en) | 2005-03-18 | 2007-08-14 | Nec Electronics Corporation | Semiconductor device having bonding pad of the first chip thicker than bonding pad of the second chip |
| US7331737B2 (en) | 2005-03-18 | 2008-02-19 | Nec Electronics Corporation | Method of forming a semiconductor device having bonding pad of the second chip thinner than bonding pad of the first chip |
| CN104979224A (zh) * | 2014-04-04 | 2015-10-14 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种器件封装互联方法 |
| US9852995B1 (en) | 2016-09-21 | 2017-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US10424542B2 (en) | 2016-09-21 | 2019-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069025A (en) | Method for packaging a semiconductor device | |
| KR960015868A (ko) | 적층형 패키지 및 그 제조방법 | |
| CN100373616C (zh) | 半导体装置及其制造方法 | |
| US7982460B2 (en) | Magnetic sensor module | |
| US7619260B2 (en) | Light-emitting diode and method for its production | |
| JP2003273314A (ja) | マルチチップモジュールの接合方法 | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| US7981729B2 (en) | Fabrication method of multi-chip stack structure | |
| JP2002158258A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP2015142052A (ja) | 接合方法 | |
| JPH0322544A (ja) | 半導体装置 | |
| TWI659585B (zh) | 雷射二極體封裝結構 | |
| JPS6384128A (ja) | 混成集積回路装置 | |
| JP2005064118A (ja) | 半導体装置およびその製造方法 | |
| JP2001036224A (ja) | 樹脂製配線基板及びその製造方法 | |
| TWI803127B (zh) | 半導體元件組裝方法、半導體元件和電子設備 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| CN111540722B (zh) | 芯片封装结构及封装方法 | |
| JP2006128254A (ja) | 光素子の実装構造体及び実装方法 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP2000100836A (ja) | 半導体チップの実装方法 | |
| TW202230673A (zh) | 半導體元件組裝方法、半導體元件和電子設備 | |
| JP2007288075A (ja) | 半導体装置 | |
| JPH09307198A (ja) | 電子部品搭載用基板 | |
| TWI297203B (en) | Microelectronic package |