CN1890794A - 向改性硅中低剂量注入氧形成薄掩埋氧化物 - Google Patents

向改性硅中低剂量注入氧形成薄掩埋氧化物 Download PDF

Info

Publication number
CN1890794A
CN1890794A CNA2004800285443A CN200480028544A CN1890794A CN 1890794 A CN1890794 A CN 1890794A CN A2004800285443 A CNA2004800285443 A CN A2004800285443A CN 200480028544 A CN200480028544 A CN 200480028544A CN 1890794 A CN1890794 A CN 1890794A
Authority
CN
China
Prior art keywords
substrate
buried oxide
implantation step
district
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800285443A
Other languages
English (en)
Other versions
CN100463135C (zh
Inventor
崔广洙
基思·E·福格尔
西格弗里德·L·莫勒
瑞安·M·米切尔
德文德拉·K·萨达纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1890794A publication Critical patent/CN1890794A/zh
Application granted granted Critical
Publication of CN100463135C publication Critical patent/CN100463135C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种制造绝缘体上硅(SOI)的方法，该绝缘体上硅在含硅覆层下面具有薄但均匀的掩埋氧化物区。该SOI结构是这样形成的：首先将含Si衬底的表面改性以包含高浓度的空隙或孔穴；然后，通常但不总是在该衬底顶上形成含硅层，随后以低氧剂量向该结构中注入氧离子；之后使该结构退火以将注入的氧离子转化为薄但均匀的热掩埋氧化物区。

Description

向改性硅中低剂量注入氧形成薄掩埋氧化物
技术领域
本发明涉及一种制造半导体结构的方法，更具体而言，涉及一种制造具有薄且均匀的掩埋氧化物的绝缘体上硅(SOI)的方法，所述掩埋氧化物的厚度低于100nm，并利用低剂量氧注入形成。
背景技术
在有源器件区与下面的半导体结构之间尽量避免电或电子相互作用的情形，在微电子器件应用中使用绝缘体上硅(SOI)结构。在典型的SOI结构中，掩埋氧化物层将Si覆层(over-layer)(即SOI或器件层)与Si衬底隔离开。
例如，已知建立在SOI上的互补金属氧化物半导体(CMOS)器件，其性能大大提高。具体而言，建立在SOI上的CMOS器件表现出较小的节电容和泄漏、对离子照射更高的耐抗性、对闩锁效应的耐受能力等。但是形成SOI结构并不简单。
尽管历经了数十年的研发，但仅有少数几种方法证明是商业上可行的。在一种称为BESOI(键合及回蚀SOI)的方法中，将两片硅晶圆在其表面氧化，并将被氧化表面键合在一起，然后两片键合晶圆中的一片被蚀刻，从而提供薄SOI器件层。在这种现有技术方法及其变通方法中，因为晶圆表面在键合前被氧化，因此掩埋氧化物可以具有任意所需要的厚度。但主要的弊端是键合界面上的杂质以及通过回蚀(etch-back)法难以获得薄且均匀的Si覆层。在本申请中术语“Si覆层”和“SOI层”可互换使用。
在另一种称为SIMOX(注氧隔离)的公知方法中，向Si晶圆中直接注入选择剂量的氧离子，然后将晶圆在高温下氧环境中退火，由此将注入的氧转化为连续的掩埋氧化物层。在SIMOX方法中的掩埋氧化物层的厚度很大程度上取决于注入的氧剂量和热氧化的条件。而且，在SIMOX中，Si覆层在热氧化过程中被减薄至预期厚度，之后表面氧化物被剥离。
当注入氧的峰值浓度很低时(约1E22原子/cm3级或更低)，因为增长中的氧化物沉淀趋于成团以使表面能量最小化，所以掩埋氧化物通常会破裂和不连续。这种SOI结构例如如图1所示。在图1中，标号100表示现有技术SOI结构的含Si衬底层，标号102表示掩埋氧化物，标号104表示含Si覆层。这样，利用常规SIMOX工艺，通常很难形成比100nm更薄的掩埋氧化物层。
在MOSFET器件应用中，当器件尺寸缩小时，为了更好地控制短信道效应，需要Si覆层和它下面的掩埋氧化物更薄。这意味着，新一代MOSFET器件中需要的掩埋氧化物的厚度大大薄于常规SIMOX技术能达到的厚度。
发明内容
本发明的一个目的是提供一种制造SOI结构的方法，其中该SOI结构具有薄(小于100nm)但均匀的掩埋氧化物。
本发明的另一个目的是提供一种制造SOI结构的方法，其中通过将氧注入剂量降低至典型SIMOX工艺容许的水平以下，缩短了加工时间，却提高了产出能力。
本发明又一个目的是提供一种制造SOI结构的方法，其中通过降低注入损害以及通过降低源自掩埋氧化物体积增大的应力和应变，降低了Si覆层即SOI层中的缺陷水平。
通过采用一种使用低剂量氧注入步骤的方法，实现了本发明的这些和其它目的及优点。“低剂量”是指约1E17原子/cm2或更低的氧剂量。在现有技术SIMOX工艺中，因氧化物趋于成团以使表面能量最小化，低剂量氧注入通常会导致破裂和不连续的掩埋氧化物层。在本发明中，通过在低剂量氧注入步骤之前，在含Si衬底中形成大量的空隙或孔穴，从而解决了该问题。
空隙或孔穴在接下来的高温氧化过程中相互接合并提供了掩埋氧化物横向扩展的空间，结果形成了薄且均匀的掩埋氧化物层。本发明中使用的术语“均匀”指掩埋氧化物区与含Si覆层及下面的含Si衬底具有连续的界面，其中整个晶圆上的厚度变化低于掩埋氧化物层总厚度的30％。具有了足够密度的空隙或孔穴，掩埋氧化物层的厚度大多取决于注入剂量和内部热氧化的条件。在本发明的一个实施方案中，通过利用其中使用含HF溶液的电解阳极化处理在含Si衬底中形成空隙或孔穴。
根据本发明的方法，SOI结构是这样制造的：通过改性含Si衬底表面以包含高浓度(约0.01％级或更高)的空隙或孔穴。在本发明中，术语“空隙”和“孔穴”可以互换使用，指多孔Si区。然后，通常但不总是，在衬底顶上形成含Si层，随后采用低氧剂量向所述结构中注入氧离子。之后将所述结构退火以将注入的氧离子转化为薄但均匀的热掩埋氧化物区。
广义而言，本发明的方法包括以下步骤：
提供一种至少包括含Si衬底的结构，所述含Si衬底具有其中含空隙或孔穴的区；
任选地在所述结构顶上形成单晶含硅层；
以约1E17原子/cm2或更低的氧剂量向所述结构中注入氧离子；并且
将含注入氧离子和空隙或孔穴的所述结构退火，以形成包括含Si覆层和掩埋氧化物的绝缘体上硅，所述掩埋氧化物的厚度为约100nm或更低。
在本发明的某些实施方案中，在任选的于多孔结构上形成单晶含硅层之前，或者在注入步骤之前，在含氢环境中实施烘烤步骤。
在本发明的另一个实施方案中，在含氢气氛中对包含薄掩埋氧化物层的SOI结构实施烘烤步骤。
通过本发明得到的SOI结构包含很薄但均均且连续的掩埋氧化物区。
附图说明
图1是现有技术SOI结构的图示(横断面图)，所述结构是采用低剂量氧注入步骤由常规SIMOX工艺得到的。
图2A-2H是说明本发明基本加工步骤的图示(横断面图)。
图3A-3C是本发明在各个加工步骤中的横断面SEM图像。
具体实施方式
接下来将参照本申请的附图，详细描述本发明。本发明提供了一种简便且低成本的方法，用于形成在含Si覆层下面具有薄且均匀的掩埋氧化物区的SOI衬底。相同的标号表示相同和/或对应的部件。
首先参考图2A所示的初始结构，该结构包括其中形成有空隙或孔穴区12的含Si衬底10。在本发明中术语“空隙”和“孔穴”可以互换使用，指多孔含Si区。这里使用的术语“含Si”指至少包含硅的半导体材料。可以举出的该含Si材料的例子包括但不仅限于Si、SiGe、SiC、SiGeC、epi-Si/Si、epi-Si/SiC、epi-Si/SiGe以及可以包括任意数目的掩埋绝缘(即连续、非连续或连续和非连续的组合)区的预制绝缘体上硅(SOI)或绝缘体上SiGe(SGOI)。
含Si衬底是可以包含p型或n型掺杂剂的掺杂衬底，更优选p型掺杂剂。可以通过生长掺杂的Si晶锭并从中切割和抛光p或n掺杂的晶圆、或者通过离子注入实现掺杂。上述两种掺杂方法都是本领域技术人员公知的。初始含Si衬底10中的掺杂剂浓度可以根据使用的掺杂剂而变化。对于n型掺杂剂，注入掺杂剂的浓度通常为约1E17至约1E18原子/cm3，而对于p型掺杂剂，注入掺杂剂的浓度通常为约1E15至约2E19原子/cm3。
利用能在含Si衬底10中形成多孔含Si区的电解阳极化处理，在含Si衬底10表面区域附近形成区12。多孔含Si区中，即区12，包含空隙或孔穴。阳极化处理如此进行：将图2A所示结构浸渍到含HF的溶液中，相对于同样置于含HF溶液中的电极，向该结构施加电偏压。在该工艺中，p型结构通常用作电化学电池的正电极，同时采用另一种半导体材料如Si或金属作为负电极。
一般而言，HF阳极化使得掺杂单晶Si转化为多孔Si。如此形成的多孔Si的形成速率和性质(孔隙率和微结构)取决于材料性质即掺杂类型和浓度以及阳极化处理本身的反应条件(电流密度、偏压、照明度以及含HF溶液中的添加剂)。具体而言，在高掺杂区形成多孔Si的效率大大增加。
通常，本发明中形成的多孔含硅区12的孔隙率为约0.01％或更高。从含Si衬底10的最高表面层计，多孔含硅区12的深度通常为约1000nm或以下。
术语“含HF的溶液”包括浓HF(49％)，含乙酸的浓HF，HF和水的混合物，HF和一元醇如甲醇、乙醇、丙醇等的混合物，或者混有至少一种表面活性剂的HF。HF溶液中存在的表面活性剂的量通常为，基于49％HF，约1至约50％。
利用以约0.05至约50毫安/cm2电流密度工作的恒流源进行阳极化处理，将含Si衬底10表面附近的部分转化为多孔含Si区12。可以任选地使用光源照射样品。更优选地，利用以约0.1至约5毫安/cm2电流密度工作的恒流源进行阳极化处理。
阳极化处理通常在室温下进行，也可以在高于室温的温度下进行。阳极化处理之后，通常用去离子水清洗所述结构并干燥。
在本发明的一个任选实施方案中，本发明此时，可以将图2A所示的结构在大气压或减压下于含氢环境中烘烤。当如此操作时，该任选的实施方案使得杂质原子从多孔含硅区12(即含空隙或孔穴区)中释放出来，同时使任何表面孔隙闭合。在约800°至约1200℃的温度下于含氢环境中进行烘烤，更优选约1000°至约1150℃的温度。含氢环境的例子包括H2、NH4及其混合物，包括有或没有惰性气体的混合物。
然后，本发明此时，通常但并不总是，在含多孔含硅区12的含Si衬底10顶上，形成单晶含硅层14。当多孔含硅区12形成在低于含Si衬底10表面50nm或更大的距离时，可以不需要单晶含硅层14。包含单晶含硅层14的结构例如如图2B所示；标号13表示多孔含硅区12和单晶含硅层14之间的界面。本发明中采用的单晶含硅层14包含任何含Si材料，含Si材料包括例如外延Si(epi-Si)、无定形Si(a：Si)、SiGe、单晶或多晶Si或其任意组合。上述列出的各种Si材料中，优选采用epi-Si或epi-SiGe作为单晶含硅层14。
单晶含硅层14的厚度为约1至约1000nm，更优选约1至约400nm的厚度。单晶含硅层14是利用包括外延生产法的公知淀积工艺形成的。
包含这样形成的多孔含Si区12的所述结构，连同单晶含硅层14，然后被注入氧离子。注入步骤可以是覆盖注入(blanket implant)，其中氧离子注入跨越整个晶圆。该实施方案如图2C所示，其中区16表示氧注入区。氧注入步骤可以变化使得氧峰值位于含Si层/多孔Si的界面，或者位于多孔Si区内(未示出)。在图2D显示的实施方案中，采用了图案化氧离子注入步骤，从而形成注入氧离子的图案化区。标号16’表示注入氧离子的图案化区。
采用低剂量注入方法实施氧注入步骤。“低剂量”是指注入含Si结构中的氧离子剂量在高于200℃为约1E17原子/cm2或更低的注入方法。本发明的氧注入步骤更优选采用约1E16至约5E16原子/cm2的氧离子剂量实施。可通过连续方式进行注入，或者使用脉冲方式进行注入。
采用常规注入机以约0.05至约500毫安/cm2的射束电流密度来实施本发明的低剂量氧离子注入步骤，更典型的是约5至约50毫安/cm2的射束电流密度。本发明的低剂量氧离子注入步骤通常在约200°至约600℃的温度下进行。更典型的进行注入的温度为约200°至约400℃。以约40至约1000keV的能量进行注入，更典型的是约100至约200keV的能量。
除了上述基础氧注入步骤之外，可以实施任选的第二氧注入步骤以增强接下来形成的掩埋氧化物的均匀性。以约1E17原子/cm2或更低的剂量实施任选的第二氧注入步骤。更优选以约1E14至约1E16原子/cm2的氧离子剂量实施任选的第二氧注入步骤。可通过连续方式进行注入，或者使用脉冲方式进行注入。
本发明中任选的第二氧离子注入步骤采用约0.05至约5毫安/cm2的射束电流密度进行。本发明中任选的第二氧离子注入步骤通常在是约4K至约200℃的温度下实施。更典型的，实施任选注入的温度为约标准室温至约100℃。以约40至约1000keV的能量实施任选的注入步骤，更典型的是约100至约200keV的能量。
通过低剂量氧注入步骤，形成了氧注入区16，从含Si衬底10的最高表面计，氧注入区16的深度为约1500nm或以下。更优选氧注入区16的深度为约100至约500nm。氧注入区16的深度应优选位于中央或略低于界面13。
接下来，利用氧化工艺，在注入氧析出成为氧化物的温度下，加热即退火图2C或2D所示的结构，析出的氧化物接合形成薄但均匀的掩埋氧化物层18。在热氧化工艺过程中，多孔含硅区12中的许多孔隙被耗尽，如果有余下的，通常崩解成若干个大孔穴。在有些实施方案中，初始含Si衬底中含有作为p型掺杂剂的硼，硼在该热氧化步骤过程中从起始衬底中扩散出来。所形成的包含掩埋氧化物区18和含Si覆层20即SOI层的所述结构例如如图2E和2F所示。
注意，在加热步骤过程中，在含Si覆层20顶上形成了氧化物层22。通常但并不总是，在加热步骤之后，利用常规的湿刻蚀方法从结构中除去该表面氧化物层，即氧化物层22，其中采用相对于Si对除去氧化物具有高选择性的化学蚀刻剂如HF。图2G或2H显示表面氧化物层22已经被除去后的结构。
通过调节热氧化的条件，可以将掩埋氧化物和含Si覆层的厚度控制在预期值。本发明加热步骤后形成的表面氧化物层22的厚度在约10至约1000nm的范围内变化，更典型的是约20至约500nm的厚度。
具体而言，本发明的加热步骤是在约650°至约1350℃的温度下实施的热氧化工艺，更优选约1200°至约1325℃的温度。而且，本发明的加热步骤在氧化环境中进行，氧化环境包括至少一种含氧气体如O2、NO、N2O、臭氧、空气和其它含氧气体等。含氧气体可以彼此混合(例如O2和NO的混合物)，或者可以用惰性气体如He、Ar、N2、Xe、Kr或Ne稀释。当采用稀释环境时，稀释环境含有约0.5至约100％的含氧气体，余下的(补足100％)为惰性气体。
加热步骤可以在通常约10至约1800分钟(于1200°至约1325℃)的时段内进行，更优选约60至约600分钟的时间。可在单一目标温度下实施加热步骤，也可以采用使用各种变温速率和热处理时间(soaktime)的各种变温热处理循环(soak cycles)。
在本发明的一个注入了过多掺杂剂离子的实施方案中，可以在氢环境中利用氧化后热退火来降低含Si覆层中的掺杂剂水平。当实施这种氧化后处理时，于约800°至约1200℃的温度下在氢环境中进行氧化后热退火，更优选约1000°至约1150℃的温度。氢环境的例子包括H2、NH4及其混合物，包括有或没有惰性气体的混合物。可以通过前述的氧化后热退火，将含Si覆层中的掺杂剂浓度降低两个数量级以上。
在本发明的又一个实施方案中，在含多孔Si区的含Si衬底顶上未形成单晶含Si层。在该实施方案中，向含多孔Si的衬底中直接注入氧离子。该衬底可以是经过或没有经过H2烘烤处理的。所形成的掩埋氧化物仍会是均匀的，但有些厚，这是因为在热氧化过程中氧较快地从环境扩散至掩埋氧化物中。
根据本发明，含Si覆层20的厚度为约1000nm或更低，更优选约10至约800nm的厚度。注意，本发明中形成的含Si覆层20为基本无缺陷的薄层。在加热步骤中形成的掩埋氧化物层18的厚度为约5nm至100nm，更优选约10至约80nm的厚度。掩埋氧化物层18与含Si覆层20具有平滑且连续的界面。
如上所述，本发明此时可以将表面氧化物层22剥离，从而提供例如如图2G和2H所示的绝缘体上Si衬底材料。
图3A是横断面SEM显微照片，显示通过此处记载的本发明方法形成约12nm厚的掩埋氧化物层。该衬底的加工历程如下：
-起始衬底：掺杂硼的晶圆，1 E19cm-3的p掺杂；
-多孔Si形成：电流0.5-1.0mA，时间：约2分钟；
-外延Si生长：4000-5000，于1150℃施以H2烘烤；
-氧注入：350℃：5E16cm-2；
-氧注入：标准室温：2E15cm-2；
-高温退火：10小时，1325℃，约25％混有Ar的氧+5小时，1325℃，约35％混有Ar的氧。
A区是退火期间生长的表面氧化物；
B区是SOI层；
C区是薄掩埋氧化物；
D区是衬底。
图3B是横断面SEM显微照片，显示约76nm岛(island)的破裂掩埋氧化物层。上述相同衬底的该区域并未经历任何的多孔Si处理，但是经历了如图3A所示相同的Si外延生长、氧注入以及退火。该图清楚地验证多孔Si的存在是形成薄且连续的掩埋氧化物的关键。该衬底的加工历程如下：
-起始衬底：掺杂硼的晶圆，1E19cm-3的p掺杂；
-外延Si生长：4000-5000，于1150℃施以H2烘烤；
-氧注入：350℃：5E16cm-2；
-氧注入：标准室温：2E15cm-2；
-高温退火：10小时，1325℃，约25％混有Ar的氧+5小时，1325℃，约35％混有Ar的氧。
A区是退火期间生长的表面氧化物；
B区是SOI层；
C区是有断裂掩埋氧化物的区；
D区是衬底。
图3C是横断面SEM显微照片，展示掩埋氧化物层的厚度是如何通过基础氧注入剂量来控制的。通过此处记载的本发明方法形成了约36nm厚的掩埋氧化物。衬底的加工历程如下：
-起始衬底：掺杂硼的晶圆，1E19cm-3的p掺杂；
-多孔Si形成：电流0.5-1.0mA，时间：约2分钟；
-外延Si生长：4000-5000，于1150℃施以H2烘烤；
-氧注入：350℃：1E17cm-2；
-氧注入：标准室温：2E 15cm-2；
-高温退火：10小时，1325℃，约25％混有Ar的氧+5小时，1325℃，约35％混有Ar的氧。
A区是退火过程中生长的表面氧化物；
B区是SOI层；
C区是薄掩埋氧化物；
D区是衬底。
尽管已经通过优选实施方案详细展示并描述了本发明，本领域技术人员可以理解，在不背离本发明的范围和精神的情况下，可以在形式上和细节上进行前述和其它的变化。因此本发明并不限于所描述或图示的具体的形式和细节，而是落在所附权利要求的范围内。

Claims (25)

1.一种制造绝缘体上硅(SOI)衬底的方法，其包括：
提供一种至少包括含Si衬底的结构，所述含Si衬底具有其中有空隙或孔穴的区；
以约1E17原子/cm2或更低的氧剂量向所述结构中注入氧离子；并且
将包含注入氧离子和空隙或孔穴的所述结构退火，以形成包括含Si覆层和掩埋氧化物的绝缘体上硅，所述掩埋氧化物的厚度为约100nm或更低。
2.权利要求1的方法，其中所述含Si衬底是含n型或p型掺杂剂的掺杂衬底。
3.权利要求2的方法，其中所述含Si衬底是p型衬底。
4.权利要求1的方法，其中所述提供步骤包括电解阳极化处理。
5.权利要求4的方法，其中所述电解阳极化处理是在含HF的溶液存在下实施的。
6.权利要求4的方法，其中利用以约0.05至约50毫安/cm2电流密度工作的恒流源进行所述阳极化处理。
7.权利要求1的方法，其中所述空隙或孔穴区是孔隙率为约0.01％或更高的多孔含Si区。
8.权利要求1的方法，其还包括在所述提供步骤和所述注入步骤之间形成单晶含硅层。
9.权利要求8的方法，其中所述单晶含硅层包括外延Si、无定形Si、SiGe、单晶或多晶Si、或者其任意组合。
10.权利要求1的方法，其还包括在所述提供步骤和所述注入步骤之间的烘烤步骤，以及有或没有接下来的含Si层生长。
11.权利要求10的方法，其中所述烘烤步骤是在约800°至约1200℃的温度下于含氢环境中实施的。
12.权利要求1的方法，其中所述注入步骤是以约1E16至约1E17原子/cm2的离子剂量实施的。
13.权利要求1的方法，其中所述注入步骤是在约200°至约600℃的温度、约40至约1000keV的能量、使用约0.05至约500毫安/cm2的射束电流密度实施的。
14.权利要求1的方法，其中所述注入步骤是覆盖注入工艺。
15.权利要求1的方法，其中所述注入步骤是图案化注入工艺。
16.权利要求1的方法，其中所述注入步骤还包括第二氧注入步骤。
17.权利要求16的方法，其中所述第二注入步骤是在约4K至约200℃的温度、约40至约1000keV的能量、使用约0.05至约5毫安/cm2的射束电流密度、以约1E14至约1E16原子/cm2的氧剂量实施的。
18.权利要求1的方法，其中所述退火是在含氧环境中进行的。
19.权利要求18的方法，其中所述含氧环境中还含有惰性气体。
20.权利要求19的方法，其中所述含氧环境选自O2、NO、N2O、臭氧和空气。
21.权利要求1的方法，其中所述退火是在约650℃至约1350℃的温度下进行的。
22.权利要求1的方法，其中通过所述退火在含Si覆层顶上形成了表面氧化物。
23.一种制造绝缘体上硅(SOI)衬底的方法，其包括：
提供一种至少包括含Si衬底的结构，所述含Si衬底具有其中有空隙或孔穴的区；
在所述结构顶上形成单晶含硅层；
以约1E17原子/cm2或更低的氧剂量向所述结构中注入氧离子；并且
将包含注入氧离子和空隙或孔穴的所述结构退火，以形成包括含Si覆层和掩埋氧化物的绝缘体上硅，所述掩埋氧化物的厚度为约100nm或更小。
24.一种制造绝缘体上硅(SOI)衬底的方法，其包括：
提供一种至少包括含Si衬底的结构，所述含Si衬底具有其中有空隙或孔穴的区；
使所述结构经历烘烤步骤，所述烘烤步骤是在含氢环境下实施的；
以约1E17原子/cm2或更低的氧剂量向所述结构中注入氧离子；并且
将包含注入氧离子和空隙或孔穴的所述结构退火，以形成包括含Si覆层和掩埋氧化物的绝缘体上硅，所述掩埋氧化物的厚度为约100nm或更小。
25.权利要求24的方法，其还包括在所述结构顶上形成单晶含Si层，所述形成步骤发生在所述烘烤步骤和所述注入步骤之间。
CNB2004800285443A 2003-09-30 2004-09-28 向改性硅中低剂量注入氧形成薄掩埋氧化物 Expired - Fee Related CN100463135C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/674,647 US7718231B2 (en) 2003-09-30 2003-09-30 Thin buried oxides by low-dose oxygen implantation into modified silicon
US10/674,647 2003-09-30

Publications (2)

Publication Number Publication Date
CN1890794A true CN1890794A (zh) 2007-01-03
CN100463135C CN100463135C (zh) 2009-02-18

Family

ID=34376906

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800285443A Expired - Fee Related CN100463135C (zh) 2003-09-30 2004-09-28 向改性硅中低剂量注入氧形成薄掩埋氧化物

Country Status (7)

Country Link
US (1) US7718231B2 (zh)
EP (1) EP1678743A2 (zh)
JP (1) JP4931212B2 (zh)
KR (1) KR100861739B1 (zh)
CN (1) CN100463135C (zh)
TW (1) TW200514173A (zh)
WO (1) WO2005034209A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593674B (zh) * 2008-05-26 2011-10-05 中芯国际集成电路制造(北京)有限公司 半导体衬底的形成方法以及太阳能电池的制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718231B2 (en) 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
US20080203484A1 (en) * 2007-02-23 2008-08-28 Infineon Technologies Ag Field effect transistor arrangement and method of producing a field effect transistor arrangement
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US20100176482A1 (en) 2009-01-12 2010-07-15 International Business Machine Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
CN114830332A (zh) * 2019-10-18 2022-07-29 光量子计算公司 在衬底上制造并包含在衬底上外延生长的铁电层的电光装置
TWI783583B (zh) * 2020-07-21 2022-11-11 美商應用材料股份有限公司 用於非晶矽中減少氫併入的離子佈植

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
JPH065826A (ja) * 1992-06-18 1994-01-14 Fujitsu Ltd 半導体装置の製造方法
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JPH0964323A (ja) 1995-08-29 1997-03-07 Sony Corp 半導体基板の製造方法
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6486037B2 (en) * 1997-12-22 2002-11-26 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX
JPH11329968A (ja) * 1998-05-15 1999-11-30 Canon Inc 半導体基材とその作製方法
US6376285B1 (en) * 1998-05-28 2002-04-23 Texas Instruments Incorporated Annealed porous silicon with epitaxial layer for SOI
EP1166329A4 (en) * 1999-03-09 2005-03-23 Scripps Research Inst METHOD AND DEVICE FOR THE DESORPTION / IONIZATION OF POROUS, LIGHT ABSORBING PAPERS
US7101772B2 (en) 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
JP2003037255A (ja) * 2001-07-26 2003-02-07 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘウェーハの製造方法
US6806171B1 (en) * 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
US7718231B2 (en) 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
ATE516615T1 (de) * 2004-12-21 2011-07-15 Eles Semiconductor Equipment S P A Herstellungsverfahren für ein system zum kontaktieren von elektronischen vorrichtungen
US7659581B2 (en) * 2005-11-30 2010-02-09 International Business Machines Corporation Transistor with dielectric stressor element fully underlying the active semiconductor region
US7365399B2 (en) * 2006-01-17 2008-04-29 International Business Machines Corporation Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
JP2007235056A (ja) * 2006-03-03 2007-09-13 Toshiba Corp 半導体装置およびその製造方法
US7479437B2 (en) * 2006-04-28 2009-01-20 International Business Machines Corporation Method to reduce contact resistance on thin silicon-on-insulator device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593674B (zh) * 2008-05-26 2011-10-05 中芯国际集成电路制造(北京)有限公司 半导体衬底的形成方法以及太阳能电池的制作方法

Also Published As

Publication number Publication date
EP1678743A2 (en) 2006-07-12
WO2005034209A2 (en) 2005-04-14
US20050067055A1 (en) 2005-03-31
US7718231B2 (en) 2010-05-18
KR100861739B1 (ko) 2008-10-06
JP2007507898A (ja) 2007-03-29
KR20060058124A (ko) 2006-05-29
TW200514173A (en) 2005-04-16
WO2005034209A3 (en) 2005-05-19
CN100463135C (zh) 2009-02-18
JP4931212B2 (ja) 2012-05-16

Similar Documents

Publication Publication Date Title
CN1684243A (zh) 一种制造硅绝缘体衬底结构的方法
CN100346482C (zh) 半导体器件及其制备方法
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
CN102142372B (zh) 制备场阻断型绝缘栅双极晶体管的方法
CN1574226A (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
CN1241238C (zh) 半导体衬底的生产方法
CN1495849A (zh) 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
US20070120215A1 (en) Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
CN1890794A (zh) 向改性硅中低剂量注入氧形成薄掩埋氧化物
CN101048862A (zh) SOI衬底材料和形成具有不同取向的含Si的SOI和下覆衬底的方法
CN101120442A (zh) 通过阳极化埋置p+硅锗层获得的应变绝缘体上硅
JP2009038124A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN1957458A (zh) 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构
CN1956221A (zh) 具有介质应力产生区的晶体管及其制造方法
US10263135B2 (en) Method for producing a solar cell involving doping by ion implantation and depositing an outdiffusion barrier
CN1969391A (zh) 在绝缘体半导体器件上的半导体及其制造方法
JP2000340794A5 (zh)
CN1624921A (zh) 使用硅－硅直接晶片键合、在具有不同晶向的混合衬底上的cmos
CN101488451B (zh) 在厚膜soi材料中形成图形化半导体埋层的方法
CN1542928A (zh) 一种半导体晶体管的制造方法及其产品
KR20160013037A (ko) 접합 웨이퍼의 제조방법
JP2004056074A (ja) 半導体素子の素子分離膜形成方法
JP4272607B2 (ja) 多孔質シリコンの酸化によるｓｏｉ
US8501586B2 (en) Power semiconductor
TWI334626B (en) Soi by oxidation of porous silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171113

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20180928