DE102010063159B4 - Halbleitervorrichtung und ihr Herstellungsverfahren - Google Patents

Halbleitervorrichtung und ihr Herstellungsverfahren Download PDF

Info

Publication number
DE102010063159B4
DE102010063159B4 DE102010063159A DE102010063159A DE102010063159B4 DE 102010063159 B4 DE102010063159 B4 DE 102010063159B4 DE 102010063159 A DE102010063159 A DE 102010063159A DE 102010063159 A DE102010063159 A DE 102010063159A DE 102010063159 B4 DE102010063159 B4 DE 102010063159B4
Authority
DE
Germany
Prior art keywords
density
semiconductor substrate
oxygen
vacancy
errors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010063159A
Other languages
English (en)
Other versions
DE102010063159A1 (de
Inventor
Takahide Sugiyama
Tadashi MISUMI
Shinya Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102010063159A1 publication Critical patent/DE102010063159A1/de
Application granted granted Critical
Publication of DE102010063159B4 publication Critical patent/DE102010063159B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (10), mit: einem Halbleitersubstrat (20); einer ersten Elektrode (30), die auf einer ersten Hauptoberflache (20a) des Halbleitersubstrates (20) ausgebildet ist; und einer zweiten Elektrode (70), die auf einer zweiten Hauptoberflache (20b) des Halbleitersubstrates (20) ausgebildet ist, wobei das Halbleitersubstrat (20) umfasst: einen ersten Bereich (90A), in dem eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern ist, und einen zweiten Bereich (80A), in dem die Dichte von Leerstellenclusterfehlern größer als die Dichte von Sauerstoffleerstellenfehlern ist.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung. Die Erfindung betrifft insbesondere eine Freilaufdiode, die mit einer Leistungshalbleitervorrichtung in Gegenparallelschaltung verbunden ist.
  • Auf diesem technischen Gebiet offenbart die Durchschrift US 2008/0023795 A1 Halbleitervorrichtungen und Verfahren zu deren Herstellung, wobei insbesondere ein Verfahren zur Herstellung einer Diode in PIN-Bauart mit einem Zwischenhalbleiterbereich offenbart ist, in dem komplexe Fehlstellen ausgebildet sind.
  • Eine Diode wird bei vielen Bauarten von elektrischen Schaltungen verwendet, und ihre Funktion deckt weitgefächerte Gebiete ab. Die Diode wird beispielsweise bei einer Inverterschaltung verwendet, welche die Zufuhr von elektrischer Energie zu einer Last steuert. Die Inverterschaltung umfasst eine Vielzahl von Leistungshalbleitervorrichtungen in Brückenschaltung, und Dioden werden mit diesen Leistungshalbleitervorrichtungen jeweils in Gegenparallelschaltung verbunden. Diese Diodenbauart wird als Freilaufdiode (nachstehend als „FWD” in Bezug genommen) bezeichnet. Die FWD kommuniziert einen Laststrom, wenn die Leistungshalbleitervorrichtung eine An/Aus-Steuerung des Laststroms durchführt.
  • In letzter Zeit erforderte eine Inverterschaltung zur Steuerung eines in einem Hybridfahrzeug oder einem Elektrofahrzeug angeordneten Motors einen geringen Schaltverlust und eine hohe Stoßdurchschlagsspannung. Zur Erfüllung dieser Anforderungen muss die Sperrverzögerungseigenschaft der FWD verbessert werden. Es erfolgten insbesondere Bemühungen zur Verringerung einer Sperrverzögerungsladung (Qrr) für einen niedrigen Schaltverlust und zur Aufweichung eines Erholungsstroms, der zu der hohen Stoßdurchschlagsspannung beiträgt, indem Kristallfehler innerhalb des Halbleitersubstrates ausgebildet wurden.
  • Die Druckschriften WO 99/09600 A1 und JP-2004-88012 A offenbaren eine Technik zur Verbesserung der Sperrverzögerungseigenschaft der FWD. Bei diesem Stand der Technik wird die Sperrverzögerungseigenschaft der FWD verbessert, indem zwei Arten von Kristallfehler innerhalb des Halbleitersubstrates kombiniert werden: eine Kristallfehlerart wird durch Verwendung einer Schwermetalldiffusion ausgebildet, und eine andere Kristallfehlerart wird unter Verwendung einer Bestrahlung mit geladenen Teilchen ausgebildet.
  • Allgemein bildet das Energieniveau der Kristallfehler ein Rekombinationszentrum fur Elektronen und Löcher sowie ein Generationszentrumn fur Elektronen und Löcher, wenn ein hohes elektrisches Feld angelegt wird (ein Sperrzustand). Falls viele Kristallfehler innerhalb des Halbleitersubstrates ausgebildet werden, kann daher ein Anstieg des Leckstroms im Sperrzustand auftreten. Es ist bekannt, dass unter Verwendung der Schwermetalldiffusion ausgebildete Kristallfehler ein geringes Erzeugungsausmaß für Elektronen und Löcher aufweisen (das Erzeugungsausmaß fur Elektronen und Löcher ist nachstehend als „Erzeugungswahrscheinlichkeit” in Bezug genommen). Daher wird der Leckstrom gehemmt, wenn die innerhalb des Halbleitersubstrates ausgebildete Kristallfehlerart von der Diffusion des Schwermetalls herrührt. Die unter Verwendung einer Schwermetalldiffusion ausgebildeten Kristallfehler weisen jedoch das Problem auf, dass das Rekombinationsausmaß der Elektronen und Löcher (was nachstehend als „Rekombinationswahrscheinlichkeit” in Bezug genommen ist) in Abhangigkeit von der Temperatur leicht variiert. Andererseits sind die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler dadurch gekennzeichnet, dass die Rekombinationswahrscheinlichkeit für Elektronen und Löcher nicht in Abhangigkeit von der Temperatur variiert. Bei dem vorstehend beschriebenen Stand der Technik werden beide Arten von ausgebildeten Kristallfehlern unter Verwendung der Schwermetalldiffusion und der Bestrahlung mit geladenen Teilchen innerhalb des Halbleitersubstrates kombiniert, weswegen dies zu der Verringerung der Sperrverzögerungsladung (Qrr) und der Aufweichung des Erholungsstroms führt, wahrend es den Anstieg im Leckstrom hemmt.
  • Bei dem vorstehend beschriebenen Stand der Technik werden jedoch die Kristallfehler unter Verwendung von Schwermetallen (beispielsweise Platin) ausgebildet. Für den Vorgang zum Dotieren des Schwermetalls benotigt das Halbleitersubstrat eine Sonderausstattung, um eine Kontamination mit dem Schwermetall zu vermeiden. Derartige Sonderausstattungen unterscheiden sich von den allgemeinen Halbleiterherstellungsausstattungen. Daher fuhrt die Verwendung von Schwermetallen zu einem massiven Kostenanstieg bei der Herstellung der Halbleitervorrichtung.
  • Die erfindungsgemaß bereitgestellte Technik kann eine Halbleitervorrichtung bereitstellen, bei der verschiedene Arten von Kristallfehlern kombiniert werden, ohne dass Schwermetalle verwendet werden.
  • Hierbei spielen die Energieniveaus der Kristallfehler eine Rolle. Die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler weisen fur das Rekombinationszentrum ein Energieniveau von 0,23 eV unterhalb der Leitungsbandkante (Ec) auf. Andererseits sind die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler eine Ansammlung von Gitterlucken, bei denen eine Vielzahl von Atomgitterlücken kombiniert ist, und weisen ein Energieniveau des Rekombinationszentrums bei 0,40 eV unterhalb der Leitungsbandkante (Ec) auf. Im Vergleich weisen also die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler ein flaches Energieniveau und die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler ein tiefes Energieniveau auf.
  • Erfindungsgemaß wurde herausgefunden, dass die Rekombinationswahrscheinlichkeit und die Erzeugungswahrscheinlichkeit fur Elektronen und Löcher von dem Energieniveau für Kristallfehler abhangen. 1 zeigt einen Zusammenhang zwischen dem Energieniveau für Kristallfehler und der Rekombinationswahrscheinlichkeit im Falle einer einzelnen Fehlstelle, und zeigt außerdem einen Zusammenhang zwischen dem Energieniveau fur Kristallfehler und der Erzeugungswahrscheinlichkeit im Falle der einzelnen Fehlstelle. Gemäß 1 ist die Erzeugungswahrscheinlichkeit fur Elektronen und Löcher für das flache Energieniveau von Kristallfehlern (beispielsweise die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler) niedrig, weswegen der Leckstrom gehemmt werden kann. Die Rekombinationswahrscheinlichkeit fur Elektronen und Löcher bei dem flachen Energieniveau der Kristallfehler variiert jedoch in Abhängigkeit von der Temperatur. Andererseits variiert die Rekombinationswahrscheinlichkeit für Elektronen und Löcher bei dem tiefen Energieniveau für Kristallfehler (beispielsweise die unter Verwendung der Bestrahlung mit geladenen Teilchen ausgebildeten Kristallfehler) nicht in Abhängigkeit von der Temperatur. Daher folgt, dass die Rekombinationswahrscheinlichkeit und die Erzeugungswahrscheinlichkeit fur Elektronen und Löcher von dem Energieniveau der Kristallfehler abhängen. Somit wird erwartet, dass eine Halbleitervorrichtung, bei der verschiedene Arten von Kristallfehlern ohne die Verwendung von Schermetallen kombiniert werden, verwirklicht werden kann, falls Kristallfehler mit einem flachen Energieniveau wie die unter Verwendung von Schwermetallen ausgebildeten Kristallfehler ausgebildet werden.
  • Eine erfindungsgemäße Halbleitervorrichtung umfasst ein Halbleitersubstrat, eine erste Elektrode, die auf einer ersten Hauptoberfläche des Halbleitersubstrates ausgebildet ist, und eine zweite Elektrode, die auf einer zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet ist. Das Halbleitersubstrat kann einen ersten Bereich, bei dem die Dichte von Sauerstoffleerstellen größer als die Dichte von Leerstellenclustern ist, sowie einen zweiten Bereich beinhalten, bei dem die Dichte der Leerstellencluster größer als die Dichte der Sauerstoffleerstellen ist. Die erfindungsgemaße Halbleitervorrichtung umfasst, dass bei ihr Sauerstoffleerstellen ausgebildet sind. Die Sauerstoffleerstellen weisen ein Energieniveau von etwa 0,17 eV unterhalb der Leitungsbandkante (Ec) auf, und ihr Energieniveau ist nahezu identisch zu dem Energieniveau von durch die Verwendung von Schwermetalldiffusion ausgebildeten Kristallfehlern. Daher konnen die Sauerstoffleerstellen die unter Verwendung der Schwermetalldiffusion ausgebildeten Kristallfehler modifizieren. Falls Sauerstoffleerstellen ausgebildet werden, wird eine Halbleitervorrichtung ohne die Verwendung von Schwermetallen verwirklicht, bei der verschiedene Arten von Kristallfehlern kombiniert sind.
  • Die Erfindung ist nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher beschreiben. Es zeigen:
  • 1 einen Zusammenhang zwischen dem Energieniveau von Kristallfehlern und einer Rekombinationswahrscheinlichkeit sowie einen Zusammenhang zwischen dem Energieniveau von Kristallfehlern und der Erzeugungswahrscheinlichkeit für Elektronen und Löcher;
  • 2 eine schematische Schnittansicht von einem wesentlichen Teil einer Diode bei einem Ausfuhrungsbeispiel der Erfindung;
  • 3 eine schematische Übersicht von einem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausfuhrungsbeispiel;
  • 4 einen ersten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemaßen Ausfuhrungsbeispiel;
  • 5 einen zweiten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel;
  • 6 einen berechneten Wert für eine innerhalb einer Epitaxieschicht eingebrachten Sauerstoffdichte;
  • 7 einen Messwert für die innerhalb der Epitaxieschicht eingebrachte Sauerstoffdichte;
  • 8 einen dritten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausfuhrungsbeispiel;
  • 9 einen vierten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausfuhrungsbeispiel;
  • 10 einen funften Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel;
  • 11 einen sechsten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel;
  • 12 einen siebten Schritt bei dem Herstellungsverfahren für die Diode bei dem erfindungsgemäßen Ausführungsbeispiel;
  • 13 Verteilungen einer Dotierstoffdichte und einer Kristallfehlerdichte bei der Diode nach dem erfindungsgemäßen Ausführungsbeispiel;
  • 14 Verteilungen einer Dotierstoffdichte und einer Kristallfehlerdichte bei der Diode nach einem abgewandelten erfindungsgemäßen Ausfuhrungsbeispiel; und
  • 15 Verteilungen für eine Dotierstoffdichte und eine Kristallfehlerdichte bei der Diode nach einem anderen abgewandelten erfindungsgemäßen Ausfuhrungsbeispiel.
  • 2 zeigt eine schematische Schnittansicht einer Diode 10. Dabei zeigt die 2 lediglich einen Elementbereich, aber nicht den um den Elementbereich angeordneten Anschlussbereich. Die Diode 10 umfasst ein Halbleitersubstrat 20 aus monokristallinem Silizium, eine auf einer ersten Hauptoberfläche 20a des Halbleitersubstrates 20 ausgebildete Kathodenelektrode 30 sowie eine auf einer zweiten Hauptoberfläche 20b des Halbleitersubstrates 20 ausgebildete Anodenelektrode 70. Die Diode 10 gehort zu der sogenannten vertikalen PIN-Diodenbauart.
  • Gemäß 2 umfasst das Halbleitersubstrat 20 einen Kathodenbereich 42, einen auf dem Kathodenbereich 42 ausgebildeten Sperrbereich 44 fur das elektrische Feld, einen auf dem Sperrbereich 44 für das elektrische Feld ausgebildeten Spannungserhaltungsbereich 50 sowie einen auf dem Spannungserhaltungsbereich 50 ausgebildeten Anodenbereich 60. Der Kathodenbereich 42 und der Sperrbereich 44 fur das elektrische Feld beinhalten eine höhere Dichte an n-Dotierstoffen als der Spannungserhaltungsbereich 50. Der Kathodenbereich 42 und der Sperrbereich 44 für das elektrische Feld können als ein n-Dotierstoffzuführbereich 40 bezeichnet werden. Der Kathodenbereich 42 steht in Kontakt mit der Kathodenelektrode 30. Der Spannungserhaltungsbereich 50 isoliert den n-Dotierstoffzufuhrbereich 40 und den Anodenbereich 60. Der Spannungserhaltungsbereich 50 beinhaltet eine geringere Dichte von n-Dotierstoffen. Der Anodenbereich 60 beinhaltet eine hohere Dichte an p-Dotierstoffen und ist in Kontakt mit der Anodenelektrode 70.
  • Nachstehend ist ein Herstellungsverfahren für die Diode 10 unter Bezugnahme auf das Flussdiagramm aus 3 beschrieben. Zunachst wird gemäß 4 ein n-Basissubstrat 140 (was spater zu dem n-Dotierstoffzufuhrbereich 40 wird) prapariert. Bei einem Ausführungsbeispiel ist die Dotierstoffdichte des Basissubstrats 140 etwa 1 × 1015 cm–3. Danach wird eine n–-Epitaxieschicht 150 (was später der Spannungserhaltungsbereich 50 und der Anodenbereich 60 wird) auf dem Basissubstrat 140 unter Verwendung einer Epitaxiewachstumstechnik aufgewachsen. Bei einem Ausführungsbeispiel betragt die Dicke der Epitaxieschicht 150 etwa 100 μm und ihre Dotierstoffdichte etwa 1 × 1014 cm–3.
  • Danach wird gemäß 5 eine Siliziumoxidschicht 52 auf der Epitaxieschicht 150 unter einer Sauerstoffatmosphäre unter Verwendung einer thermischen Oxidationstechnik ausgebildet. Bei diesem thermischen Oxidationsschritt wird bevorzugt, dass die Atmosphärentemperatur zwischen 1100 und 1200 Grad Celsius (°C) eingestellt wird, und die thermische Oxidationszeit zwischen 10 und 500 Minuten eingestellt wird. Bei diesem thermischen Oxidationsschritt unter den vorstehend angeführten Bedingungen wird Sauerstoff in einen Oberflächenabschnitt der Epitaxieschicht 150 bis zu ihrer Festkorperloslichkeitsgrenzkonzentration eingefuhrt. Danach wird der in den Oberflächenabschnitt der Epitaxieschicht 150 eingeführte Sauerstoff zu einem tiefen Abschnitt der Epitaxieschicht 150 unter einer Inertgasatmosphare unter Verwendung einer Warmebehandlungstechnik diffundiert. Bei diesem Wärmebehandlungsschritt wird bevorzugt, dass die Atmosphärentemperatur auf mehr als 1150°C eingestellt wird. Bei diesem Warmebehandlungsschritt unter dieser Bedingung kann der Sauerstoff an einen tieferen Ort als ein örtlicher Bereich diffundiert werden, bei dem bei einem nachstehend beschriebenen Heliumbestrahlungsschritt Helium vorliegt. Im Einzelnen wird bevorzugt, dass ein Zielwert fur die in die Epitaxieschicht 150 eingeführte Sauerstoffdichte bei mehr als 1 × 1017 cm–3 in einer Tiefe von 10 μm liegt, und noch bevorzugter bei 1 × 1017 cm–3 in einer Tiefe von 20 μm.
  • 6 zeigt einen berechneten Wert der innerhalb der Epitaxieschicht 150 eingeführten Sauerstoffdichte durch den thermischen Oxidationsschritt und den Wärmebehandlungsschritt. 7 zeigt einen gemessenen Wert der innerhalb der Epitaxieschicht 150 eingefuhrten Sauerstoffdichte durch den thermischen Oxidationsschritt und den Warmebehandlungsschritt. Die vertikale Achse gibt die Sauerstoffdichte und die horizontale Achse gibt die Tiefe von der Oberfläche der Epitaxieschicht 150 an.
  • In 6 zeigen die berechneten Werte 1 und 2 die erwarteten Ergebnisse fur den Fall, dass nur der thermische Oxidationsschritt durchgeführt wird. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 1 ist die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit ist auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 2 ist die Atmosphärentemperatur auf 1200°C eingestellt, und die thermische Oxidationszeit ist auf 10 Minuten eingestellt. Die berechneten Werte 3 bis 5 zeigen die erwarteten Ergebnisse fur den Fall, dass sowohl der thermische Oxidationsschritt als auch der Warmebehandlungsschritt durchgefuhrt werden. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 3 ist die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit ist auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 4 ist die Atmospharentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 180 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem berechneten Wert 5 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 440 Minuten eingestellt. Bei dem Wärmebehandlungsschritt nach den berechneten Werten 3 bis 5 ist die Atmospharentemperatur auf 1150°C eingestellt, und die Wärmebehandlungszeit ist auf 328 Minuten eingestellt.
  • Gemäß 6 geben alle berechneten Werte 1 bis 5 an, dass der Sauerstoff innerhalb der Epitaxieschicht 150 über den Zielwert hinaus eingefuhrt werden kann. Insbesondere geben die berechneten Werte 3 bis 5, fur die sowohl der thermische Oxidationsschritt als auch der Wärmebehandlungsschritt durchgeführt wurden, an, dass Sauerstoff über den Zielwert hinaus selbst an einem tieferen Abschnitt der Epitaxieschicht 150 eingefuhrt werden kann. Im Vergleich des berechneten Wertes 1 mit dem berechneten Wert 2 ergibt sich, dass die jeweils durch den thermischen Oxidationsschritt eingefuhrten Sauerstoffdichten nahezu dieselben sind.
  • Als nächstes werden die berechneten Werte nach 6 durch die Messwerte nach 7 verifiziert. In 7 zeigen die Messwerte 11 und 12 die Ergebnisse für den Fall, dass nur der thermische Oxidationsschritt durchgeführt wird. Bei dem thermischen Oxidationsschritt des Messwertes 11 wird die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit wird auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem Messwert 12 wird die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit wird auf 49 Minuten eingestellt. Die Messwerte 13 bis 15 zeigen Ergebnisse für den Fall, dass sowohl der thermische Oxidationsschritt als auch der Wärmebehandlungsschritt durchgeführt werden. Bei dem thermischen Oxidationsschritt des Messwerts 13 wird die Atmosphärentemperatur auf 1100°C eingestellt, und die thermische Oxidationszeit wird auf 49 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem Messwert 14 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 180 Minuten eingestellt. Bei dem thermischen Oxidationsschritt nach dem Messwert 15 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 440 Minuten eingestellt. Bei dem Wärmebehandlungsschritt nach den Messwerten 13 bis 15 ist die Atmosphärentemperatur auf 1150°C eingestellt, und die Wärmebehandlungszeit ist auf 328 Minuten eingestellt (wobei Stickstoff als Inertgas verwendet wird). Zudem sind in 7 einige Beispiele zur Referenz verifiziert, bei denen die thermische Oxidationszeit bei dem thermischen Oxidationsschritt länger ist. Die Messwerte 16 und 17 zeigen Ergebnisse für den Fall, dass nur der thermische Oxidationsschritt mit der längeren thermischen Oxidationszeit durchgeführt wird. Bei dem thermischen Oxidationsschritt nach dem Messwert 16 ist die Atmospharentemperatur auf 1150°C eingestellt, und die thermische Oxidationszeit ist auf 440 Minuten eingestellt. Bei dem thermischen Oxidationsschritt des Messwerts 17 ist die Atmospharentemperatur auf 1150°C eingestellt, und die Warmeoxidationszeit ist auf 615 Minuten eingestellt.
  • Bei dem thermischen Oxidationsschritt der Messwerte 11 bis 14 wird eine pyrogenische Oxidation mit Oxidgas und Wasserstoffgas verwendet. Bei dem Wärmeoxidationsschritt der Messwerte 15 und 16 wird eine trockene Oxidation mit Oxidgas und Wasserstoffgas verwendet. Bei dem thermischen Oxidationsschritt nach dem Messwert 17 wird eine mit Stickstoff verdünnte trockene Oxidation mit Oxidgas und verdünntem Stickstoffgas verwendet. Die Sauerstoffdichte der Siliziumoxidschicht 52 verändert sich auf der Grundlage der Differenz dieser Oxidationsverfahren. Da jedoch alle Sauerstoffdichten der Siliziumoxidschicht 52 höher als die Festkorperlöslichkeitsgrenze der Epitaxieschicht 150 sind, wird angenommen, dass der Unterschied in diesen Oxidationsverfahren nicht die innerhalb der Epitaxieschicht 150 eingefuhrte Sauerstoffdichte beeinflusst.
  • Gemaß 7 wird verifiziert, dass diese Ergebnisse nahezu dieselben wie die erwarteten berechneten Ergebnisse aus 6 sind. Es wird verifiziert, dass das Verfahren zur Durchführung des thermischen Oxidationsschritts und des Wärmebehandlungsschritts nützlich bei der Einführung von Sauerstoff mit höherer Dichte in die Epitaxieschicht 150 ist. Beim Vergleich der Messwerte 13 bis 15 mit den Messwerten 11, 12, 16 und 17 wird zudem verifiziert, dass das Verfahren zum Kombinieren des thermischen Oxidationsschritts und des Wärmebehandlungsschritts dazu behilflich sein kann, Sauerstoff derart einzuführen, dass der Gradient der Sauerstoffdichte entlang der Dickenrichtung graduell ist, und Sauerstoff in einen tieferen Abschnitt eingeführt werden kann.
  • Obwohl die Bedingungen bei dem vorstehend beschriebenen thermischen Oxidationsschritt sowie Warmebehandlungsschritt nicht auf die vorstehend beschriebenen Bedingungen beschränkt sind, wird bevorzugt, dass die Sauerstoffdichte der gesamten Flächen in der Epitaxieschicht 150 und des Basissubstrates 140 in der Dickenrichtung nach dem thermischen Oxidationsschritt und dem Wärmebehandlungsschritt ansteigt. Es ist noch bevorzugter, dass sich Sauerstoff derart verteilt, dass die Sauerstoffdichte innerhalb der Epitaxieschicht 150 und dem Basissubstrat 140 nach dem thermischen Oxidationsschritt und dem Wärmebehandlungsschritt konstant ist. Wenn nach vorstehender Beschreibung Sauerstoff von der Siliziumoxidschicht 52 eingeführt wird, tritt keine Spitze der Sauerstoffdichte innerhalb der Epitaxieschicht 150 und des Basissubstrates 140 auf. Bei einem Ausführungsbeispiel wird bevorzugt, dass die Sauerstoffdichte innerhalb der Epitaxieschicht 150 und des Basissubstrates 140 zwischen 1 × 1017 cm–3 und 3 × 1017 cm–3 eingestellt wird. Es versteht sich, dass bei einem Ausführungsbeispiel Sauerstoffionen innerhalb der Epitaxieschicht 150 und des Basissubstrates 140 unter Verwendung der Ionenbestrahlungstechnik vor dem Wärmebehandlungsschritt eingeführt werden können.
  • Sodann wird unter Bezugnahe auf 8 die Siliziumoxidschicht 52 auf dem Elementbereich unter Verwendung von Photoresist- und Atztechniken entfernt. Danach wird Bor innerhalb des Oberflächenabschnitts der Epitaxieschicht 150 unter Verwendung der Ionenimplantationstechnik eingeführt. Nach der Borimplantation wird das eingeführte Bor unter Verwendung einer thermischen Diffusionstechnik aktiviert, so dass der Anodenbereich 60 ausgebildet ist. Als Ergebnis des Ionenimplantationsschritts und des thermischen Diffusionsschritts wird der von dem Anodenbereich 60 verschiedene linke Bereich der Epitaxieschicht 150 der Spannungserhaltungsbereich 50. Bei einem Ausfuhrungsbeispiel betragt die Spitzenwertdichte der Dotierstoffe im Anodenbereich 60 etwa 1 × 1017 cm–3, und die Dicke des Anodenbereichs 60 liegt bei etwa 2 μm.
  • Danach wird gemäß 9 die Anodenelektrode 70 auf dem Anodenbereich 60 unter Verwendung von Techniken zur Gasphasenabscheidung und Zerstäubung ausgebildet. Bei einem Ausfuhrungsbeispiel ist das Material der Anodenelektrode 70 Aluminium.
  • Danach wird gemaß 10 das Basissubstrat 140 auf eine vorbestimmte Dicke poliert, so dass der n-Dotierstoffzufuhrbereich 40 ausgebildet wird. Bei einem Ausführungsbeispiel betragt die Dicke des n-Dotierstoffzufuhrbereichs 40 etwa 30 μm.
  • Sodann wird gemaß 11 Phosphor innerhalb eines unteren Abschnitts des Basissubstrats 140 unter Verwendung einer Ionenimplantationstechnik eingeführt. Nach der Phosphorimplantation werden die Phosphorionen unter Verwendung einer Laserausheiltechnik aktiviert, so dass der Kathodenbereich 42 ausgebildet wird. Als Folge des Ionenimplantationsschrittes und des Laserausheilschrittes wird der von dem Kathodenbereich 42 verschiedene linke Bereich des n-Dotierstoffzufuhrbereichs 40 zu dem Sperrbereich 44. Bei einem Ausführungsbeispiel betragt die Spitzenwertdichte der Dotierstoffe im Kathodenbereich 42 etwa 1 × 1020 cm–3, und die Dicke des Kathodenbereichs 42 liegt bei etwa 0,2 μm.
  • Dann wird gemäß 12 Helium mit der Masse „3” von der Seite des n-Dotierstoffzufuhrbereichs 40 unter Verwendung einer Technik zur Heliumbestrahlung bestrahlt. Der Ortsbereich wird auf die Seite des Spannungserhaltungsbereichs 50 benachbart zu einer pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 eingestellt. Der Ortsbereich wird basierend auf der Dicke einer nicht dargestellten Aluminiumfolie zur Energieabsorption eingestellt. Dann werden Sauerstoffleerstellenfehler und Leerstellenclusterfehler durch Durchführung eines Postabscheidungsausheilungsvorgangs ausgebildet. Schließlich wird die Kathodenelektrode 30 unter Verwendung einer Technik zur Gasphasenabscheidung und/oder Zerstäubung ausgebildet. Bei einem Ausführungsbeispiel ist das Material der Kathodenelektrode 30 Aluminium. Die in 2 gezeigte Diode 10 wird durch diese Schritte hergestellt.
  • 13 zeigt Verteilungen der Dotierstoffdichte und der Kristallfehlerdichte. Die unterbrochene Linie 80 zeigt die Dichte der durch die Bestrahlung mit Helium ausgebildeten Leerstellenclusterfehler. Die unterbrochene Linie 90 zeigt die Dichte der durch Kombination des eingefuhrten Sauerstoffs mit Leerstellen ausgebildeten Sauerstoffleerstellenfehler. Die Diode 10 umfasst einen ersten Bereich 90A, bei dem die Dichte der Sauerstoffleerstellenfehler 90 großer als die Dichte der Leerstellenclusterfehler 80 ist, sowie einen zweiten Bereich 80A, bei dem die Dichte der Leerstellenclusterfehler 80 größer als die Dichte der Sauerstoffleerstellenfehler 90 ist. Der erste Bereich 90A ist bei dem n-Dotierstoffzufuhrbereich 40 sowie bei dem Teil des Spannungserhaltungsbereichs 50 angeordnet, der auf der Seite des n-Dotierstoffzufuhrbereichs 40 liegt. Der zweite Bereich 80A ist bei dem Anodenbereich 60 sowie bei dem Teil des Spannungserhaltungsbereichs 50 angeordnet, der auf der Seite des Anodenbereichs 60 liegt. Zudem ist gemäß 13 der erste Bereich 90A ein Bereich, bei dem die Sauerstoffleerstellenfehler 90 derart ausgebildet sind, dass der eingeführte Sauerstoff mit der Leerstelle rekombiniert, und außerdem ein Bereich, bei dem die Leerstellenclusterfehler 80 durch die Bestrahlung mit Helium ausgebildet werden. Obwohl sowohl die Sauerstoffleerstellenfehler 90 als auch die Leerstellenclusterfehler 80 ausgebildet werden, ist der erste Bereich 90A ein Bereich, bei dem die Dichte der Sauerstoffleerstellenfehler 90 größer als die Dichte der Leerstellenclusterfehler 80 ist. Andererseits ist der zweite Bereich 80A ein Bereich, bei dem die Leerstellenclusterfehler 80 durch die Heliumbestrahlung ausgebildet werden, und außerdem ein Bereich, bei dem die Sauerstoffleerstellenfehler 90 derart ausgebildet werden, dass der eingeführte Sauerstoff mit den Leerstellen rekombiniert. Obwohl sowohl die Leerstellenclusterfehler 80 als auch die Sauerstoffleerstellenfehler 90 ausgebildet werden, ist der zweite Bereich 80A ein Bereich, bei dem die Dichte der Leerstellenclusterfehler 80 größer als die Dichte der Sauerstoffleerstellenfehler 90 ist.
  • Die Sauerstoffleerstellenfehler 90 weisen ein Energieniveau um 0,17 eV unterhalb der Leitungsbandkante (Ec) auf, und ihr Energieniveau bildet ein flaches Energieniveau. Daher ist gemaß 1 die Erzeugungswahrscheinlichkeit für Elektronen und Löcher bei den Sauerstoffleerstellenfehlern 90 gering. Selbst falls die Sauerstoffleerstellenfehler 90 in großem Ausmaß ausgebildet werden, kann daher der Leckstrom unterdrückt werden. Insbesondere werden die Sauerstoffleerstellenfehler 90 über das gesamte Halbleitersubstrat 20 in der Diode 10 ausgebildet. Folglich wird die Sperrverzögerungsladung (Qrr) drastisch unterdrückt, während der Leckstrom unterdrückt wird. Die Rekombinationswahrscheinlichkeit der Elektronen und Löcher bei den Sauerstoffleerstellenfehlern 90 variiert jedoch basierend auf der Temperatur. Bei der Diode 10 werden die durch die Heliumbestrahlung ausgebildeten Leerstellenclusterfehler 80 an der pn-Ubergangsgrenzflache zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet. Die Leerstellenclusterfehler 80 weisen ein Energieniveau um 0,40 eV unterhalb der Leitungsbandkante (Ec) auf, und ihr Energieniveau bildet ein tiefes Energieniveau. Daher ist die Rekombinationswahrscheinlichkeit der Leerstellenclusterfehler 80 dadurch gekennzeichnet, dass sie nicht basierend auf der Temperatur variiert. Bei der Diode 10 konnen die Leerstellenclusterfehler 80 eine Temperaturabhängigkeit der Rekombinationswahrscheinlichkeit für Elektronen und Löcher bei den Sauerstoffleerstellenfehlern 90 kompensieren. Da zudem bei der Diode 10 der Spitzenwert der Leerstellenclusterfehler 80 bei der pn-Ubergangsgrenzflache zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet wird, kann der Erholungsstrom aufgeweicht werden. Nach vorstehender Beschreibung werden bei der Diode 10 die Sauerstoffleerstellenfehler 90 auf dem flachen Energieniveau und die Leerstellenclusterfehler 80 auf tiefem Energieniveau gemischt, so dass die Verringerung der Sperrverzögerungsladung (Qrr) und die Aufweichung des Erholungsstroms verwirklicht werden, während ein Anstieg des Leckstroms unterdrückt wird.
  • 14 zeigt Verteilungen der Dotierstoffdichte und der Kristallfehlerdichte bei einem abgewandelten Ausführungsbeispiel. Bei der Diode nach dem abgewandelten Ausführungsbeispiel sind die durch die Heliumbestrahlung ausgebildeten Leerstellenclusterfehler 80 in einem schmalen Bereich ausgebildet. Die Leerstellenclusterfehler 80 sind insbesondere nicht an der pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet, sondern innerhalb des Spannungserhaltungsbereichs 50. Bei einem Ausführungsbeispiel kann diese abgewandelte Diode derart ausgebildet werden, dass Helium der Masse „4” von der Seite des Kathodebereichs 42 bestrahlt wird. bei dieser modifizierten Diode werden die Leerstellenclusterfehler 80 nicht an der pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich 50 und dem Anodenbereich 60 ausgebildet, wo im Sperrzustand das elektrische Feld im Allgemeinen am höchsten ist. Daher wird bei dieser abgewandelten Diode der Leckstrom drastisch unterdrückt.
  • Zudem tritt die Rekombination von Elektronen und Lochern in einem stärker lokalisierten Bereich auf, und die Aufweichung des Erholungsstroms wird weiter verbessert.
  • 15 zeigt Verteilungen der Dotierstoffdichte und der Kristallfehlerdichte bei einem weiteren abgewandelten Ausführungsbeispiel. Bei der Diode nach dem abgewandelten Ausführungsbeispiel sind die durch die Heliumbestrahlung ausgebildeten Leerstellenclusterfehler 80 in einem schmalen Bereich derart ausgebildet, dass eine erste Gruppe der Leerstellenclusterfehler 80a auf der Seite des Anodenbereichs 60 ausgebildet ist, und eine zweite Gruppe der Leerstellenclusterfehler 80b auf der Seite des Sperrbereichs 44 für das elektrische Feld ausgebildet ist. Da bei dieser abgewandelten Diode die zweite Gruppe der Leerstellenclusterfehler 80b an einer Verbindungsgrenzfläche zwischen dem Sperrbereich 44 für das elektrische Feld und dem Spannungserhaltungsbereich 50 ausgebildet ist, kann die Erholungszeit für den Erholungsstrom (insbesondere die des Schwanzstroms) verkurzt werden. Da zudem die Leerstellenclusterfehler 80b ein tiefes Energieniveau aufweisen, kann der Verkürzungseffekt fur die Erholungszeit des Erholungsstroms selbst bei hoher Temperatur aufrechterhalten werden.
  • Reprasentative, nicht beschränkende Beispiele der Erfindung sind vorstehend unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Diese ausfuhrliche Beschreibung ist lediglich dazu gedacht, dem Fachmann weitere Einzelheiten zur Umsetzung bevorzugter Ausgestaltungen der vorliegenden Lehre mitzuteilen, und nicht dazu gedacht, den Erfindungsbereich zu beschränken. Darüber hinaus kann jedes der nachstehend beschriebenen zusätzlichen Merkmale und Lehren separat oder in Verbindung mit anderen Merkmalen und Lehren zur Bereitstellung verbesserter Halbleitervorrichtungen sowie Verfahren zu deren Herstellung verwendet werden.
  • Darüber hinaus sind die nachstehend offenbarten Kombinationen aus Merkmalen und Schritten nicht wesentlich, um die Erfindung in ihrer weitesten Ausgestaltung umzusetzen, und sind lediglich zur Beschreibung von reprasentativen Beispielen der Erfindung angegeben. Zudem konnen verschiedene Merkmale der vorstehenden und nachstehenden repräsentativen Beispiele sowie der verschiedenen unabhangigen und abhängigen Patentansprüche derart kombiniert werden, die nicht ausdrücklich und im Einzelnen aufgelistet sind, und dennoch zusatzliche nutzliche Ausführungsbeispiele der vorliegenden Lehren darstellen.
  • Alle vorliegenden offenbarten Merkmale sind separat und unabhängig offenbart, zur ausreichenden Offenbarung, sowie zur Definition des beanspruchten Gegenstands, unabhängig von den Zusammensetzungen der Merkmale bei den Ausfuhrungsbeispielen und/oder den Patentansprüchen gedacht. Zudem sind alle Wertbereiche oder Angaben von Elementgruppen dazu gedacht, jeden möglichen Zwischenwert oder Zwischenelement ausführbar zu offenbaren, sowie diesbezuglich den beanspruchten Gegenstand zu definieren.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann eine Halbleitervorrichtung ein Halbleitersubstrat, eine auf einer ersten Hauptoberfläche des Halbleitersubstrats ausgebildete erste Elektrode, sowie eine auf einer zweiten Hauptoberflache des Halbleitersubstrats ausgebildete zweite Elektrode umfassen. Das Halbleitersubstrat kann einen ersten Bereich, bei dem die Dichte von Sauerstoffleerstellenfehlern größer als die Dichte von Leerstellenclusterfehlern ist, sowie einen zweiten Bereich beinhalten, bei dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann die Dichte der Sauerstoffleerstellenfehler kein Maximum im Halbleitersubstrat aufweisen. Der Begriff „Maximum” bedeutet dabei, dass es keinen lokalen Maximalwert innerhalb des Halbleitersubstrats entlang der Dickenrichtung gibt. Für den Fall, dass die Dichte des Sauerstoffleerstellenfehlers entlang der Dickenrichtung monoton steigt oder fallt bedeutet dies daher, dass es keinen lokalen Maximalwert gibt. Noch bevorzugter kann die Dichte der Sauerstoffleerstellenfehler innerhalb des Halbleitersubstrates zwischen der ersten Hauptoberflache und der zweiten Hauptoberflache konstant sein. Bei diesen Konfigurationen wird der Anstieg des Leckstroms unterdruckt, und die Sperrverzögerungsladung (Qrr) wird drastisch verringert.
  • Bei einer Ausgestaltung der vorliegenden Lehre ist die Dichte der Sauerstoffleerstellenfehler im ersten Bereich größer als 1 × 1013 cm–3. Die Sauerstoffleerstellenfehler mit einem derart hohen Dichtebereich können als absichtlich ausgebildet bewertet werden.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann die Halbleitervorrichtung eine Diode sein, wie es in den vorstehend beschriebenen Ausführungsbeispielen dargestellt ist. Dabei kann die erste Elektrode eine Kathodenelektrode und die zweite Elektrode eine Anodenelektrode sein. Es versteht sich, dass alternativ die vorliegende Lehre nicht auf das Ausfuhrungsbeispiel einer Diode beschrankt ist. Beispielsweise konnen durch die vorliegende Lehre ein IGBT oder ein MOSFET verwirklicht werden.
  • Bei einer Ausgestaltung der Erfindung kann die Diode eine vertikale PIN-Diode sein, die einen n+-Kathodenbereich, einen n-Sperrbereich für das elektrische Feld, einen n–-Spannungserhaltungsbereich sowie einen p+-Anodenbereich aufweist.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann der erste Bereich, in dem die Dichte der Sauerstoffleerstellenfehler größer als die Dichte der Leerstellenclusterfehler ist, innerhalb des Spannungserhaltungsbereichs angeordnet sein.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann die Dichte der Sauerstoffleerstellenfehler zumindest größer als 1 × 1013 cm–3 sein. Die Sauerstoffleerstellenfehler mit einer derartigen Dichte sind als durch Einfuhrung von Sauerstoff absichtlich ausgebildet bewertet.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann der zweite Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist, an einer pn-Übergangsgrenzfläche zwischen dem Spannungserhaltungsbereich und dem Anodenbereich angeordnet sein. Es ist zudem bevorzugt, dass der Spitzenwert des zweiten Bereichs auf der Seite des Spannungserhaltungsbereichs angrenzend zu der pn-Ubergangsgrenzfläche zwischen dem Spannungserhaltungsbereich und dem Anodenbereich angeordnet ist. Es ist noch bevorzugter, dass der zweite Bereich nicht innerhalb des Anodenbereichs angeordnet ist. Bei dieser Konfiguration kann ein zusätzlicher zweiter Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist, an einer Verbindungsgrenzflache zwischen einem Sperrbereich fur das elektrische Feld und dem Spannungserhaltungsbereich angeordnet sein.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann das Energieniveau für das Rekombinationszentrum der Sauerstoffleerstellenfehler ein Elektronenfallenniveau zwischen 0,15 eV bis 0,25 eV unterhalb der Leitungsbandkante (Ec) sein.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann das Energieniveau für das Rekombinationszentrum der Leerstellenclusterfehler ein Elektronenfallenniveau zwischen 0,35 eV bis 0,55 eV unterhalb der Leitungsbandkante (Ec) sein.
  • Bei einer Ausgestaltung der vorliegenden Lehre kann ein Herstellungsverfahren für eine Halbleitervorrichtung bereitgestellt werden. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem ersten Bereich und einem zweiten Bereich, wobei die Dichte der Sauerstoffleerstellenfehler größer als die Dichte der Leerstellenclusterfehler in dem ersten Bereich ist, und die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler im zweiten Bereich ist. Das Herstellungsverfahren kann das Einführen von Sauerstoff in das Halbleitersubstrat und das Bestrahlen von geladenen Teilchen bis zu einer vorbestimmten Tiefe in dem Halbleitersubstrat aufweisen. Der Hochdichtebereich der Sauerstoffleerstellenfehler ist innerhalb des Halbleitersubstrates durch Durchführung des Schritts zum Einführen von Sauerstoff ausgebildet. Zudem werden geladene Teilchen bei vorbestimmter Tiefe bei dem Schritt zum Bestrahlen von geladenen Teilchen eingestrahlt. Folglich werden der erste Bereich, in dem die Dichte der Sauerstoffleerstellenfehler größer als die Dichte der Leerstellenclusterfehler ist, und der zweite Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist, innerhalb des Halbleitersubstrats ausgebildet.
  • Der Schritt zum Einführen von Sauerstoff kann das Ausbilden einer Oxidschicht auf einer Hauptoberflache des Halbleitersubstrates und Ausheilen des Halbleitersubstrates in einem Zustand umfassen, bei dem die Oxidschicht vorhanden ist. Der Sauerstoff kann innerhalb des Halbleitersubstrates unter Verwendung eines einfachen Vorgangs eingefuhrt werden.
  • Bei dem Schritt zur Ausbildung der Oxidschicht kann die Oxidationstemperatur zwischen 1100 und 1200°C eingestellt werden, und die Oxidationszeit kann innerhalb 10 bis 500 Minuten eingestellt werden. Bei dem Schritt zum Ausheilen des Halbleitersubstrates kann die Ausheiltemperatur oberhalb von 1150°C eingestellt werden. Folglich kann eine hohe Sauerstoffdichte innerhalb des Halbleitersubstrates eingeführt werden.
  • Bei dem Schritt zum Einfuhren von Sauerstoff kann die Sauerstoffdichte innerhalb des Halbleitersubstrates auf einem gesamten Bereich entlang der Dickenrichtung ansteigen. Folglich wird der Hochdichtebereich der Sauerstoffleerstellenfehler sicher innerhalb des Halbleitersubstrates ausgebildet.
  • Somit umfasst nach vorstehender Beschreibung eine Halbleitervorrichtung ein Halbleitersubstrat, eine erste Elektrode, die auf einer ersten Hauptoberflache des Halbleitersubstrates ausgebildet ist, sowie eine zweite Elektrode, die auf einer zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet ist. Das Halbleitersubstrat beinhaltet einen ersten Bereich, in dem eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern ist, sowie einen zweiten Bereich, in dem die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler ist.

Claims (9)

  1. Halbleitervorrichtung (10), mit: einem Halbleitersubstrat (20); einer ersten Elektrode (30), die auf einer ersten Hauptoberflache (20a) des Halbleitersubstrates (20) ausgebildet ist; und einer zweiten Elektrode (70), die auf einer zweiten Hauptoberflache (20b) des Halbleitersubstrates (20) ausgebildet ist, wobei das Halbleitersubstrat (20) umfasst: einen ersten Bereich (90A), in dem eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern ist, und einen zweiten Bereich (80A), in dem die Dichte von Leerstellenclusterfehlern größer als die Dichte von Sauerstoffleerstellenfehlern ist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei die Dichte der Sauerstoffleerstellenfehler kein Maximum innerhalb des Halbleitersubstrates (20) aufweist.
  3. Halbleitervorrichtung (10) nach Anspruch 2, wobei die Dichte der Sauerstoffleerstellenfehler konstant innerhalb des Halbleitersubstrates (20) ist.
  4. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei die Dichte der Sauerstoffleerstellenfehler im ersten Bereich (90A) großer als 1 × 1013 cm–3 ist.
  5. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 4, wobei die erste Elektrode (30) eine Kathodenelektrode (30) ist, und die zweite Elektrode (70) eine Anodenelektrode (70) ist.
  6. Herstellungsverfahren für eine Halbleitervorrichtung (10) mit einem Halbleitersubstrat (20) mit einem ersten Bereich (90A) und einem zweiten Bereich (80A), wobei eine Dichte von Sauerstoffleerstellenfehlern größer als eine Dichte von Leerstellenclusterfehlern in dem ersten Bereich (90A) und die Dichte der Leerstellenclusterfehler größer als die Dichte der Sauerstoffleerstellenfehler im zweiten Bereich (80A) ist, das Verfahren umfasst die Schritte: Einführen von Sauerstoff in das Halbleitersubstrat (20); und Bestrahlen von geladenen Teilchen in eine vorbestimmte Tiefe in dem Halbleitersubstrat (20).
  7. Herstellungsverfahren nach Anspruch 6, wobei das Einführen von Sauerstoff umfasst: Ausbilden einer Oxidschicht (52) auf einer der Hauptoberflachen des Halbleitersubstrates (20); und Ausheilen des Halbleitersubstrates (20) in einem Zustand, bei dem die Oxidschicht (52) vorhanden ist.
  8. Herstellungsverfahren nach Anspruch 7, wobei bei der Ausbildung der Oxidschicht (52) die Oxidationstemperatur zwischen 1100 und 1200°C eingestellt wird, und die Oxidationszeit zwischen 10 und 500 Minuten eingestellt wird, und bei dem Ausheilen des Halbleitersubstrats (20) die Ausheiltemperatur oberhalb von 1150°C eingestellt wird.
  9. Herstellungsverfahren nach einem der Ansprüche 6 bis 8, wobei bei dem Einführen von Sauerstoff die Sauerstoffdichte innerhalb des Halbleitersubstrates (20) auf einem gesamten Bereich entlang der Dickenrichtung ansteigt.
DE102010063159A 2009-12-16 2010-12-15 Halbleitervorrichtung und ihr Herstellungsverfahren Expired - Fee Related DE102010063159B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009285078 2009-12-16
JP2009-285078 2009-12-16
JP2010169360A JP5156059B2 (ja) 2009-12-16 2010-07-28 ダイオードとその製造方法
JP2010-169360 2010-07-28

Publications (2)

Publication Number Publication Date
DE102010063159A1 DE102010063159A1 (de) 2011-06-22
DE102010063159B4 true DE102010063159B4 (de) 2013-10-10

Family

ID=44141981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010063159A Expired - Fee Related DE102010063159B4 (de) 2009-12-16 2010-12-15 Halbleitervorrichtung und ihr Herstellungsverfahren

Country Status (4)

Country Link
US (2) US8698285B2 (de)
JP (1) JP5156059B2 (de)
CN (1) CN102104074B (de)
DE (1) DE102010063159B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107203B (zh) * 2011-11-10 2015-12-02 比亚迪股份有限公司 一种二极管及其制造方法
US8772144B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102206507B1 (ko) 2013-06-26 2021-01-22 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
TWI657480B (zh) * 2014-06-25 2019-04-21 環球晶圓股份有限公司 具壓應力之矽基板及其製造方法
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
CN107112370B (zh) 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
US20230335410A1 (en) * 2020-12-15 2023-10-19 Mitsubishi Electric Corporation Semiconductor device manufacturing method, and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999009600A1 (en) * 1997-08-14 1999-02-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2004088012A (ja) * 2002-08-29 2004-03-18 Shindengen Electric Mfg Co Ltd ダイオード
US20080023795A1 (en) * 2005-05-20 2008-01-31 Toyota Jidosha Kabushiki Kaisha Semiconductor devices and method of manufacturing them

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635010A (ja) * 1992-07-13 1994-02-10 Nec Corp 方向性結合器型半導体光スイッチ
JP2851026B2 (ja) 1993-10-05 1999-01-27 東洋電機製造株式会社 高速ダイオード
JPH1197376A (ja) 1997-09-22 1999-04-09 Hitachi Ltd 高耐圧半導体装置及びその製造方法
JP5080744B2 (ja) 2006-03-17 2012-11-21 株式会社豊田中央研究所 半導体デバイス及びその製造方法
JP5124964B2 (ja) * 2006-03-27 2013-01-23 サンケン電気株式会社 半導体装置の製法
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP2010161237A (ja) 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999009600A1 (en) * 1997-08-14 1999-02-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2004088012A (ja) * 2002-08-29 2004-03-18 Shindengen Electric Mfg Co Ltd ダイオード
US20080023795A1 (en) * 2005-05-20 2008-01-31 Toyota Jidosha Kabushiki Kaisha Semiconductor devices and method of manufacturing them

Also Published As

Publication number Publication date
US20140179116A1 (en) 2014-06-26
US20110140243A1 (en) 2011-06-16
US8846544B2 (en) 2014-09-30
US8698285B2 (en) 2014-04-15
CN102104074B (zh) 2014-06-04
DE102010063159A1 (de) 2011-06-22
JP5156059B2 (ja) 2013-03-06
JP2011146673A (ja) 2011-07-28
CN102104074A (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
DE102010063159B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE112017000064T5 (de) Halbleitervorrichtung
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006055068B4 (de) Halbleitervorrichtung mit verbessertem Bipolartransistor mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE102007026387B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE112013005426B4 (de) Diode und Leistungswandlungssystem
DE102012217562A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102009002944A1 (de) Halbleitervorrichtung
DE102005014932B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102011081029A1 (de) Halbleitervorrichtung mit sowohl einem igbt-bereich als auch einem diodenbereich
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE112010005626T5 (de) Halbleitervorrichtung
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
EP1307923A1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE69729905T2 (de) Thyristor mit reduzierter Minoritätsträger-Lebensdauer und Verfahren zur Herstellung desselben
DE102012200559A1 (de) Verfahren zur Herstellung eines Emitters einer Solarzelle und Solarzelle
CH707901B1 (de) SIC-Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss.
WO2007048387A2 (de) Halbleiterbauelement mit pn-übergang und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20140111

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee