JP2022117495A - シリコンカーバイド垂直導通mosfet装置及びその製造方法 - Google Patents
シリコンカーバイド垂直導通mosfet装置及びその製造方法 Download PDFInfo
- Publication number
- JP2022117495A JP2022117495A JP2022012457A JP2022012457A JP2022117495A JP 2022117495 A JP2022117495 A JP 2022117495A JP 2022012457 A JP2022012457 A JP 2022012457A JP 2022012457 A JP2022012457 A JP 2022012457A JP 2022117495 A JP2022117495 A JP 2022117495A
- Authority
- JP
- Japan
- Prior art keywords
- region
- mosfet device
- depth
- body region
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 210000000746 body region Anatomy 0.000 claims abstract description 126
- 239000002019 doping agent Substances 0.000 claims description 34
- 150000002500 ions Chemical class 0.000 claims description 33
- 239000007943 implant Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 25
- 238000002513 implantation Methods 0.000 description 18
- 108091006146 Channels Proteins 0.000 description 17
- 238000001465 metallisation Methods 0.000 description 17
- 239000013078 crystal Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- -1 boron ions Chemical class 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】シリコンカーバイド垂直導通MOSFET装置及びその製造方法を提供する。【解決手段】垂直導通MOSFET装置100は、第1導電型で面105Aを有しているシリコンカーバイドのボディ105及び第1ドーピングレベルを有しており、且つ、該ボディの面から第1方向に沿って第1深さ(dsb)へ延在しており、第1方向を横断する第2方向に沿って第1幅(Wsb)を有している第2導電型の表面ボディ領域によって形成されている。MOSFET装置はまた、ソース領域120及び深層ボディ領域110によって形成されている。ソース領域は、第1導電型であり、第1方向に沿ってボディの面から第2深さ(db)へ該表面ボディ領域の内部へ延在しており、且つ、第2方向に沿って第2幅(Ws)を有している。第2深さは、第1深さよりも一層小さく、且つ、第2幅は、第1幅よりも一層小さい。【選択図】図2
Description
本発明は、シリコンカーバイド垂直導通MOSFET装置及びその製造方法に関するものである。
知られているように、例えば1.1eVよりも大きなワイドバンドギャップ、低いオン状態抵抗、高い熱伝導率、高い動作周波数、及び電荷キャリアの高い飽和速度、を有している半導体物質は、例えば600Vと1,300Vとの間の電圧で、又は高い温度などの特定の動作条件において、動作する特にパワー適用例に対して、シリコン電子装置と比較してより良い性能を有するダイオード及びトランジスタ等の電子装置を得ることを可能とさせる。
特に、上述した特性によって区別される例えば3C-SiC、4H-SiC、及び6H-SiC等のポリタイプの内の一つにおけるシリコンカーバイドウエハからこの様な電子装置を得ることが知られている。
例えば、図1は、第1軸Xと、第2軸Yと、第3軸Zとからなるカーテシアン座標系においての既知の垂直導通MOSFET装置1を示している。
MOSFET装置1は複数個の基本セルから構成されており、尚ここではその内の数個のみが図示されているに過ぎないが、それらは互いに同じであり且つ同一のダイ内に並列に配置されており、ソース端子Sとドレイン端子Dとを共用している。
MOSFET装置1は、第1表面5Aと第2表面5Bとを有しているシリコンカーバイドのボディ5内に形成されている。
ボディ5は、ドレイン領域7と、複数個のボディ領域10と、複数個のソース領域15とを収容している。
ドレイン領域7は、ここではN型であり、ボディ5の第1表面5Aと第2表面5Bとの間に延在している。
例えば金属又はシリサイドの導電性物質からなるドレインコンタクト領域9がドレイン領域7と直接電気的コンタクトをしてボディ5の第2表面5B上を延在しており且つMOSFET装置1のドレイン端子Dを形成している。
ボディ領域10はP型であり且つ第1表面5Aからボディ5内に延在している。各ボディ領域10は、1×1017原子数/cm3と1×1020原子数/cm3との間のドーピングレベルと、第3軸Zに沿っての0.3μmと2μmとの間の深さと、第2軸Yに沿っての幅W1とを有している。
第2軸Yに沿って幅W2を有しているドレイン領域7の表面部分22は、2個の隣接するボディ領域10の間に突き出ている。
幅W1と幅W2との和はMOSFET装置1のピッチを定義しており、それは、現在の装置においては、4μmよりも大きい。
ボディ領域10は、又、第1軸Xに沿って延在しており、ここでは図示されていないが、平面図において、例えばストリップ又はリングの形状をしている。
ソース領域15の各々は、ボディ5の第1表面5Aから夫々のボディ領域10の内側を延在しており且つN型であって、1×1018原子数/cm3と1×1020原子数/cm3との間のドーピングレベルを有している。各ソース領域15は、夫々のボディ領域10の幅W2よりも一層小さい第2軸Yに沿っての幅W3、及び夫々のボディ領域10の深さよりも一層小さい第3軸Zに沿っての深さを有している。
各ソース領域15及びドレイン領域7の各表面部分22は夫々のボディ領域10におけるチャンネル領域25を横方向に境界画定している。
MOSFET装置1は、更に、複数個の絶縁ゲート領域20を有している。絶縁ゲート領域20は、各々、ボディ5の第1表面5Aとコンタクトしているゲート絶縁層20A、ゲート絶縁層20Aの直ぐ上にあるゲート導電層20B、及びゲート導電層20Bを被覆しており且つゲート絶縁層20Aと共にゲート導電層20Bを封止しているパッシベーション層28、によって形成されている。詳細には、絶縁ゲート領域20のゲート絶縁層20Aは、ドレイン領域7の夫々の表面部分22上、夫々の表面部分22に隣接している2個のチャンネル領域25上、及び、部分的に、夫々のチャンネル領域25に隣接しているソース領域15上を延在している。
絶縁ゲート領域20のゲート導電層20Bは、ここでは不図示の態様で、電気的に並列接続されており、MOSFET装置1のゲート端子Gを形成している。
MOSFET装置1は、更に、複数個のボディコンタクト領域30及び正面メタリゼーション領域33を有している。
ボディコンタクト領域30はP+型であり、その各々は、夫々のボディ領域10とコンタクトして夫々のソース領域15内側をボディ5の第1表面5Aから延在している。一般的に、現在のMOSFET装置においては、全てのソース領域15が、図1の第1軸Xに沿って或る相互距離に配置されている1個を超えるボディコンタクト領域30を収容している。更に、図1において見えるように、隣接するソース領域15のボディコンタクト領域30はずらされて配置されており、従って、第2軸Yに沿って、中央のソース領域15の部分においてはボディコンタクト領域30は見えていない。
例えば金属及び/又は金属シリサイドからなる正面メタリゼーション領域33は、MOSFET装置1のソース端子Sを形成しており、且つソース領域15及びボディコンタクト領域30と直接電気的にコンタクトしてボディ5の第1表面5A上を延在している。
MOSFET装置1の各基本セルは夫々のスイッチオンスレッシュホールド電圧Vthを有している。使用において、ゲート端子Gとソース端子Sとの間の電圧VGSがスレッシュホールド電圧Vthよりも一層高い場合には、MOSFET装置1はオン状態にあり、その場合に、夫々のチャンネル領域25は導通状態にあり且つ図1中において明確性のために点線矢印で示した導電経路18に沿ってソース端子Sとドレイン端子Dとの間で電流が流れることが可能である。
オン状態において一層高い電流を得るために、同一のダイ内において得られる基本セルの密度を増加させること、即ちピッチW4を減少させることが望ましい。しかしながら、ピッチW4を減少させることはMOSFET装置1の欠点を発生させることとなる。例えば、ボディ領域10は、例えば0.7μmの最大深さであるボディ領域10に対する所望の深さを得るために例えば最大で500keVまでの最大エネルギでの高エネルギドーパントイオンの注入によって得られる。高エネルギドーパントイオンの注入は、ボディ領域10の、従って、又、チャンネル領域25の結晶格子に欠陥を発生させる。更に、高い注入エネルギは、又、ドーパントイオンの例えば第2軸Yに沿っての高い横方向の散らばりを発生させる。従って、この高い横方向の散らばりはドーパントイオンの濃度をチャンネル領域25においてより一層制御性の無いものとさせ、そのことは高い処理変動性を有するものであり、従って基本セルのスイッチオンスレッシュホールド電圧Vthの高い変動度を発生させ且つMOSFET装置1の性能劣化を発生させることとなる。
電圧VGSがスイッチオンスレッシュホールド電圧Vthよりも一層低い場合には、MOSFET装置1はオフ状態にあり且つソース端子Sとドレイン端子Dとの間の電圧VDSは、ボディ領域10(例えばP型)とドレイン領域7(例えばN型)とによって形成されるPN接合に印加される。
これらのPN接合が逆バイアス条件にあり且つ電圧VGSがパワー適用例における如く高、例えば100Vよりも一層高、である場合には、ボディ5において、特に絶縁ゲート領域20に近接したドレイン領域7の表面部分22において、高電界が発生する。この高電界は不所望の高いリーク電流を発生させ、それがソース端子Sとドレイン端子Dと間の導電経路18内を流れる場合がある。従って、MOSFET装置1はオフ状態においても電流を導通させることとなる。
更に、MOSFET装置1において、オフ状態において、1MV/cmよりも一層高い最も高い電界値がドレイン領域7の表面部分22と絶縁ゲート領域20のゲート絶縁層20Aとの間の界面において得られる。これはMOSFET装置1の短い寿命を決定する。実際に、典型的にはシリコン酸化物である絶縁ゲート領域20のゲート絶縁層20Aを形成する絶縁物質近傍における高い電界値は、その迅速な劣化を発生させ、そのことはMOSFET装置1の最終的に故障を発生させるまでの性能の迅速な劣化を発生させる。
本発明の目的とするところは、従来技術の欠点を解消することである。
本発明によれば、特許請求の範囲に定義されるごとく、MOSFET装置及びその製造方法が提供される。
本発明のより良い理解のために、添付の図面を参照して純粋に非制限的な例によって本発明の実施例について説明する。
図2及び3は、第1軸Xと、第2軸Yと、第3軸Zとを有するカーテシアン座標系XYZにおける垂直導通MOSFET装置100を示している。
MOSFET装置100は複数個の基本セルから形成されており、図2及び3においてはそれらの内の数個のみが図示されているが、それらは互いに同じであり且つ同一のダイ内に配置されていてドレイン端子Dと、ゲート端子Gと、ソース端子Sとを共用しており、即ち、該基本セルは互いに並列接続されている。
MOSFET装置100は、第1表面105Aと第2表面105Bとを有する半導体物質のボディ105内に形成されている。
ボディ105は、基板によって、又は、その上に一つ又はそれ以上のエピタキシャル層を有する基板によって形成することが可能であり、且つここでは4H-SiCポリタイプであるがその複数のポリタイプの内の一つであるシリコンカーバイドから構成されている。
ボディ105は、ドレイン領域7と、複数個の深層ボディ領域110と、複数個の表面ボディ領域115と、複数個の表面領域120とを収容している。
ドレイン領域107は、ここではN型であるが、ボディ105の第1表面105Aと第2表面105Bとの間に延在している。
例えば金属又はシリサイドの導電性物質からなるドレインコンタクト領域109が、ドレイン領域107と直接電気的コンタクト、特にオーミックコンタクトをして、ボディ105の第2表面105B上を延在している。ドレインコンタクト領域109はMOSFET装置100のドレイン端子Dを形成している。
深層ボディ領域100は、ここではP型であるが、ボディ105の第1表面105Aから或る距離に、特に、例えば、0.2μmと1μmとの間のボディ深さdbにわたりボディ105内に延在している。深層ボディ領域110の各々は、例えば1×1018原子数/cm3と1×1020原子数/cm3との間のドーピングレベルと、例えば0.4μmと2μmとの間で特に0.7μmのボディ105における最大深さを有するために第3軸Zに沿って0.2μmと1μmとの間の深さddbと、第2軸Yに沿っての幅Wdbとを有している。
表面ボディ領域115は、ここではP型であるが、夫々の深層ボディ領域110と直接電気的コンタクトをしてボディ深さdbよりも一層大きな深さにわたりボディ105の第1表面105Aからボディ105内に延在している。
表面ボディ領域115は、各々、例えば5×1016原子数/cm3と5×1017原子数/cm3との間の深層ボディ領域110のドーピングレベルよりも一層低いドーピングレベルを有している。
表面ボディ領域115は、各々、夫々の深層ボディ領域110の深さddbよりも一層大きいか又は一層小さいものとすることが可能であるがここでは一層小さいものであって、且つ、第3軸Zに沿って、例えば、0.3μmと1.5μmとの間であって、特に0.3μmである深さdsbを有している。
この実施例においては、表面ボディ領域115の深さdsbは、深層ボディ領域110各々が夫々の表面ボディ領域115の内側に部分的に延在するようなものである。
更に、表面ボディ領域115各々は、夫々のボディ領域110の幅Wdbよりも一層大きいか又は等しいものであるが、ここでは一層大きい、第2軸Yに沿っての幅Wsbを有している。
表面ボディ領域115各々はチャンネル部分127を有しており、それはボディ105の第1表面105Aの直下を延在しており且つ、第2軸Yに沿って、ドレイン領域107の夫々の表面部分130と夫々のソース領域120とによって境界画定されている。各表面部分130は、第2軸Yに沿って幅Wspを有しており且つ2個の隣接する表面ボディ領域115の間に延在している。
ドレイン領域107の表面部分130の幅Wspと表面ボディ領域115の幅Wsbとの和がMOSFET装置100のピッチを定義している。
ソース領域120はここではN型であり、その各々は夫々の表面ボディ領域115の内側でボディ105の第1表面105Aから延在している。
詳細には、ソース領域120各々は、例えば1×1018原子数/cm3と1×1020原子数/cm3との間のドーピングレベルを有している。
ソース領域120各々は、夫々の表面ボディ領域115の幅Wsbよりも一層小さい第2軸Yに沿っての幅Wsを有している。
この実施例においては、各ソース領域120の幅Wsは夫々の深層ボディ領域110の幅Wdbよりも一層大きい。
ソース領域120は、各々、夫々の表面ボディ領域115の深さと比較して一層小さな深さにわたり第3軸Zに沿って延在している。ここでは、ソース領域120各々はボディ深さdbへ延在しており、即ち、ソース領域120は、各々、夫々の深層ボディ領域110と隣接している。
ボディ105の平面図で図3に図示されているように、表面ボディ領域115、ソース領域120、及び深層ボディ領域110(後者は不図示)が第1軸Xに沿ってストリップ形状に延在している。
しかしながら、深層ボディ領域110、表面ボディ領域115、及びソース領域120は、平面図において、異なる形状を有することが可能であり、例えばリング形状とすることが可能であり、又はボディ105において互いに離隔されている矩形又はその他の多角形を形成することが可能である。
MOSFET装置100は、更に、複数個の絶縁ゲート領域125を有している。
再度図2を参照すると、絶縁ゲート領域125は、ボディ105の第1表面105A上を延在しており且つ、各々、ボディ105の第1表面105Aとコンタクトしている例えばシリコン酸化物からなるゲート絶縁層125Aと、夫々のゲート絶縁層125Aの直ぐ上にある例えばポリシリコンからなるゲート導電層125Bと、夫々のゲート絶縁層125A及び夫々のゲート導電層125Bを上部及び側部において被覆しているパッシベーション層135と、によって形成されている。
絶縁ゲート領域125のゲート導電層125Bは、ここでは不図示の態様で電気的に並列接続されていて、MOSFET装置100のゲート端子Gを形成している。
絶縁ゲート領域125各々は、ドレイン領域107の夫々の表面部分130上方、2個の隣接するチャンネル部分127上、及び、部分的に、2個の隣接するソース領域120上を延在している。
この実施例においては、絶縁ゲート領域125は、第1軸Xに沿って、各々、ストリップ形状で、且つ、第2軸Yに沿って、或る相互距離で延在して、第1軸Xに対して平行に指向された長尺開口138を形成している。特に、長尺開口138は第1及び第2コンタクトゾーン138A,138Bを有しており、それらは第1軸Xに沿って交互に且つ互いに隣接して延在している。
MOSFET装置100は、更に、複数個のボディコンタクト領域145及び正面メタリゼーション領域140を有している。
ボディコンタクト領域145はP型であり、各々が、例えば1×1019原子数/cm3と1×1020原子数/cm3の間のドーピングレベルを有しており、且つ、各々が、深層ボディ領域110と直接電気的コンタクトをして、夫々のソース領域120内側で、第1コンタクトゾーン138Aにおいて、ボディ105の第1表面105Aから延在している。
正面メタリゼーション領域140は、例えば、金属(金属シリサイド底部層を有している場合がある)からなり且つ長尺開口138内及び絶縁ゲート領域125のパッシベーション層135上を延在している。正面メタリゼーション領域140は、第2コンタクトゾーン138Bにおいて、ソース領域120と、及び第1コンタクトゾーン138Aにおいて、ボディコンタクト領域145と、直接電気的コンタクト、特にオーミックコンタクトをしている。従って、正面メタリゼーション領域140はMOSFET装置100のソース端子Sを形成している。
ボディコンタクト領域145は、正面メタリゼーション領域140をして、ソース領域120と深層ボディ領域110とを短絡回路させている。
MOSFET装置100は高い信頼性を得ることを可能としている。実際に、表面ボディ領域115は減少された深さを有しているので、それらは、図4(A)-(D)及び図5(A)-(C)を参照してより詳細に後述する如く、低い注入エネルギを有するドーパントイオンの注入を介して形成することが可能である。低い注入エネルギを使用することに起因して、ドーパントイオンの減少された横方向の散らばりが得られ、従ってボディ105におけるドーパントイオンの濃度分布は制御可能であり且つ設計段階において確立されたことと合致している。
その結果、MOSFET装置100のスイッチオンスレッシュホールド電圧Vthが露呈される処理変動性は一層低い。
更に、たとえ深層ボディ領域110が表面ボディ領域115と比較して一層高い注入エネルギでのドーパントイオンの注入によって形成される場合であっても、MOSFET装置100のスイッチオンスレッシュホールド電圧Vthが露呈される処理変動性は一層低いものである。実際に、前述した如く且つ図2に示されているように、深層ボディ領域110は、ここでは、表面ボディ領域115よりも一層小さい幅を有している。従って、たとえ深層ボディ領域110のドーパントイオンが一層大きな横方向の散らばりに露呈されたとしても、その一層大きな横方向の散らばりは、表面ボディ領域115のチャンネル部分127の及びドレイン領域107の表面部分130のドーピングレベルに影響を与えることはない。
図4(A)-(D)及び図5(A)-(C)を参照して後述する如く、表面ボディ領域115が一層低い注入エネルギで形成されるということは、薄いマスクを使用することを可能とし、そのために一層高い横方向の画定を得ることが一層容易である。
上述したことは、MOSFET装置100のピッチを低く、例えば4μm未満で特に2.5μmと4μmとの間に設計することが可能であることを意味している。例えば、ドレイン領域107の表面部分130の幅Wspを、MOSFET装置100の機能障害を発生させるような2個の隣接する表面ボディ領域115を過剰に且つ不所望に近づけること無しに、減少させることが可能である。
MOSFET装置100のピッチを減少させることは、同じダイにおいて並列して一層高い密度の基本セルを設計することの可能性を示しており、従ってMOSFET装置100のオン状態抵抗を低下させることの可能性を示している。
更に、低い注入エネルギは、チャンネル部分127が形成されるボディ105のシリコンカーバイド結晶格子部分における欠陥の形成の可能性が低いことを示唆している。
従って、チャンネル部分127における電荷キャリアは一層大きな移動度を有しており、従ってMOSFET装置100の良好な性能を確保している。
更に、深層ボディ領域110の存在は、MOSFET装置100がオフ状態にあり且つソース端子Sとドレイン端子Dとの間の電圧VDSが高い、例えば400Vよりも一層高い場合に、ボディ105内に深くにおいて、即ち、ボディ105の第1表面105Aから大きな距離において、最も高い電界値が得られるようにさせる。
このことは、電界がドレイン領域107の表面部分130において、特にゲート絶縁層125Aの近傍において、一層低い値を取ることとさせる。従って、MOSFET装置100は長い寿命を有することが可能となる。
MOSFET装置100の製造ステップ、特に深層ボディ領域110及び表面ボディ領域115の形成に関する製造ステップについて以下に説明する。
図4(A)は、ここではN型ドーピングを有しており且つ第1及び第2表面200A,200Bを有しているシリコンカーバイドのウエハ200を示している。例えば既知のリソグラフィステップを介して、ウエハ200の第1表面200A上に深層ボディマスクを形成する。該深層ボディマスクは、複数個の深層ボディマスク部分205を包含しており、その各々の厚さは1.5μm未満であって、例えば0.5μmと1.5μmとの間であって、相互に離隔されて深層ボディ領域110が形成されることが意図される箇所のウエハ200の部分を露出させる。該深層ボディマスクを使用することにより、30keVと200keVとの間の注入エネルギを有している例えばアルミニウム又はボロンのイオンであるP型ドーパントイオンの第1注入(ここでは、第1矢印210で示してある)を実施する。
1実施例によれば、深層ボディ領域110は、各々が30keVと200keVとの間の注入エネルギを有しているP型ドーパントイオンの一連の逐次的注入を介して形成される。
1実施例によれば、ウエハ200を次いでアニーリングステップに露呈させるが、それは、ドーパントイオンの活性化及び注入によって発生される場合がある結晶格子における欠陥の減少のために有用である。
その後に、図4(B)を参照すると、深層ボディマスク205を除去し、且つウエハ200の第1表面200A上にエピタキシャル層215を成長させる。第1エピタキシャル層215は、表面215Aによって境界画定され、ウエハ200と同じドーピングを有しており、且つ0.3μmと1μmとの間の厚さを有している。ウエハ200及びエピタキシャル層215は、ボディ105に対応する作業ウエハ218を形成し、それは、エピタキシャル層215の表面215Aに対応する第1表面(従って未だに215Aとして示されている)と、ウエハ200の第2表面200Bに対応する第2表面(従って未だに200Bとして示されている)とを有している。
図4(C)において、例えば、既知のリソグラフィステップを介して、作業ウエハ218の表面215A上に表面ボディマスクを形成する。
該表面ボディマスクは複数個の表面ボディマスク部分220を有しており、その各々は1.5μmより小さな、例えば0.5μmと1.5μmとの間の厚さを有しており、相互に離隔されて表面ボディ領域115を形成することが意図されている箇所の作業ウエハ218の部分を露出させる。
従って、表面ボディマスク部分220は、第2軸Yに沿って、深層ボディマスク部分205の幅と比較して一層小さな幅を有している。
該表面ボディマスクを使用することにより、200keVより低く、例えば30keVと200keVとの間の注入エネルギを有する例えばアルミニウム又はボロンのイオンのP型ドーパントイオンの第2注入(ここでは第2矢印225で示してある)を実施する。
該第2注入は表面ボディ領域115を形成し且つドレイン領域107の表面部分130の境界画定を行う。
1実施例によれば、表面ボディ領域115は、各々が30keVと200keVとの間の注入エネルギを有しているP型ドーパントイオンの一連の逐次的な注入を介して形成される。
1実施例によれば、該第2注入の後に、作業ウエハ218をアニーリングステップに露呈させるが、それは該ドーパントイオンの活性化及び該第2注入によって発生される場合がある結晶格子における欠陥の減少のために有用である。
次いで、図4(D)を参照すると、例えば、既知のリソグラフィステップを介して、作業ウエハ218の第1表面215A上にソースマスクを形成する。例えば、該ソースマスクは、先行する製造ステップとの良好な整合を得るために、図4(C)の表面ボディマスク220から形成することが可能である。
該ソースマスクは複数個のソースマスク部分230を有している、その各々は1.5μmより一層小さく例えば0.2μmと1.5μmとの間の厚さを有しており且つ相互に離隔されてソース領域120を形成することが意図されている箇所の作業ウエハ218の部分を露出させる。該ソースマスクを使用することによって、20keVと200keVとの間の注入エネルギを有している例えば窒素又は燐のイオンのN型ドーパントイオンの第3注入(ここでは第3矢印235で示してある)を実施する。
該第3注入はソース領域120を形成し且つチャンネル部分127を画定する。
1実施例によれば、ソース領域120は、各々が20keVと200keVとの間の注入エネルギを有しているN型ドーパントイオンの一連の逐次的注入を介して形成される。
1実施例によれば、該第3注入の後に、作業ウエハ218をアニーリングステップに露呈させるが、それは、該ドーパントイオンの活性化及び該第3注入によって発生される場合がある結晶格子における欠陥の減少のために有用である。
その後、ここでは図示していないが既知の態様で、絶縁ゲート領域125を作業ウエハ218の表面215A上に形成し、且つボディコンタクト領域145、正面メタリゼーション領域140、及びドレインコンタクト領域109を形成する。
作業ウエハ218のその他の既知の製造ステップ、例えばダイシング及び電気的接続が続いて行われてMOSFET装置100を形成する。
従って、既に上述した如くに、表面ボディ領域115が低注入エネルギを使用して形成されることが明らかである。このことは、ドーパントイオンの横方向の散らばりを減少させこと、及び薄い注入マスク、即ち表面ボディマスク220、を使用することを可能とする。従って、表面ボディマスク部分220は、例えば第2軸Yに沿って、良好な横方向分解能を有している。この様に、MOSFET装置100のピッチは、例えば、4μm未満に設計することが可能である。
更に、深層ボディ領域110もここでは低注入エネルギを介して形成される。このことは、夫々のドーパントイオンの横方向の散らばりを減少させることを可能とする。従って、深層ボディ領域110も、チャンネル部分127及びドレイン領域107の表面部分130のドーピングレベルに影響を与えること無しに、夫々の幅Wdbが表面ボディ領域115の幅Wsbと等しいように、形成させることが可能であり、従って、前述した理由によりMOSFET装置100の良好な性能を確保している。
次に、図5(A)-(C)を参照して、図2及び3のMOSFET装置100の異なる実施例の製造方法について説明するが、図4(A)-(D)のプロセスと共通の部分には同じ参照番号を付している。
図5(A)は、第1及び第2表面300A,300Bを有しており、ボディ105を形成することが意図されているシリコンカーバイドの作業ウエハ300を示している。
夫々の表面ボディマスク部分220からなる表面ボディマスクを作業ウエハ300の第1表面300A上に形成し、且つ、表面ボディ領域115を、図4(C)を参照して説明したことと同様に、ドーパントイオンの注入を介して形成する。
次いで、図5(B)を参照すると、夫々のソースマスク部分230からなるソースマスクを作業ウエハ300の第1表面300A上に形成し、且つ、ソース領域120を、図4(D)を参照して説明したことと同様に、ドーパントイオンの注入を介して形成する。
次いで、図5(C)を参照すると、ここでは305で示してある夫々の深層ボディマスク部分からなる深層ボディマスクを、例えば、既知のリソグラフィステップを介して、作業ウエハ300の第1表面300A上に形成し、且つ成形を行って、深層ボディ領域110を形成することが意図されている箇所の作業ウエハ300の部分を露出させる。
この実施例においては、深層ボディマスク部分305各々は図4(C)の深層ボディマスク部分205よりも一層大きな厚さを有しており、例えば1.6μmと2μmとの間である。
又、ここで、深層ボディマスク部分305は、第2軸Yに沿って、表面ボディマスク部分220よりも一層大きな幅を有している。
深層ボディ領域110は、該深層ボディマスクを使用して、100keVと1MeVとの間の注入エネルギを有する例えばアルミニウム又はボロンのイオンのP型ドーパントイオンの注入(ここでは310で示してある)を介して形成される。
1実施例によれば、深層ボディ領域110は、各々が100keVと1MeVとの間の注入エネルギを有しているP型ドーパントイオンの一連の逐次的な注入を介して形成される。
1実施例によれば、該深層ボディマスクを除去し、且つ作業ウエハ300をアニーリングステップに露呈させるが、それはドーパントイオンの活性化及び該ドーパントイオンの注入によって発生される場合がある結晶格子における欠陥の減少にとって有用である。
該深層ボディマスクを除去した後に、絶縁ゲート領域125、ボディコンタクト領域145、正面メタリゼーション領域140、及びドレインコンタクト領域109を既知の態様で形成する。
作業ウエハ300のその他の既知の製造ステップ、例えばダイシング及び電気的接続も続いて実施されてMOSFET装置100を形成する。
深層ボディマスク部分305の幅は表面ボディマスク部分220の幅よりも一層大きいので、深層ボディマスク部分305はMOSFET装置100のピッチの画定に貢献するものではない。従って、深層ボディマスク部分305の画定は高い横方向分解能を必要とするものではなく、及び該深層ボディマスク部分305が図4(A)の深層ボディマスク部分205よりも一層大きな厚さを有するという事実は前述したMOSFET装置100の利点を危うくするものではない。
更に、深層ボディマスク部分305の一層大きな厚さ及び図4(B)に示したエピタキシャル層215の成長ステップの不存在はMOSFET装置100の製造プロセスを簡単化させる。
図6は、本発明の異なる実施例に基づくMOSFET装置400を示している。MOSFET装置400は図2及び3のMOSFET装置100と同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
詳細には、MOSFET装置400は、ボディ105内に形成されており、且つドレイン領域107と、深層ボディ領域110と、表面ボディ領域115と、ソース領域120と、絶縁ゲート領域125と、正面メタリゼーション領域140と、ドレインコンタクト領域109とを包含している。更に、この実施例においては、絶縁ゲート領域125は、各々がストリップ形状をして、第1軸Xに沿って延在しており、且つ第2軸Yに沿って或る距離離れて延在して長尺開口405を形成している。
MOSFET装置400は、更に、正面メタリゼーション領域140によって形成されている複数個の導電性領域410を有している。導電性領域410は、夫々のソース領域120を介してその深さを貫通して且つ夫々の深層ボディ領域110を部分的に介して、長尺開口405において、ボディ105の内側に向かって延在している。
導電性領域410は、不図示の態様で、MOSFET装置400の長さ(第1軸Xに沿って)全体にわたって延在することが可能である。従って、この実施例においては、ボディコンタクト領域145は存在しない。
従って、MOSFET装置400において、正面メタリゼーション領域140は、ソース領域120及び深層ボディ領域110の両方とオーミックコンタクトしている。従って、ソース領域120と深層ボディ領域110との間のコンタクト抵抗は低い。従って、MOSFET装置400は、使用中に、ソース領域120と深層ボディ領域110との間の不所望の電圧降下を回避することを可能とし、従ってMOSFET装置400の電気的性能を改善している。
図7は本発明の異なる実施例に基づくMOSFET装置450を示している。MOSFET装置450は図2及び3のMOSFET装置100と同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
詳細には、MOSFET装置450はボディ105内に形成されており、且つドレイン領域107と、深層ボディ領域110と、表面ボディ領域115と、絶縁ゲート領域125と、ボディコンタクト領域145と、正面メタリゼーション領域140と、ドレインコンタクト領域109とを有している。図2のMOSFET装置100について説明したように、絶縁ゲート領域125も、ここでは、長尺開口138を形成しており、それは第1及び第2コンタクトゾーン138A,138Bを有している。ボディコンタクト領域145が第1コンタクトゾーン138Aにおいてボディ105内に延在している。
この実施例においては、ソース領域460は、ここでは、N型であり、且つ第1部分460Aと第2部分460Bとを有しており、第1部分460Aは、例えば1×1018原子数/cm3と1×1020原子数/cm3との間のドーピングレベルを有しており、且つ第2部分460Bは、第1部分460Aよりも一層低いドーピングレベルを有している。
特に、図7において、ソース領域460の第1部分460A各々は、夫々の第2コンタクトゾーン138Bにおいて、ボディ105の第1表面105Aから、夫々の深層ボディ領域110と直接電気的コンタクトをして、夫々の表面ボディ領域115の内側でボディ105内に延在している。
図7Aにおいては、明確性のために、ソース領域460の第2部分460Bは点線によって第1部分460Aから分離されており、そこに示されるように、ソース領域460の第1部分460Aは、2個の隣接するボディコンタクト領域145の間を第1軸Xに沿って延在している。
ソース領域460の第2部分460Bは、ソース領域460の各第1部分460Aの及び各ボディコンタクト領域145の第2軸Yに沿って2つの側部上で絶縁ゲート領域125下側を第1軸Xに沿って延在している。
ソース領域460の第2部分460Bは、又、夫々の表面ボディ領域115内側でボディ105の第1表面105Aからボディ105内へ延在しており、従って、夫々の第1部分460Aと隣接した位置にそれと直接電気的にコンタクトして配置されている。
換言すると、チャンネル部分127は、夫々のソース領域460の第2部分460Bによって及びドレイン領域107の夫々の表面部分130によって第2軸Yに沿って横方向に境界画定されている。
この実施例においては、ソース領域460の第2部分460Bは、ソース領域460の第1部分460Aよりも一層小さな第3軸Zに沿っての深さを有している。
使用中に、オン状態において、ソース領域460と、チャンネル部分127と、ドレイン領域107とを有するソース端子Sとドレイン端子Dとの間のMOSFET装置450の導電経路は、オン状態にある図2及び3のMOSFET装置100の導電経路と比較して一層高い電気的抵抗を有している。実際に、ソース領域460の第2部分460Bは第1部分460Aよりも一層低いドーピングレベルを有しており、従って一層高い電気的抵抗を有している。
この一層高い電気的抵抗は一層低い飽和電流値を、従って一層低い熱発生を示唆しており、該熱発生が過剰である場合には該MOSFET装置に機能障害を発生させるか又は故障させる場合がある。従って、MOSFET装置450はパワー適用例において使用可能な電子機器内に組み込むことが可能であり、その場合には、不所望の短絡回路の場合であっても該電子機器の長い期間の使用可能性を得ることが望ましく、即ち、MOSFET装置450は高い短絡回路耐久時間(SCWT)を有している。
更に、ソース領域460の第2部分460Bは、第1部分460Aと比較して、ボディ105において一層小さな深さに形成されている。従って、第2部分460Bは、例えば10keVと200keVとの間の一層低い注入エネルギを有するドーパントイオンの注入ステップを介して形成することが可能である。この一層低い注入エネルギは、ソース領域460の第2部分460Bを形成するドーパントイオンをしてボディ105においての一層少ない横方向散らばりに露呈させる。従って、ソース領域460の第2部分460Bに対して第2軸Yに沿って隣接した位置において横方向に配置されているチャンネル部分127のドーピングレベルは、ソース領域460の第2部分460Bを形成するステップによって影響されることは一層少ないこととなる。
図8は、本発明の更なる実施例に基づくMOSFET装置500を示している。MOSFET装置500は図6のMOSFET装置400及び図7のMOSFET装置450の結合したものと同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
MOSFET装置500はボディ105内に形成されており且つドレイン領域107と、深層ボディ領域110と、表面ボディ領域115と、絶縁ゲート領域125と、正面メタリゼーション領域140と、ドレインコンタクト領域109とを包含している。
絶縁ゲート領域125はここでも長尺開口405を形成している。
この実施例においても、ソース領域510は第1部分510Aと第2部分510Bとを有しており、第2部分510Bは第1部分510Aよりも一層低いドーピングレベルを有している。
更に、正面メタリゼーション領域140は、図6のMOSFET装置400の導電性部分410と同様の、複数個の導電性部分515を有している。導電性部分515は、長尺開口405において、夫々のソース領域510の第1部分510Aを貫通して且つ夫々の深層ボディ領域110を部分的に貫通して、ボディ105の内部に向けて延在している。
ここでも、ボディコンタクト領域145は不存在である。
従って、ソース領域510の第2部分510Bは、ソース領域510の第1部分510Aの2つの側部上をそれと直接電気的にコンタクトして絶縁ゲート領域125下側を第1軸Xに沿って延在している。従って、ここでも、ソース領域510の第2部分510B各々は、一つの側部上で、夫々のチャンネル部分127の境界を画定している。
その結果、使用において、MOSFET装置500は、図2-3のMOSFET装置100と比較して、図7のMOSFET装置450に関して上述した如き高い短絡回路耐久時間、及び図6のMOSFET装置400に関して上述した如き正面メタリゼーション領域140と深層ボディ領域110との間の低いコンタクト抵抗、の両方を有している。
図9は、本発明の異なる実施例に基づくMOSFET装置550を示している。MOSFET装置550は図2及び3のMOSFET装置100と同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
詳細には、MOSFET装置550はボディ105内に形成されており、且つドレイン領域107と、表面ボディ領域115と、ソース領域120と、絶縁ゲート領域125と、ボディコンタクト領域145と、正面メタリゼーション領域140と、ドレインコンタクト領域109とを包含している。
この実施例においては、深層ボディ領域560各々は第1部分560Aと第2部分560Bとを包含している。
第1部分560A各々は。ソース領域120の直下を、ボディ深さdbからボディ105内に延在している。第1部分560Aは、例えば、1×1018原子数/cm3と1×1019原子数/cm3との間のドーピングレベルを有している。
第2部分560B各々は夫々の第1部分560Aの底部において且つそれと隣接した位置において、即ち第3軸Zに沿って一層大きな深さにおいて、延在している。第2部分560Bは第1部分560Aと比較して一層低いドーピングレベルを有しており、例えば1×1017原子数/cm3と1×1018原子数/cm3との間である。
使用中に、オフ状態において、MOSFET装置550は、ソース端子Sとドレイン端子Dとの間の高い電圧VDSに耐えることが可能である。実際に、深層ボディ領域560の第2部分560Bは深層ボディ領域560の第1部分560Aと比較して一層低いドーピングレベルを有しているので、電圧VDSは第2部分560B内側及びドレイン領域107内側の両方に延在する空乏領域を形成する。従って、夫々、夫々のソース領域120によって、夫々の深層ボディ領域560の第1及び第2領域560A,560Bによって、及びドレイン領域107によって形成される各N+/P+/P/N構造は、図2及び3のMOSFET装置100と比較して一層高いブレークダウン電圧を有している。
当業者に明らかなように、MOSFET装置400,450,500,550は、図4(A)-(D)及び/又は図5(A)-(C)を参照してMOSFET装置100について既に説明したことと同様の態様で製造することが可能であり、従ってそれについての更なる説明は割愛する。
最後に、特許請求の範囲に定義される如き本発明の技術的範囲を逸脱すること無しに、本書に記載し且つ例示したMOSFET装置100,400,450,500,550及びその製造プロセスに対して修正及び変形を行うことが可能であることは勿論である。
例えば、記載した別々の実施例を結合して更なる解決手段を提供することが可能である。
更に、ドレイン領域107、ソース領域120,460,510、深層ボディ領域110,560、及び表面ボディ領域115の導電型を逆にすることが可能である。
例えば、図4(A)-(D)及び図5(A)-(C)を参照して説明した製造プロセスにおいて、深層ボディ領域、表面ボディ領域、及びソース領域の形成となるドーパントイオンの注入の後に、アニーリングステップを一度だけ実施することが可能である。このことは、対応するMOSFET装置の製造コストを低下させることを可能とし、且つドーパントイオンの正確な活性化及び該注入によって発生される結晶格子の欠陥の減少を確保することを可能とする。
Claims (16)
- 垂直導通MOSFET装置(100;400;450;500;550)において、
第1導電型と面(105A)とを有しているシリコンカーバイドのボディ(105);
該ボディの該面から第1方向(Z)に沿って第1深さ(dsb)へ該ボディ内に延在しており、及び該第1方向に対して横断する第2方向(Y)に沿って第1幅(Wsb)を有しており、第1ドーピングレベルを有している第2導電型の表面ボディ領域(115);
該第1方向に沿って該ボディの該面から第2深さ(db)へ該表面ボディ領域の内側へ向けて延在しており、及び該第2方向に沿って第2幅(Ws)を有しており、該第2深さが該第2深さよりも一層小さく且つ該第2幅が該第1幅よりも一層小さい第1導電型のソース領域(120);及び
該ボディの該面から或る距離において該ボディ内へ延在しており、及び該表面ボディ領域と直接電気的にコンタクトしており、該第1ドーピングレベルよりも一層高い第2ドーピングレベルを有している第2導電型の深層ボディ領域(110);
を有している垂直導通MOSFET装置。 - 該第1ドーピングレベルが5×1016原子数/cm3と5×1017原子数/cm3との間であり、及び該第2ドーピングレベルが1×1018原子数/cm3と1×1020原子数/cm3との間である請求項1記載の垂直導通MOSFET装置。
- 該深層ボディ領域が該第2深さから該第2深さよりも一層大きな第3深さへ延在している請求項1又は2記載の垂直導通MOSFET装置。
- 該第3深さが該第1深さよりも一層大きい請求項3記載の垂直導通MOSFET装置。
- 該ソース領域(460;510)が該表面ボディ領域(115)のチャンネル部分(127)を横方向に境界画定し且つ端子コンタクト部分(460A;510A)とチャンネルコンタクト部分(460B;510B)とを有しており、該端子コンタクト部分は第3ドーピングレベルを有しており且つ該ボディの該面から該表面ボディ領域内部を該第1方向に沿って該第2深さへ延在しており;該チャンネルコンタクト部分は該第3ドーピングレべルよりも一層低い第4ドーピングレベルを有しており且つ該ボディの該面から該表面ボディ領域内部を、第1側部上においては該夫々の端子コンタクト部分と及び第2側部上においては該チャンネル部分と、隣接した位置で且つそれと直接電気的にコンタクトして延在している請求項1乃至4の内のいずれか1項記載の垂直導通MOSFET装置。
- 更に、第2導電型を有するボディコンタクト領域(145)を有しており、該ボディコンタクト領域は該ボディの該面から該ソース領域内部を該第1方向に沿って該第2深さへ該深層ボディ領域と直接電気的にコンタクトして延在しており、該ソース領域が該ボディコンタクト領域を横方向に取り囲んでいる請求項1乃至4の内のいずれか1項記載の垂直導通MOSFET装置。
- 該ソース領域(460;510)が該表面ボディ領域(115)のチャンネル部分(127)を横方向に境界画定しており且つチャンネルコンタクト部分(460B;510B)を有しており、該チャンネルコンタクト部分は該ボディの該面から、第1側部上においては該ボディコンタクト領域と及び第2側部上においては該チャンネル部分と、隣接した位置において且つ直接電気的にコンタクトして該表面ボディ領域内部を延在している請求項6記載の垂直導通MOSFET装置。
- 更に、該ボディの該面上を延在しており且つ該ソース領域を貫通し且つ部分的に該深層ボディ領域の内部へ向けて該ボディ(105)内部を延在しているボディコンタクト部分(410;515)を有しているメタリゼーション領域を有しており、該ソース領域は該ボディコンタクト部分を横方向に取り囲んでおり、該ボディコンタクト部分は該深層ボディ領域と及び該ソース領域とオーミックコンタクトしている請求項1乃至5の内のいずれか1項記載の垂直導通MOSFET装置。
- 該ソース領域の該チャンネルコンタクト部分は、該第1方向に沿って、該第2深さよりも一層小さい第4深さへ該表面ボディ領域(115)内へ延在している請求項5又は7記載の垂直導通MOSFET装置。
- 該深層ボディ領域(560)が第1部分(560A)と第2部分(560B)とを有しており、該第1部分が該第2ドーピングレベルを有しており且つ該ボディの該面から或る距離において該ボディ内へ延在しており、及び該第2部分が該第2ドーピングレベルよりも一層低い第5ドーピングレベルを有しており、該深層ボディ領域の該第2部分は該深層ボディ領域の該第1部分よりも一層大きな第2方向(Z)に沿っての或る深さにおいて且つ該深層ボディ領域の該第1部分と直接電気的コンタクトをして該ボディ(105)内へ延在している請求項1乃至9の内のいずれか1項記載の垂直導通MOSFET装置。
- 該表面ボディ領域が第1表面ボディ領域であって、該ソース領域が第1ソース領域であり、及び該深層ボディ領域が第1深層ボディ領域であり、更に、第2表面ボディ領域と、第2ソース領域と、第2深層ボディ領域とを有しており、該第2表面ボディ領域及び該第1表面ボディ領域が該第2方向(Y)に沿って第4幅(Wsp)を有している該ボディ(105)の表面部分(130)を横方向に境界画定している請求項1乃至10の内のいずれか1項記載の垂直導通MOSFET装置。
- 第1導電型と面(215A;300A)とを有しているシリコンカーバイドの作業ボディ(218;300)から垂直導通MOSFET装置を製造する方法において、
該作業ボディの該面から第1方向(Z)に沿って第1深さ(dsb)へ延在しており且つ該第1方向に対して横断する第2方向(Y)に沿って第1幅(Wsb)を有しており、第1ドーピングレベルを有している第2導電型の表面ボディ領域(115)を該作業ボディ内に形成し、
該作業ボディの該面から該第1方向に沿って第2深さ(db)へ延在しており且つ該第2方向に沿って第2幅(Ws)を有しており、該第2深さが該第1深さよりも一層小さく且つ該第2幅が該第1幅よりも一層小さい第1導電型のソース領域(120)を該表面ボディ領域内に形成し、及び
該ボディの該面から或る距離において該表面ボディ領域(115)と直接電気的にコンタクトしており該第1ドーピングレベルよりも一層高い第2ドーピングレベルを有しており第2導電型の深層ボディ領域(110)を該作業ボディ内に形成する、
ことを包含している方法。 - 該深層ボディ領域を形成することが、第1導電型と面(200A)とを有するシリコンカーバイドのウエハ(200)から開始して、第1マスク(205)を使用して該ウエハの該面上に第1ドーパントイオンを注入し、該シリコンカーバイドのウエハの該面上にエピタキシャル層(215)を成長させて該作業ボディ(218)を形成することを包含しており、及び該表面ボディ領域を形成することが、第2マスク(220)を使用して該作業ボディの該面上に第2ドーパントイオンを注入することを包含している、請求項12記載の方法。
- 該第1ドーパントイオン及び該第2ドーパントイオンが30keVと200keVとの間の注入エネルギを使用して注入される請求項13記載の方法。
- 該深層ボディ領域を形成することが、第1マスク(305)及び100keVと1MeVとの間の注入エネルギを使用して該作業ボディ(300)の該面(300A)上に第1ドーパントイオンを注入することを包含しており、及び該表面ボディ領域を形成することが、第2マスク(220)及び30keVと200keVとの間の注入エネルギを使用して該作業ボディの該面上に第2ドーパントイオンを注入することを包含している請求項12記載の方法。
- 該第1マスク及び該第2マスクの各々が夫々の部分を有しており、該第1マスクの該部分が該第2マスクの該部分と比較して該第2方向(Y)に沿って一層大きな幅を有している請求項12乃至15の内のいずれか1項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102021000001934A IT202100001934A1 (it) | 2021-01-29 | 2021-01-29 | Dispositivo mosfet a conduzione verticale in carburo di silicio e relativo processo di fabbricazione |
IT102021000001934 | 2021-01-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022117495A true JP2022117495A (ja) | 2022-08-10 |
Family
ID=75252779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022012457A Pending JP2022117495A (ja) | 2021-01-29 | 2022-01-28 | シリコンカーバイド垂直導通mosfet装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220246729A1 (ja) |
EP (1) | EP4036986A1 (ja) |
JP (1) | JP2022117495A (ja) |
IT (1) | IT202100001934A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6457363B2 (ja) * | 2015-09-11 | 2019-01-23 | 株式会社東芝 | 半導体装置 |
JP2017059600A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2021
- 2021-01-29 IT IT102021000001934A patent/IT202100001934A1/it unknown
- 2021-12-29 US US17/565,165 patent/US20220246729A1/en active Pending
-
2022
- 2022-01-28 JP JP2022012457A patent/JP2022117495A/ja active Pending
- 2022-01-28 EP EP22154043.8A patent/EP4036986A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220246729A1 (en) | 2022-08-04 |
IT202100001934A1 (it) | 2022-07-29 |
EP4036986A1 (en) | 2022-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
US20210183995A1 (en) | Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device | |
CN107683530B (zh) | 电力用半导体装置 | |
WO2015015808A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP3895402B2 (ja) | 半導体デバイス | |
JP6621925B2 (ja) | 半導体装置及びその製造方法 | |
CN108604600A (zh) | 碳化硅半导体装置及其制造方法 | |
CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
US20220020850A1 (en) | Feeder design with high current capability | |
JP2024511552A (ja) | 信頼性及び導通が向上したトレンチ型パワー・デバイス | |
WO2023183215A1 (en) | Support shield structures for trenched semiconductor devices | |
JP6771433B2 (ja) | 半導体装置 | |
JP2022117495A (ja) | シリコンカーバイド垂直導通mosfet装置及びその製造方法 | |
CN217239469U (zh) | 碳化硅垂直传导mosfet器件 | |
KR102183959B1 (ko) | 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법 | |
JPH11307545A (ja) | 炭化珪素半導体装置の製造方法 | |
CN213752716U (zh) | 金属氧化物场效应晶体管器件和电子设备 | |
US20220246723A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof | |
CN217239468U (zh) | Mosfet装置和电子装置 | |
JP7521553B2 (ja) | 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法 | |
US20240258377A1 (en) | Silicon carbide power mosfet device having improved performances and manufacturing process thereof | |
CN110556289B (zh) | 具有超接面结构的半导体元件的制备方法及半导体元件 | |
TWI655688B (zh) | 具有超接面結構之半導體元件及其製程 | |
JP2021150405A (ja) | 炭化珪素半導体装置 | |
CN118431285A (zh) | 具有改善性能的碳化硅功率mosfet器件及其制造工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20240308 |