JP2022117495A - シリコンカーバイド垂直導通ｍｏｓｆｅｔ装置及びその製造方法 - Google Patents

シリコンカーバイド垂直導通ｍｏｓｆｅｔ装置及びその製造方法 Download PDF

Info

Publication number
JP2022117495A
JP2022117495A JP2022012457A JP2022012457A JP2022117495A JP 2022117495 A JP2022117495 A JP 2022117495A JP 2022012457 A JP2022012457 A JP 2022012457A JP 2022012457 A JP2022012457 A JP 2022012457A JP 2022117495 A JP2022117495 A JP 2022117495A
Authority
JP
Japan
Prior art keywords
region
mosfet device
depth
body region
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022012457A
Other languages
English (en)
Inventor
ジウセッペ サッジーオ マリオ
Giuseppe Saggio Mario
ザネッティ エドアルド
Zanetti Edoardo
マリア フラッツェット アレッシア
Maria Frazzetto Alessia
ガルネーラ アルフィオ
Guarnera Alfio
マルコ カマッレリ カテーノ
Marco Camalleri Cateno
ジウセッペ グリマルディ アントニオ
Giuseppe Grimaldi Antonio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2022117495A publication Critical patent/JP2022117495A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

【課題】シリコンカーバイド垂直導通ＭＯＳＦＥＴ装置及びその製造方法を提供する。【解決手段】垂直導通ＭＯＳＦＥＴ装置１００は、第１導電型で面１０５Ａを有しているシリコンカーバイドのボディ１０５及び第１ドーピングレベルを有しており、且つ、該ボディの面から第１方向に沿って第１深さ（ｄｓｂ）へ延在しており、第１方向を横断する第２方向に沿って第１幅（Ｗｓｂ）を有している第２導電型の表面ボディ領域によって形成されている。ＭＯＳＦＥＴ装置はまた、ソース領域１２０及び深層ボディ領域１１０によって形成されている。ソース領域は、第１導電型であり、第１方向に沿ってボディの面から第２深さ（ｄｂ）へ該表面ボディ領域の内部へ延在しており、且つ、第２方向に沿って第２幅（Ｗｓ）を有している。第２深さは、第１深さよりも一層小さく、且つ、第２幅は、第１幅よりも一層小さい。【選択図】図２

Description

本発明は、シリコンカーバイド垂直導通ＭＯＳＦＥＴ装置及びその製造方法に関するものである。
知られているように、例えば１．１ｅＶよりも大きなワイドバンドギャップ、低いオン状態抵抗、高い熱伝導率、高い動作周波数、及び電荷キャリアの高い飽和速度、を有している半導体物質は、例えば６００Ｖと１，３００Ｖとの間の電圧で、又は高い温度などの特定の動作条件において、動作する特にパワー適用例に対して、シリコン電子装置と比較してより良い性能を有するダイオード及びトランジスタ等の電子装置を得ることを可能とさせる。
特に、上述した特性によって区別される例えば３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ、及び６Ｈ－ＳｉＣ等のポリタイプの内の一つにおけるシリコンカーバイドウエハからこの様な電子装置を得ることが知られている。
例えば、図１は、第１軸Ｘと、第２軸Ｙと、第３軸Ｚとからなるカーテシアン座標系においての既知の垂直導通ＭＯＳＦＥＴ装置１を示している。
ＭＯＳＦＥＴ装置１は複数個の基本セルから構成されており、尚ここではその内の数個のみが図示されているに過ぎないが、それらは互いに同じであり且つ同一のダイ内に並列に配置されており、ソース端子Ｓとドレイン端子Ｄとを共用している。
ＭＯＳＦＥＴ装置１は、第１表面５Ａと第２表面５Ｂとを有しているシリコンカーバイドのボディ５内に形成されている。
ボディ５は、ドレイン領域７と、複数個のボディ領域１０と、複数個のソース領域１５とを収容している。
ドレイン領域７は、ここではＮ型であり、ボディ５の第１表面５Ａと第２表面５Ｂとの間に延在している。
例えば金属又はシリサイドの導電性物質からなるドレインコンタクト領域９がドレイン領域７と直接電気的コンタクトをしてボディ５の第２表面５Ｂ上を延在しており且つＭＯＳＦＥＴ装置１のドレイン端子Ｄを形成している。
ボディ領域１０はＰ型であり且つ第１表面５Ａからボディ５内に延在している。各ボディ領域１０は、１×１０１７原子数／ｃｍ３と１×１０２０原子数／ｃｍ３との間のドーピングレベルと、第３軸Ｚに沿っての０．３μｍと２μｍとの間の深さと、第２軸Ｙに沿っての幅Ｗ１とを有している。
第２軸Ｙに沿って幅Ｗ２を有しているドレイン領域７の表面部分２２は、２個の隣接するボディ領域１０の間に突き出ている。
幅Ｗ１と幅Ｗ２との和はＭＯＳＦＥＴ装置１のピッチを定義しており、それは、現在の装置においては、４μｍよりも大きい。
ボディ領域１０は、又、第１軸Ｘに沿って延在しており、ここでは図示されていないが、平面図において、例えばストリップ又はリングの形状をしている。
ソース領域１５の各々は、ボディ５の第１表面５Ａから夫々のボディ領域１０の内側を延在しており且つＮ型であって、１×１０１８原子数／ｃｍ３と１×１０２０原子数／ｃｍ３との間のドーピングレベルを有している。各ソース領域１５は、夫々のボディ領域１０の幅Ｗ２よりも一層小さい第２軸Ｙに沿っての幅Ｗ３、及び夫々のボディ領域１０の深さよりも一層小さい第３軸Ｚに沿っての深さを有している。
各ソース領域１５及びドレイン領域７の各表面部分２２は夫々のボディ領域１０におけるチャンネル領域２５を横方向に境界画定している。
ＭＯＳＦＥＴ装置１は、更に、複数個の絶縁ゲート領域２０を有している。絶縁ゲート領域２０は、各々、ボディ５の第１表面５Ａとコンタクトしているゲート絶縁層２０Ａ、ゲート絶縁層２０Ａの直ぐ上にあるゲート導電層２０Ｂ、及びゲート導電層２０Ｂを被覆しており且つゲート絶縁層２０Ａと共にゲート導電層２０Ｂを封止しているパッシベーション層２８、によって形成されている。詳細には、絶縁ゲート領域２０のゲート絶縁層２０Ａは、ドレイン領域７の夫々の表面部分２２上、夫々の表面部分２２に隣接している２個のチャンネル領域２５上、及び、部分的に、夫々のチャンネル領域２５に隣接しているソース領域１５上を延在している。
絶縁ゲート領域２０のゲート導電層２０Ｂは、ここでは不図示の態様で、電気的に並列接続されており、ＭＯＳＦＥＴ装置１のゲート端子Ｇを形成している。
ＭＯＳＦＥＴ装置１は、更に、複数個のボディコンタクト領域３０及び正面メタリゼーション領域３３を有している。
ボディコンタクト領域３０はＰ＋型であり、その各々は、夫々のボディ領域１０とコンタクトして夫々のソース領域１５内側をボディ５の第１表面５Ａから延在している。一般的に、現在のＭＯＳＦＥＴ装置においては、全てのソース領域１５が、図１の第１軸Ｘに沿って或る相互距離に配置されている１個を超えるボディコンタクト領域３０を収容している。更に、図１において見えるように、隣接するソース領域１５のボディコンタクト領域３０はずらされて配置されており、従って、第２軸Ｙに沿って、中央のソース領域１５の部分においてはボディコンタクト領域３０は見えていない。
例えば金属及び／又は金属シリサイドからなる正面メタリゼーション領域３３は、ＭＯＳＦＥＴ装置１のソース端子Ｓを形成しており、且つソース領域１５及びボディコンタクト領域３０と直接電気的にコンタクトしてボディ５の第１表面５Ａ上を延在している。
ＭＯＳＦＥＴ装置１の各基本セルは夫々のスイッチオンスレッシュホールド電圧Ｖｔｈを有している。使用において、ゲート端子Ｇとソース端子Ｓとの間の電圧ＶＧＳがスレッシュホールド電圧Ｖｔｈよりも一層高い場合には、ＭＯＳＦＥＴ装置１はオン状態にあり、その場合に、夫々のチャンネル領域２５は導通状態にあり且つ図１中において明確性のために点線矢印で示した導電経路１８に沿ってソース端子Ｓとドレイン端子Ｄとの間で電流が流れることが可能である。
オン状態において一層高い電流を得るために、同一のダイ内において得られる基本セルの密度を増加させること、即ちピッチＷ４を減少させることが望ましい。しかしながら、ピッチＷ４を減少させることはＭＯＳＦＥＴ装置１の欠点を発生させることとなる。例えば、ボディ領域１０は、例えば０．７μｍの最大深さであるボディ領域１０に対する所望の深さを得るために例えば最大で５００ｋｅＶまでの最大エネルギでの高エネルギドーパントイオンの注入によって得られる。高エネルギドーパントイオンの注入は、ボディ領域１０の、従って、又、チャンネル領域２５の結晶格子に欠陥を発生させる。更に、高い注入エネルギは、又、ドーパントイオンの例えば第２軸Ｙに沿っての高い横方向の散らばりを発生させる。従って、この高い横方向の散らばりはドーパントイオンの濃度をチャンネル領域２５においてより一層制御性の無いものとさせ、そのことは高い処理変動性を有するものであり、従って基本セルのスイッチオンスレッシュホールド電圧Ｖｔｈの高い変動度を発生させ且つＭＯＳＦＥＴ装置１の性能劣化を発生させることとなる。
電圧ＶＧＳがスイッチオンスレッシュホールド電圧Ｖｔｈよりも一層低い場合には、ＭＯＳＦＥＴ装置１はオフ状態にあり且つソース端子Ｓとドレイン端子Ｄとの間の電圧ＶＤＳは、ボディ領域１０（例えばＰ型）とドレイン領域７（例えばＮ型）とによって形成されるＰＮ接合に印加される。
これらのＰＮ接合が逆バイアス条件にあり且つ電圧ＶＧＳがパワー適用例における如く高、例えば１００Ｖよりも一層高、である場合には、ボディ５において、特に絶縁ゲート領域２０に近接したドレイン領域７の表面部分２２において、高電界が発生する。この高電界は不所望の高いリーク電流を発生させ、それがソース端子Ｓとドレイン端子Ｄと間の導電経路１８内を流れる場合がある。従って、ＭＯＳＦＥＴ装置１はオフ状態においても電流を導通させることとなる。
更に、ＭＯＳＦＥＴ装置１において、オフ状態において、１ＭＶ／ｃｍよりも一層高い最も高い電界値がドレイン領域７の表面部分２２と絶縁ゲート領域２０のゲート絶縁層２０Ａとの間の界面において得られる。これはＭＯＳＦＥＴ装置１の短い寿命を決定する。実際に、典型的にはシリコン酸化物である絶縁ゲート領域２０のゲート絶縁層２０Ａを形成する絶縁物質近傍における高い電界値は、その迅速な劣化を発生させ、そのことはＭＯＳＦＥＴ装置１の最終的に故障を発生させるまでの性能の迅速な劣化を発生させる。
本発明の目的とするところは、従来技術の欠点を解消することである。
本発明によれば、特許請求の範囲に定義されるごとく、ＭＯＳＦＥＴ装置及びその製造方法が提供される。
本発明のより良い理解のために、添付の図面を参照して純粋に非制限的な例によって本発明の実施例について説明する。
既知のシリコンカーバイド垂直導通ＭＯＳＦＥＴ装置の断面図。 本発明の1実施例に基づくシリコンカーバイド垂直導通ＭＯＳＦＥＴ装置の断面図。 図２のＭＯＳＦＥＴ装置の平面図。 （Ａ）－（Ｄ）は本発明の１実施例に基づく図２及び３のＭＯＳＦＥＴ装置の夫々の製造段階における各断面図。 （Ａ）－（Ｃ）は本発明の別の実施例に基づく図２及び３のＭＯＳＦＥＴ装置の夫々の爾後の製造段階における各断面図。 本発明の異なる実施例に基づくシリコンカーバイド垂直導通ＭＯＳＦＥＴ装置の断面図。 本発明の異なる実施例に基づくシリコンカーバイド垂直導通ＭＯＳＦＥＴ装置の断面図。 図７のＭＯＳＦＥＴ装置の平面図。 本発明の異なる実施例に基づくシリコンカーバイド垂直導通ＭＯＳＦＥＴ装置の断面図。 本発明の異なる実施例に基づくシリコンカーバイド垂直導通ＭＯＳＦＥＴ装置の断面図。
図２及び３は、第１軸Ｘと、第２軸Ｙと、第３軸Ｚとを有するカーテシアン座標系ＸＹＺにおける垂直導通ＭＯＳＦＥＴ装置１００を示している。
ＭＯＳＦＥＴ装置１００は複数個の基本セルから形成されており、図２及び３においてはそれらの内の数個のみが図示されているが、それらは互いに同じであり且つ同一のダイ内に配置されていてドレイン端子Ｄと、ゲート端子Ｇと、ソース端子Ｓとを共用しており、即ち、該基本セルは互いに並列接続されている。
ＭＯＳＦＥＴ装置１００は、第１表面１０５Ａと第２表面１０５Ｂとを有する半導体物質のボディ１０５内に形成されている。
ボディ１０５は、基板によって、又は、その上に一つ又はそれ以上のエピタキシャル層を有する基板によって形成することが可能であり、且つここでは４Ｈ－ＳｉＣポリタイプであるがその複数のポリタイプの内の一つであるシリコンカーバイドから構成されている。
ボディ１０５は、ドレイン領域７と、複数個の深層ボディ領域１１０と、複数個の表面ボディ領域１１５と、複数個の表面領域１２０とを収容している。
ドレイン領域１０７は、ここではＮ型であるが、ボディ１０５の第１表面１０５Ａと第２表面１０５Ｂとの間に延在している。
例えば金属又はシリサイドの導電性物質からなるドレインコンタクト領域１０９が、ドレイン領域１０７と直接電気的コンタクト、特にオーミックコンタクトをして、ボディ１０５の第２表面１０５Ｂ上を延在している。ドレインコンタクト領域１０９はＭＯＳＦＥＴ装置１００のドレイン端子Ｄを形成している。
深層ボディ領域１００は、ここではＰ型であるが、ボディ１０５の第１表面１０５Ａから或る距離に、特に、例えば、０．２μｍと１μｍとの間のボディ深さｄｂにわたりボディ１０５内に延在している。深層ボディ領域１１０の各々は、例えば１×１０１８原子数／ｃｍ３と１×１０２０原子数／ｃｍ３との間のドーピングレベルと、例えば０．４μｍと２μｍとの間で特に０．７μｍのボディ１０５における最大深さを有するために第３軸Ｚに沿って０．２μｍと１μｍとの間の深さｄｄｂと、第２軸Ｙに沿っての幅Ｗｄｂとを有している。
表面ボディ領域１１５は、ここではＰ型であるが、夫々の深層ボディ領域１１０と直接電気的コンタクトをしてボディ深さｄｂよりも一層大きな深さにわたりボディ１０５の第１表面１０５Ａからボディ１０５内に延在している。
表面ボディ領域１１５は、各々、例えば５×１０１６原子数／ｃｍ３と５×１０１７原子数／ｃｍ３との間の深層ボディ領域１１０のドーピングレベルよりも一層低いドーピングレベルを有している。
表面ボディ領域１１５は、各々、夫々の深層ボディ領域１１０の深さｄｄｂよりも一層大きいか又は一層小さいものとすることが可能であるがここでは一層小さいものであって、且つ、第３軸Ｚに沿って、例えば、０．３μｍと１．５μｍとの間であって、特に０．３μｍである深さｄｓｂを有している。
この実施例においては、表面ボディ領域１１５の深さｄｓｂは、深層ボディ領域１１０各々が夫々の表面ボディ領域１１５の内側に部分的に延在するようなものである。
更に、表面ボディ領域１１５各々は、夫々のボディ領域１１０の幅Ｗｄｂよりも一層大きいか又は等しいものであるが、ここでは一層大きい、第２軸Ｙに沿っての幅Ｗｓｂを有している。
表面ボディ領域１１５各々はチャンネル部分１２７を有しており、それはボディ１０５の第１表面１０５Ａの直下を延在しており且つ、第２軸Ｙに沿って、ドレイン領域１０７の夫々の表面部分１３０と夫々のソース領域１２０とによって境界画定されている。各表面部分１３０は、第２軸Ｙに沿って幅Ｗｓｐを有しており且つ２個の隣接する表面ボディ領域１１５の間に延在している。
ドレイン領域１０７の表面部分１３０の幅Ｗｓｐと表面ボディ領域１１５の幅Ｗｓｂとの和がＭＯＳＦＥＴ装置１００のピッチを定義している。
ソース領域１２０はここではＮ型であり、その各々は夫々の表面ボディ領域１１５の内側でボディ１０５の第１表面１０５Ａから延在している。
詳細には、ソース領域１２０各々は、例えば１×１０１８原子数／ｃｍ３と１×１０２０原子数／ｃｍ３との間のドーピングレベルを有している。
ソース領域１２０各々は、夫々の表面ボディ領域１１５の幅Ｗｓｂよりも一層小さい第２軸Ｙに沿っての幅Ｗｓを有している。
この実施例においては、各ソース領域１２０の幅Ｗｓは夫々の深層ボディ領域１１０の幅Ｗｄｂよりも一層大きい。
ソース領域１２０は、各々、夫々の表面ボディ領域１１５の深さと比較して一層小さな深さにわたり第３軸Ｚに沿って延在している。ここでは、ソース領域１２０各々はボディ深さｄｂへ延在しており、即ち、ソース領域１２０は、各々、夫々の深層ボディ領域１１０と隣接している。
ボディ１０５の平面図で図３に図示されているように、表面ボディ領域１１５、ソース領域１２０、及び深層ボディ領域１１０（後者は不図示）が第１軸Ｘに沿ってストリップ形状に延在している。
しかしながら、深層ボディ領域１１０、表面ボディ領域１１５、及びソース領域１２０は、平面図において、異なる形状を有することが可能であり、例えばリング形状とすることが可能であり、又はボディ１０５において互いに離隔されている矩形又はその他の多角形を形成することが可能である。
ＭＯＳＦＥＴ装置１００は、更に、複数個の絶縁ゲート領域１２５を有している。
再度図２を参照すると、絶縁ゲート領域１２５は、ボディ１０５の第１表面１０５Ａ上を延在しており且つ、各々、ボディ１０５の第１表面１０５Ａとコンタクトしている例えばシリコン酸化物からなるゲート絶縁層１２５Ａと、夫々のゲート絶縁層１２５Ａの直ぐ上にある例えばポリシリコンからなるゲート導電層１２５Ｂと、夫々のゲート絶縁層１２５Ａ及び夫々のゲート導電層１２５Ｂを上部及び側部において被覆しているパッシベーション層１３５と、によって形成されている。
絶縁ゲート領域１２５のゲート導電層１２５Ｂは、ここでは不図示の態様で電気的に並列接続されていて、ＭＯＳＦＥＴ装置１００のゲート端子Ｇを形成している。
絶縁ゲート領域１２５各々は、ドレイン領域１０７の夫々の表面部分１３０上方、２個の隣接するチャンネル部分１２７上、及び、部分的に、２個の隣接するソース領域１２０上を延在している。
この実施例においては、絶縁ゲート領域１２５は、第１軸Ｘに沿って、各々、ストリップ形状で、且つ、第２軸Ｙに沿って、或る相互距離で延在して、第１軸Ｘに対して平行に指向された長尺開口１３８を形成している。特に、長尺開口１３８は第１及び第２コンタクトゾーン１３８Ａ，１３８Ｂを有しており、それらは第１軸Ｘに沿って交互に且つ互いに隣接して延在している。
ＭＯＳＦＥＴ装置１００は、更に、複数個のボディコンタクト領域１４５及び正面メタリゼーション領域１４０を有している。
ボディコンタクト領域１４５はＰ型であり、各々が、例えば１×１０１９原子数／ｃｍ３と１×１０２０原子数／ｃｍ３の間のドーピングレベルを有しており、且つ、各々が、深層ボディ領域１１０と直接電気的コンタクトをして、夫々のソース領域１２０内側で、第１コンタクトゾーン１３８Ａにおいて、ボディ１０５の第１表面１０５Ａから延在している。
正面メタリゼーション領域１４０は、例えば、金属（金属シリサイド底部層を有している場合がある）からなり且つ長尺開口１３８内及び絶縁ゲート領域１２５のパッシベーション層１３５上を延在している。正面メタリゼーション領域１４０は、第２コンタクトゾーン１３８Ｂにおいて、ソース領域１２０と、及び第１コンタクトゾーン１３８Ａにおいて、ボディコンタクト領域１４５と、直接電気的コンタクト、特にオーミックコンタクトをしている。従って、正面メタリゼーション領域１４０はＭＯＳＦＥＴ装置１００のソース端子Ｓを形成している。
ボディコンタクト領域１４５は、正面メタリゼーション領域１４０をして、ソース領域１２０と深層ボディ領域１１０とを短絡回路させている。
ＭＯＳＦＥＴ装置１００は高い信頼性を得ることを可能としている。実際に、表面ボディ領域１１５は減少された深さを有しているので、それらは、図４（Ａ）－（Ｄ）及び図５（Ａ）－（Ｃ）を参照してより詳細に後述する如く、低い注入エネルギを有するドーパントイオンの注入を介して形成することが可能である。低い注入エネルギを使用することに起因して、ドーパントイオンの減少された横方向の散らばりが得られ、従ってボディ１０５におけるドーパントイオンの濃度分布は制御可能であり且つ設計段階において確立されたことと合致している。
その結果、ＭＯＳＦＥＴ装置１００のスイッチオンスレッシュホールド電圧Ｖｔｈが露呈される処理変動性は一層低い。
更に、たとえ深層ボディ領域１１０が表面ボディ領域１１５と比較して一層高い注入エネルギでのドーパントイオンの注入によって形成される場合であっても、ＭＯＳＦＥＴ装置１００のスイッチオンスレッシュホールド電圧Ｖｔｈが露呈される処理変動性は一層低いものである。実際に、前述した如く且つ図２に示されているように、深層ボディ領域１１０は、ここでは、表面ボディ領域１１５よりも一層小さい幅を有している。従って、たとえ深層ボディ領域１１０のドーパントイオンが一層大きな横方向の散らばりに露呈されたとしても、その一層大きな横方向の散らばりは、表面ボディ領域１１５のチャンネル部分１２７の及びドレイン領域１０７の表面部分１３０のドーピングレベルに影響を与えることはない。
図４（Ａ）－（Ｄ）及び図５（Ａ）－（Ｃ）を参照して後述する如く、表面ボディ領域１１５が一層低い注入エネルギで形成されるということは、薄いマスクを使用することを可能とし、そのために一層高い横方向の画定を得ることが一層容易である。
上述したことは、ＭＯＳＦＥＴ装置１００のピッチを低く、例えば４μｍ未満で特に２．５μｍと４μｍとの間に設計することが可能であることを意味している。例えば、ドレイン領域１０７の表面部分１３０の幅Ｗｓｐを、ＭＯＳＦＥＴ装置１００の機能障害を発生させるような２個の隣接する表面ボディ領域１１５を過剰に且つ不所望に近づけること無しに、減少させることが可能である。
ＭＯＳＦＥＴ装置１００のピッチを減少させることは、同じダイにおいて並列して一層高い密度の基本セルを設計することの可能性を示しており、従ってＭＯＳＦＥＴ装置１００のオン状態抵抗を低下させることの可能性を示している。
更に、低い注入エネルギは、チャンネル部分１２７が形成されるボディ１０５のシリコンカーバイド結晶格子部分における欠陥の形成の可能性が低いことを示唆している。
従って、チャンネル部分１２７における電荷キャリアは一層大きな移動度を有しており、従ってＭＯＳＦＥＴ装置１００の良好な性能を確保している。
更に、深層ボディ領域１１０の存在は、ＭＯＳＦＥＴ装置１００がオフ状態にあり且つソース端子Ｓとドレイン端子Ｄとの間の電圧ＶＤＳが高い、例えば４００Ｖよりも一層高い場合に、ボディ１０５内に深くにおいて、即ち、ボディ１０５の第１表面１０５Ａから大きな距離において、最も高い電界値が得られるようにさせる。
このことは、電界がドレイン領域１０７の表面部分１３０において、特にゲート絶縁層１２５Ａの近傍において、一層低い値を取ることとさせる。従って、ＭＯＳＦＥＴ装置１００は長い寿命を有することが可能となる。
ＭＯＳＦＥＴ装置１００の製造ステップ、特に深層ボディ領域１１０及び表面ボディ領域１１５の形成に関する製造ステップについて以下に説明する。
図４（Ａ）は、ここではＮ型ドーピングを有しており且つ第１及び第２表面２００Ａ，２００Ｂを有しているシリコンカーバイドのウエハ２００を示している。例えば既知のリソグラフィステップを介して、ウエハ２００の第１表面２００Ａ上に深層ボディマスクを形成する。該深層ボディマスクは、複数個の深層ボディマスク部分２０５を包含しており、その各々の厚さは１．５μｍ未満であって、例えば０．５μｍと１．５μｍとの間であって、相互に離隔されて深層ボディ領域１１０が形成されることが意図される箇所のウエハ２００の部分を露出させる。該深層ボディマスクを使用することにより、３０ｋｅＶと２００ｋｅＶとの間の注入エネルギを有している例えばアルミニウム又はボロンのイオンであるＰ型ドーパントイオンの第１注入（ここでは、第１矢印２１０で示してある）を実施する。
１実施例によれば、深層ボディ領域１１０は、各々が３０ｋｅＶと２００ｋｅＶとの間の注入エネルギを有しているＰ型ドーパントイオンの一連の逐次的注入を介して形成される。
１実施例によれば、ウエハ２００を次いでアニーリングステップに露呈させるが、それは、ドーパントイオンの活性化及び注入によって発生される場合がある結晶格子における欠陥の減少のために有用である。
その後に、図４（Ｂ）を参照すると、深層ボディマスク２０５を除去し、且つウエハ２００の第１表面２００Ａ上にエピタキシャル層２１５を成長させる。第１エピタキシャル層２１５は、表面２１５Ａによって境界画定され、ウエハ２００と同じドーピングを有しており、且つ０．３μｍと１μｍとの間の厚さを有している。ウエハ２００及びエピタキシャル層２１５は、ボディ１０５に対応する作業ウエハ２１８を形成し、それは、エピタキシャル層２１５の表面２１５Ａに対応する第１表面（従って未だに２１５Ａとして示されている）と、ウエハ２００の第２表面２００Ｂに対応する第２表面（従って未だに２００Ｂとして示されている）とを有している。
図４（Ｃ）において、例えば、既知のリソグラフィステップを介して、作業ウエハ２１８の表面２１５Ａ上に表面ボディマスクを形成する。
該表面ボディマスクは複数個の表面ボディマスク部分２２０を有しており、その各々は１．５μｍより小さな、例えば０．５μｍと１．５μｍとの間の厚さを有しており、相互に離隔されて表面ボディ領域１１５を形成することが意図されている箇所の作業ウエハ２１８の部分を露出させる。
従って、表面ボディマスク部分２２０は、第２軸Ｙに沿って、深層ボディマスク部分２０５の幅と比較して一層小さな幅を有している。
該表面ボディマスクを使用することにより、２００ｋｅＶより低く、例えば３０ｋｅＶと２００ｋｅＶとの間の注入エネルギを有する例えばアルミニウム又はボロンのイオンのＰ型ドーパントイオンの第２注入（ここでは第２矢印２２５で示してある）を実施する。
該第２注入は表面ボディ領域１１５を形成し且つドレイン領域１０７の表面部分１３０の境界画定を行う。
１実施例によれば、表面ボディ領域１１５は、各々が３０ｋｅＶと２００ｋｅＶとの間の注入エネルギを有しているＰ型ドーパントイオンの一連の逐次的な注入を介して形成される。
１実施例によれば、該第２注入の後に、作業ウエハ２１８をアニーリングステップに露呈させるが、それは該ドーパントイオンの活性化及び該第２注入によって発生される場合がある結晶格子における欠陥の減少のために有用である。
次いで、図４（Ｄ）を参照すると、例えば、既知のリソグラフィステップを介して、作業ウエハ２１８の第１表面２１５Ａ上にソースマスクを形成する。例えば、該ソースマスクは、先行する製造ステップとの良好な整合を得るために、図４（Ｃ）の表面ボディマスク２２０から形成することが可能である。
該ソースマスクは複数個のソースマスク部分２３０を有している、その各々は１．５μｍより一層小さく例えば０．２μｍと１．５μｍとの間の厚さを有しており且つ相互に離隔されてソース領域１２０を形成することが意図されている箇所の作業ウエハ２１８の部分を露出させる。該ソースマスクを使用することによって、２０ｋｅＶと２００ｋｅＶとの間の注入エネルギを有している例えば窒素又は燐のイオンのＮ型ドーパントイオンの第３注入（ここでは第３矢印２３５で示してある）を実施する。
該第３注入はソース領域１２０を形成し且つチャンネル部分１２７を画定する。
１実施例によれば、ソース領域１２０は、各々が２０ｋｅＶと２００ｋｅＶとの間の注入エネルギを有しているＮ型ドーパントイオンの一連の逐次的注入を介して形成される。
１実施例によれば、該第３注入の後に、作業ウエハ２１８をアニーリングステップに露呈させるが、それは、該ドーパントイオンの活性化及び該第３注入によって発生される場合がある結晶格子における欠陥の減少のために有用である。
その後、ここでは図示していないが既知の態様で、絶縁ゲート領域１２５を作業ウエハ２１８の表面２１５Ａ上に形成し、且つボディコンタクト領域１４５、正面メタリゼーション領域１４０、及びドレインコンタクト領域１０９を形成する。
作業ウエハ２１８のその他の既知の製造ステップ、例えばダイシング及び電気的接続が続いて行われてＭＯＳＦＥＴ装置１００を形成する。
従って、既に上述した如くに、表面ボディ領域１１５が低注入エネルギを使用して形成されることが明らかである。このことは、ドーパントイオンの横方向の散らばりを減少させこと、及び薄い注入マスク、即ち表面ボディマスク２２０、を使用することを可能とする。従って、表面ボディマスク部分２２０は、例えば第２軸Ｙに沿って、良好な横方向分解能を有している。この様に、ＭＯＳＦＥＴ装置１００のピッチは、例えば、４μｍ未満に設計することが可能である。
更に、深層ボディ領域１１０もここでは低注入エネルギを介して形成される。このことは、夫々のドーパントイオンの横方向の散らばりを減少させることを可能とする。従って、深層ボディ領域１１０も、チャンネル部分１２７及びドレイン領域１０７の表面部分１３０のドーピングレベルに影響を与えること無しに、夫々の幅Ｗｄｂが表面ボディ領域１１５の幅Ｗｓｂと等しいように、形成させることが可能であり、従って、前述した理由によりＭＯＳＦＥＴ装置１００の良好な性能を確保している。
次に、図５（Ａ）－（Ｃ）を参照して、図２及び３のＭＯＳＦＥＴ装置１００の異なる実施例の製造方法について説明するが、図４（Ａ）－（Ｄ）のプロセスと共通の部分には同じ参照番号を付している。
図５（Ａ）は、第１及び第２表面３００Ａ，３００Ｂを有しており、ボディ１０５を形成することが意図されているシリコンカーバイドの作業ウエハ３００を示している。
夫々の表面ボディマスク部分２２０からなる表面ボディマスクを作業ウエハ３００の第１表面３００Ａ上に形成し、且つ、表面ボディ領域１１５を、図４（Ｃ）を参照して説明したことと同様に、ドーパントイオンの注入を介して形成する。
次いで、図５（Ｂ）を参照すると、夫々のソースマスク部分２３０からなるソースマスクを作業ウエハ３００の第１表面３００Ａ上に形成し、且つ、ソース領域１２０を、図４（Ｄ）を参照して説明したことと同様に、ドーパントイオンの注入を介して形成する。
次いで、図５（Ｃ）を参照すると、ここでは３０５で示してある夫々の深層ボディマスク部分からなる深層ボディマスクを、例えば、既知のリソグラフィステップを介して、作業ウエハ３００の第１表面３００Ａ上に形成し、且つ成形を行って、深層ボディ領域１１０を形成することが意図されている箇所の作業ウエハ３００の部分を露出させる。
この実施例においては、深層ボディマスク部分３０５各々は図４（Ｃ）の深層ボディマスク部分２０５よりも一層大きな厚さを有しており、例えば１．６μｍと２μｍとの間である。
又、ここで、深層ボディマスク部分３０５は、第２軸Ｙに沿って、表面ボディマスク部分２２０よりも一層大きな幅を有している。
深層ボディ領域１１０は、該深層ボディマスクを使用して、１００ｋｅＶと１ＭｅＶとの間の注入エネルギを有する例えばアルミニウム又はボロンのイオンのＰ型ドーパントイオンの注入（ここでは３１０で示してある）を介して形成される。
１実施例によれば、深層ボディ領域１１０は、各々が１００ｋｅＶと１ＭｅＶとの間の注入エネルギを有しているＰ型ドーパントイオンの一連の逐次的な注入を介して形成される。
１実施例によれば、該深層ボディマスクを除去し、且つ作業ウエハ３００をアニーリングステップに露呈させるが、それはドーパントイオンの活性化及び該ドーパントイオンの注入によって発生される場合がある結晶格子における欠陥の減少にとって有用である。
該深層ボディマスクを除去した後に、絶縁ゲート領域１２５、ボディコンタクト領域１４５、正面メタリゼーション領域１４０、及びドレインコンタクト領域１０９を既知の態様で形成する。
作業ウエハ３００のその他の既知の製造ステップ、例えばダイシング及び電気的接続も続いて実施されてＭＯＳＦＥＴ装置１００を形成する。
深層ボディマスク部分３０５の幅は表面ボディマスク部分２２０の幅よりも一層大きいので、深層ボディマスク部分３０５はＭＯＳＦＥＴ装置１００のピッチの画定に貢献するものではない。従って、深層ボディマスク部分３０５の画定は高い横方向分解能を必要とするものではなく、及び該深層ボディマスク部分３０５が図４（Ａ）の深層ボディマスク部分２０５よりも一層大きな厚さを有するという事実は前述したＭＯＳＦＥＴ装置１００の利点を危うくするものではない。
更に、深層ボディマスク部分３０５の一層大きな厚さ及び図４（Ｂ）に示したエピタキシャル層２１５の成長ステップの不存在はＭＯＳＦＥＴ装置１００の製造プロセスを簡単化させる。
図６は、本発明の異なる実施例に基づくＭＯＳＦＥＴ装置４００を示している。ＭＯＳＦＥＴ装置４００は図２及び３のＭＯＳＦＥＴ装置１００と同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
詳細には、ＭＯＳＦＥＴ装置４００は、ボディ１０５内に形成されており、且つドレイン領域１０７と、深層ボディ領域１１０と、表面ボディ領域１１５と、ソース領域１２０と、絶縁ゲート領域１２５と、正面メタリゼーション領域１４０と、ドレインコンタクト領域１０９とを包含している。更に、この実施例においては、絶縁ゲート領域１２５は、各々がストリップ形状をして、第１軸Ｘに沿って延在しており、且つ第２軸Ｙに沿って或る距離離れて延在して長尺開口４０５を形成している。
ＭＯＳＦＥＴ装置４００は、更に、正面メタリゼーション領域１４０によって形成されている複数個の導電性領域４１０を有している。導電性領域４１０は、夫々のソース領域１２０を介してその深さを貫通して且つ夫々の深層ボディ領域１１０を部分的に介して、長尺開口４０５において、ボディ１０５の内側に向かって延在している。
導電性領域４１０は、不図示の態様で、ＭＯＳＦＥＴ装置４００の長さ（第１軸Ｘに沿って）全体にわたって延在することが可能である。従って、この実施例においては、ボディコンタクト領域１４５は存在しない。
従って、ＭＯＳＦＥＴ装置４００において、正面メタリゼーション領域１４０は、ソース領域１２０及び深層ボディ領域１１０の両方とオーミックコンタクトしている。従って、ソース領域１２０と深層ボディ領域１１０との間のコンタクト抵抗は低い。従って、ＭＯＳＦＥＴ装置４００は、使用中に、ソース領域１２０と深層ボディ領域１１０との間の不所望の電圧降下を回避することを可能とし、従ってＭＯＳＦＥＴ装置４００の電気的性能を改善している。
図７は本発明の異なる実施例に基づくＭＯＳＦＥＴ装置４５０を示している。ＭＯＳＦＥＴ装置４５０は図２及び３のＭＯＳＦＥＴ装置１００と同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
詳細には、ＭＯＳＦＥＴ装置４５０はボディ１０５内に形成されており、且つドレイン領域１０７と、深層ボディ領域１１０と、表面ボディ領域１１５と、絶縁ゲート領域１２５と、ボディコンタクト領域１４５と、正面メタリゼーション領域１４０と、ドレインコンタクト領域１０９とを有している。図２のＭＯＳＦＥＴ装置１００について説明したように、絶縁ゲート領域１２５も、ここでは、長尺開口１３８を形成しており、それは第１及び第２コンタクトゾーン１３８Ａ，１３８Ｂを有している。ボディコンタクト領域１４５が第１コンタクトゾーン１３８Ａにおいてボディ１０５内に延在している。
この実施例においては、ソース領域４６０は、ここでは、Ｎ型であり、且つ第１部分４６０Ａと第２部分４６０Ｂとを有しており、第１部分４６０Ａは、例えば１×１０１８原子数／ｃｍ３と１×１０２０原子数／ｃｍ３との間のドーピングレベルを有しており、且つ第２部分４６０Ｂは、第１部分４６０Ａよりも一層低いドーピングレベルを有している。
特に、図７において、ソース領域４６０の第１部分４６０Ａ各々は、夫々の第２コンタクトゾーン１３８Ｂにおいて、ボディ１０５の第１表面１０５Ａから、夫々の深層ボディ領域１１０と直接電気的コンタクトをして、夫々の表面ボディ領域１１５の内側でボディ１０５内に延在している。
図７Ａにおいては、明確性のために、ソース領域４６０の第２部分４６０Ｂは点線によって第１部分４６０Ａから分離されており、そこに示されるように、ソース領域４６０の第１部分４６０Ａは、２個の隣接するボディコンタクト領域１４５の間を第１軸Ｘに沿って延在している。
ソース領域４６０の第２部分４６０Ｂは、ソース領域４６０の各第１部分４６０Ａの及び各ボディコンタクト領域１４５の第２軸Ｙに沿って２つの側部上で絶縁ゲート領域１２５下側を第１軸Ｘに沿って延在している。
ソース領域４６０の第２部分４６０Ｂは、又、夫々の表面ボディ領域１１５内側でボディ１０５の第１表面１０５Ａからボディ１０５内へ延在しており、従って、夫々の第１部分４６０Ａと隣接した位置にそれと直接電気的にコンタクトして配置されている。
換言すると、チャンネル部分１２７は、夫々のソース領域４６０の第２部分４６０Ｂによって及びドレイン領域１０７の夫々の表面部分１３０によって第２軸Ｙに沿って横方向に境界画定されている。
この実施例においては、ソース領域４６０の第２部分４６０Ｂは、ソース領域４６０の第１部分４６０Ａよりも一層小さな第３軸Ｚに沿っての深さを有している。
使用中に、オン状態において、ソース領域４６０と、チャンネル部分１２７と、ドレイン領域１０７とを有するソース端子Ｓとドレイン端子Ｄとの間のＭＯＳＦＥＴ装置４５０の導電経路は、オン状態にある図２及び３のＭＯＳＦＥＴ装置１００の導電経路と比較して一層高い電気的抵抗を有している。実際に、ソース領域４６０の第２部分４６０Ｂは第１部分４６０Ａよりも一層低いドーピングレベルを有しており、従って一層高い電気的抵抗を有している。
この一層高い電気的抵抗は一層低い飽和電流値を、従って一層低い熱発生を示唆しており、該熱発生が過剰である場合には該ＭＯＳＦＥＴ装置に機能障害を発生させるか又は故障させる場合がある。従って、ＭＯＳＦＥＴ装置４５０はパワー適用例において使用可能な電子機器内に組み込むことが可能であり、その場合には、不所望の短絡回路の場合であっても該電子機器の長い期間の使用可能性を得ることが望ましく、即ち、ＭＯＳＦＥＴ装置４５０は高い短絡回路耐久時間（ＳＣＷＴ）を有している。
更に、ソース領域４６０の第２部分４６０Ｂは、第１部分４６０Ａと比較して、ボディ１０５において一層小さな深さに形成されている。従って、第２部分４６０Ｂは、例えば１０ｋｅＶと２００ｋｅＶとの間の一層低い注入エネルギを有するドーパントイオンの注入ステップを介して形成することが可能である。この一層低い注入エネルギは、ソース領域４６０の第２部分４６０Ｂを形成するドーパントイオンをしてボディ１０５においての一層少ない横方向散らばりに露呈させる。従って、ソース領域４６０の第２部分４６０Ｂに対して第２軸Ｙに沿って隣接した位置において横方向に配置されているチャンネル部分１２７のドーピングレベルは、ソース領域４６０の第２部分４６０Ｂを形成するステップによって影響されることは一層少ないこととなる。
図８は、本発明の更なる実施例に基づくＭＯＳＦＥＴ装置５００を示している。ＭＯＳＦＥＴ装置５００は図６のＭＯＳＦＥＴ装置４００及び図７のＭＯＳＦＥＴ装置４５０の結合したものと同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
ＭＯＳＦＥＴ装置５００はボディ１０５内に形成されており且つドレイン領域１０７と、深層ボディ領域１１０と、表面ボディ領域１１５と、絶縁ゲート領域１２５と、正面メタリゼーション領域１４０と、ドレインコンタクト領域１０９とを包含している。
絶縁ゲート領域１２５はここでも長尺開口４０５を形成している。
この実施例においても、ソース領域５１０は第１部分５１０Ａと第２部分５１０Ｂとを有しており、第２部分５１０Ｂは第１部分５１０Ａよりも一層低いドーピングレベルを有している。
更に、正面メタリゼーション領域１４０は、図６のＭＯＳＦＥＴ装置４００の導電性部分４１０と同様の、複数個の導電性部分５１５を有している。導電性部分５１５は、長尺開口４０５において、夫々のソース領域５１０の第１部分５１０Ａを貫通して且つ夫々の深層ボディ領域１１０を部分的に貫通して、ボディ１０５の内部に向けて延在している。
ここでも、ボディコンタクト領域１４５は不存在である。
従って、ソース領域５１０の第２部分５１０Ｂは、ソース領域５１０の第１部分５１０Ａの２つの側部上をそれと直接電気的にコンタクトして絶縁ゲート領域１２５下側を第１軸Ｘに沿って延在している。従って、ここでも、ソース領域５１０の第２部分５１０Ｂ各々は、一つの側部上で、夫々のチャンネル部分１２７の境界を画定している。
その結果、使用において、ＭＯＳＦＥＴ装置５００は、図２－３のＭＯＳＦＥＴ装置１００と比較して、図７のＭＯＳＦＥＴ装置４５０に関して上述した如き高い短絡回路耐久時間、及び図６のＭＯＳＦＥＴ装置４００に関して上述した如き正面メタリゼーション領域１４０と深層ボディ領域１１０との間の低いコンタクト抵抗、の両方を有している。
図９は、本発明の異なる実施例に基づくＭＯＳＦＥＴ装置５５０を示している。ＭＯＳＦＥＴ装置５５０は図２及び３のＭＯＳＦＥＴ装置１００と同様の全体的な構造を有している。従って、共通の要素には同じ参照番号を付して更なる説明は割愛する。
詳細には、ＭＯＳＦＥＴ装置５５０はボディ１０５内に形成されており、且つドレイン領域１０７と、表面ボディ領域１１５と、ソース領域１２０と、絶縁ゲート領域１２５と、ボディコンタクト領域１４５と、正面メタリゼーション領域１４０と、ドレインコンタクト領域１０９とを包含している。
この実施例においては、深層ボディ領域５６０各々は第１部分５６０Ａと第２部分５６０Ｂとを包含している。
第１部分５６０Ａ各々は。ソース領域１２０の直下を、ボディ深さｄｂからボディ１０５内に延在している。第１部分５６０Ａは、例えば、１×１０１８原子数／ｃｍ３と１×１０１９原子数／ｃｍ３との間のドーピングレベルを有している。
第２部分５６０Ｂ各々は夫々の第１部分５６０Ａの底部において且つそれと隣接した位置において、即ち第３軸Ｚに沿って一層大きな深さにおいて、延在している。第２部分５６０Ｂは第１部分５６０Ａと比較して一層低いドーピングレベルを有しており、例えば１×１０１７原子数／ｃｍ３と１×１０１８原子数／ｃｍ３との間である。
使用中に、オフ状態において、ＭＯＳＦＥＴ装置５５０は、ソース端子Ｓとドレイン端子Ｄとの間の高い電圧ＶＤＳに耐えることが可能である。実際に、深層ボディ領域５６０の第２部分５６０Ｂは深層ボディ領域５６０の第１部分５６０Ａと比較して一層低いドーピングレベルを有しているので、電圧ＶＤＳは第２部分５６０Ｂ内側及びドレイン領域１０７内側の両方に延在する空乏領域を形成する。従って、夫々、夫々のソース領域１２０によって、夫々の深層ボディ領域５６０の第１及び第２領域５６０Ａ，５６０Ｂによって、及びドレイン領域１０７によって形成される各Ｎ＋／Ｐ＋／Ｐ／Ｎ構造は、図２及び３のＭＯＳＦＥＴ装置１００と比較して一層高いブレークダウン電圧を有している。
当業者に明らかなように、ＭＯＳＦＥＴ装置４００，４５０，５００，５５０は、図４（Ａ）－（Ｄ）及び／又は図５（Ａ）－（Ｃ）を参照してＭＯＳＦＥＴ装置１００について既に説明したことと同様の態様で製造することが可能であり、従ってそれについての更なる説明は割愛する。
最後に、特許請求の範囲に定義される如き本発明の技術的範囲を逸脱すること無しに、本書に記載し且つ例示したＭＯＳＦＥＴ装置１００，４００，４５０，５００，５５０及びその製造プロセスに対して修正及び変形を行うことが可能であることは勿論である。
例えば、記載した別々の実施例を結合して更なる解決手段を提供することが可能である。
更に、ドレイン領域１０７、ソース領域１２０，４６０，５１０、深層ボディ領域１１０，５６０、及び表面ボディ領域１１５の導電型を逆にすることが可能である。
例えば、図４（Ａ）－（Ｄ）及び図５（Ａ）－（Ｃ）を参照して説明した製造プロセスにおいて、深層ボディ領域、表面ボディ領域、及びソース領域の形成となるドーパントイオンの注入の後に、アニーリングステップを一度だけ実施することが可能である。このことは、対応するＭＯＳＦＥＴ装置の製造コストを低下させることを可能とし、且つドーパントイオンの正確な活性化及び該注入によって発生される結晶格子の欠陥の減少を確保することを可能とする。

Claims (16)

  1. 垂直導通ＭＯＳＦＥＴ装置（１００；４００；４５０；５００；５５０）において、
    第１導電型と面（１０５Ａ）とを有しているシリコンカーバイドのボディ（１０５）；
    該ボディの該面から第１方向（Ｚ）に沿って第１深さ（ｄｓｂ）へ該ボディ内に延在しており、及び該第１方向に対して横断する第２方向（Ｙ）に沿って第１幅（Ｗｓｂ）を有しており、第１ドーピングレベルを有している第２導電型の表面ボディ領域（１１５）；
    該第１方向に沿って該ボディの該面から第２深さ（ｄｂ）へ該表面ボディ領域の内側へ向けて延在しており、及び該第２方向に沿って第２幅（Ｗｓ）を有しており、該第２深さが該第２深さよりも一層小さく且つ該第２幅が該第１幅よりも一層小さい第１導電型のソース領域（１２０）；及び
    該ボディの該面から或る距離において該ボディ内へ延在しており、及び該表面ボディ領域と直接電気的にコンタクトしており、該第１ドーピングレベルよりも一層高い第２ドーピングレベルを有している第２導電型の深層ボディ領域（１１０）；
    を有している垂直導通ＭＯＳＦＥＴ装置。
  2. 該第１ドーピングレベルが５×１０１６原子数／ｃｍ３と５×１０１７原子数／ｃｍ３との間であり、及び該第２ドーピングレベルが１×１０１８原子数／ｃｍ３と１×１０２０原子数／ｃｍ３との間である請求項１記載の垂直導通ＭＯＳＦＥＴ装置。
  3. 該深層ボディ領域が該第２深さから該第２深さよりも一層大きな第３深さへ延在している請求項１又は２記載の垂直導通ＭＯＳＦＥＴ装置。
  4. 該第３深さが該第１深さよりも一層大きい請求項３記載の垂直導通ＭＯＳＦＥＴ装置。
  5. 該ソース領域（４６０；５１０）が該表面ボディ領域（１１５）のチャンネル部分（１２７）を横方向に境界画定し且つ端子コンタクト部分（４６０Ａ；５１０Ａ）とチャンネルコンタクト部分（４６０Ｂ；５１０Ｂ）とを有しており、該端子コンタクト部分は第３ドーピングレベルを有しており且つ該ボディの該面から該表面ボディ領域内部を該第１方向に沿って該第２深さへ延在しており；該チャンネルコンタクト部分は該第３ドーピングレべルよりも一層低い第４ドーピングレベルを有しており且つ該ボディの該面から該表面ボディ領域内部を、第１側部上においては該夫々の端子コンタクト部分と及び第２側部上においては該チャンネル部分と、隣接した位置で且つそれと直接電気的にコンタクトして延在している請求項１乃至４の内のいずれか１項記載の垂直導通ＭＯＳＦＥＴ装置。
  6. 更に、第２導電型を有するボディコンタクト領域（１４５）を有しており、該ボディコンタクト領域は該ボディの該面から該ソース領域内部を該第１方向に沿って該第２深さへ該深層ボディ領域と直接電気的にコンタクトして延在しており、該ソース領域が該ボディコンタクト領域を横方向に取り囲んでいる請求項１乃至４の内のいずれか１項記載の垂直導通ＭＯＳＦＥＴ装置。
  7. 該ソース領域（４６０；５１０）が該表面ボディ領域（１１５）のチャンネル部分（１２７）を横方向に境界画定しており且つチャンネルコンタクト部分（４６０Ｂ；５１０Ｂ）を有しており、該チャンネルコンタクト部分は該ボディの該面から、第１側部上においては該ボディコンタクト領域と及び第２側部上においては該チャンネル部分と、隣接した位置において且つ直接電気的にコンタクトして該表面ボディ領域内部を延在している請求項６記載の垂直導通ＭＯＳＦＥＴ装置。
  8. 更に、該ボディの該面上を延在しており且つ該ソース領域を貫通し且つ部分的に該深層ボディ領域の内部へ向けて該ボディ（１０５）内部を延在しているボディコンタクト部分（４１０；５１５）を有しているメタリゼーション領域を有しており、該ソース領域は該ボディコンタクト部分を横方向に取り囲んでおり、該ボディコンタクト部分は該深層ボディ領域と及び該ソース領域とオーミックコンタクトしている請求項１乃至５の内のいずれか１項記載の垂直導通ＭＯＳＦＥＴ装置。
  9. 該ソース領域の該チャンネルコンタクト部分は、該第１方向に沿って、該第２深さよりも一層小さい第４深さへ該表面ボディ領域（１１５）内へ延在している請求項５又は７記載の垂直導通ＭＯＳＦＥＴ装置。
  10. 該深層ボディ領域（５６０）が第１部分（５６０Ａ）と第２部分（５６０Ｂ）とを有しており、該第１部分が該第２ドーピングレベルを有しており且つ該ボディの該面から或る距離において該ボディ内へ延在しており、及び該第２部分が該第２ドーピングレベルよりも一層低い第５ドーピングレベルを有しており、該深層ボディ領域の該第２部分は該深層ボディ領域の該第１部分よりも一層大きな第２方向（Ｚ）に沿っての或る深さにおいて且つ該深層ボディ領域の該第１部分と直接電気的コンタクトをして該ボディ（１０５）内へ延在している請求項１乃至９の内のいずれか１項記載の垂直導通ＭＯＳＦＥＴ装置。
  11. 該表面ボディ領域が第１表面ボディ領域であって、該ソース領域が第１ソース領域であり、及び該深層ボディ領域が第１深層ボディ領域であり、更に、第２表面ボディ領域と、第２ソース領域と、第２深層ボディ領域とを有しており、該第２表面ボディ領域及び該第１表面ボディ領域が該第２方向（Ｙ）に沿って第４幅（Ｗｓｐ）を有している該ボディ（１０５）の表面部分（１３０）を横方向に境界画定している請求項１乃至１０の内のいずれか１項記載の垂直導通ＭＯＳＦＥＴ装置。
  12. 第１導電型と面（２１５Ａ；３００Ａ）とを有しているシリコンカーバイドの作業ボディ（２１８；３００）から垂直導通ＭＯＳＦＥＴ装置を製造する方法において、
    該作業ボディの該面から第１方向（Ｚ）に沿って第１深さ（ｄｓｂ）へ延在しており且つ該第１方向に対して横断する第２方向（Ｙ）に沿って第１幅（Ｗｓｂ）を有しており、第１ドーピングレベルを有している第２導電型の表面ボディ領域（１１５）を該作業ボディ内に形成し、
    該作業ボディの該面から該第１方向に沿って第２深さ（ｄｂ）へ延在しており且つ該第２方向に沿って第２幅（Ｗｓ）を有しており、該第２深さが該第１深さよりも一層小さく且つ該第２幅が該第１幅よりも一層小さい第１導電型のソース領域（１２０）を該表面ボディ領域内に形成し、及び
    該ボディの該面から或る距離において該表面ボディ領域（１１５）と直接電気的にコンタクトしており該第１ドーピングレベルよりも一層高い第２ドーピングレベルを有しており第２導電型の深層ボディ領域（１１０）を該作業ボディ内に形成する、
    ことを包含している方法。
  13. 該深層ボディ領域を形成することが、第１導電型と面（２００Ａ）とを有するシリコンカーバイドのウエハ（２００）から開始して、第１マスク（２０５）を使用して該ウエハの該面上に第１ドーパントイオンを注入し、該シリコンカーバイドのウエハの該面上にエピタキシャル層（２１５）を成長させて該作業ボディ（２１８）を形成することを包含しており、及び該表面ボディ領域を形成することが、第２マスク（２２０）を使用して該作業ボディの該面上に第２ドーパントイオンを注入することを包含している、請求項１２記載の方法。
  14. 該第１ドーパントイオン及び該第２ドーパントイオンが３０ｋｅＶと２００ｋｅＶとの間の注入エネルギを使用して注入される請求項１３記載の方法。
  15. 該深層ボディ領域を形成することが、第１マスク（３０５）及び１００ｋｅＶと１ＭｅＶとの間の注入エネルギを使用して該作業ボディ（３００）の該面（３００Ａ）上に第１ドーパントイオンを注入することを包含しており、及び該表面ボディ領域を形成することが、第２マスク（２２０）及び３０ｋｅＶと２００ｋｅＶとの間の注入エネルギを使用して該作業ボディの該面上に第２ドーパントイオンを注入することを包含している請求項１２記載の方法。
  16. 該第１マスク及び該第２マスクの各々が夫々の部分を有しており、該第１マスクの該部分が該第２マスクの該部分と比較して該第２方向（Ｙ）に沿って一層大きな幅を有している請求項１２乃至１５の内のいずれか１項記載の方法。
JP2022012457A 2021-01-29 2022-01-28 シリコンカーバイド垂直導通ｍｏｓｆｅｔ装置及びその製造方法 Pending JP2022117495A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102021000001934 2021-01-29
IT102021000001934A IT202100001934A1 (it) 2021-01-29 2021-01-29 Dispositivo mosfet a conduzione verticale in carburo di silicio e relativo processo di fabbricazione

Publications (1)

Publication Number Publication Date
JP2022117495A true JP2022117495A (ja) 2022-08-10

Family

ID=75252779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022012457A Pending JP2022117495A (ja) 2021-01-29 2022-01-28 シリコンカーバイド垂直導通ｍｏｓｆｅｔ装置及びその製造方法

Country Status (4)

Country Link
US (1) US20220246729A1 (ja)
EP (1) EP4036986A1 (ja)
JP (1) JP2022117495A (ja)
IT (1) IT202100001934A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6457363B2 (ja) * 2015-09-11 2019-01-23 株式会社東芝 半導体装置
JP2017059600A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
IT202100001934A1 (it) 2022-07-29
US20220246729A1 (en) 2022-08-04
EP4036986A1 (en) 2022-08-03

Similar Documents

Publication Publication Date Title
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
CN107683530B (zh) 电力用半导体装置
WO2015015808A1 (ja) 炭化珪素半導体装置およびその製造方法
JP3895402B2 (ja) 半導体デバイス
JP6621925B2 (ja) 半導体装置及びその製造方法
CN111149213B (zh) 碳化硅半导体装置及其制造方法
CN108604600B (zh) 碳化硅半导体装置及其制造方法
CN115602730A (zh) 一种半导体场效应晶体管及其制备方法、电路板、设备
US20220020850A1 (en) Feeder design with high current capability
JP2024511552A (ja) 信頼性及び導通が向上したトレンチ型パワー・デバイス
JP2022003683A (ja) 短絡回路性能を改良した４Ｈ−ＳｉＣ電子装置及びその製造方法
JP6771433B2 (ja) 半導体装置
JP2022117495A (ja) シリコンカーバイド垂直導通ｍｏｓｆｅｔ装置及びその製造方法
CN217239469U (zh) 碳化硅垂直传导mosfet器件
JPH11307545A (ja) 炭化珪素半導体装置の製造方法
CN213752716U (zh) 金属氧化物场效应晶体管器件和电子设备
US20220246723A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
CN217239468U (zh) Mosfet装置和电子装置
US20230307529A1 (en) Support shield structures for trenched semiconductor devices
CN110556289B (zh) 具有超接面结构的半导体元件的制备方法及半导体元件
KR102183959B1 (ko) 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법
TWI655688B (zh) 具有超接面結構之半導體元件及其製程
JP2021150405A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240308