CN117238852A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN117238852A
CN117238852A CN202311156633.7A CN202311156633A CN117238852A CN 117238852 A CN117238852 A CN 117238852A CN 202311156633 A CN202311156633 A CN 202311156633A CN 117238852 A CN117238852 A CN 117238852A
Authority
CN
China
Prior art keywords
surface electrode
gate
semiconductor device
semiconductor substrate
gate interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311156633.7A
Other languages
English (en)
Inventor
工藤智人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN202311156633.7A priority Critical patent/CN117238852A/zh
Publication of CN117238852A publication Critical patent/CN117238852A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于，就具有栅极构造的半导体装置而言，不增加工序数就提高表面电极的平坦性。在本发明的半导体装置的制造方法中，在半导体衬底(1)的第1主面(1A)离散地形成多个栅极构造，离散地形成将半导体衬底(1)的多个栅极构造覆盖的多个栅极层间膜(5)，将比栅极层间膜(5)厚的第1表面电极(6)通过溅射而形成于多个栅极层间膜(5)之间的半导体衬底(1)的第1主面(1A)之上以及多个栅极层间膜(5)之上，将因栅极层间膜(5)与半导体衬底(1)的第1主面(1A)之间的台阶而产生的第1表面电极(6)的凹部及凸部中的凸部，通过使用了光刻的干蚀刻而去除，由此使第1表面电极(6)的上表面平坦化。

Description

半导体装置的制造方法
本申请是基于2020年7月28日提出的中国国家申请号201880087913.8
(PCT/JP2018/003518)申请(照明装置)的分案申请，以下引用其内容。
技术领域
本发明涉及半导体装置的制造方法。
背景技术
就具有栅极构造的半导体装置而言，以覆盖栅极构造的方式在半导体衬底之上形成层间绝缘膜。作为用于消除由层间绝缘膜导致的台阶的构造，具有在层间绝缘膜之间形成与层间绝缘膜相同程度的高度的钨电极的构造(以下称为“插塞构造”)。通过插塞构造，从而确保在层间绝缘膜的上部形成的表面电极的平坦性，半导体装置的可靠性提高。
此外，除此之外，以往为了使具有沟槽栅极电极的半导体装置的表面电极平坦化，还提出了各种构造(例如专利文献1、2)。
专利文献1：日本特开2013-98228号公报
专利文献2：日本特开2011-3726号公报
发明内容
在专利文献1的方法中，由于层间绝缘膜的开口部到达沟槽栅极的正上方，因此需要加厚层间绝缘膜，另外还需要严格地管理层间绝缘膜的开口部的锥角。另外，存在表面电极的平坦度不足的问题。
另外，在专利文献2的方法中，为了消除表面电极的台阶，需要多次重复成膜工序、回流以及蚀刻工序，存在工序数增加的问题。
另外，在采用插塞构造的情况下，需要追加阻挡金属及钨插塞的形成工序，存在工序数增加的问题。
本发明就是为了解决上述问题而提出的，其目的在于，就具有栅极构造的半导体装置而言，不增加工序数就提高了表面电极的平坦性。
在本发明的第1半导体装置的制造方法中，在半导体衬底的第1主面离散地形成多个栅极构造，离散地形成将半导体衬底的多个栅极构造覆盖的多个栅极层间膜，将比多个栅极层间膜厚的第1表面电极通过溅射而形成于多个栅极层间膜之间的半导体衬底的第1主面之上以及多个栅极层间膜之上，将因栅极层间膜与半导体衬底的第1主面之间的台阶而产生的第1表面电极的凹部及凸部中的凸部，通过使用了光刻的干蚀刻而去除，由此使第1表面电极的上表面平坦化。
在本发明的第2半导体装置的制造方法中，在半导体衬底的第1主面离散地形成多个栅极构造，离散地形成将半导体衬底的多个栅极构造覆盖的多个栅极层间膜，将比多个栅极层间膜薄的第1表面电极形成于多个栅极层间膜之间的半导体衬底的第1主面之上以及多个栅极层间膜之上，将第2表面电极通过镀敷处理而形成于第1表面电极的上表面之上。
发明的效果
根据本发明的第1半导体装置的制造方法，通过1次溅射和1次干蚀刻而使第1表面电极的上表面平坦化。另外，由于不采用插塞构造，因此不需要形成钨插塞和阻挡金属的工序。因此，能够以少的工序数而实现表面电极的平坦化。
根据本发明的第2半导体装置的制造方法，由于省略第1表面电极的平坦化处理，因此与本发明的第1半导体装置的制造方法相比，能够进一步减少工序数。并且，由于能够将第2表面电极的上表面的台阶的高度抑制为小于或等于栅极层间膜的厚度，因此能够根据栅极层间膜的厚度而使表面电极平坦化。
本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是表示实施方式1的半导体装置的结构的剖面图。
图2是表示实施方式1的半导体装置的制造工序的剖面图。
图3是表示实施方式1的半导体装置的制造工序的剖面图。
图4是表示实施方式1的半导体装置的制造工序的剖面图。
图5是表示实施方式1的半导体装置的制造工序的剖面图。
图6是表示实施方式1的半导体装置的制造工序的剖面图。
图7是表示实施方式2的半导体装置的结构的剖面图。
图8是表示实施方式2的半导体装置的制造工序的剖面图。
具体实施方式
＜A.实施方式1＞
＜A-1.结构＞
图1是实施方式1的半导体装置101的结构图。半导体装置101具有半导体衬底1、栅极绝缘膜3、栅极电极4、栅极层间膜5、第1表面电极6、第2表面电极7以及第3表面电极8。即，半导体装置101的表面电极是第1表面电极6、第2表面电极7以及第3表面电极8的3层构造。
在半导体衬底1的第1主面1A形成多个沟槽2(参照图2)。在各沟槽2的内壁表面形成栅极绝缘膜3。并且，在形成了栅极绝缘膜3的各沟槽2的内部形成栅极电极4。在本说明书中，将栅极绝缘膜3和栅极电极4合起来称为“栅极构造”。
在半导体衬底1的第1主面1A之上形成覆盖栅极电极4的栅极层间膜5。栅极层间膜5与各栅极电极4相对应地在半导体衬底1的第1主面1A之上离散地设置多个。因此，在栅极层间膜5的上表面与半导体衬底1的第1主面1A之间形成台阶。
在栅极层间膜5之间的半导体衬底1的第1主面1A之上和栅极层间膜5之上形成第1表面电极6。第1表面电极6的材料是包含Al的Al类，例如是AlSi。
在第1表面电极6的上表面之上形成第2表面电极7。第2表面电极7的材料是包含Ni的Ni类，例如是NiP。第2表面电极7是通过镀敷处理而形成的。
在第2表面电极7的上表面之上形成第3表面电极8。第3表面电极8的材料是Au。
＜A-2.制造方法＞
对半导体装置101的制造方法进行说明。首先，如图2所示，在半导体衬底1的第1主面1A形成多个沟槽2。然后，在各沟槽2的内壁表面、即侧面和底面形成栅极绝缘膜3。并且，如图3所示，在各沟槽2的内部形成栅极电极4。如此，在半导体衬底1形成多个栅极构造。
接下来，如图4所示，在半导体衬底1的第1主面1A之上形成覆盖栅极电极4的栅极层间膜5。栅极层间膜5不是形成于半导体衬底1的第1主面1A之上的整面，而是与多个栅极电极4相对应地离散地形成多个。
接下来，朝向半导体衬底1的第1主面1A而进行已知的长抛溅射(LTS：Long ThrowSputtering)，如图5所示，在栅极层间膜5之上以及栅极层间膜5之间形成大于或等于栅极层间膜5的厚度的第1表面电极6。LTS是指使目标与晶片间的距离比通常的溅射长的溅射。关于目标和晶片间的距离，如果在通常的溅射中设为例如54mm，则在LTS中为比其大1倍以上的例如170mm。另外，就LTS而言，使溅射放电压力与通常的溅射相比为低压。关于溅射放电压力，如果在通常的溅射中设为例如0.26Pa，则在LTS中为小于或等于其一半的例如0.06Pa。这里，使用LTS是为了在栅极层间膜5之间可靠地形成第1表面电极6。根据LTS，由于能够使到达半导体衬底1的溅射粒子的运动方向接近与第1主面1A垂直的方向，因此不仅在栅极层间膜5之上，在栅极层间膜5之间也能够可靠地形成第1表面电极6。
然后，选择性地去除栅极层间膜5之上的第1表面电极6。作为其方法，存在使用了光刻的干蚀刻。在通过上述溅射而形成第1表面电极6的情况下，在第1表面电极6的上表面，反映出栅极层间膜5的上表面与半导体衬底1的第1主面1A的台阶，而在栅极层间膜5之上的部分与栅极层间膜5之间的部分之间产生台阶。如图6所示，在第1表面电极6的上表面的台阶的凹部，选择性地形成抗蚀层等保护材料9，通过干蚀刻而选择性地去除没有形成保护材料9的第1表面电极6的上表面的台阶的凸部，由此使第1表面电极6的上表面平坦化。
特别地，在利用LTS进行了第1表面电极6的形成的情况下，与通常的溅射相比，在第1表面电极6的上表面显著地显现出台阶。因此，能够高精度地进行保护材料9向凹部的形成，其结果，能够高精度地进行第1表面电极6的平坦化。
接下来，通过镀敷处理而将包含Ni的Ni类的第2表面电极7形成于第1表面电极6之上。最后，通过镀敷处理而将由Au构成的第3表面电极8形成于第2表面电极7之上。如此，得到图1所示的半导体装置101。
＜A-3.效果＞
如以上所说明的那样，在半导体装置101的制造方法中，在半导体衬底1的第1主面1A之上离散地形成多个栅极构造，离散地形成将半导体衬底1的多个栅极构造覆盖的多个栅极层间膜5，将比栅极层间膜5厚的第1表面电极6通过溅射而形成于多个栅极层间膜5之间的半导体衬底1的第1主面1A之上及多个栅极层间膜5之上，将因栅极层间膜5与半导体衬底1的第1主面1A之间的台阶而产生的第1表面电极6的凹部及凸部中的凸部通过使用了光刻的干蚀刻而去除，由此使第1表面电极6的上表面平坦化。这样，能够通过1次溅射和1次干蚀刻而使第1表面电极6的上表面平坦化。另外，由于不采用插塞构造，因此不需要形成钨插塞和阻挡金属的工序。因此，能够以少的工序数实现表面电极的平坦化。
在上述说明中，将第1表面电极6的材料设为了Al类。Al由于加工容易且电阻小，因此适于作为第1表面电极6的材料。但是，第1表面电极6的材料也可以是Ni。在第1表面电极6的材料为Al类的情况下，在形成第2表面电极7时的镀敷处理中，需要将第1表面电极6包含的Al置换为Ni的处理。但是，通过将第1表面电极6的材料设为Ni，从而不需要上述置换处理，实现工序数的削减。
另外，也可以将第1表面电极6的材料设为Cu，将第2表面电极7的材料设为包含Cu的Cu类。在这种情况下，在形成第2表面电极7时的镀敷处理中，也不需要上述置换处理，因此实现工序数的削减。并且，由于Cu与Al相比电阻小，因此能够进一步降低接通电阻。
＜B.实施方式2＞
＜B-1.结构＞
图7是实施方式2的半导体装置102的结构图。半导体装置102具有半导体衬底1、栅极绝缘膜3、栅极电极4、栅极层间膜5、第1表面电极6、第2表面电极7以及第3表面电极8。
就半导体装置102而言，第1表面电极6的结构与半导体装置101不同。第1表面电极6在半导体装置101形成得比栅极层间膜5厚，但在半导体装置102形成得比栅极层间膜5薄。
＜B-2.制造方法＞
对半导体装置102的制造方法进行说明。就半导体装置102的制造方法而言，到栅极层间膜5的形成工序为止与实施方式1相同。如图8所示，在栅极层间膜5之上和栅极层间膜5之间形成第1表面电极6。与实施方式1不同，第1表面电极6形成得比栅极层间膜5薄。作为第1表面电极6的形成方法，例如能够使用溅射。特别地，根据长抛溅射，不仅在栅极层间膜5之上，在栅极层间膜5之间也能够可靠地形成第1表面电极6。将第1表面电极6形成得比栅极层间膜5薄是由于在实施方式2中不进行第1表面电极6的平坦化处理。
接下来，通过镀敷处理而将包含Ni的Ni类的第2表面电极7形成于第1表面电极6之上。此时，在第1表面电极6的上表面形成有台阶，该台阶反映了栅极层间膜5与半导体衬底1的第1主面1A之间的台阶。但是，通过利用由镀敷处理实现的置换反应，从而能够从第1表面电极6的表面以均匀的膜厚使第2表面电极7成膜，因此能够在栅极层间膜5之间的第1表面电极6之上也形成第2表面电极7。另外，由于从第1表面电极6的表面以均匀的膜厚形成第2表面电极7，因此第2表面电极7的上表面的台阶不会比第1表面电极6的上表面的台阶大。即，如图7所示，如果将从栅极层间膜5的上方的第2表面电极7的上表面至半导体衬底1的第1主面1A为止的距离设为a，将从栅极层间膜5之间的上方的第2表面电极7的上表面至半导体衬底1的第1主面1A为止的距离设为b，则“(a-b)≤栅极层间膜5的厚度”。例如，如果栅极层间膜5的厚度小于或等于2μm，则第2表面电极7之上的台阶的高度小于或等于2μm，得到了足够的平坦性。此外，由于镀层各向同性地生长，因此为了在栅极层间膜5之间埋入第2表面电极7，需要从栅极层间膜5的上方的第2表面电极7的上表面至第1表面电极6为止的距离d大于或等于栅极层间膜5之间距离c的1/2。另外，由于d越大，第2表面电极7的上表面的台阶的平坦度越增加，因此优选d大于或等于1.5μm。
最后，通过镀敷处理而将由Au构成的第3表面电极8形成于第2表面电极7之上。如此，得到图7所示的半导体装置101。
＜B-3.效果＞
在实施方式2的半导体装置102的制造方法中，在半导体衬底1的第1主面1A离散地形成多个栅极构造，离散地形成将半导体衬底1的多个栅极构造覆盖的多个栅极层间膜5，将比多个栅极层间膜5薄的第1表面电极6形成于多个栅极层间膜5之间的半导体衬底1的第1主面1A之上以及多个栅极层间膜5之上，将第2表面电极7通过镀敷处理而形成于第1表面电极6的上表面之上。根据该制造方法，能够省略第1表面电极6的平坦化处理。并且，不需要将第1表面电极6形成得比栅极层间膜5厚，能够实现第1表面电极6的薄膜化。
此外，与实施方式1相同，第1表面电极6的材料可以是Al类，也可以是Ni类。另外，也可以将第1表面电极6的材料设为Cu，将第2表面电极7的材料设为Cu类。各材料的优点如在实施方式1中所说明的那样。
此外，本发明能够在本发明的范围内对各实施方式自由地进行组合，对各实施方式适当地进行变形、省略。
对于本发明进行了详细说明，但上述说明在所有方面均为例示，本发明不限定于此。可以理解为在不脱离该发明的范围的情况下能够想到未例示出的无数的变形例。
标号的说明
1半导体衬底，1A第1主面，2沟槽，3栅极绝缘膜，4栅极电极，5栅极层间膜，6第1表面电极，7第2表面电极，8第3表面电极，9保护材料，101、102半导体装置。

Claims (6)

1.一种半导体装置的制造方法，在该半导体装置的制造方法中，
在半导体衬底的第1主面离散地形成多个栅极构造，
离散地形成将所述半导体衬底的多个所述栅极构造覆盖的多个栅极层间膜，
将比所述栅极层间膜薄的第1表面电极形成于多个所述栅极层间膜之间的所述半导体衬底的所述第1主面之上以及多个所述栅极层间膜之上，
将第2表面电极通过镀敷处理而形成于所述第1表面电极的上表面之上。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述栅极层间膜的厚度小于或等于2μm。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
在所述第2表面电极的形成之后，通过镀敷处理而将由Au构成的第3表面电极形成于所述第2表面电极的上表面之上。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述第1表面电极包含Al。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中，
所述第1表面电极是Ni，
所述第2表面电极包含Ni。
6.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中，
所述第1表面电极是Cu，
所述第2表面电极包含Cu。
CN202311156633.7A 2018-02-02 2018-02-02 半导体装置的制造方法 Pending CN117238852A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311156633.7A CN117238852A (zh) 2018-02-02 2018-02-02 半导体装置的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202311156633.7A CN117238852A (zh) 2018-02-02 2018-02-02 半导体装置的制造方法
PCT/JP2018/003518 WO2019150541A1 (ja) 2018-02-02 2018-02-02 半導体装置の製造方法
CN201880087913.8A CN111656490B (zh) 2018-02-02 2018-02-02 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880087913.8A Division CN111656490B (zh) 2018-02-02 2018-02-02 半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN117238852A true CN117238852A (zh) 2023-12-15

Family

ID=67478155

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311156633.7A Pending CN117238852A (zh) 2018-02-02 2018-02-02 半导体装置的制造方法
CN201880087913.8A Active CN111656490B (zh) 2018-02-02 2018-02-02 半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880087913.8A Active CN111656490B (zh) 2018-02-02 2018-02-02 半导体装置的制造方法

Country Status (5)

Country Link
US (2) US11251046B2 (zh)
JP (1) JP6861855B2 (zh)
CN (2) CN117238852A (zh)
DE (1) DE112018007002T5 (zh)
WO (1) WO2019150541A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
JP2003179033A (ja) * 2001-12-11 2003-06-27 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005079462A (ja) * 2003-09-02 2005-03-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2006066474A (ja) 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 製造方法
JP2009224756A (ja) 2008-02-19 2009-10-01 Victor Co Of Japan Ltd 半導体素子の製造方法
JP5428362B2 (ja) 2009-02-04 2014-02-26 富士電機株式会社 半導体装置の製造方法
JP5560595B2 (ja) * 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP2013098228A (ja) 2011-10-28 2013-05-20 Denso Corp 半導体装置およびその製造方法
JP5920970B2 (ja) * 2011-11-30 2016-05-24 ローム株式会社 半導体装置
JP6245118B2 (ja) 2013-09-27 2017-12-13 豊田合成株式会社 半導体装置およびその製造方法
JP6036765B2 (ja) * 2014-08-22 2016-11-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016119393A (ja) 2014-12-22 2016-06-30 三菱電機株式会社 半導体装置およびその製造方法
US9484255B1 (en) * 2015-11-03 2016-11-01 International Business Machines Corporation Hybrid source and drain contact formation using metal liner and metal insulator semiconductor contacts
JP6817777B2 (ja) 2015-12-16 2021-01-20 ローム株式会社 半導体装置
US9941266B2 (en) 2015-12-16 2018-04-10 Rohm Co., Ltd. Semiconductor device
US10516017B2 (en) 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same

Also Published As

Publication number Publication date
JPWO2019150541A1 (ja) 2020-04-09
US20200279744A1 (en) 2020-09-03
US11251046B2 (en) 2022-02-15
CN111656490B (zh) 2023-09-26
US20220037159A1 (en) 2022-02-03
JP6861855B2 (ja) 2021-04-21
US11869773B2 (en) 2024-01-09
CN111656490A (zh) 2020-09-11
WO2019150541A1 (ja) 2019-08-08
DE112018007002T5 (de) 2020-10-29

Similar Documents

Publication Publication Date Title
CN1200461C (zh) 半导体器件及其制造方法
CN107078168B (zh) 用于高电压集成电路电容器的方法和设备
CN102810561B (zh) 半导体器件及其制造方法
US20050263902A1 (en) Barrier free copper interconnect by multi-layer copper seed
KR101130557B1 (ko) 상호접속 구조물 및 상호접속 구조물의 제조 공정
CN102315198A (zh) 具有对准标记的结构及堆叠装置的制造方法
JP2012124484A (ja) 分離トレンチの形成方法
US10109665B2 (en) Semiconductor device and method of fabricating the same
CN107026139B (zh) 制造半导体器件的方法和对应的器件
US8946896B2 (en) Extended liner for localized thick copper interconnect
CN104103684A (zh) 半导体器件和制造方法
US20120104612A1 (en) Semiconductor device and method for manufacturing the same
CN111656490B (zh) 半导体装置的制造方法
CN113066763B (zh) 半导体结构及其制作方法
CN108155234A (zh) 半导体器件和用于制造半导体器件的方法
JP7058780B2 (ja) 半導体装置の製造方法
US10347530B2 (en) Method of forming interconnect structure with partial copper plating
CN106971986B (zh) 用于iii-v半导体器件的水和离子阻挡层
CN113823615B (zh) 电容式隔离芯片
US9786592B2 (en) Integrated circuit structure and method of forming the same
US11313031B2 (en) Method for forming aluminum film
US20110227230A1 (en) Through-silicon via fabrication with etch stop film
US10224237B2 (en) Semiconductor devices and methods for forming a semiconductor device
CN112614810A (zh) 一种平坦化金属叠层的方法及器件
TW530382B (en) Method of forming a metal interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination