CN102593167B - 半导体装置以及功率变换装置 - Google Patents

半导体装置以及功率变换装置 Download PDF

Info

Publication number
CN102593167B
CN102593167B CN201210001137.XA CN201210001137A CN102593167B CN 102593167 B CN102593167 B CN 102593167B CN 201210001137 A CN201210001137 A CN 201210001137A CN 102593167 B CN102593167 B CN 102593167B
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
layer
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210001137.XA
Other languages
English (en)
Other versions
CN102593167A (zh
Inventor
白石正树
森睦宏
铃木弘
渡边聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN102593167A publication Critical patent/CN102593167A/zh
Application granted granted Critical
Publication of CN102593167B publication Critical patent/CN102593167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种半导体装置，能够在保持低损失和高耐压的同时，提高栅极驱动电路对在导通开关时间段中的dv/dt的控制性。该半导体装置设置有：第1导电型的第1半导体层(4)；在其表面附近形成的第2导电型的第2半导体层(2)；与其电连接的第1主电极(11)，与第1半导体层(4)邻接且在与第2半导体层(2)相反侧的表面附近形成的第2导电型的第3半导体层(6)；在其上部上选择性地设置的第1导电型的第4半导体层(7)；与第3半导体层(6)以及第4半导体层(7)电连接的第2主电极(14)；其侧面与第4半导体层(7)和第3半导体层(6)接触且达到第1半导体层(4)的沟槽(17)；沿着该侧面通过多晶硅的边壁形成的栅极电极(9)；以及在沟槽(17)内离开栅极电极(9)而设置且与第2主电极(14)电连接的多晶硅电极(18)。

Description

半导体装置以及功率变换装置
技术领域
本发明涉及一种半导体装置以及使用了其的功率变换装置。
背景技术
半导体装置可以充当根据施加到控制电极上的电压来控制主电极间流动的电流的开关元件。作为这样的半导体元件的一种的具有沟槽绝缘栅极构造的绝缘栅极双极型晶体管(Insulated Gate Bipolar Transistor：以下，略为IGBT)可以根据施加到栅极电极上的电压来控制集电极电极与发射极电极之间流动的电流。由于IGBT可控制的功率从数十瓦特起甚至达到数十万瓦特，并且开关频率也从数十赫兹到超十万赫兹而范围广泛，因此从家庭用的空调机或电灶等中所使用的小功率用的功率变换装置(例如，逆变器、转换器、斩波器(chopper)等)直到铁道或钢铁厂等中所使用的大功率用的功率变换装置，其均得到了范围广泛地利用。
为了这些功率变换装置的高效率化，在IGBT中，正在谋求低损失化，并且正在要求导通损失或开关损失的降低。为了同时防止EMC(ElectroMagnetic Compatibility，电磁兼容)噪声或误操作、电动机的绝缘破坏等问题，正在要求能够根据应用程序的规格，执行由dv/dt的栅极驱动电路在导通开关时间段中进行的控制。
因此，在专利文献1中，提出了以下方案：通过经由电阻将浮动p层与发射极电极进行电连接，来提高该dv/dt的控制性。另外，在专利文献2中，提出了以下构造：作为专利文献1的浮动p层的替代，形成沟槽，并且通过绝缘膜或半导体层来填充该沟槽，使栅极-发射极间电容和栅极-集电极间电容的比变大，并且能够使开关速度变快且能够降低开关损失。
专利文献1：JP特开2004-39838号公报
专利文献2：JP特开2005-327806号公报
在专利文献1的情况下，尽管浮动p层与发射极电极之间的电阻的电阻值设定得越小，越会提高dv/dt的控制性，但是由于在导通状态下注入浮动p层的空穴电流的一部分经由电阻而流出到发射极电极，促使电子的注入的效果变弱，导通电压上升，并且损失增加。相反，尽管当使电阻的电阻值变大时导通电压的上升变小，但是dv/dt的控制性下降。由此，可以认为，在专利文献1中，dv/dt的控制性的提高与损失的降低为此消彼长的关系，而无法兼顾。
另外，在专利文献2的情况下，在沟槽中填充的绝缘膜侧的栅极电极的角部集中了电场，可以认为耐压下降。
发明内容
因此，本发明的目的是提供一种半导体装置以及使用其的功率变换装置，能够在保持低损失和高耐压的同时，提高dv/dt的栅极驱动电路在导通开关时间段中的控制性。
为了达成所述目的，本发明提出了一种半导体装置，特征在于，设置有：第1导电型的第1半导体层；在该第1半导体层的表面附近形成的第2导电型的第2半导体层；与所述第2半导体层电连接的第1主电极；与所述第1半导体层邻接，且在与所述第2半导体层相反侧的表面附近形成的第2导电型的第3半导体层；在该第3半导体层的上部选择性地设置的第1导电型的第4半导体层；与所述第3半导体层以及所述第4半导体层电连接的第2主电极；其侧面与所述第4半导体层和所述第3半导体层接触，且达到所述第1半导体层的沟槽；沿着该沟槽的所述侧面通过多晶硅的边壁形成的栅极电极；以及在所述沟槽内离开所述栅极电极而设置，且与所述第2主电极电连接的多晶硅电极。另外，还提出了一种使用了该半导体装置的功率变换装置。
根据本发明，提供了一种半导体装置以及使用了其的功率变换装置，能够在保持低损失和高耐压的同时，提高栅极驱动电路对在导通开关时间段中的dv/dt的控制性。
附图说明
图1是本发明的第1实施方式所涉及的半导体装置(IGBT)的主要部分的俯视图。
图2A是图1的A-A方向的按照箭头看到的截面图。
图2B是图1的B-B方向的按照箭头看到的截面图。
图3是表示本发明的IGBT的每单位面积的反馈电容的集电极-发射极间电压依赖性的特性图。
图4是表示本发明的IGBT中的集电极-发射极间耐压的栅极电极-多晶硅电极间的距离L的依赖性的特性图。
图5是表示本发明的IGBT中的导通时的集电极-发射极间电压的计算波形的特性图。
图6A是表示本发明的IGBT的制造工序(工序1)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6B是表示本发明的IGBT的制造工序(工序2)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6C是表示本发明的IGBT的制造工序(工序3)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6D是表示本发明的IGBT的制造工序(工序4)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6E是表示本发明的IGBT的制造工序(工序5)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6F是表示本发明的IGBT的制造工序(工序6)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6G是表示本发明的IGBT的制造工序(工序7)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6H是表示本发明的IGBT的制造工序(工序8)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6I是表示本发明的IGBT的制造工序(工序9)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6J是表示本发明的IGBT的制造工序(工序10)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图6K是表示本发明的IGBT的制造工序(工序11)的截面图，(a)相当于图1的A-A方向的按照箭头看到的截面图，(b)相当于图1的B-B方向的按照箭头看到的截面图。
图7是本发明的第2实施方式所涉及的半导体装置(IGBT)的主要部分的截面图，相当于图1的A-A方向的按照箭头看到的截面图。
图8是本发明的第3实施方式所涉及的半导体装置(IGBT)的主要部分的截面图，相当于图1的A-A方向的按照箭头看到的截面图。
图9是本发明的第4实施方式所涉及的半导体装置(IGBT)的主要部分的截面图，相当于图1的A-A方向的按照箭头看到的截面图。
图10是本发明的第5实施方式所涉及的半导体装置(IGBT)的主要部分的俯视图。
图11是本发明的第6实施方式所涉及的半导体装置(IGBT)的主要部分的截面图，相当于图1的A-A方向的按照箭头看到的截面图。
图12是本发明的第7实施方式所涉及的半导体装置(IGBT)的主要部分的截面图，相当于图1的A-A方向的按照箭头看到的截面图。
图13是本发明的第8实施方式所涉及的功率变换装置的电路图。
符号说明
1    集电极端子
2    p集电极层(第2半导体层)
3    n缓冲层
4    n-漂移层(第1半导体层)
6  p沟道层(第3半导体层)
7  n+发射极层(第4半导体层)
8，8a p+接触层
9  栅极电极
9a 引出布线
10 栅极绝缘膜(第2绝缘膜)
11 集电极电极(第1主电极)
12 引出栅极电极
13 层间绝缘膜
14 发射极电极(第2主电极)
15 栅极端子
16 发射极端子
17 沟槽
18 多晶硅电极
19 绝缘膜(第1绝缘膜)
20 接触孔(第1接触孔)
21 接触孔
22 接触孔(第2接触孔)
23 接触孔
25 p阱层(第5半导体层)
26 n层(第6半导体层)
27 p层(第7半导体层)
31、32、33光刻胶
41 栅极驱动电路
42 二极管
100 半导体装置(IGBT)
101 功率变换装置
C1、C2、C3  串联电路
IN1、IN2  输入端子
OUT1、OUT2、OUT3  输出端子
n1、n2、n3  连接点
R1、R2  电阻
具体实施方式
接下来，参照相应的附图对本发明的实施方式进行详细说明。此外，在各图中，对共同的部分赋予了相同的符号，并省大致了对其的重复说明。
第1实施方式
半导体装置的构造
在图1中，示出了本发明的第1实施方式所涉及的半导体装置(IGBT)100的主要部分的俯视图。在图1中，特别地，透视地绘制了栅极电极9、用于将栅极电极9引出到外部的引出布线9a、以及多晶硅电极18。在本实施方式中，可以将这些组件全部图案形成在同一多晶硅层。设置多条栅极电极9(图1中为6条)。栅极电极9每两条形成一对，并且2条栅极电极9在端部处按照回绕成大致半圆形状的方式进行结合。于是，各个栅极电极9在其端部处与引出布线9a连接。成对的2条栅极电极9在这些的端部处包括绕回的大致半圆形状，并且设置在沟槽(沟)17的内侧。沟槽17的端部(终端构造)也形成为大致半圆形状，并且使沟槽17的外形成为人的手指那样的形状。沿着大致半圆形状的沟槽17的端部(终端构造)的侧壁设置绝缘膜(第1绝缘膜)19。另外，在离开终端构造的沟槽17的侧壁上设置栅极绝缘膜(第2绝缘膜)10。绝缘膜(第1绝缘膜)19的厚度比栅极绝缘膜10的厚度厚。通过将沟槽17的终端构造形成为大致半圆形状，使得没有角部，防止了在角部处绝缘膜19(栅极绝缘膜10)变薄。另外，通过在沟槽17的终端构造处以及其附近设置比栅极绝缘膜10厚的绝缘膜19，在沟槽17的终端构造中，提高了从沟槽17的内侧向外侧上拉而与引出布线9a连接的栅极电极9的耐压(栅极耐压)。
在引出布线9a之上，沿着沟槽17的多个终端构造设置了沟状的接触孔23。引出布线9a经由接触孔23与引出栅极电极12连接。
接触孔(第2接触孔)22被将栅极电极9向沟槽17的外侧引出的引出布线9a围住。接触孔(第2接触孔)22相对于沟槽17，设置在终端构造的更外侧。在接触孔(第2接触孔)22的底部，形成了p+接触层8a。接触孔(第2接触孔)22使发射极电极14与p+接触层8a连接，并进一步与p阱层(第5半导体层)25(图2B参照)连接。
在端部按照大致半圆形状绕回的成对的2条栅极电极9之间，沿着栅极电极9设置层间绝缘膜13，在该层间绝缘膜13之间设置多晶硅电极18。多晶硅电极18设置在沟槽17的内侧。在多晶硅电极18之上，与沟槽17的侧壁平行地设置了沟状的接触孔20。经由接触孔20，多晶硅电极18与发射极电极14连接。
形成多个沟槽17(图1中为3个)，并且相互平行地配置。在相邻的沟槽17彼此之间与沟槽17的侧壁平行地设置了沟状的接触孔21。在接触孔21的底部及其周边形成了p+接触层8、n+(第1导电型)发射极层(第4半导体层)7、p(第2导电型)沟道层(第3半导体层)6。p+接触层8、n+发射极层(第4半导体层)7、以及p沟道层(第3半导体层)6经由接触孔21与发射极电极14连接。n+发射极层(第4半导体层)7与p沟道层(第3半导体层)6在沿着沟槽17的侧壁的方向上交替重复形成。
在图2A中，示出了图1的A-A方向的按照箭头看到的截面图。本发明的IGBT100具有：集电极电极(第1主电极)11、p集电极层(第2半导体层)2、n缓冲层3、n-漂移层(第1半导体层)4、p沟道层(第3半导体层)6、n+发射极层(第4半导体层)7、p+接触层8、沟槽17、栅极电极9、栅极绝缘膜(第2绝缘膜)10、沟槽17内的绝缘膜(第1绝缘膜)19、沟槽17内的栅极电极9间设置的多晶硅电极18、层间绝缘膜13、发射极电极(第2主电极)14、集电极端子1、发射极端子16、栅极端子15。此外，冠以“n”或者“p”的层分别表示以电子作为多数载流子的n型层，以及以空穴作为多数载流子的p型层，对于“n”或者“p”上标的“+”或者“-”表示该层的多数载流子的浓度(杂质浓度)比较高，或者比较低。此外，所附权利要求中所记载的第1导电型和第2导电型与n型和p型相对应。当将第1导电型设为n型时，第2导电型成为p型，当将第1导电型设为n型时，第2导电型成为p型，形成对应。
图2A所示的本发明的IGBT100形成为n沟道型的IGBT。在n-漂移层4的背侧的表面附近，层叠了n缓冲层3、p集电极层2、以及集电极电极11。集电极电极11与p集电极层2电连接。集电极端子1与集电极电极11连接。
在n-漂移层4的表侧的表面附近，形成与n-漂移层4邻接的p沟道层6。将n+发射极层7选择性地设置在p沟道层的上部(由此，如图1所示，n+发射极层7与p沟道层6在沿着沟槽17的侧壁的方向上交替地配置)。发射极电极14经由p+接触层8与p沟道层6电连接，并且与n+发射极层7电连接。
在沟槽17的侧面，n+发射极层7与p沟道层6接触。沟槽17的底表面比n+发射极层7和p沟道层6的底表面深，达到n-漂移层4。在沟槽(沟)17的内侧，设置了栅极绝缘膜10、栅极电极9、绝缘膜19、多晶硅电极18。在沟槽17的侧面、以及沟槽17的底表面的周边部上，设置了栅极绝缘膜10。栅极电极9在栅极绝缘膜10上沿着沟槽17的侧面设置。在沟槽17的底表面的中央部上，设置绝缘膜19。将多晶硅电极18设置在绝缘膜19上。多晶硅电极18被设置为从栅极电极9离开距离(栅极电极-多晶硅电极间距离)L。多晶硅电极18与发射极电极14电连接。
多晶硅电极18的上表面的高度与p沟道层6(p+接触层8)或者n+发射极层7的上表面的高度大致相等。由此，在p沟道层6和n+发射极层7上开口的接触孔21的深度与在多晶硅电极18上开口的接触孔20的深度可以设为相等，可以从发射极电极14经由接触孔20、21向多晶硅电极18、p沟道层6、以及n+发射极层7可靠地进行连接。
在宽幅的沟槽17的内侧，也宽幅地形成多晶硅电极18。与此相对，由于在多晶硅电极18上形成的接触孔20形成在多晶硅电极18的中央，因此多晶硅电极18内产生内部电阻。将该内部电阻的等价电路记载为电阻R1。
在图2B中，示出了图1的B-B方向的按照箭头看到的截面图。此外，为了易于理解图2B与图1的对应关系，与图1的B-B方向上的点B1～B9、BG、BE对应的图2B上的位置上，配置具有相同符号的点B1～B9、BG、BE。
如图2B所示，从沟槽17的端部(终端构造)的附近到沟槽17的外侧，设置了p阱层(第5半导体层)25。p阱层25设置在n-漂移层4上。p阱层25经由p+接触层8a和接触孔22与发射极电极14连接。接触孔22设置在沟槽17的外侧且设置在引出布线9a之间。由此，可以使接触孔22的深度与接触孔20，21(参照图2A)的深度相等(可以使接触孔20～22的底表面的高度相等)，可以从发射极电极14经由接触孔20、21、22与多晶硅电极18、p沟道层6、以及n+发射极层7(参照图2A)连接，并且进一步向p阱层25可靠地进行连接。
从p阱层25上的沟槽17的底表面到侧面，然后到沟槽17的外侧，设置比栅极绝缘膜10厚的绝缘膜19。在该绝缘膜19上，设置栅极电极9和引出布线9a。由此，提高了从沟槽17的内侧向外侧上拉而与引出布线9a连接的栅极电极9的耐压(栅极耐压)。
于是，本发明的IGBT100的第1特征点在于：在宽幅的沟槽17的侧壁上，根据边壁(side wall)构造来形成栅极电极9。栅极电极9的边壁构造通过与多晶硅电极18相同材料的多晶硅来形成。沟槽17的宽度Wa被形成为比与相邻的沟槽17的间隔Wb还要宽(Wa＞Wb)。通过设置这样宽幅的沟槽17，删除了浮动p层。另外，相对于在现有构造中由栅极绝缘膜10来围住栅极电极9，在本实施方式中，由于由栅极绝缘膜10和较厚的层间绝缘膜13来围住栅极电极9，能够大幅地降低反馈电容。另外，将与栅极电极9离开了距离L的多晶硅电极18设置在比栅极绝缘膜10的厚度Ta厚的厚度Tb(Tb＞Ta)的绝缘膜19上。其原因在于：尽管在IGBT的截止时在栅极绝缘膜10或较厚的绝缘膜19上产生过电压，但是由于从栅极电极9离开越多则其大小变得越大，因此通过使从栅极电极9离开的多晶硅电极18下的绝缘膜19变厚，能够防止破坏或绝缘膜的可靠性的下降。
在图3中，示出了本发明的IGBT100的每单位面积的反馈电容的集电极-发射极间电压依赖性的计算结果。从图3中可以明白，本发明的IGBT100与现有的IGBT相比，将反馈电容降低到1/4程度。
本发明的IGBT100的第2特征点在于：如图2A所示，在宽幅的沟槽17内的栅极电极9之间，设置了多晶硅电极18。多晶硅电极18与发射极电极14连接，能够缓和在电压施加时在栅极电极9的角部9e所涉及的电场，并且能够提高耐压。另外，由于形成了由多晶硅电极18与绝缘膜19形成的电容，通过该电容，在导通IGBT100，并且在沟槽17下流入了空穴电流时，通过由空穴电流的一部分对所述电容进行充电，能够抑制沟槽17下部的电位上升，并且能够抑制栅极电位的抬升。
在图4中，示出了本发明的IGBT100中的集电极-发射极间耐压的栅极电极9-多晶硅电极18间的所述距离L的依赖性的计算结果。从图4可以理解，通过使栅极电极9与多晶硅电极18靠近(使距离L变小)，能够提高耐压。可以认为，由于在电压施加时，不仅在栅极电极9的角部9e，而且在多晶硅电极18的角部18e也涉及电场，分散地缓和了栅极电极9的角部9e所涉及的电场，因此能够提高耐压。
本发明的IGBT100的第3特征点在于：使多晶硅电极18的上表面与p沟道层6(p+接触层8)、n+发射极层7、p阱层25(p+接触层8a)的上表面的高度相同。由此，能够缓和宽幅的沟槽17的内侧与外侧处的级差。尽管当级差较大时，可能会发生在制造时中的光电(photo)工序中产生抗蚀剂不均匀、导线接合的可靠性下降的问题，但是由于在本发明的IGBT100中能够缓和级差，避免了上述问题。
在图5中，示出本发明的IGBT100的导通时的集电极-发射极间电压的计算波形。从图5可以理解，通过在本发明的IGBT100中改变栅极电阻，能够控制集电极-发射极间电压的dvce/dt。
如上所述，通过在本发明的IGBT100中设置宽幅的沟槽17，可以删除浮动p层，而通过在沟槽17的侧壁上通过边壁方式来设置栅极电极9，可以降低栅极的反馈电容，并且提高栅极驱动电路对在导通开关时间段中的dv/dt的控制性。另外，通过在栅极电极9间设置与发射极电极14连接的多晶硅电极18，能够保持耐压。
以下，详细说明删除了浮动p层的效果。作为在改变了现有的IGBT的沟槽栅极(栅极电极9)的排列间距的构造中的沟槽栅极的间隔较宽的位置处形成p沟道层6的替代，设置了浮动p层。通过这样的构成，由于电流仅在沟槽栅极的间隔较狭的部分中流动，能够抑制在短络时流动的过电流，并且能够提高IGBT的对破坏的耐受量。另外，由于空穴电流的一部分经由浮动p层流入p沟道层6，因此还具有能够增加沟槽栅极附近的空穴浓度，并能够降低导通电压的效果。另外，浮动p层与n-漂移层4的所形成的pn结能够缓和在沟槽栅极中所涉及的电场并保持较高的耐压。然而，IGBT的导通开关时间段中的输出电压的时间变化率dv/dt的控制性下降，特别地，在导通开关时间段中的前半部分中，即使改变栅极电阻，dv/dt(dvce/dt)也不变而无法控制。
该控制性下降的理由如以下所考虑的。即，当IGBT变为导通状态时，空穴过渡性地流入浮动p层，浮动p层的电位变高。此时，由于位移电流经由在栅极绝缘膜10中形成的反馈电容流到栅极电极9，栅极电位被抬升，因此由MOSFET构造的互电导gm和栅极-发射极间电压的时间变化率dvge/dt的积决定的集电极电流的时间变化率dic/dt增加，开关速度会进行加速。过渡性地流入浮动p层的空穴的量主要由半导体内部的构造来决定，而难以通过外部的栅极电阻来控制。因此，无法通过外部的栅极电阻来控制加速的dic/dt，结果，产生了无法通过栅极电阻控制的集电极电压的时间变化率dvce/dt的时间段。
由于能够抑制由于该浮动p层5的影响而造成的栅极电位的抬升，因此在本发明中删除浮动p层，作为替代，填充层间绝缘膜13，并在该层间绝缘膜13中埋入与发射极电极14连接的多晶硅电极18。由于通过删除浮动p层，能够使由于浮动p层的影响而造成的栅极的电位变动消失，因此能够提高dv/dt的控制性。另外，由于通过将多晶硅电极18和发射极电极14经由电阻R1电连接，能够抑制多晶硅电极18的电位的抬升，并且能够减少从浮动p层流入栅极电极9的位移电流，因此能够抑制栅极电位的抬升，并能够提高dv/dt的控制性。另外，由于栅极电极9的多晶硅9侧被较厚的绝缘膜(层间绝缘膜13)覆盖，因此能够降低反馈电容，并能够进一步提高dv/dt的控制性。
半导体装置的制造方法
在图6A～图6K中，示出了本发明的IGBT100的制造工序的一例。图6A～图6K各自的(a)相当于图1的A-A方向(主功能区域)的按照箭头看到的截面图，图6A～图6K各自的(b)相当于图1的B-B方向(终端构造区域)的按照箭头看到的截面图。对于本发明的实施方式的半导体装置的制造方法，只要作为结果能够形成本发明的半导体装置的构造，则对该制造方法没有特别的限制而可以使用从前的方法。尽管如后所述，列出了一例来说明本发明的半导体装置的制造方法，但是对于未说明的工序，可以使用从前的方法。
首先，如图6A(a)(b)所示，准备形成为n-漂移层4的半导体基板。然后，如图6A(b)所示，在n-漂移层4的上侧，形成p阱层25。
接下来，如图6B(a)(b)所示，在n-漂移层4以及p阱层25上，通过光刻胶31，图案形成沟槽17的形状。
接下来，通过在掩模上对光刻胶31进行各向异性蚀刻，如图6C(a)(b)所示，形成宽度较宽的沟槽17。沟槽17形成得比p阱层25的底表面浅。
接下来，如图6D(a)(b)所示，形成栅极绝缘膜10和比其厚的绝缘膜19。附带地，暂时先在整个面上形成绝缘膜19，通过光刻法和各向异性蚀刻，对形成栅极绝缘膜10的区域的绝缘膜19进行蚀刻。尽管由于通过该蚀刻使绝缘膜19变薄，可以形成栅极绝缘膜10，但是也可以使形成栅极绝缘膜10的区域的n-漂移层4露出。在使n-漂移层4露出的情况下，通过对n-漂移层4进行热氧化，可以形成栅极绝缘膜10。
接下来，如图6E(a)(b)所示，堆积形成为栅极电极9、引出布线9a或多晶硅电极18的多晶硅膜。此时，按照使沟槽17内堆积的多晶硅膜的上表面的高度与沟槽17的外侧的n-漂移层4的上表面的高度变为相同的方式，来调整堆积的多晶硅膜的厚度。
接下来，如图6F(a)(b)所示，在所述多晶硅膜上，通过光刻胶32(32a)，进行多晶硅电极18的形状的图案形成。另外，如图6F(b)所示，在所述多晶硅膜上，通过光刻胶32(32b)，进行栅极电极9的一部分和引出布线9a的形状的图案形成。
接下来，通过在掩模上对光刻胶32进行各向异性蚀刻，如图6G(a)(b)所示，形成多晶硅电极18和引出布线9a。另外，同时，将栅极电极形成为边壁。
接下来，如图6H(a)(b)所示，通过光刻胶33，进行p沟道层6的形状的图案形成，并且按照使p沟道层6成为p型半导体的方式，进行离子注入(implantation)。另外，通过光刻胶33，进行n+发射极层7的形状的图案形成，并且按照使n+发射极层7成为n型半导体的方式，进行离子注入。
接下来，通过进行热处理，如图6I(a)(b)所示，激活注入的离子，形成p沟道层6以及n+发射极层7。p沟道层6以及n+发射极层7形成在相邻的沟槽17之间，并且形成在沟槽17的外侧的n-漂移层4上。
接下来，如图6J(a)(b)所示，在整个面上堆积层间绝缘膜13。不仅将层间绝缘膜13堆积在p沟道层6以及n+发射极层7的上、栅极电极9、引出布线9a和多晶硅电极18上，而且将其埋入栅极电极9(引出布线9a)与多晶硅电极18之间等。
接下来，通过光刻法和各向异性蚀刻，如图6K(a)(b)所示，在层间绝缘膜13上形成接触孔20～23。对在掩模上对层间绝缘膜13、多晶硅电极18、引出布线9a进行离子注入，形成p+接触层8、8a。
最后，如图2A和图2B所示，形成发射极电极14、引出栅极电极12、n缓冲层3、p集电极层2、集电极电极11。通过以上所述，完成了IGBT100。此外，尽管在第1实施方式中，是在表面侧的加工工序之后形成背面的p集电极层2或n缓冲层3，但是也可以使用从最初就形成有p集电极层2或n缓冲层3的外延基板等。
第2实施方式
在图7中，示出了本发明的第2实施方式所涉及的半导体装置(IGBT)100的主要部分的截面图。该图7的截面图相当于图1的A-A方向的按照箭头看到的截面图。第2实施方式与第1实施方式不同点在于：绝缘膜19特别是沟槽17的底表面上形成的绝缘膜19通过LOCOS(Local Oxidationof Silicon，硅的局部氧化)来形成。在在第2实施方式中也将绝缘膜19的厚度设定为与第1实施方式相同的厚度的情况下，通过使用LOCOS，绝缘膜19的底表面在第2实施方式中比第1实施方式变低，并且绝缘膜19的上表面在第2实施方式中也比第1实施方式变低。如果绝缘膜19的上表面变低，则在其上形成的多晶硅电极18的角部18e的高度也变低，并且可以靠近栅极电极9的角部9e。由此，实质上缩短了图4所述的距离L，并且可以提高发射极-集电极间耐压。
在基于LOCOS的绝缘膜19中，外周部比鸟嘴(bird’s beak)越外侧变得越薄。绝缘膜19的外周部的上表面成为了越靠外侧则变得越低的圆锥面。该圆锥面向着栅极电极9变低。于是，在该圆锥面上，设置多晶硅电极18的端面。由此，由于可以使多晶硅电极18的角部18e的高度进一步变低，因此可以靠近栅极电极9的角部9e，并且可以提高发射极-集电极间耐压。
此外，在第2实施方式的IGBT100的制造方法中，作为在第1实施方式中在整个面上形成绝缘膜19的替代，可以仅在形成绝缘膜19的区域上实施LOCOS。之后，通过使形成栅极绝缘膜10的区域(并未实施LOCOS的区域)的n-漂移层4露出，并且对n-漂移层4进行热氧化，可以形成栅极绝缘膜10。
第3实施方式
在图8中，示出了本发明的第3实施方式所涉及的半导体装置(IGBT)100的主要部分的截面图。该图8的截面图相当于图1的A-A方向的按照箭头看到的截面图。第3实施方式与第1实施方式的不同点在于：多晶硅电极18不仅设置在绝缘膜19上，而且还设置在其外周部处、栅极绝缘膜10的一部分上。多晶硅电极18的外周部处的栅极绝缘膜10的厚度与栅极电极9处的栅极绝缘膜10的厚度相等。由此，可以使多晶硅电极18的角部18e与栅极电极9的角部9e的高度相等，并且可以使多晶硅电极18的角部18e与栅极电极9的角部9e靠近。由此，可以实质上缩短图4所示的距离L，并且可以提高发射极-集电极间耐压。
第4实施方式
在图9中，示出了本发明的第4实施方式所涉及的半导体装置(IGBT)100的主要部分的截面图。该图9的截面图相当于图1的A-A方向的按照箭头看到的截面图。第4实施方式与第1实施方式的不同点在于：绝缘膜19的外周部越靠外侧则变得越薄。绝缘膜19的外周部的上表面成为越靠外侧则变得越低的圆锥面。该圆锥面与第2实施方式同样，向着栅极电极9变低。于是，在该圆锥面上，设置多晶硅电极18的端面。由此，由于可以使多晶硅电极18的角部18e的高度进一步变低，因此可以靠近栅极电极9的角部9e。由此，可以实质上缩短图4所示的距离L，并且可以提高发射极-集电极间耐压。
此外，在第4实施方式的IGBT100的制造方法中，在整个面上形成了绝缘膜19之后，通过光刻胶进行绝缘膜19的形状的图案形成，通过在掩模上对该光刻胶通过各向同性蚀刻来蚀刻绝缘膜19，可以形成圆锥面。
第5实施方式
在图10中，示出了本发明的第5实施方式所涉及的半导体装置(IGBT)100的主要部分的俯视图。第5实施方式与第1实施方式(参照图2B)的不同点在于：在多晶硅电极18上，断续地设置了为了对多晶硅电极18和发射极电极14进行连接而设置的接触孔(第1接触孔)20。另一方面，在第一实施方式中，在多晶硅电极18上连续地按照一条沟的方式来设置为了对多晶硅电极18与发射极电极14进行连接而设置的接触孔20。
尽管如前所述，通过将空穴电流的一部分充电到由多晶硅电极18和绝缘膜19形成的电容中，可以抑制沟槽17正下方的电位上升，并且可以抑制栅极电位的抬升，但是由于空穴电流减少，会产生导通电压上升的问题。由此，如图10所示，断续地设置接触孔20，并且使多晶硅电极18的内部电阻(电阻)R2变大。这等价地将电阻R2连接在多晶硅电极18与发射极电极之间，并且设定得比第1实施方式的电阻R1(参照图2A)大，可以取得对栅极电位的抬升的抑制效果和导通电压的上升的平衡。
第6实施方式
在图11中，示出了本发明的第6实施方式所涉及的半导体装置(IGBT)100的主要部分的截面图。该图11的截面图相当于图1的A-A方向的按照箭头看到的截面图。第6实施方式与第1实施方式的不同点在于：在p沟道层6与n-漂移层4之间，设置了n层(第6半导体层)26。由此，通过在p沟道层6之下插入n层26，由于n层26对于流入发射极电极14的空穴而言成为障碍，因此发射极附近的空穴浓度增加，可以实现导通电压的进一步降低。
第7实施方式
在图12中，示出了本发明的第7实施方式所涉及的半导体装置(IGBT)100的主要部分的截面图。该图12的截面图相当于图1的A-A方向的按照箭头看到的截面图。第7实施方式与第6实施方式的不同点在于：在n层26与n-漂移层4之间，设置了p层(第7半导体层)27。尽管在第6实施方式中，越是提高n层26的载流子浓度，则对于空穴的障碍变得越高，导通电压的降低效果得到提高，但是当考虑到截止时的n层26处的电场强度变强，耐压下降的情况，通过在n层26之下进一步添加/插入p层27，可以缓和n层26处的电场强度，并且即使载流子浓度变高也可以保持耐压，因而可以实现导通电压的进一步降低。
第8实施方式
在图13中，示出了本发明的第8实施方式所涉及的功率变换装置101的电路图。在功率变换装置101中，使用了第1到第7实施方式中所说明的IGBT(半导体装置)100的任意一个。第8实施方式的功率变换装置101充当逆变器。在功率变换装置101中，将串联连接了多个(在图13的例中为2个)IGBT100的多个(在图13的例中为3串)串联电路C1～C3并联地进行连接。IGBT100分别与栅极驱动电路41连接。IGBT100分别与二极管42并联连接。在串联电路C1～C3的两端，连接了一对输入端子IN1、IN2。串联电路C1～C3内的IGBT100间的连接点n1～n3的每一个与输出端子OUT1～OUT3连接。功率变换装置101对从输入端子IN1，IN2输入的功率进行变换，并从输出端子OUT1～OUT3输出，充当逆变器。由于在功率变换装置101中使用了在第1到第7实施方式中所说明的IGBT(半导体装置)100的任意一个，因此能够实现低损失化和高可靠性。尽管在本实施方式中对逆变器(电路)进行了说明，但是通过对于转换器或斩波器等其他的功率变换装置，也采用在第1到第7实施方式中所说明的IGBT(半导体装置)100的任意一个，可以取得同样的效果。
此外，尽管在第1到第7实施方式中以n沟道型的IGBT为例进行了说明，但是本发明的半导体装置并不限定于n沟道型的IGBT，对于p沟道型的IGBT，也包含在本发明的范围内。另外，对于具有沟槽栅极的其他的设备构造，也可应用本发明。

Claims (14)

1.一种半导体装置，其特征在于，设置有：
第1导电型的第1半导体层；
在该第1半导体层的表面附近形成的第2导电型的第2半导体层；
与所述第2半导体层电连接的第1主电极；
与所述第1半导体层邻接，且在与所述第2半导体层相反侧的表面附近形成的第2导电型的第3半导体层；
在该第3半导体层的上部选择性地设置的第1导电型的第4半导体层；
与所述第3半导体层以及所述第4半导体层电连接的第2主电极；
侧面与所述第4半导体层和所述第3半导体层接触，且到达所述第1半导体层的沟槽；
沿着该沟槽的所述侧面通过多晶硅的边壁形成的栅极电极；以及
在所述沟槽内离开所述栅极电极而设置，且与所述第2主电极电连接的多晶硅电极，
所述多晶硅电极与所述第1半导体层之间的第1绝缘膜的至少一部分比所述栅极电极与所述第1半导体层之间的第2绝缘膜厚，
所述半导体装置具有第2导电型的第5半导体层，该第2导电型的第5半导体层设置在所述沟槽的终端构造的附近的所述第1半导体层上，
所述第5半导体层与所述第2主电极通过相对于所述沟槽设置在所述终端构造的更外侧的第2接触孔而电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述沟槽的宽度被形成为比相邻的所述沟槽的间隔宽。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述多晶硅电极与所述第2主电极通过在所述多晶硅电极上断续地设置的第1接触孔而电连接。
4.根据权利要求1所述的半导体装置，其特征在于，
在所述多晶硅电极的外周部处的所述第1绝缘膜的厚度与所述栅极电极和所述第1半导体层之间的所述第2绝缘膜的厚度相等。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第1绝缘膜通过硅的局部氧化即LOCOS来形成。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述多晶硅电极的上表面的高度、与所述第3半导体层或者所述第4半导体层的上表面的高度相等。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第1绝缘膜的外周部的上表面成为向着所述栅极电极变低的圆锥面，
在所述圆锥面上，设置有所述多晶硅电极的端面。
8.根据权利要求1或2所述的半导体装置，其特征在于，
所述栅极电极以及所述多晶硅电极通过同一工序形成。
9.根据权利要求1或2所述的半导体装置，其特征在于，
所述沟槽的终端构造在俯视观察下，具有半圆形状。
10.根据权利要求1所述的半导体装置，其特征在于，
在所述沟槽的所述终端构造的附近处的所述栅极电极与所述第5半导体层之间，设置了比所述第2绝缘膜厚的所述第1绝缘膜。
11.根据权利要求1所述的半导体装置，其特征在于，
所述第2接触孔被将所述栅极电极向所述沟槽的外侧引出的引出布布线包围。
12.根据权利要求1或2所述的半导体装置，其特征在于，
在所述第3半导体层与所述第1半导体层之间，设置有第1导电型的第6半导体层。
13.根据权利要求12所述的半导体装置，其特征在于，
在所述第6半导体层与所述第1半导体层之间，设置有第2导电型的第7半导体层。
14.一种功率变换装置，其特征在于，
将串联连接了多个根据权利要求1到13任一项所述的半导体装置的多个串联电路并联地连接，
在所述串联电路的两端连接有一对输入端子，
将所述串联电路内的所述半导体装置间的每个连接点与输出端子连接，
对从所述输入端子输入的功率进行变换并从所述输出端子输出。
CN201210001137.XA 2011-01-12 2012-01-04 半导体装置以及功率变换装置 Active CN102593167B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011003845A JP5631752B2 (ja) 2011-01-12 2011-01-12 半導体装置および電力変換装置
JP2011-003845 2011-01-12

Publications (2)

Publication Number Publication Date
CN102593167A CN102593167A (zh) 2012-07-18
CN102593167B true CN102593167B (zh) 2015-01-28

Family

ID=45495790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210001137.XA Active CN102593167B (zh) 2011-01-12 2012-01-04 半导体装置以及功率变换装置

Country Status (4)

Country Link
US (1) US9082814B2 (zh)
EP (1) EP2482319B1 (zh)
JP (1) JP5631752B2 (zh)
CN (1) CN102593167B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072445B2 (ja) 2012-06-28 2017-02-01 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP6577558B2 (ja) * 2012-08-21 2019-09-18 ローム株式会社 半導体装置
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP6541862B2 (ja) * 2013-08-28 2019-07-10 ローム株式会社 半導体装置
JP6440989B2 (ja) 2013-08-28 2018-12-19 ローム株式会社 半導体装置
CN104934470B (zh) * 2014-03-18 2018-05-29 国家电网公司 一种igbt芯片及其制造方法
JP6302767B2 (ja) * 2014-06-27 2018-03-28 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
JP6726112B2 (ja) * 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP6981777B2 (ja) * 2017-05-29 2021-12-17 株式会社 日立パワーデバイス 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840919A (zh) * 2008-12-23 2010-09-22 电力集成公司 Vts绝缘栅极双极晶体管
CN101847603A (zh) * 2009-03-26 2010-09-29 尼克森微电子股份有限公司 低栅极电荷的沟槽式功率半导体的制造方法及其结构

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381026A (en) * 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
US5554862A (en) * 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JP2001217419A (ja) 2000-02-03 2001-08-10 Denso Corp 半導体装置
CN100477268C (zh) 2001-04-04 2009-04-08 三菱电机株式会社 半导体器件
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP4676125B2 (ja) * 2002-07-03 2011-04-27 ルネサスエレクトロニクス株式会社 トレンチゲート型絶縁ゲートバイポーラトランジスタ
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005327806A (ja) * 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
US7485932B2 (en) 2004-07-20 2009-02-03 International Rectifier Corporation ACCUFET with Schottky source contact
JP2007043123A (ja) * 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US7554153B2 (en) 2006-03-07 2009-06-30 International Rectifier Corporation Power semiconductor device
JP2007266133A (ja) 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
US20080185629A1 (en) * 2007-02-01 2008-08-07 Denso Corporation Semiconductor device having variable operating information
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
CN201088536Y (zh) * 2007-10-26 2008-07-23 杨荣耀 电热式毛巾架
JP5235443B2 (ja) 2008-02-13 2013-07-10 株式会社日立製作所 トレンチゲート型半導体装置
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP5452195B2 (ja) 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP5760320B2 (ja) 2010-01-28 2015-08-05 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840919A (zh) * 2008-12-23 2010-09-22 电力集成公司 Vts绝缘栅极双极晶体管
CN101847603A (zh) * 2009-03-26 2010-09-29 尼克森微电子股份有限公司 低栅极电荷的沟槽式功率半导体的制造方法及其结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-39838A 2004.02.05 *
JP特开2005-327806A 2005.11.24 *

Also Published As

Publication number Publication date
JP2012146810A (ja) 2012-08-02
JP5631752B2 (ja) 2014-11-26
EP2482319A3 (en) 2016-04-13
US20120176828A1 (en) 2012-07-12
EP2482319B1 (en) 2020-04-22
US9082814B2 (en) 2015-07-14
EP2482319A2 (en) 2012-08-01
CN102593167A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN102593167B (zh) 半导体装置以及功率变换装置
JP5806535B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN106062964B (zh) 功率用半导体装置
JP5452195B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP5891023B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP6820287B2 (ja) 半導体装置および電力変換装置
CN107768427A (zh) 半导体装置
CN104157685B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
US8653606B2 (en) Semiconductor device and power conversion device using same
CN104823281B (zh) 半导体装置以及使用了该半导体装置的电力变换装置
CN104009072A (zh) 一种绝缘栅双极型晶体管及其制作方法
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
CN100431171C (zh) 半导体装置
US9882035B2 (en) Trench insulated gate bipolar transistor and manufacturing method thereof
JP2016031964A (ja) 半導体装置
CN103681824A (zh) 功率半导体元件
CN108346692B (zh) 功率半导体器件及其制造方法
CN111146285A (zh) 半导体功率晶体管及其制造方法
CN117497569B (zh) 一种双极性场效应管及其制备方法
CN104347405A (zh) 一种绝缘栅双极晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20140714

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140714

Address after: Japan in Ibaraki County

Applicant after: HITACHI POWER SEMICONDUCTOR DEVICE, LTD.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Ltd.

C14 Grant of patent or utility model
GR01 Patent grant