CN117747671A - Sgt mosfet器件及其制备方法 - Google Patents

Sgt mosfet器件及其制备方法 Download PDF

Info

Publication number
CN117747671A
CN117747671A CN202410186177.9A CN202410186177A CN117747671A CN 117747671 A CN117747671 A CN 117747671A CN 202410186177 A CN202410186177 A CN 202410186177A CN 117747671 A CN117747671 A CN 117747671A
Authority
CN
China
Prior art keywords
cell
layer
semiconductor substrate
oxide layer
mosfet device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410186177.9A
Other languages
English (en)
Inventor
杨天翠
李伟聪
姜春亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Vergiga Semiconductor Co Ltd
Original Assignee
Shenzhen Vergiga Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Vergiga Semiconductor Co Ltd filed Critical Shenzhen Vergiga Semiconductor Co Ltd
Priority to CN202410186177.9A priority Critical patent/CN117747671A/zh
Publication of CN117747671A publication Critical patent/CN117747671A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体技术领域,公开了一种SGT MOSFET器件及其制备方法,SGT MOSFET器件包括半导体衬底,半导体衬底的外延层上划分有元胞区;栅极结构,栅极结构包括元胞沟槽以及设于元胞沟槽内的沟槽栅,元胞沟槽在元胞区内沿第一方向和第二方向排列;元胞体区,元胞体区设于半导体衬底上,且位于相邻的沟槽栅之间;元胞源区,元胞源区设于半导体衬底上且对应排布在元胞体区的上表面;接触孔,接触孔位于相邻的沟槽栅之间的中心处,接触孔沿第一方向和第二方向均匀排列,沿第一方向排列的接触孔构成一单接触孔阵列,相邻的单接触孔阵列中的接触孔在第二方向上对齐或交错排列。本申请提高了器件元胞集成度,实现降低器件Rsp目的。

Description

SGT MOSFET器件及其制备方法
技术领域
本申请涉及半导体技术领域,具体涉及一种SGT MOSFET器件及其制备方法。
背景技术
在半导体制造工艺中,SGT(Shield Gate Trench) MOSFET是一种新型的功率半导体器件,在中低压领域具有传统深沟槽MOSFET的低导通损耗的优点,同时具有更低的开关损耗,SGT MOSFET作为开关器件应用于新能源电动车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统,是核心功率控制部件。
相关技术中的SGT MOSFET器件,沟槽与接触孔均为条形结构设计,元胞集成度一般,并不符合现有行业的不断要求降低Rsp(源-漏串联电阻)的应用需求,这种情况需要改变。
发明内容
鉴于此,本申请提供一种SGT MOSFET器件及其制备方法,以提高器件元胞集成度,实现降低器件Rsp目的。
为实现以上目的,根据第一方面,采用的技术方案为:
一种SGT MOSFET器件,包括:
半导体衬底,所述半导体衬底上设有外延层,所述外延层上划分有元胞区;
栅极结构,所述栅极结构包括元胞沟槽以及设于所述元胞沟槽内的沟槽栅,所述元胞沟槽在所述元胞区内沿第一方向和第二方向排列;
元胞体区,所述元胞体区设于所述半导体衬底上,且位于相邻的所述沟槽栅之间;
元胞源区,所述元胞源区设于所述半导体衬底上,且对应排布在所述元胞体区的上表面;
接触孔,所述接触孔位于相邻的所述沟槽栅之间的中心处,且贯穿所述元胞源区后探入至所述元胞体区内,所述接触孔沿所述第一方向和所述第二方向均匀排列,沿所述第一方向排列的接触孔构成一单接触孔阵列,相邻的所述单接触孔阵列中的接触孔在所述第二方向上对齐或交错排列。
本申请进一步设置为:所述沟槽栅包括场氧氧化层、栅氧氧化层、第一多晶硅层以及第二多晶硅层,所述场氧氧化层生长于所述元胞沟槽的槽底以及槽壁上,所述第一多晶硅层沉积在所述场氧氧化层上,所述栅氧氧化层生长于所述元胞沟槽的槽壁上以及所述半导体衬底的顶面上,且覆盖所述场氧氧化层和所述第一多晶硅层,所述第二多晶硅层沉积在所述元胞沟槽内的栅氧氧化层上。
本申请进一步设置为:所述第二多晶硅层的顶面与所述半导体衬底的顶面保持平齐,所述第一多晶硅层和所述第二多晶硅层之间的所述栅氧氧化层为隔离氧化层。
本申请进一步设置为:所述半导体衬底上设有层间介质层,所述层间介质层覆盖所述第二多晶硅层以及所述栅氧氧化层。
本申请进一步设置为:所述层间介质层的形成材料包括SiO2和BPSG材料。
本申请进一步设置为:所述接触孔呈立方体结构设计且内部沉积有金属引出层,所述接触孔贯穿所述层间介质层、所述栅氧氧化层以及所述元胞源区后探入至所述元胞体区内。
本申请进一步设置为:还包括正面金属层,所述正面金属层设于所述半导体衬底的顶面,且分别连接所述层间介质层以及所述接触孔。
本申请进一步设置为:相邻的所述沟槽栅之间的间距相同,且所述第一方向和所述第二方向相互垂直。
根据第二方面,采用的技术方案为:
一种SGT MOSFET器件的制备方法,包括:
提供一半导体衬底,在所述半导体衬底上形成外延层,所述外延层上划分有元胞区;
在所述元胞区内刻蚀得到元胞沟槽,并在所述元胞沟槽内沉积场氧氧化层;
在所述元胞沟槽内沉积第一多晶硅层并一次回刻至设定深度后,沉积栅氧氧化层,所述栅氧氧化层覆盖所述场氧氧化层和所述第一多晶硅层;
在所述元胞沟槽内沉积第二多晶硅层并二次回刻,得到沟槽栅;
自对准所述沟槽栅,通过离子注入并退火工艺先后形成元胞体区和元胞源区;
在所述半导体衬底上沉积并高温回流平坦化形成层间介质层;
在所述半导体衬底上形成接触孔,所述接触孔位于相邻的所述沟槽栅之间的中心处;
在所述接触孔内沉积金属材料形成金属引出层,以及在所述半导体衬底上沉积金属形成正面金属层
本申请进一步设置为:所述接触孔在所述元胞区内且沿第一方向和第二方向均匀排列,沿所述第一方向排列的接触孔构成一单接触孔阵列,相邻的所述单接触孔阵列中的接触孔在所述第二方向上对齐或交错排列。
综上所述,与现有技术相比,本申请公开了一种SGT MOSFET器件及其制备方法,SGT MOSFET器件包括半导体衬底,半导体衬底的外延层上划分有元胞区,栅极结构的元胞沟槽在元胞区内沿第一方向和第二方向排列且沟槽栅设于元胞沟槽内,元胞体区在半导体衬底上位于相邻的沟槽栅之间,元胞源区对应排布在元胞体区的上表面,接触孔位于相邻的沟槽栅之间的中心处并沿第一方向和第二方向均匀排列,其中,沿第一方向排列的接触孔构成一单接触孔阵列,相邻的单接触孔阵列中的接触孔在第二方向上对齐或交错排列,即通过上述设置,提高了器件元胞集成度,实现降低器件Rsp目的。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍,显而易见的,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实施例的第一种SGT MOSFET器件的剖面结构示意图;
图2是本实施例的第二种SGT MOSFET器件的剖面结构示意图;
图3是本实施例的第三种SGT MOSFET器件的剖面结构示意图;
图4是本实施例的第四种SGT MOSFET器件的剖面结构示意图;
图5是本实施例的第五种SGT MOSFET器件的剖面结构示意图;
图6是本实施例的第六种SGT MOSFET器件的剖面结构示意图;
图7是本实施例的第一种SGT MOSFET器件的平面结构示意图;
图8是本实施例的第二种SGT MOSFET器件的平面结构示意图;
图9是本实施例的SGT MOSFET器件的制备方法的流程图。
具体实施方式
这里将详细的对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明,其本身没有特定的意义。因此,“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是,以下实施例的描述顺序不作为对实施例优先顺序的限定。
如背景技术中所述,相关技术中的SGT MOSFET器件,沟槽与接触孔均为条形结构设计,元胞集成度一般,并不符合现有行业的不断要求降低Rsp(源-漏串联电阻)的应用需求,基于此,本实施例公开了一种SGT MOSFET器件及其制备方法,具体的:
请参考图6、图7以及图8,SGT MOSFET器件包括半导体衬底1、栅极结构2、元胞体区5、元胞源区6以及接触孔7,其中,半导体衬底1上设有外延层11,外延层11上划分有元胞区12,栅极结构2的元胞沟槽3在元胞区12内沿第一方向和第二方向排列,栅极结构2的沟槽栅4设于元胞沟槽3内,元胞体区5设于半导体衬底1上且位于相邻的沟槽栅4之间,元胞源区6设于半导体衬底1上且对应排布在元胞体区5的上表面,接触孔7位于相邻的沟槽栅4之间的中心处,且贯穿元胞源区6后探入至元胞体区5内。
需要说明的是,以图7或图8构建的X-Y的平面坐标为例,则X轴方向可视为本实施例的第一方向,Y轴方向可视为本实施例的第二方向,则第一方向可以和第二方向相互垂直,当然,本实施例的方向设计并不仅限于此,X-Y还可以是实际工作需求中的,在空间中互为垂直的其他任意方向,在此不再赘述。
在具体实施过程中,接触孔7位于相邻的沟槽栅4之间的中心处,且贯穿元胞源区6后探入至元胞体区5内,接触孔7沿第一方向和第二方向均匀排列,其中,沿第一方向排列的接触孔7构成一单接触孔阵列7a,相邻的单接触孔阵列7a中的接触孔7如图7和图8所示,可以在第二方向上对齐或交错排列。
即在半导体衬底1、栅极结构2以及元胞区12的结构配合下,通过在元胞区12内优化接触孔7的排布方式来提高器件元胞集成度,从而实现降低器件Rsp目的。
另一方面,对应于接触孔7的排布方式,元胞沟槽3在元胞区12内沿第一方向和第二方向排列,则在第一方向上的元胞沟槽3与在第二方向上的元胞沟槽3可以交织连通,从而在元胞区12上合围出矩形结构体3a,则如图7所示,通过元胞沟槽3表达的矩形结构体3a可以分别沿第一方向和第二方向均匀排列,同时在第一方向和第二方向上构成的阵列也均可相互平整对齐;也可以如图8所示,通过元胞沟槽3表达的矩形结构体3a在分别沿第一方向和第二方向均匀排列的同时,其在第一方向上构成的阵列也可以在第二方向上交错排列。
需要强调的是,无论矩形结构体3a如图7所示对齐排列还是如图8所示交错排列,接触孔7均位于矩形结构体3a的中心处。
即通过元胞沟槽3表达的矩形结构体3a以及接触孔7将相关技术中的SGT器件的沟槽条形结构优化为沟槽全包结构,元胞沟槽3的排列方式与接触孔7的排列方式相互关联,以此优化了元胞区12的结构版图布局,提高了器件元胞集成度,从而实现了降低器件Rsp的目的,并使器件Qgd有效降低,也进一步优化了SGT器件的FOM。
在具体实施过程中,沟槽栅4可以包括场氧氧化层41、栅氧氧化层42、第一多晶硅层43以及第二多晶硅层44,具体的,场氧氧化层41生长于元胞沟槽3的槽底以及槽壁上,作为厚氧隔离,第一多晶硅层43则在元胞沟槽3内沉积于场氧氧化层41上。
进一步的,栅氧氧化层42生长于元胞沟槽3的槽壁上以及半导体衬底1的顶面上,以发挥栅氧作用,且栅氧氧化层42覆盖场氧氧化层41和第一多晶硅层43,第二多晶硅层44沉积在元胞沟槽3内的栅氧氧化层42上,以此划分为多层多晶硅类栅极结构。
其中,第二多晶硅层44的顶面与半导体衬底1的顶面可以保持平齐,第一多晶硅层43和第二多晶硅层44之间的栅氧氧化层42则可以作为隔离氧化层。
进一步的,半导体衬底1上设有层间介质层8,层间介质层8覆盖第二多晶硅层44以及栅氧氧化层42。
需要说明的是,层间介质层8的形成材料包括SiO2和BPSG材料。
在一些实施例中,层间介质层8的形成材料包括TEOS和BPSG材料,TEOS(Tetraethyl orthosilicate,正硅酸乙酯)具有良好的热稳定性和化学惰性,在层间介质层8的制备过程中,TEOS可以通过化学气相沉积(CVD)或物理气相沉积(PVD)等方法沉积形成致密的二氧化硅(SiO2)层,BPSG则是一种掺杂了硼和磷的SiO2材料,可通过熔融法沉积在SGT MOSFET器件上,以便于提供更好的平面化效果,并具有较低的介电常数,有利于减少电容和串扰效应。
在具体实施过程中,接触孔7可以呈立方体结构设计且内部沉积有金属引出层71,接触孔7贯穿层间介质层8、栅氧氧化层42以及元胞源区6后探入至元胞体区5内,以便于金属引出层71的引出和外联。
在一些实施例中,接触孔7还可以呈立方锥结构设计。
进一步的,SGT MOSFET器件还包括正面金属层9,正面金属层9设于半导体衬底1的顶面,且分别连接层间介质层8以及接触孔7,用于SGT MOSFET器件的表面防护和钝化以及为金属引出层71提供PAD,进而提供电气连接和信号传输。
需要说明的是,基于前述元胞沟槽3以及接触孔7的结构优化,相邻的沟槽栅4之间的间距相同,以提高器件元胞集成度,从而实现降低器件Rsp的目的。
本实施例SGT MOSFET器件的元胞体区5具有第一导电类型,元胞源区6具有第二导电类型,第一导电类型可以包括P型或N型,第二导电类型可以包括N型或P型,由此形成SGTMOSFET器件的P-N结。
参考图9,本实施例还公开了一种SGT MOSFET器件的制备方法,具体包括:
S101,提供一半导体衬底1,在半导体衬底1上形成外延层11,外延层11上划分有元胞区12。
在具体实施过程中,参考图1和图7,通过外延生长工艺在半导体衬底1上沉积外延层11,并基于外延层11划分元胞区12。
其中,本实施例的半导体衬底1的形成材料可以采用单晶硅、多晶硅、非晶硅或掺杂硅等材料,半导体衬底1的材料还可以是SiGe衬底,Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构,或绝缘体上硅结构,也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底,例如,可以在单晶硅中注入P原子形成N型导电的半导体衬底,也可以在单晶硅中注入B原子形成P型导电的半导体衬底,以提高材料的可选择性和针对实际生产环境的适应性。
S102,在元胞区12内刻蚀得到元胞沟槽3,并在元胞沟槽3内沉积场氧氧化层41。
在本步骤中,刻蚀得到元胞沟槽3具体可包括:在半导体衬底1上沉积二氧化硅薄膜层1a;以二氧化硅薄膜层1a为硬掩膜,光刻并曝光出沟槽图形;通过沟槽图形在半导体衬底1上干法刻蚀得到元胞沟槽3;在得到元胞沟槽3后,去除二氧化硅薄膜层1a。
其中,沟槽图形可以具有矩形掩膜图案,矩形掩膜图案可以分别沿第一方向和第二方向均匀排列,同时在第一方向和第二方向上构成的阵列也均可相互平整对齐,也可以在分别沿第一方向和第二方向均匀排列的同时,其在第一方向上构成的阵列也可以在第二方向上交错排列,以此得到元胞沟槽3。
其中,刻蚀得到的元胞沟槽3的沟槽深度可以为0.5um-6um。
参考图2,可通过扩散生长工艺在元胞沟槽3形成场氧氧化层41,其中,场氧氧化层41同步覆盖在半导体衬底1上表面的部分可以作为牺牲氧化层。
在一些实施例中,场氧氧化层41的厚度可以为200-3000Å。
S103,在元胞沟槽3内沉积第一多晶硅层43并一次回刻至设定深度后,沉积栅氧氧化层42,栅氧氧化层42覆盖场氧氧化层41和第一多晶硅层43。
在本步骤中,参考图3,设定深度为H1,则H1可以为0.05-3um。
进一步的,可以通过炉管热生长工艺在元胞沟槽3内形成栅氧氧化层42,栅氧氧化层42的厚度可以为200-1000Å。
S104,在元胞沟槽3内沉积第二多晶硅层44并二次回刻,得到沟槽栅4。
在本步骤中,参考图4,第二多晶硅层44的厚度可以为2000-8000Å,而在第二多晶硅层44形成之后,通过刻蚀或者CMP(化学研磨法)将多余的多晶硅回刻掉,使得第二多晶硅层44与半导体衬底1的顶面平齐。
则沟槽栅4可以包括场氧氧化层41、栅氧氧化层42、第一多晶硅层43以及第二多晶硅层44,场氧氧化层41生长于元胞沟槽3的槽底以及槽壁上,第一多晶硅层43则在元胞沟槽3内沉积于场氧氧化层41上,栅氧氧化层42生长于元胞沟槽3的槽壁上以及半导体衬底1的顶面上,且覆盖场氧氧化层41和第一多晶硅层43,第二多晶硅层44沉积在元胞沟槽3内的栅氧氧化层42上。
S105,自对准沟槽栅4,通过离子注入并退火工艺先后形成元胞体区5和元胞源区6。
在具体实施过程中,元胞体区5和元胞源区6的形成基于沟槽栅4的自对准工艺,元胞体区5位于相邻的沟槽栅4之间,元胞源区6对应排布在元胞体区5的上表面,即元胞源区6形成于元胞体区5的基础上,可视为元胞体区5重合在元胞源区6上。
在一些实施例中,针对元胞体区5的形成可以使用P型杂质,例如采用硼离子注入到衬底中,而针对元胞源区6的形成可以使用N型杂质,如采用磷或砷离子注入到衬底中,从而改变其导电性质。
S106,在半导体衬底1上沉积并高温回流平坦化形成层间介质层8。
在本步骤中,参考图5,层间介质层8覆盖第二多晶硅层44以及栅氧氧化层42,高温回流平坦化的层间介质层8可以通过刻蚀或者CMP(化学研磨法)处理,使得层间介质层8与半导体衬底1的顶面平齐,由此可以保证SGT MOSFET器件的多晶硅栅完全隐藏在沟槽中,且层间介质层8相对于半导体衬底1的平面化可以消除器件源/体接触和多晶硅栅极之间的表面栅源介质隔离所占据的空间,提高元胞集成度,亦可以减少栅源之间的串扰效应,最终降低器件Rsp。
S107,在半导体衬底1上形成接触孔7。
在具体实施过程中,参考图6,接触孔7位于相邻的沟槽栅4之间的中心处,其中,形成接触孔7的离子注入类型与形成元胞体区5的离子注入类型相同。
其中,接触孔7可以呈立方体结构设计且内部沉积有金属引出层71,接触孔7贯穿层间介质层8、栅氧氧化层42以及元胞源区6后探入至元胞体区5内,以便于金属引出层71的引出和外联。
S108,在接触孔7内沉积金属材料形成金属引出层71,以及在半导体衬底1上沉积金属形成正面金属层9。
在本步骤中,形成金属引出层71的金属材料可以包括Ti、TiN或W中的一种或多种,正面金属层9的形成材料可以包括Al。
在一些实施例中,形成金属引出层71的金属材料还可以包括Co。
其中,在正面金属层9形成之后,还可以在正面金属层9上配合金属引出层51开孔。
在一些实施例中,形成正面金属层9的同步工艺中,还可以在半导体衬底1背离正面金属层9的一侧形成背面金属层,以发挥漏极作用。
进一步的,结合图6、图7和图8,接触孔7可以在元胞区12内且沿第一方向和第二方向均匀排列,沿第一方向排列的接触孔7构成一单接触孔阵列7a,相邻的单接触孔阵列7a中的接触孔7在第二方向上对齐或交错排列。
可以理解的是,在SGT MOSFET器件中,Rsp代表源-漏串联电阻(Source-Drain On-Resistance),是指在器件导通状态下,源极和漏极之间的电阻,较小的Rsp值表示较低的导通电阻,而Qgd代表栅-源电荷(Gate-Source Charge),是指在开关过程中栅极电荷的变化量,较大的Qgd值可能会导致开关速度变慢,而FOM作为一个性能指标,为Qgd和Rsp的乘积,用于评估器件开关速度和导通电阻方面的综合性能。
综上所述,本实施例公开了一种SGT MOSFET器件及其制备方法,SGT MOSFET器件包括半导体衬底1,半导体衬底1的外延层11上划分有元胞区12,栅极结构2的元胞沟槽3在元胞区12内沿第一方向和第二方向排列且沟槽栅4设于元胞沟槽3内,元胞体区5在半导体衬底1上位于相邻的沟槽栅4之间,元胞源区6对应排布在元胞体区5的上表面,接触孔7位于相邻的沟槽栅4之间的中心处并沿第一方向和第二方向均匀排列,其中,沿第一方向排列的接触孔7构成一单接触孔阵列7a,相邻的单接触孔阵列7a中的接触孔7在第二方向上对齐或交错排列,由此提高了器件元胞集成度,实现降低器件Rsp目的,并使器件Qgd有效降低,也进一步优化了SGT器件的FOM(FOM=Qgd*Rsp)。
以上对本申请进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。

Claims (10)

1. 一种SGT MOSFET器件,其特征在于,包括:
半导体衬底,所述半导体衬底上设有外延层,所述外延层上划分有元胞区;
栅极结构,所述栅极结构包括元胞沟槽以及设于所述元胞沟槽内的沟槽栅,所述元胞沟槽在所述元胞区内沿第一方向和第二方向排列;
元胞体区,所述元胞体区设于所述半导体衬底上,且位于相邻的所述沟槽栅之间;
元胞源区,所述元胞源区设于所述半导体衬底上,且对应排布在所述元胞体区的上表面;
接触孔,所述接触孔位于相邻的所述沟槽栅之间的中心处,且贯穿所述元胞源区后探入至所述元胞体区内,所述接触孔沿所述第一方向和所述第二方向均匀排列,沿所述第一方向排列的接触孔构成一单接触孔阵列,相邻的所述单接触孔阵列中的接触孔在所述第二方向上对齐或交错排列。
2. 如权利要求1所述的SGT MOSFET器件,其特征在于,所述沟槽栅包括场氧氧化层、栅氧氧化层、第一多晶硅层以及第二多晶硅层,所述场氧氧化层生长于所述元胞沟槽的槽底以及槽壁上,所述第一多晶硅层沉积在所述场氧氧化层上,所述栅氧氧化层生长于所述元胞沟槽的槽壁上以及所述半导体衬底的顶面上,且覆盖所述场氧氧化层和所述第一多晶硅层,所述第二多晶硅层沉积在所述元胞沟槽内的栅氧氧化层上。
3. 如权利要求2所述的SGT MOSFET器件,其特征在于,所述第二多晶硅层的顶面与所述半导体衬底的顶面保持平齐,所述第一多晶硅层和所述第二多晶硅层之间的所述栅氧氧化层为隔离氧化层。
4. 如权利要求2所述的SGT MOSFET器件,其特征在于,所述半导体衬底上设有层间介质层,所述层间介质层覆盖所述第二多晶硅层以及所述栅氧氧化层。
5. 如权利要求4所述的SGT MOSFET器件,其特征在于,所述层间介质层的形成材料包括SiO2和BPSG材料。
6. 如权利要求5所述的SGT MOSFET器件,其特征在于,所述接触孔呈立方体结构设计且内部沉积有金属引出层,所述接触孔贯穿所述层间介质层、所述栅氧氧化层以及所述元胞源区后探入至所述元胞体区内。
7. 如权利要求4所述的SGT MOSFET器件,其特征在于,还包括正面金属层,所述正面金属层设于所述半导体衬底的顶面,且分别连接所述层间介质层以及所述接触孔。
8. 如权利要求1至7任一项所述的SGT MOSFET器件,其特征在于,相邻的所述沟槽栅之间的间距相同,且所述第一方向和所述第二方向相互垂直。
9. 一种SGT MOSFET器件的制备方法,其特征在于,包括:
提供一半导体衬底,在所述半导体衬底上形成外延层,所述外延层上划分有元胞区;
在所述元胞区内刻蚀得到元胞沟槽,并在所述元胞沟槽内沉积场氧氧化层;
在所述元胞沟槽内沉积第一多晶硅层并一次回刻至设定深度后,沉积栅氧氧化层,所述栅氧氧化层覆盖所述场氧氧化层和所述第一多晶硅层;
在所述元胞沟槽内沉积第二多晶硅层并二次回刻,得到沟槽栅;
自对准所述沟槽栅,通过离子注入并退火工艺先后形成元胞体区和元胞源区;
在所述半导体衬底上沉积并高温回流平坦化形成层间介质层;
在所述半导体衬底上形成接触孔,所述接触孔位于相邻的所述沟槽栅之间的中心处;
在所述接触孔内沉积金属材料形成金属引出层,以及在所述半导体衬底上沉积金属形成正面金属层。
10.如权利要求9所述的SGT MOSFET器件的制备方法,其特征在于,所述接触孔在所述元胞区内且沿第一方向和第二方向均匀排列,沿所述第一方向排列的接触孔构成一单接触孔阵列,相邻的所述单接触孔阵列中的接触孔在所述第二方向上对齐或交错排列。
CN202410186177.9A 2024-02-20 2024-02-20 Sgt mosfet器件及其制备方法 Pending CN117747671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410186177.9A CN117747671A (zh) 2024-02-20 2024-02-20 Sgt mosfet器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410186177.9A CN117747671A (zh) 2024-02-20 2024-02-20 Sgt mosfet器件及其制备方法

Publications (1)

Publication Number Publication Date
CN117747671A true CN117747671A (zh) 2024-03-22

Family

ID=90280054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410186177.9A Pending CN117747671A (zh) 2024-02-20 2024-02-20 Sgt mosfet器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117747671A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064741A (ja) * 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20180090574A1 (en) * 2015-05-18 2018-03-29 Hitachi, Ltd. Semiconductor device and power conversion device
CN111370485A (zh) * 2018-12-25 2020-07-03 无锡华润上华科技有限公司 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN111384168A (zh) * 2018-12-27 2020-07-07 无锡华润华晶微电子有限公司 沟槽mosfet和沟槽mosfet的制造方法
CN112992682A (zh) * 2019-12-13 2021-06-18 华润微电子(重庆)有限公司 沟槽型场效应晶体管结构及其制备方法
CN213958962U (zh) * 2021-01-29 2021-08-13 中芯集成电路制造(绍兴)有限公司 屏蔽栅功率器件的版图结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064741A (ja) * 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20180090574A1 (en) * 2015-05-18 2018-03-29 Hitachi, Ltd. Semiconductor device and power conversion device
CN111370485A (zh) * 2018-12-25 2020-07-03 无锡华润上华科技有限公司 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN111384168A (zh) * 2018-12-27 2020-07-07 无锡华润华晶微电子有限公司 沟槽mosfet和沟槽mosfet的制造方法
CN112992682A (zh) * 2019-12-13 2021-06-18 华润微电子(重庆)有限公司 沟槽型场效应晶体管结构及其制备方法
CN213958962U (zh) * 2021-01-29 2021-08-13 中芯集成电路制造(绍兴)有限公司 屏蔽栅功率器件的版图结构

Similar Documents

Publication Publication Date Title
CN102683390B (zh) 屏蔽栅极mosfet器件中的多晶硅层间电介质
CN102263133B (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
CN101677103B (zh) 用于形成高密度沟槽场效应晶体管的结构与方法
KR100442881B1 (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
CN103151309B (zh) 深沟槽功率mos器件及其制备方法
CN210403736U (zh) Sgt器件
CN116884972A (zh) 一种sgt功率器件及其制作方法
CN111933714A (zh) 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法
WO2021068420A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN114093866B (zh) 集成启动装置的mosfet结构及制造方法
EP4243074A1 (en) Semiconductor structure and manufacturing method therefor
CN113594257A (zh) 一种分离栅vdmos器件及制造方法
CN112435928B (zh) 一种屏蔽栅功率器件及其制备方法
CN112951914B (zh) 深沟槽mosfet终端结构及其制备方法
CN101924103A (zh) 沟槽式功率mosfet及其制造方法
CN117747671A (zh) Sgt mosfet器件及其制备方法
CN112133750A (zh) 深沟槽功率器件及其制备方法
CN115719759A (zh) Ldmos器件及工艺方法
CN113809148B (zh) 功率元件及其制造方法
CN202205757U (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件
CN117747672A (zh) Sgt器件及其制备方法
CN113964038A (zh) 沟槽栅mosfet器件的制造方法
KR100729016B1 (ko) 트렌치(trench)형 전계효과트랜지스터(MOSFET)및 그 제조방법
CN213816161U (zh) 一种具有沟槽型栅极的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination