CN115377206A - Ldmos器件及其制备方法 - Google Patents

Ldmos器件及其制备方法 Download PDF

Info

Publication number
CN115377206A
CN115377206A CN202210986831.5A CN202210986831A CN115377206A CN 115377206 A CN115377206 A CN 115377206A CN 202210986831 A CN202210986831 A CN 202210986831A CN 115377206 A CN115377206 A CN 115377206A
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
dielectric layer
etching stop
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210986831.5A
Other languages
English (en)
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210986831.5A priority Critical patent/CN115377206A/zh
Publication of CN115377206A publication Critical patent/CN115377206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种LDMOS器件及其制备方法，其中LDMOS器件包括：衬底；金属硅化物反应阻挡层；金属硅化物层；第一刻蚀停止层和第一层间介质层；第一金属插塞；第二刻蚀停止层和第二层间介质层；第二金属插塞；第三刻蚀停止层、第三层间介质层和第三金属插塞。所述金属硅化物反应阻挡层、所述第一刻蚀停止层和所述第一层间介质层构成第一场板；所述金属硅化物反应阻挡层、所述第一刻蚀停止层、所述第一层间介质层、所述第二刻蚀停止层和第二层间介质层构成第二场板。本申请在不额外增加工艺步骤的情况下，通过多个金属插塞将第一场板和第二场板短接至源极端或栅极端或独立成一个电极，从而可以有效调节电场分布、提高击穿电压。

Description

LDMOS器件及其制备方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种LDMOS器件及其制备方法。
背景技术
DMOS(Double-diffused MOS，双扩散金属氧化物半导体)器件由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在LDMOS(LateralDouble-diffused MOS，横向双扩散金属氧化物半导体)器件中，导通电阻是一个重要的指标。
BCD工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低特征电阻的要求，目前的LDMOS器件的导通电阻R_sp与击穿电压BV存在矛盾，需要更高的击穿电压，更低的特征电阻才可以提高产品的竞争力。
现有的LDMOS器件的通常是使用Salicide(Self-Aligned Silicide)工艺技术中的金属硅化反应阻挡层作为LDMOS器件的场板介质层，利用接触孔作场板导电电极。但是对于更高BV的LDMOS器件，单个场板介质层往往不能满足最佳BV/Rsp(更高的击穿电压，更低的特征电阻)的设计要求。
发明内容
本申请提供了一种LDMOS器件及其制备方法，可以解决目前LDMOS器件的的场板介质层不能满足高BV/低Rsp的设计要求的问题。
一方面，本申请实施例提供了一种LDMOS器件，包括：
衬底，所述衬底上形成有外延层和位于所述外延层上的栅极结构，其中，所述外延层中形成有漂移区、体区、P型重掺杂区和N型重掺杂区；
金属硅化物反应阻挡层，所述金属硅化物反应阻挡层覆盖所述漂移区；
金属硅化物层，所述金属硅化物层覆盖所述P型重掺杂区和所述N型重掺杂区；
堆叠的第一刻蚀停止层和第一层间介质层，所述第一刻蚀停止层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述第一层间介质层覆盖所述第一刻蚀停止层；
第一金属插塞，所述第一金属插塞分别将所述栅极结构、所述P型重掺杂区和所述N型重掺杂区引出至所述第一层间介质层的表面；
堆叠的第二刻蚀停止层和第二层间介质层，所述第二刻蚀停止层覆盖所述第一层间介质层，所述第二层间介质层覆盖所述第二刻蚀停止层；
第二金属插塞，所述第二金属插塞分别将所述第一金属插塞、所述第一层间介质层引出至所述第二层间介质层的表面；
堆叠的第三刻蚀停止层和第三层间介质层，所述第三刻蚀停止层覆盖所述第二层间介质层，所述第三层间介质层覆盖所述第三刻蚀停止层；
第三金属插塞，所述第三金属插塞分别将所述第二金属插塞、所述第二层间介质层引出至所述第三层间介质层的表面；
其中，所述金属硅化物反应阻挡层、所述第一刻蚀停止层和所述第一层间介质层构成器件的第一场板；所述金属硅化物反应阻挡层、所述第一刻蚀停止层、所述第一层间介质层、所述第二刻蚀停止层和第二层间介质层构成器件的第二场板。
可选的，在所述LDMOS器件中，所述第一层间介质层的上表面呈平坦状。
可选的，在所述LDMOS器件中，所述LDMOS器件还包括：第一氧化硅层，所述第一氧化硅层位于所述第一层间介质层和所述第二刻蚀停止层之间。
可选的，在所述LDMOS器件中，所述第一刻蚀停止层包括：堆叠的第二氧化硅层和氮化硅层，所述第二氧化硅层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述氮化硅层覆盖所述第二氧化硅层。
可选的，在所述LDMOS器件中，所述第二刻蚀停止层为SiCN；所述第三刻蚀停止层为SiCN。
可选的，在所述LDMOS器件中，所述栅极结构包括：栅氧化层、位于所述栅氧化层上的多晶硅栅和位于所述多晶硅栅两侧的侧墙。
另一方面，本申请实施例还提供了一种LDMOS器件的制备方法，包括：
提供一衬底，所述衬底上形成有外延层和位于所述外延层上的栅极结构，其中，所述外延层中形成有漂移区、体区、P型重掺杂区和N型重掺杂区；
形成金属硅化物反应阻挡层，所述金属硅化物反应阻挡层覆盖所述漂移区；
形成金属硅化物层，所述金属硅化物层覆盖所述P型重掺杂区和所述N型重掺杂区；
形成堆叠的第一刻蚀停止层和第一层间介质层，所述第一刻蚀停止层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述第一层间介质层覆盖所述第一刻蚀停止层；
形成第一金属插塞以分别将所述栅极结构、所述P型重掺杂区和所述N型重掺杂区引出至所述第一层间介质层的表面；
形成堆叠的第二刻蚀停止层和第二层间介质层，所述第二刻蚀停止层覆盖所述第一层间介质层，所述第二层间介质层覆盖所述第二刻蚀停止层；
形成第二金属插塞以分别将所述第一金属插塞、所述第一层间介质层引出至所述第二层间介质层的表面；
形成堆叠的第三刻蚀停止层和第三层间介质层，所述第三刻蚀停止层覆盖所述第二层间介质层，所述第三层间介质层覆盖所述第三刻蚀停止层；
形成第三金属插塞以分别将所述第二金属插塞、所述第二层间介质层引出至所述第三层间介质层的表面；
其中，所述金属硅化物反应阻挡层、所述第一刻蚀停止层和所述第一层间介质层构成器件的第一场板；所述金属硅化物反应阻挡层、所述第一刻蚀停止层、所述第一层间介质层、所述第二刻蚀停止层和第二层间介质层构成器件的第二场板。
可选的，在所述LDMOS器件的制备方法中，在形成堆叠的所述第一刻蚀停止层和所述第一层间介质层之后，所述LDMOS器件的制备方法还包括：
对所述第一层间介质层执行CMP工艺以平坦化所述第一层间介质层的上表面。
可选的，在所述LDMOS器件的制备方法中，在形成所述第一金属插塞之后，以及在形成所述第二刻蚀停止层之前，所述LDMOS器件的制备方法还包括：
形成第一氧化硅层，所述第一氧化硅层覆盖所述第一层间介质层和所述第一金属插塞。
可选的，在所述LDMOS器件的制备方法中，形成所述第一刻蚀停止层的步骤包括：
形成堆叠的第二氧化硅层和氮化硅层，所述第二氧化硅层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述氮化硅层覆盖所述第二氧化硅层。
本申请技术方案，至少包括如下优点：
本申请以所述金属硅化物反应阻挡层、所述第一刻蚀停止层和所述第一层间介质层的组合作为LDMOS器件的第一场板；以所述金属硅化物反应阻挡层、所述第一刻蚀停止层、所述第一层间介质层、所述第二刻蚀停止层和第二层间介质层的组合作为LDMOS器件的第二场板。本申请不需要额外增加工艺步骤来制作第一场板、第二场板，只需要对器件的版图进行适当调整，通过多个金属插塞(第一金属插塞、第二金属插塞和第三金属插塞)将第一场板和第二场板短接至源极端或栅极端或独立成一个电极，从而可以有效地调节电场分布、提高击穿电压，满足了高BV/低Rsp的设计要求。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图6是本发明实施例的制备LDMOS器件的各工艺步骤中的半导体结构示意图；
其中，附图标记说明如下：
101-P型衬底，102-漂移区，103-栅氧化层，104-多晶硅栅，105-P型体区，106-侧墙，107-P型重掺杂区，108-N型重掺杂区，109-金属硅化反应阻挡层，110-金属硅化物层，111-第一刻蚀停止层，112-第一层间介质层，113-第一金属插塞，114-第二刻蚀停止层，115-第二层间介质层，116-第二金属插塞，116-1-用作器件第一场板的导电层的第二金属插塞，117-第三刻蚀停止层，118-第三层间介质层，119-第三金属插塞，119-1-用作器件第二场板的导电层的第三金属插塞。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种LDMOS器件的制备方法。请参考图1-图6，图1-图6是本发明实施例的制备LDMOS器件的各工艺步骤中的半导体结构示意图。
具体的，本实施例以N-LDMOS器件为例，所述LDMOS器件的制备方法包括：
首先，如图1所示，提供一衬底101，所述衬底101上可以形成有外延层，进一步的，所述外延层上可以形成有栅极结构，其中，所述外延层中形成有漂移区102、P型体区105、P型重掺杂区107和N型重掺杂区108。具体的，所述漂移区102位于所述外延层中的上半部分(包括顶端)，所述栅极结构可以包括：栅氧化层103、位于所述栅氧化层103上的多晶硅栅104和位于所述多晶硅栅104两侧的侧墙106。
然后，如图2所示，形成金属硅化物反应阻挡层109，所述金属硅化物反应阻挡层109覆盖所述漂移区102以及覆盖左侧所述侧墙106外围的所述N型重掺杂区108的部分表面，以及覆盖右侧所述N型重掺杂区108的部分表面。较佳的，所述金属硅化物反应阻挡层109的材质可以是氧化硅。
接着，在金属硅化反应中，形成金属硅化物层110，所述金属硅化物层110覆盖所述P型重掺杂区107和所述N型重掺杂区108，即，在未覆盖所述金属硅化物反应阻挡层109的半导体结构表面形成金属硅化物层110。
进一步的，形成堆叠的第一刻蚀停止层111和第一层间介质层112，所述第一刻蚀停止层111覆盖所述金属硅化物反应阻挡层109和所述金属硅化物层110，所述第一层间介质层112覆盖所述第一刻蚀停止层111。具体的，形成所述第一刻蚀停止层的步骤可以包括：形成堆叠的第二氧化硅层和氮化硅层，所述第二氧化硅层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述氮化硅层覆盖所述第二氧化硅层。
优选的，在形成堆叠的所述第一刻蚀停止层111和所述第一层间介质层112之后，所述LDMOS器件的制备方法还可以包括：对所述第一层间介质层112执行CMP工艺以平坦化所述第一层间介质层112的上表面。
接着，如图3所示，形成贯穿所述第一层间介质层112和所述第一刻蚀停止层111的第一金属插塞113，以分别将所述栅极结构、所述P型重掺杂区107和所述N型重掺杂区108引出至所述第一层间介质层112的表面。
较佳的，在形成所述第一金属插塞之后，以及在形成所述第二刻蚀停止层之前，所述LDMOS器件的制备方法还可以包括：形成第一氧化硅层，所述第一氧化硅层覆盖所述第一层间介质层112和所述第一金属插塞113。
进一步的，形成堆叠的第二刻蚀停止层114和第二层间介质层115，所述第二刻蚀停止层114覆盖所述第一层间介质层112，所述第二层间介质层115覆盖所述第二刻蚀停止层114。
接着，如图4所示，形成贯穿所述第二刻蚀停止层114和所述第二层间介质层115的第二金属插塞116，所述第二金属插塞116是大马士革工艺的铜层，以分别将所述第一金属插塞113、所述第一层间介质层112引出至所述第二层间介质层115的表面。
进一步的，如图5所示，形成堆叠的第三刻蚀停止层117和第三层间介质层118，所述第三刻蚀停止层117覆盖所述第二层间介质层115，所述第三层间介质层118覆盖所述第三刻蚀停止层117。
最后，如图6所示，形成贯穿所述第三刻蚀停止层117和所述第三层间介质层118的第三金属插塞119以分别将所述第二金属插塞116、所述第二层间介质层115引出至所述第三层间介质层118的表面。
其中，所述金属硅化物反应阻挡层109、所述第一刻蚀停止层111和所述第一层间介质层112构成器件的第一场板；所述金属硅化物反应阻挡层109、所述第一刻蚀停止层111、所述第一层间介质层112、所述第二刻蚀停止层114和第二层间介质层115构成器件的第二场板。
在本实施例中，与所述第一层间介质层112接触的第二金属插塞是用作器件第一场板的导电层的第二金属插塞116-1。与所述第二层间介质层115接触的第三金属插塞是用作器件第二场板的导电层的第三金属插塞119-1。
基于同一发明构思，本申请实施例提供了一种LDMOS器件，如图6所示，所述LDMOS器件包括：
衬底101，所述衬底101上形成有外延层和位于所述外延层上的栅极结构，其中，所述外延层中形成有漂移区102、P型体区105、P型重掺杂区107和N型重掺杂区108；具体的，所述漂移区102位于所述外延层中的上半部分(包括顶端)，所述栅极结构可以包括：栅氧化层103、位于所述栅氧化层103上的多晶硅栅104和位于所述多晶硅栅104两侧的侧墙106；
金属硅化物反应阻挡层109，所述金属硅化物反应阻挡层109覆盖所述漂移区102以及覆盖左侧所述侧墙106外围的所述N型重掺杂区108的部分表面，以及覆盖右侧所述N型重掺杂区108的部分表面；
金属硅化物层110，所述金属硅化物层110覆盖所述P型重掺杂区107和所述N型重掺杂区108；
堆叠的第一刻蚀停止层111和第一层间介质层112，所述第一刻蚀停止层111覆盖所述金属硅化物反应阻挡层109和所述金属硅化物层110，所述第一层间介质层112覆盖所述第一刻蚀停止层111，其中，所述第一层间介质层112的上表面呈平坦状；
第一金属插塞113，所述第一金属插塞113分别将所述栅极结构、所述P型重掺杂区107和所述N型重掺杂区108引出至所述第一层间介质层112的表面；
堆叠的第二刻蚀停止层114和第二层间介质层115，所述第二刻蚀停止层114覆盖所述第一层间介质层112，所述第二层间介质层115覆盖所述第二刻蚀停止层114；
第二金属插塞116，所述第二金属插塞116贯穿所述第二刻蚀停止层114和所述第二层间介质层115，所述第二金属插塞116分别将所述第一金属插塞113、所述第一层间介质层112引出至所述第二层间介质层115的表面；
堆叠的第三刻蚀停止层117和第三层间介质层118，所述第三刻蚀停止层117覆盖所述第二层间介质层115，所述第三层间介质层118覆盖所述第三刻蚀停止层117；以及，
第三金属插塞119，所述第三金属插塞119贯穿所述第三刻蚀停止层117和所述第三层间介质层118，所述第三金属插塞119分别将所述第二金属插塞116、所述第二层间介质层115引出至所述第三层间介质层118的表面；
其中，所述金属硅化物反应阻挡层109、所述第一刻蚀停止层111和所述第一层间介质层112构成器件的第一场板；所述金属硅化物反应阻挡层109、所述第一刻蚀停止层111、所述第一层间介质层112、所述第二刻蚀停止层114和第二层间介质层115构成器件的第二场板。
在本实施例中，与所述第一层间介质层112接触的第二金属插塞是用作器件第一场板的导电层的第二金属插塞116-1。与所述第二层间介质层115接触的第三金属插塞是用作器件第二场板的导电层的第三金属插塞119-1。
较佳的，所述LDMOS器件还可以包括：第一氧化硅层，所述第一氧化硅层位于所述第一层间介质层112和所述第二刻蚀停止层114之间。
优选的，所述第一刻蚀停止层111可以包括：堆叠的第二氧化硅层和氮化硅层，所述第二氧化硅层覆盖所述金属硅化物反应阻挡层109和所述金属硅化物层110，所述氮化硅层覆盖所述第二氧化硅层。
在本实施例中，所述第二刻蚀停止层114包括但不限于SiCN；所述第三刻蚀停止层117包括但不限于SiCN。
综上所述，本申请以所述金属硅化物反应阻挡层109、所述第一刻蚀停止层111和所述第一层间介质层112的组合作为LDMOS器件的第一场板；以所述金属硅化物反应阻挡层109、所述第一刻蚀停止层111、所述第一层间介质层112、所述第二刻蚀停止层114和第二层间介质层115的组合作为LDMOS器件的第二场板。本申请不需要额外增加工艺步骤来制作第一场板、第二场板，只需要对LDMOS器件的版图进行适当调整，通过多个金属插塞(第一金属插塞113、第二金属插塞116和第三金属插塞119)将第一场板和第二场板短接至源极端(P型重掺杂区107和N型重掺杂区108)或栅极端(多晶硅栅104)或独立成一个电极，从而可以有效地调节电场分布、提高击穿电压，满足了高BV/低Rsp的设计要求。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种LDMOS器件，其特征在于，包括：
衬底，所述衬底上形成有外延层和位于所述外延层上的栅极结构，其中，所述外延层中形成有漂移区、体区、P型重掺杂区和N型重掺杂区；
金属硅化物反应阻挡层，所述金属硅化物反应阻挡层覆盖所述漂移区；
金属硅化物层，所述金属硅化物层覆盖所述P型重掺杂区和所述N型重掺杂区；
堆叠的第一刻蚀停止层和第一层间介质层，所述第一刻蚀停止层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述第一层间介质层覆盖所述第一刻蚀停止层；
第一金属插塞，所述第一金属插塞分别将所述栅极结构、所述P型重掺杂区和所述N型重掺杂区引出至所述第一层间介质层的表面；
堆叠的第二刻蚀停止层和第二层间介质层，所述第二刻蚀停止层覆盖所述第一层间介质层，所述第二层间介质层覆盖所述第二刻蚀停止层；
第二金属插塞，所述第二金属插塞分别将所述第一金属插塞、所述第一层间介质层引出至所述第二层间介质层的表面；
堆叠的第三刻蚀停止层和第三层间介质层，所述第三刻蚀停止层覆盖所述第二层间介质层，所述第三层间介质层覆盖所述第三刻蚀停止层；
第三金属插塞，所述第三金属插塞分别将所述第二金属插塞、所述第二层间介质层引出至所述第三层间介质层的表面；
其中，所述金属硅化物反应阻挡层、所述第一刻蚀停止层和所述第一层间介质层构成器件的第一场板；所述金属硅化物反应阻挡层、所述第一刻蚀停止层、所述第一层间介质层、所述第二刻蚀停止层和第二层间介质层构成器件的第二场板。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述第一层间介质层的上表面呈平坦状。
3.根据权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件还包括：第一氧化硅层，所述第一氧化硅层位于所述第一层间介质层和所述第二刻蚀停止层之间。
4.根据权利要求1所述的LDMOS器件，其特征在于，所述第一刻蚀停止层包括：堆叠的第二氧化硅层和氮化硅层，所述第二氧化硅层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述氮化硅层覆盖所述第二氧化硅层。
5.根据权利要求1所述的LDMOS器件，其特征在于，所述第二刻蚀停止层为SiCN；所述第三刻蚀停止层为SiCN。
6.根据权利要求1所述的LDMOS器件，其特征在于，所述栅极结构包括：栅氧化层、位于所述栅氧化层上的多晶硅栅和位于所述多晶硅栅两侧的侧墙。
7.一种LDMOS器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有外延层和位于所述外延层上的栅极结构，其中，所述外延层中形成有漂移区、体区、P型重掺杂区和N型重掺杂区；
形成金属硅化物反应阻挡层，所述金属硅化物反应阻挡层覆盖所述漂移区；
形成金属硅化物层，所述金属硅化物层覆盖所述P型重掺杂区和所述N型重掺杂区；
形成堆叠的第一刻蚀停止层和第一层间介质层，所述第一刻蚀停止层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述第一层间介质层覆盖所述第一刻蚀停止层；
形成第一金属插塞以分别将所述栅极结构、所述P型重掺杂区和所述N型重掺杂区引出至所述第一层间介质层的表面；
形成堆叠的第二刻蚀停止层和第二层间介质层，所述第二刻蚀停止层覆盖所述第一层间介质层，所述第二层间介质层覆盖所述第二刻蚀停止层；
形成第二金属插塞以分别将所述第一金属插塞、所述第一层间介质层引出至所述第二层间介质层的表面；
形成堆叠的第三刻蚀停止层和第三层间介质层，所述第三刻蚀停止层覆盖所述第二层间介质层，所述第三层间介质层覆盖所述第三刻蚀停止层；
形成第三金属插塞以分别将所述第二金属插塞、所述第二层间介质层引出至所述第三层间介质层的表面；
其中，所述金属硅化物反应阻挡层、所述第一刻蚀停止层和所述第一层间介质层构成器件的第一场板；所述金属硅化物反应阻挡层、所述第一刻蚀停止层、所述第一层间介质层、所述第二刻蚀停止层和第二层间介质层构成器件的第二场板。
8.根据权利要求7所述的LDMOS器件的制备方法，其特征在于，在形成堆叠的所述第一刻蚀停止层和所述第一层间介质层之后，所述LDMOS器件的制备方法还包括：
对所述第一层间介质层执行CMP工艺以平坦化所述第一层间介质层的上表面。
9.根据权利要求7所述的LDMOS器件的制备方法，其特征在于，在形成所述第一金属插塞之后，以及在形成所述第二刻蚀停止层之前，所述LDMOS器件的制备方法还包括：
形成第一氧化硅层，所述第一氧化硅层覆盖所述第一层间介质层和所述第一金属插塞。
10.根据权利要求7所述的LDMOS器件的制备方法，其特征在于，形成所述第一刻蚀停止层的步骤包括：
形成堆叠的第二氧化硅层和氮化硅层，所述第二氧化硅层覆盖所述金属硅化物反应阻挡层和所述金属硅化物层，所述氮化硅层覆盖所述第二氧化硅层。
CN202210986831.5A 2022-08-17 2022-08-17 Ldmos器件及其制备方法 Pending CN115377206A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210986831.5A CN115377206A (zh) 2022-08-17 2022-08-17 Ldmos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210986831.5A CN115377206A (zh) 2022-08-17 2022-08-17 Ldmos器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115377206A true CN115377206A (zh) 2022-11-22

Family

ID=84065393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210986831.5A Pending CN115377206A (zh) 2022-08-17 2022-08-17 Ldmos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115377206A (zh)

Similar Documents

Publication Publication Date Title
US10566422B2 (en) Power semiconductor device and method for manufacturing the same
US10355125B2 (en) Electrode contact structure for semiconductor device
US10014381B2 (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US9306018B2 (en) Trench shielding structure for semiconductor device and method
US8779510B2 (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US7915672B2 (en) Semiconductor device having trench shield electrode structure
US8362548B2 (en) Contact structure for semiconductor device having trench shield electrode and method
US8772865B2 (en) MOS transistor structure
US8304314B2 (en) Method of forming an MOS transistor
US20210367064A1 (en) Ldmos device and method for making the same
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
EP3217434B1 (en) Semiconductor device capable of high-voltage operation
WO2015174197A1 (ja) 半導体装置および半導体装置の製造方法
US11621347B2 (en) Drain extended transistor with trench gate
CN112635567A (zh) 功率mosfet及其制造方法和电子设备
US8188482B2 (en) SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
CN114566540A (zh) Ldmos器件及其制造方法
CN111180339B (zh) Ldmos器件的制作方法、ldmos器件
CN111524974B (zh) 半导体器件及其制造方法
CN115719759A (zh) Ldmos器件及工艺方法
KR20060051408A (ko) 낮은 용량 반도체 장치 및 이의 구조를 형성하는 방법
CN115377206A (zh) Ldmos器件及其制备方法
US20110084334A1 (en) Bilateral conduction semiconductor device and manufacturing method thereof
US20040232482A1 (en) Trenched DMOS devices and methods and processes for making same
CN113224165B (zh) Ldmos器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination