CN101290874B - 浅沟槽隔离的沟槽形成方法和半导体结构 - Google Patents

浅沟槽隔离的沟槽形成方法和半导体结构 Download PDF

Info

Publication number
CN101290874B
CN101290874B CN2007100398112A CN200710039811A CN101290874B CN 101290874 B CN101290874 B CN 101290874B CN 2007100398112 A CN2007100398112 A CN 2007100398112A CN 200710039811 A CN200710039811 A CN 200710039811A CN 101290874 B CN101290874 B CN 101290874B
Authority
CN
China
Prior art keywords
dielectric layer
silicon nitride
layer
opening
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100398112A
Other languages
English (en)
Other versions
CN101290874A (zh
Inventor
朱旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100398112A priority Critical patent/CN101290874B/zh
Publication of CN101290874A publication Critical patent/CN101290874A/zh
Application granted granted Critical
Publication of CN101290874B publication Critical patent/CN101290874B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种沟槽形成方法，包括：提供一半导体衬底；在所述半导体衬底表面形成第一介质层；在所述第一介质层表面形成第二介质层；在所述第一介质层和第二介质层中形成定义沟槽位置的开口；沉积覆盖所述第二介质层和开口侧壁以及底部的第三介质层；刻蚀所述第二介质层和开口底部表面的第三介质层；刻蚀所述衬底形成沟槽。本发明的浅沟槽隔离结构的沟槽形成方法能够进一步缩小沟槽的线宽特征尺寸。

Description

浅沟槽隔离的沟槽形成方法和半导体结构
技术领域
本发明涉及半导体制造技术领域，特别涉及一种沟槽隔离结构的沟槽形成方法。
背景技术
随着半导体技术的飞速发展，半导体器件特征尺寸显著减小，对芯片制造工艺也相应地提出了更高的要求。其中一个具有挑战性的课题就是绝缘介质在各个薄膜层之间或沟槽中均匀无孔地填充以提供充分有效的隔离保护。在制造工艺进入深亚微米技术节点之后，器件有源区之间的隔离已大多采用浅沟槽隔离(shallow trench isolation，STI)结构。
申请号为200510023987.X的中国专利申请介绍了一种STI隔离结构的形成方法，首先需要在衬底中刻蚀出沟槽，再利用化学气相淀积(CVD)在浅沟槽中填入介电质，例如氧化硅，再利用化学机械研磨(CMP)的方法使晶片表面平坦化。图1A至图1C为说明STI隔离结构的沟槽形成方法的剖面示意图。首先如图1A所示，在半导体衬底10表面沉积垫氧化层(pad oxide)11和垫氮化硅层(pad nitride)12。然后在垫氮化硅层(padnitride)12表面形成定义沟槽位置的光刻胶图形。以光刻胶图形为掩膜刻蚀垫氮化硅层12和垫氧化层11，从而将定义沟槽位置的光刻胶图形转移到垫氮化硅层12和垫氧化层11中，如图1B所示。随后去除光刻胶图形，并以垫氮化硅层12为掩膜刻蚀衬底10形成沟槽，如图1C所示。
在深亚微米制造工艺节点，例如90nm甚至65nm以下工艺节点，器件的线宽特征尺寸(CD)，例如图1C中的沟槽宽度CD1，通常由光刻设备的光源决定。高端光刻设备的光源为紫外光或深紫外光源，波长为193nm，其曝光图形的光学分辨率具有自身的极限。若进一步提高分辨率，普通光学曝光设备已无能为力，需要采用价格昂贵的电子束曝光设备。如何利用现有光学设备进一步缩小器件的沟槽线宽特征尺寸是半导体制造领域的工程师们正在积极探索的课题。
发明内容
本发明的目的在于提供一种沟槽形成方法和半导体结构，能够进一步缩小沟槽的线宽特征尺寸。
为达到上述目的，一方面提供了一种沟槽形成方法，包括：
提供一半导体衬底；
在所述半导体衬底表面形成第一介质层；
在所述第一介质层表面形成第二介质层；
在所述第一介质层和第二介质层中形成定义沟槽位置的开口；
沉积覆盖所述第二介质层和开口侧壁以及底部的第三介质层；
刻蚀所述第二介质层和开口底部表面的第三介质层；
刻蚀所述衬底形成沟槽。
所述第一介质层为氧化硅。
所述第一介质层的厚度为
Figure G2007100398112D00021
所述第二介质层为氮化硅。
所述第二介质层的厚度为
Figure G2007100398112D00022
所述第三介质层为氮化硅或氮氧化硅。
所述第三介质层的厚度为
Figure G2007100398112D00023
另一方面提供了一种半导体结构，包括半导体衬底，在所述衬底表面形成的第一介质层，在所述第一介质层表面形成的第二介质层，在所述第一介质层和第二介质层中具有定义沟槽位置的开口，其特征在于：所述开口侧壁具有第三介质层。
所述第一介质层为氧化硅。
所述第一介质层的厚度为
所述第二介质层为氮化硅。
所述第二介质层的厚度为
Figure G2007100398112D00031
所述第三介质层为氮化硅或氮氧化硅。
所述第三介质层的厚度为
Figure G2007100398112D00032
与现有技术相比，本发明具有以下优点：
本发明的沟槽形成方法，通过刻蚀衬底表面的垫氮化硅层和垫氧化硅层，从而在上述两层介质层中形成定义沟槽位置的开口。之后，本发明的方法在衬底表面沉积一层氮化硅或氮氧化硅，使其覆盖垫氮化硅层表面和开口的侧壁和底部。然后利用刻蚀工艺刻蚀所述氮化硅或氮氧化硅层，垫氮化硅层表面和开口底部的氮化硅或氮氧化硅层被刻蚀掉，而开口侧壁的氮化硅或氮氧化硅层形成了栅极两侧的侧墙的结构，被留在了开口的侧壁，因而，开口的宽度被缩小。从而能够得到线宽更小的隔离沟槽。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1A至图1C为说明现有沟槽形成方法的剖面示意图；
图2A至图2F为根据本发明实施例的STI隔离结构的沟槽的形成方法的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图2A至图2F为根据本发明实施例的STI隔离结构的沟槽形成方法的剖面示意图。首先如图2A所示，在半导体衬底100表面形成垫氧化硅层(pad oxide)110和垫氮化硅层(pad nitride)120。衬底100包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。垫氧化硅层110可以采用热氧化法，例如炉管(furnace)氧化，或原为蒸气产生(ISSG)法形成，氧化的温度控制在900～1000℃之间，生长的厚度为
Figure G2007100398112D00041
垫氮化硅层120利用热生长或化学气相淀积(CVD)等方法形成，优选为等离子增强化学气相淀积(PECVD)工艺。反应室温度控制在700～800℃，淀积的厚度为沉积的氮化硅层120具有较高的致密程度，可作为后续化学机械研磨(CMP)的研磨停止层。
接下来如图2B所示，在氮化硅层120表面利用旋涂(spin on)法涂布光刻胶，并通过曝光、显影等光刻工艺形成光刻胶图形130。该图形130定义隔离沟槽的位置。然后，如图2C所示，以光刻胶图形130为掩膜刻蚀垫氧化硅层110和垫氮化硅层120，将光刻胶图形130转移至垫氮化硅层120和垫氧化硅层110中。在刻蚀过程中，刻蚀气体为包括含氟(F)气体、氯气Cl2、氧气O2、氦气He等的混合气体，以及惰性气体(例如氢气Ar、氖气Ne)。流量为40-80sccm，刻蚀反应室的等离子源输出功率为200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。然后，利用有机溶剂(例如CLK-888)湿法去除光刻胶图形130，或利用氧气等离子灰化(ashing)工艺去除光刻胶图形130。
在接下来的工艺步骤中，如图2D所示，利用热生长或化学气相淀积等方法形成，优选为等离子增强化学气相淀积(PECVD)工艺，在衬底100表面沉积氮化硅层140。在本发明其他实施例中，该层140的材料也可以是氮氧化硅。沉积后的氮化硅层140覆盖垫氮化硅层120的表面和开口的侧壁和底部。
然后，刻蚀氮化硅层140，可使用各种适合的干法刻蚀法刻蚀上述氮化硅层140，例如反应离子刻蚀或等离子刻蚀。在刻蚀过程中，刻蚀的方向性可以通过控制等离子源的偏置功率和阴极(也就是衬底)偏压功率来实现。刻蚀气体包括氩气Ar、四氟甲烷CF4、六氟乙烷C2F6和三氟甲烷CHF3。在反应室内同时通入上述气体，其中氩气Ar起到稀释刻蚀气体的作用，其流量为50sccm～400sccm；起刻蚀作用的气体中，四氟甲烷CF4的流量为10sccm～100sccm；六氟乙烷C2F6的流量为10sccm～400sccm；三氟甲烷CHF3的流量为10sccm～100sccm。反应室内将所述气体电离为等离子体的射频功率源的输出功率为50W～1000W；射频偏置功率源的输出功率为50W～250W。反应室内的压力设置为50mTorr～200mTorr，衬底温度控制在20℃和90℃之间。上述等离子刻蚀的过程是一种各向异性的刻蚀，刻蚀气体和稀释气体的共同作用使刻蚀后，开口侧壁留下了氮化硅层140’。而且氮化硅层140’的断面为斜面，且斜面的倾斜角度为70度左右。
氮化硅层140，的形成过程类似于在栅极两侧形成侧墙(side wall)的过程，由图2E可以看出，由于开口侧壁表面氮化硅层140’的存在，使得开口宽度大为减小。随后通过该开口刻蚀衬底100，形成的沟槽的宽度CD2明显小于图1C中所示的沟槽宽度CD1，如图2F所示。
需要说明的是，本发明的沟槽形成方法不但适用于浅沟槽隔离结构中的沟槽的形成，而且还可用于其它各层，例如金属前介电层(PMD)、层间介电层(IMD)等层中通孔(via)或沟槽(trench)的形成。
本发明的浅沟槽隔离结构的沟槽形成方法在衬底表面沉积一层氮化硅或氮氧化硅，使其覆盖垫氮化硅层表面和开口的侧壁和底部，然后刻蚀所述氮化硅或氮氧化硅层，垫氮化硅层表面和开口底部的氮化硅或氮氧化硅层被刻蚀掉，而开口侧壁的氮化硅或氮氧化硅层形成了栅极两侧的侧墙的结构，被留在了开口的侧壁，因而，开口的宽度被缩小。具有上述宽度缩小的开口的半导体结构如图2E所示，包括半导体衬底100，在衬底100表面形成的氧化硅层110，在氧化硅层110表面形成的氮化硅层120，在氧化硅层110和氮化硅层120中具有定义沟槽位置的开口，所述开口侧壁具有氮化硅或氮氧化硅层140’。其中，氧化硅层110的厚度为
Figure G2007100398112D00061
氮化硅层120的厚度为
Figure G2007100398112D00062
氮化硅或氮氧化硅层140’的厚度为
Figure G2007100398112D00063
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种沟槽形成方法，包括：
提供一半导体衬底；
在所述半导体衬底表面形成第一介质层；
在所述第一介质层表面形成第二介质层，所述第二介质层为氮化硅；
在所述第一介质层和第二介质层中形成定义沟槽位置的开口；
沉积覆盖所述第二介质层和开口侧壁以及底部的第三介质层，所述第三介质层为氮化硅；
刻蚀所述第二介质层和开口底部表面的第三介质层，刻蚀后开口侧壁留下氮化硅层，所述氮化硅层的断面为斜面，且斜面的倾斜角度为70度；
刻蚀所述衬底形成沟槽。
2.根据权利要求1所述的方法，其特征在于：所述第一介质层为氧化硅。
3.根据权利要求2所述的方法，其特征在于：所述第一介质层的厚度为
4.根据权利要求1所述的方法，其特征在于：所述第二介质层的厚度为
Figure F2007100398112C00012
5.根据权利要求1所述的方法，其特征在于：所述第三介质层的厚度为
Figure F2007100398112C00013
6.一种半导体结构，包括半导体衬底，在所述衬底表面形成的第一介质层，在所述第一介质层表面形成的第二介质层，在所述第一介质层和第二介质层中具有定义沟槽位置的开口，其特征在于：所述第二介质层为氮化硅，所述开口侧壁具有第三介质层，所述第三介质层为氮化硅，所述第三介质层的断面为斜面，且斜面的倾斜角度为70度。
7.根据权利要求6所述的半导体结构，其特征在于：所述第一介质层为氧化硅。
8.根据权利要求7所述的半导体结构，其特征在于：所述第一介质层的厚度为
Figure F2007100398112C00021
9.根据权利要求6所述的半导体结构，其特征在于：所述第二介质层的厚度为
Figure F2007100398112C00022
10.根据权利要求6所述的半导体结构，其特征在于：所述第三介质层的厚度为
Figure F2007100398112C00023
CN2007100398112A 2007-04-20 2007-04-20 浅沟槽隔离的沟槽形成方法和半导体结构 Expired - Fee Related CN101290874B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100398112A CN101290874B (zh) 2007-04-20 2007-04-20 浅沟槽隔离的沟槽形成方法和半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100398112A CN101290874B (zh) 2007-04-20 2007-04-20 浅沟槽隔离的沟槽形成方法和半导体结构

Publications (2)

Publication Number Publication Date
CN101290874A CN101290874A (zh) 2008-10-22
CN101290874B true CN101290874B (zh) 2010-04-21

Family

ID=40035062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100398112A Expired - Fee Related CN101290874B (zh) 2007-04-20 2007-04-20 浅沟槽隔离的沟槽形成方法和半导体结构

Country Status (1)

Country Link
CN (1) CN101290874B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740454B (zh) * 2008-11-20 2011-08-24 上海华虹Nec电子有限公司 精确控制线宽的浅槽隔离工艺
CN102832108A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法
CN103258730A (zh) * 2013-05-08 2013-08-21 中国科学院半导体研究所 Icp干法刻蚀工艺制备剖面为正梯形的台面的方法
CN105226082A (zh) * 2014-06-16 2016-01-06 北大方正集团有限公司 一种沟槽型vdmos的沟槽结构及其制作方法
CN106094446A (zh) * 2016-08-01 2016-11-09 安徽贝莱电子科技有限公司 一种雷达电子控制元件用晶元的加工方法
CN106335872A (zh) * 2016-10-10 2017-01-18 上海华虹宏力半导体制造有限公司 沟槽结构及其形成方法和三轴磁传感器的制作方法
CN110783189A (zh) * 2019-09-23 2020-02-11 珠海格力电器股份有限公司 芯片沟槽的制备方法与芯片的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-100929A 2000.04.07

Also Published As

Publication number Publication date
CN101290874A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
CN101330035B (zh) 浅沟槽隔离结构及其制造方法
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
CN101290874B (zh) 浅沟槽隔离的沟槽形成方法和半导体结构
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
CN100561704C (zh) 浅沟槽隔离结构及其制造方法
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
US20070199922A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US8865595B2 (en) Device and methods for forming partially self-aligned trenches
CN101459115A (zh) 浅沟槽隔离结构的制造方法
CN100576491C (zh) 浅沟槽隔离结构及其制造方法
US6716766B2 (en) Process variation resistant self aligned contact etch
US8564068B2 (en) Device and methods for small trench patterning
KR102514465B1 (ko) 유전체 재료를 증착하기 위한 방법들
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US7196381B2 (en) Corner protection to reduce wrap around
US6821900B2 (en) Method for dry etching deep trenches in a substrate
TWI817066B (zh) 用於蝕刻用於半導體應用的材料層的方法
US20140252589A1 (en) Charge Dissipation of Cavities
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
WO2020215183A1 (en) Methods for etching a material layer for semiconductor applications
KR100713315B1 (ko) 반도체 소자 제조 공정 시 논-살리사이드 형성 방법
KR20240015089A (ko) 접촉 에칭을 위한 희생 캡핑 층
CN117203740A (zh) 具有平坦顶部轮廓的间隔物图案化工艺
CN118039440A (zh) 具有平坦顶部轮廓的间隔物图案化工艺
CN117410230A (zh) 一种浅沟槽隔离结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20190420

CF01 Termination of patent right due to non-payment of annual fee