CN105226082A - 一种沟槽型vdmos的沟槽结构及其制作方法 - Google Patents
一种沟槽型vdmos的沟槽结构及其制作方法 Download PDFInfo
- Publication number
- CN105226082A CN105226082A CN201410268437.3A CN201410268437A CN105226082A CN 105226082 A CN105226082 A CN 105226082A CN 201410268437 A CN201410268437 A CN 201410268437A CN 105226082 A CN105226082 A CN 105226082A
- Authority
- CN
- China
- Prior art keywords
- nitride
- side wall
- groove
- oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种沟槽型VDMOS的沟槽结构及其制作方法,所述方法包括:在衬底上生成氧化层;在所述氧化层的表面进行光刻,形成沟槽窗口;在所述氧化层的上表面及沟槽窗口内制备一层氮化物,该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙;在所述氮化物上制备一层氧化物,该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙;依次将氧化物、氮化物及衬底进行刻蚀,保留第一侧墙和第二侧墙,形成沟槽。与现有技术相比,本发明通过在沟槽窗口内制备双侧墙,减小了沟槽宽度,降低了沟道电阻,不仅消除了光刻工艺能力对沟槽宽度的限制,而且具有减少器件制造成本、提高器件性能等优点。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域,尤其涉及一种沟槽型VDMOS(垂直双扩散场效应晶体管)的沟槽结构及其制作方法。
背景技术
垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小,是一种用途非常广泛的功率器件。目前,垂直双扩散场效应晶体管的发展方向是:1.降低正向导通电阻以减小静态功率损耗;2.提高开关速度以减小瞬态功率损耗。
减小静态功率损耗主要通过降低器件总导通电阻来实现。器件总导通电阻主要由三部分构成:1.沟道电阻;2.漂移区电阻;3.衬底电阻。这三部分电阻值的大小由器件的结构和制造工艺决定。
对于低压功率器件,在导通电阻中漂移区电阻相对所占比例较小,所以在导通电阻组成部分中沟道电阻起主要决定作用。因此降低沟道电阻能够显著减小器件的导通电阻,减小原胞尺寸能够使单位器件面积内沟道的数量增大,增加了沟道的宽/长比,使电流通路增大,从而减小沟道电阻。减小原胞尺寸的主要方法是减小沟槽的宽度。
如图1所示,目前常用的沟槽型VDMOS器件的沟槽结构的制作方法主要包括以下步骤:
S1、在硅片1表面生长氧化硅2;
S2、使用光刻胶3通过光刻工艺在氧化硅2上形成掩膜图形;
S3、使用干法刻蚀刻蚀氧化硅2,形成沟槽窗口a;
S4、去除光刻胶3;
S5、以氧化硅2作为掩膜材料,在硅片1上刻蚀形成沟槽b。
通过现有方法得到的沟槽的宽度与沟槽窗口的宽度一致,而沟槽窗口的宽度由光刻工艺的最小线条宽度决定。为了减小沟槽的宽度,则需要使用更先进的光刻设备,使得器件制造成本大幅上升。
发明内容
本发明提供一种沟槽型VDMOS的沟槽结构及其制作方法,有效减小沟槽型VDMOS器件的沟槽宽度。
本发明的目的是通过以下技术方案实现的:一种沟槽型VDMOS的沟槽结构的制作方法,包括:
在衬底上生成氧化层;
在所述氧化层的表面进行光刻,形成沟槽窗口;
在所述氧化层的上表面及沟槽窗口内制备一层氮化物,该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙;
在所述氮化物上制备一层氧化物,该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙;
依次将氧化物、氮化物及衬底进行刻蚀,保留第一侧墙和第二侧墙,形成沟槽。
进一步地,所述刻蚀为干法刻蚀。
进一步地,所述制备一层氮化物、一层氧化物的方法均为化学气相淀积。
进一步地,所述氮化物为氮化硅。
进一步地,所述氧化物为氧化硅。
进一步地,所述氮化物的厚度为0.01μm~0.5μm,所述氧化物的厚度为0.01μm~2μm,所述沟槽的深度为1μm~20μm。。
相应地,本发明还提出一种使用以上制作方法制作的沟槽型VDMOS的沟槽结构,包括:衬底,位于衬底上的氧化层,以及在所述衬底上形成的沟槽,所述沟槽结构还包括多个由氮化物形成的第一侧墙,和多个由氧化物形成的第二侧墙;
其中,所述第一侧墙的一侧与所述氧化层的侧壁贴合,所述第一侧墙的另一侧与所述第二侧墙的一侧贴合,所述第二侧墙的另一侧与沟槽的侧壁处在同一垂直线上。
进一步地,所述氮化物为氮化硅。
进一步地,所述氧化物为氧化硅。
进一步地,所述第一侧墙的厚度为0.01μm~0.5μm,所述第二侧墙的厚度为0.01μm~2μm,所述沟槽的深度为1μm~20μm。
与现有技术相比,本发明具有以下优点:
1、本发明通过制备由氮化物和氧化物形成的双侧墙,无需采用高成本的光刻工艺就能减小沟槽宽度,消除了光刻工艺能力对沟槽宽度的限制;
2、沟槽宽度减小后,器件面积内沟道的数量增大,增加了沟道的宽/长比,使电流通路增大,从而减小了沟道电阻,提高了器件性能;
3、沟槽宽度可以通过调整侧墙的厚度进行控制,简化了工艺,减小了工艺复杂度,能够提高器件成品率;
4、使用双侧墙作为刻蚀掩膜,能够改善沟槽刻蚀后沟槽内部形貌,提高了器件的可靠性。
附图说明
图1为背景技术中常用的沟槽结构制作方法对应的实施效果图;
图2为本发明实施例提供的沟槽型VDMOS的沟槽结构的制作方法流程图;
图3为本发明实施例提供的沟槽型VDMOS的沟槽结构的剖面结构示意图;
图4(a)为本发明实施例一的工艺流程图;
图4(b)为与图4(a)所示的工艺流程相对应的实施效果图。
具体实施方式
本发明实施例提供的一种沟槽型VDMOS的沟槽结构的制作方法,在衬底上生成氧化层;在所述氧化层的表面进行光刻,形成沟槽窗口;在所述氧化层的上表面及沟槽窗口内制备一层氮化物,该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙;在所述氮化物上制备一层氧化物,该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙;依次将氧化物、氮化物及衬底进行刻蚀,保留第一侧墙和第二侧墙,形成沟槽。由于在沟槽窗口内制备了由氮化物和氧化物形成的双侧墙,从而能够有效减小沟槽型VDMOS器件的沟槽宽度,解决沟槽宽度由于受光刻工艺限制无法减小,导致沟道电阻增加、静态功率损耗增加的问题。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图2所示,本发明实施例提供的一种沟槽型VDMOS的沟槽结构的制作方法,包括:
S11,在衬底上生成氧化层;
S12,在所述氧化层的表面进行光刻,形成沟槽窗口;
S13,在所述氧化层的上表面及沟槽窗口内制备一层氮化物,该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙;
S14,在所述氮化物上制备一层氧化物,该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙;
S15,依次将氧化物、氮化物及衬底进行刻蚀,保留第一侧墙和第二侧墙,形成沟槽。
其中,进一步地,步骤S13中制备一层氮化物的方法为化学气相淀积。
进一步地,步骤S14中制备一层氧化物的方法为化学气相淀积。
进一步地,所述氮化物优选为氮化硅。由于直接在氧化层上制备氧化物,容易因过厚而导致开裂,掩膜效果差,因此采用工艺上易制备的氮化硅作为过渡层制备双侧墙,不仅增加了侧墙厚度,减少了沟槽宽度,还能够减少应力,增加双侧墙的粘附性。
进一步地,所述氧化物为氧化硅。由于氧化硅制备工艺简单,作为掩膜材料刻蚀选择比较好。
进一步地,步骤S15中,由于氧化物、氮化物及衬底的物理性质均不同,因此干法刻蚀所采用的气体不同,由于氧化物、氮化物及衬底的刻蚀厚度不同,因此干法刻蚀的时间不同,所以在刻蚀氧化物时,设定刻蚀厚度与氧化物厚度一致,刻蚀结束后,氮化物上表面的氧化物被刻蚀干净,但是氧化物在沟槽窗口内形成的第二侧墙得以保留;同理,在刻蚀氮化物时,设定刻蚀厚度与氮化物厚度一致,刻蚀结束后,氧化层上表面的氮化物被刻蚀干净,但是氮化物在沟槽窗口内形成的第一侧墙得以保留;最后,将未被氧化层、第一侧墙及第二侧墙掩盖的衬底刻蚀到需要的深度,形成沟槽。由于第一侧墙和第二侧墙的存在,使得最终形成的沟槽宽度小于沟槽窗口宽度。
进一步地,所述氮化物的厚度为0.01μm~0.5μm,所述氧化物的厚度为0.01μm~2μm,所述沟槽的深度为1μm~20μm。
如图3所示,相应地,本发明还提出一种使用以上制作方法制作的沟槽型VDMOS器件的沟槽结构,包括:衬底11,位于衬底11上的氧化层12,以及在所述衬底11上形成的沟槽B,所述沟槽结构还包括多个由氮化物形成的第一侧墙B1,和多个由氧化物形成的第二侧墙B2;其中,所述第一侧墙B1的一侧与所述氧化层12的侧壁贴合,所述第一侧墙B1的另一侧与所述第二侧墙B2的一侧贴合,所述第二侧墙B2的另一侧与沟槽B的侧壁处在同一垂直线上。
进一步地,所述氮化物为氮化硅。
进一步地,所述氧化物为氧化硅。
进一步地,所述第一侧墙B1的厚度为0.01μm~0.5μm,所述第二侧墙B2的厚度为0.01μm~2μm,所述沟槽B的深度为1μm~20μm。
本发明实施例提供的一种沟槽型VDMOS的沟槽结构,相对于通过普通光刻工艺所得到的沟槽来说其宽度较小,导通沟道电阻小,静态功率损耗降低;相对于通过较高光刻工艺所得到的沟槽来说,在达到同样沟槽宽度的前提下,其制作成本低,制备工艺简单。
为了使本领域的技术人员更好地理解本发明的技术方案,下面通过具体实施例并结合附图对本发明的实施例进行详细描述。这里要注意的是,以下的具体实施例只是为了描述本发明,但不限于本发明。
实施例一
本实施例为采用本发明方法制备沟槽型VDMOS功率器件的沟槽结构的过程,如图4(a)和图4(b)所示,其中,图4(a)为本实施例的工艺流程图,图4(b)所示为与图4(a)的工艺流程相对应的实施效果图,包括如下步骤:
S21,在硅片衬底11上生长氧化硅氧化层12;
本步骤中,生长氧化硅氧化层12的方法为热氧化,包括湿氧氧化和干氧氧化,氧化硅氧化层12的厚度为0.1μm~10μm。本步骤的实施效果见S21′。
S22,使用光刻胶13通过光刻工艺在所述氧化硅氧化层12上形成掩膜图形;
本步骤的实施效果见S22′。
S23,使用干法刻蚀将掩膜图形下的氧化硅氧化层12刻蚀干净,在硅片衬底11上形成沟槽窗口A,然后去除光刻胶13;
本步骤中,刻蚀氧化硅氧化层12的气体为成一定比例的四氟化碳、氧气及氩气,本步骤的实施效果见S23′。
S24,在所述氧化硅氧化层12的上表面及沟槽窗口A内制备一层氮化硅氮化物14,该氮化硅氮化物14在所述沟槽窗口A内与氧化硅氧化层12贴合形成第一侧墙B1;
本步骤中,制备一层氮化硅氮化物14的方法为化学气相淀积,氮化硅氮化物14的厚度为0.01μm~0.5μm。本步骤的实施效果见S24′。
S25,在所述氮化硅氮化物14上制备一层氧化硅氧化物15,该氧化硅氧化物15在所述沟槽窗口A内与氮化硅氮化物14贴合形成第二侧墙B2;
本步骤中,制备一层氧化硅氧化物15的方法为化学气相淀积,所述氧化硅氧化物15的厚度为0.01μm~2μm。本步骤的实施效果见S25′。
S26,使用干法刻蚀对氧化硅氧化物15进行刻蚀;
本步骤中,干法刻蚀注入的气体为成一定比例的四氟化碳、氧气及氩气,刻蚀厚度与氧化硅氧化物15的厚度一致,刻蚀结束后,该氧化硅氧化物15在沟槽窗口A内与氮化硅氮化物14贴合形成的第二侧墙B2被保留。本步骤的实施效果见S26′。
S27,使用干法刻蚀对氮化硅氮化物14进行刻蚀;
本步骤中,干法刻蚀注入的气体为成一定比例的四氟化碳、三氟化氮、氧气及氩气,刻蚀厚度与氮化硅氮化物14的厚度一致,刻蚀结束后,该氮化硅氮化物14在沟槽窗口A内与氧化硅氧化层12贴合形成第一侧墙B1被保留。本步骤的实施效果见S27′。
S28,以氧化硅氧化层12、第一侧墙B1及第二侧墙B2作为掩膜材料,使用干法刻蚀在硅片衬底11形成沟槽B。
本步骤中,干法刻蚀注入的气体为成一定比例的四氟化碳、三氟化氮、氧气及氩气,刻蚀结束后,沟槽B的宽度W′小于沟槽窗口A的宽度W(即光刻宽度),且其具体参数值由第一侧墙B1和第二侧墙B2的厚度以及光刻线宽共同决定。沟槽B的深度为1μm~20μm。本步骤的实施效果见S28′。
本实施例中使用的干法刻蚀方法包括但不限于反应离子刻蚀(RIE),感应耦合等离子体方法(ICP)。
在制造沟槽型VDMOS器件的实际应用中,使用本实施例方法形成沟槽后,可进行包括形成P型体区,形成源区,形成绝缘介质层、接触孔、金属层和钝化层等其余步骤。需要指出的是,这些步骤均可按照常规的沟槽型VDMOS的制备方法进行即可。这样制造得到的沟槽型VDMOS器件的沟槽宽度小,器件面积内沟道的数量增大,沟道的宽/长比增大,使得电流通路增大,从而减小了沟道电阻,提高了器件性能。而且,使用双侧墙作为刻蚀掩膜,能够改善沟槽刻蚀后沟槽内部形貌,提高了器件的可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种沟槽型垂直双扩散场效应晶体管VDMOS的沟槽结构的制作方法,其特征在于,包括:
在衬底上生成氧化层;
在所述氧化层的表面进行光刻,形成沟槽窗口;
在所述氧化层的上表面及沟槽窗口内制备一层氮化物,该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙;
在所述氮化物上制备一层氧化物,该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙;
依次将氧化物、氮化物及衬底进行刻蚀,保留第一侧墙和第二侧墙,形成沟槽。
2.如权利要求1所述的方法,其特征在于,所述刻蚀为干法刻蚀。
3.如权利要求1所述的方法,其特征在于,所述制备一层氮化物、一层氧化物的方法均为化学气相淀积。
4.如权利要求1所述的方法,其特征在于,所述氮化物为氮化硅。
5.如权利要求1所述的方法,其特征在于,所述氧化物为氧化硅。
6.如权利要求1所述的方法,其特征在于,所述氮化物的厚度为0.01μm~0.5μm,所述氧化物的厚度为0.01μm~2μm,所述沟槽的深度为1μm~20μm。
7.一种沟槽型垂直双扩散场效应晶体管VDMOS的沟槽结构,包括:衬底,位于衬底上的氧化层,以及在所述衬底上形成的沟槽,其特征在于,所述沟槽结构还包括多个由氮化物形成的第一侧墙,和多个由氧化物形成的第二侧墙;
其中,所述第一侧墙的一侧与所述氧化层的侧壁贴合,所述第一侧墙的另一侧与所述第二侧墙的一侧贴合,所述第二侧墙的另一侧与沟槽的侧壁处在同一垂直线上。
8.如权利要求7所述的沟槽结构,其特征在于,所述氮化物为氮化硅。
9.如权利要求7所述的沟槽结构,其特征在于,所述氧化物为氧化硅。
10.如权利要求7所述的沟槽结构,其特征在于,所述第一侧墙的厚度为0.01μm~0.5μm,所述第二侧墙的厚度为0.01μm~2μm,所述沟槽的深度为1μm~20μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410268437.3A CN105226082A (zh) | 2014-06-16 | 2014-06-16 | 一种沟槽型vdmos的沟槽结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410268437.3A CN105226082A (zh) | 2014-06-16 | 2014-06-16 | 一种沟槽型vdmos的沟槽结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105226082A true CN105226082A (zh) | 2016-01-06 |
Family
ID=54994925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410268437.3A Pending CN105226082A (zh) | 2014-06-16 | 2014-06-16 | 一种沟槽型vdmos的沟槽结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105226082A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962729A (zh) * | 2018-06-25 | 2018-12-07 | 深圳元顺微电子技术有限公司 | 一种沟槽mos场效应晶体管的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290874A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的沟槽形成方法和半导体结构 |
CN101908488A (zh) * | 2009-06-08 | 2010-12-08 | 尼克森微电子股份有限公司 | 沟渠式金氧半导体组件的制作方法 |
US20130161762A1 (en) * | 2011-12-22 | 2013-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Gate structure for semiconductor device |
-
2014
- 2014-06-16 CN CN201410268437.3A patent/CN105226082A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290874A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的沟槽形成方法和半导体结构 |
CN101908488A (zh) * | 2009-06-08 | 2010-12-08 | 尼克森微电子股份有限公司 | 沟渠式金氧半导体组件的制作方法 |
US20130161762A1 (en) * | 2011-12-22 | 2013-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Gate structure for semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962729A (zh) * | 2018-06-25 | 2018-12-07 | 深圳元顺微电子技术有限公司 | 一种沟槽mos场效应晶体管的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135879B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
CN105762176B (zh) | 碳化硅mosfet器件及其制作方法 | |
CN108417493A (zh) | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 | |
CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
CN104409334A (zh) | 一种超结器件的制备方法 | |
CN105226082A (zh) | 一种沟槽型vdmos的沟槽结构及其制作方法 | |
CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
US9773874B2 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
KR20110018510A (ko) | 반도체 소자 및 그 제조 방법 | |
JP5687078B2 (ja) | 炭化珪素半導体装置の製造方法 | |
CN105575761B (zh) | 沟槽型功率器件的制造方法和沟槽型功率器件 | |
CN111128746B (zh) | 肖特基二极管及其制备方法 | |
CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
CN104851782B (zh) | 一种4H‑SiC UMOSFET栅槽的制作方法 | |
CN108598159A (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
CN106206724A (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
CN104658902A (zh) | 沟槽栅蚀刻方法 | |
CN105336774A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
CN106711047A (zh) | 低压超结mosfet自对准工艺方法 | |
CN108109909A (zh) | 一种沟槽的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160106 |