CN102130123B - 功率mos晶体管的终端结构及其制造方法 - Google Patents

功率mos晶体管的终端结构及其制造方法 Download PDF

Info

Publication number
CN102130123B
CN102130123B CN 201010027325 CN201010027325A CN102130123B CN 102130123 B CN102130123 B CN 102130123B CN 201010027325 CN201010027325 CN 201010027325 CN 201010027325 A CN201010027325 A CN 201010027325A CN 102130123 B CN102130123 B CN 102130123B
Authority
CN
China
Prior art keywords
mos transistor
terminal structure
power mos
silicon dioxide
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010027325
Other languages
English (en)
Other versions
CN102130123A (zh
Inventor
张帅
肖胜安
刘远良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027325 priority Critical patent/CN102130123B/zh
Publication of CN102130123A publication Critical patent/CN102130123A/zh
Application granted granted Critical
Publication of CN102130123B publication Critical patent/CN102130123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种功率MOS晶体管的终端结构，为n型外延层中的多个二氧化硅隔离结构，所述n型外延层靠近每个隔离结构的侧面及底部为p型离子注入区。本发明以较少的PN结和二氧化硅隔离结构作为功率MOS晶体管的终端结构，取代了传统的较多的PN结，因此只需要较小的空间尺寸就能达到承受足够耐压得终端结构，从而降低了功率MOS晶体管器件的制造成本。

Description

功率MOS晶体管的终端结构及其制造方法
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种功率MOS晶体管(Power MOSFET)。
背景技术
功率MOS晶体管是一种处理大功率应用的MOS晶体管。请参阅图1，这是传统的功率MOS晶体管的部分结构的剖面示意图。在n型外延层10中具有p阱11，p阱11中具有隔离结构12和n型重掺杂区13，其中隔离结构12的底部在n型外延层10中。在n型外延层10中还具有多个p型掺杂区14，这些p型掺杂区14与n型外延层10构成了多个PN结，这些PN结就是功率MOS晶体管的终端结构。
请参阅图4，从俯视角度观察，功率MOS晶体管包括位于中央的芯片结构(cell)和包围所述芯片结构的终端结构。所述终端结构就是图1中的多个p型掺杂区14成环状，所构成的多个PN结也为环状PN结。有时一个功率MOS晶体管的终端结构为9～10个环状PN结，这占据了较大的芯片面积，进而导致整个器件的制造成本增加。
发明内容
本发明所要解决的技术问题是提供一种功率MOS晶体管的终端结构，可以显著减少芯片面积，进而降低器件制造成本。为此，本发明还要提供所述功率MOS晶体管的终端结构的制造方法。
为解决上述技术问题，本发明功率MOS晶体管的源极和漏极分别在硅片的正反两面，该功率MOS晶体管的终端结构为n型外延层中的多个二氧化硅隔离结构，所述n型外延层靠近每个隔离结构的侧面及底部为各自独立的p型离子注入区。
所述功率MOS晶体管的终端结构的制造方法包括如下步骤：
第1步，在n型外延层中刻蚀多个沟槽；
第2步，在每个沟槽的侧壁和底部，以离子注入工艺进行倾斜角度的p型杂质注入，再进行退火工艺，从而在每个沟槽的侧壁和底部形成p型离子注入区；
第3步，对每个沟槽填充二氧化硅，并使所填充二氧化硅与硅片表面齐平。
本发明可以使用较少的(例如2～4个)二氧化硅隔离结构取代传统的较多(例如9～10个)PN结。这是由于本发明功率MOS晶体管的终端结构中，不仅具有PN结耐压，二氧化硅隔离结构也作为耐压结构，从而可以显著减小功率MOS晶体管的面积。
附图说明
图1是现有的功率MOS晶体管的终端结构的剖面示意图；
图2是本发明功率MOS晶体管的终端结构的剖面示意图；
图3a～图3b是本发明功率MOS晶体管的终端结构的制造方法的各步骤示意图；
图4是功率MOS晶体管的芯片结构和终端结构的俯视示意图。
图中附图标记说明：
10为n型外延层；11为p阱；12为隔离结构；13为n型重掺杂区；14为p型掺杂区；20为n型外延层；21为沟槽；22为p型离子注入区；23为隔离结构。
具体实施方式
请参阅图2，本发明功率MOS晶体管的终端结构为：在n型外延层20中的多个二氧化硅隔离结构23，所述n型外延层20靠近每个隔离结构23的侧面及底部为p型离子注入区22。
图1所示的传统功率MOS晶体管的终端结构，仅有p型掺杂区14与n型外延层10构成了多个PN结作为耐压结构。
图2所示的本发明功率MOS晶体管的终端结构，不仅有p型离子注入区22和n型外延层20构成的多个PN结作为耐压结构，而且每个二氧化硅隔离结构23(例如为场氧隔离结构LOCOS或浅槽隔离结构STI)也作为耐压结构，因此本发明功率MOS晶体管的终端结构中，PN结的数量(即隔离结构的数量)可以少于传统的功率MOS晶体管的终端结构中PN结的数量，从而减小了整个器件的面积。
本发明功率MOS晶体管的终端结构的制造方法包括如下步骤：
第1步，请参阅图3a，在n型外延层20中刻蚀多个沟槽21。这些沟槽21的宽度和深度按照功率MOS晶体管器件的应用要求来定。
第2步，请参阅图3b，在每个沟槽21的侧壁和底部，先以离子注入工艺进行倾斜角度的p型杂质注入，再进行退火工艺，从而在每个沟槽21的侧壁和底部形成p型离子注入区22。
常见的p型杂质如硼(B)等。
所述退火工艺例如为高温炉退火工艺。通过控制托或工艺的温度和时间，使经过退火工艺后所形成的p型离子注入区22达到设计深度。
所述倾斜角度的离子注入工艺优选为45度角的离子注入。
第3步，请参阅图2，对每个沟槽21填充二氧化硅，并使所填充二氧化硅21与硅片20表面齐平。
例如，可以现在硅片表面淀积一层二氧化硅，这一层二氧化硅至少将每个沟槽21完全填充；然后以化学机械研磨(CMP)和/或干法反刻工艺刻蚀硅片表面的二氧化硅直至露出硅片表面为止，使沟槽21中所填充的二氧化硅隔离结构23与硅片20表面齐平，并且n型外延层20表面没有多余的二氧化硅存在。
本发明以较少的PN结和二氧化硅隔离结构作为功率MOS晶体管的终端结构，取代了传统的较多的PN结，因此只需要较小的空间尺寸就能达到承受足够耐压得终端结构，从而降低了功率MOS晶体管器件的制造成本。

Claims (4)

1.一种功率MOS晶体管的终端结构，所述功率MOS晶体管的源极和漏极分别在硅片的正反两面，其特征是，所述终端结构为n型外延层中的多个二氧化硅隔离结构，所述n型外延层靠近每个隔离结构的侧面及底部为各自独立的p型离子注入区。
2.如权利要求1所述的功率MOS晶体管的终端结构的制造方法，其特征是，包括如下步骤：
第1步，在n型外延层中刻蚀多个沟槽；
第2步，在每个沟槽的侧壁和底部，以离子注入工艺进行倾斜角度的p型杂质注入，再进行退火工艺，从而在每个沟槽的侧壁和底部形成p型离子注入区；
第3步，对每个沟槽填充二氧化硅，并使所填充二氧化硅与硅片表面齐平。
3.根据权利要求1所述的功率MOS晶体管的终端结构的制造方法，其特征是，所述方法第2步中，所述倾斜角度的离子注入工艺为倾斜45度角。
4.根据权利要求1所述的功率MOS晶体管的终端结构的制造方法，其特征是，所述方法第2步中，所述退火工艺为高温炉退火工艺。
CN 201010027325 2010-01-20 2010-01-20 功率mos晶体管的终端结构及其制造方法 Active CN102130123B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027325 CN102130123B (zh) 2010-01-20 2010-01-20 功率mos晶体管的终端结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027325 CN102130123B (zh) 2010-01-20 2010-01-20 功率mos晶体管的终端结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102130123A CN102130123A (zh) 2011-07-20
CN102130123B true CN102130123B (zh) 2013-07-24

Family

ID=44268123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027325 Active CN102130123B (zh) 2010-01-20 2010-01-20 功率mos晶体管的终端结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102130123B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527394A (zh) * 2003-03-03 2004-09-08 松下电器产业株式会社 固体摄像器件、制造方法及行间传递型ccd图像传感器
CN1790747A (zh) * 2004-12-17 2006-06-21 三洋电机株式会社 半导体装置及其制造方法
CN101510551A (zh) * 2009-03-30 2009-08-19 电子科技大学 等离子平板显示器驱动芯片用高压器件
CN101567320A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 功率mos晶体管的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527394A (zh) * 2003-03-03 2004-09-08 松下电器产业株式会社 固体摄像器件、制造方法及行间传递型ccd图像传感器
CN1790747A (zh) * 2004-12-17 2006-06-21 三洋电机株式会社 半导体装置及其制造方法
CN101510551A (zh) * 2009-03-30 2009-08-19 电子科技大学 等离子平板显示器驱动芯片用高压器件
CN101567320A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 功率mos晶体管的制造方法

Also Published As

Publication number Publication date
CN102130123A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
US10872995B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
CN102769037B (zh) 减少表面电场的结构及横向扩散金氧半导体元件
US20190088740A1 (en) Semiconductor chip integrating high and low voltage devices
KR100861213B1 (ko) 반도체 소자 및 그 제조방법
US8643089B2 (en) Semiconductor device and fabricating method thereof
TWI473248B (zh) 結合高低壓元件之半導體芯片
US9837532B2 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
CN110459539B (zh) 集成esd保护的屏蔽栅沟槽mosfet及制造方法
CN103367368A (zh) 多次可编程存储单元及其形成方法
CN104465779A (zh) 漏端隔离的高压ldmos的结构及制作方法
CN102088030B (zh) 横向双扩散金属氧化物半导体场效应管及其制造方法
CN104716179A (zh) 一种具有深孔的ldmos器件及其制造方法
US20160322350A1 (en) Geometry for a Bidirectional Bipolar Transistor with Trenches that Surround the Emitter/Collector Regions
CN102723304B (zh) 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法
CN102376776A (zh) BiCMOS工艺中的寄生PIN二极管及制造方法
CN104681438A (zh) 一种半导体器件的形成方法
CN102130123B (zh) 功率mos晶体管的终端结构及其制造方法
CN103515324A (zh) 集成高压器件的方法
CN103107191B (zh) 高压p型ldmos结构及其制造方法
CN102983161B (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN102130162A (zh) Ldmos及其制造方法
CN106941122B (zh) 半导体装置及其制造方法
CN114899147A (zh) 一种rc-igbt器件及其制备方法
CN104576731A (zh) 一种射频ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131217

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131217

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.