CN114899147A - 一种rc-igbt器件及其制备方法 - Google Patents
一种rc-igbt器件及其制备方法 Download PDFInfo
- Publication number
- CN114899147A CN114899147A CN202210814720.6A CN202210814720A CN114899147A CN 114899147 A CN114899147 A CN 114899147A CN 202210814720 A CN202210814720 A CN 202210814720A CN 114899147 A CN114899147 A CN 114899147A
- Authority
- CN
- China
- Prior art keywords
- type
- trench
- region
- groove
- type source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 150000002500 ions Chemical class 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims description 53
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 10
- 239000002019 doping agent Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请属于功率器件技术领域，提供了一种RC‑IGBT器件及其制备方法，其中，在N型衬底层的正面设置第一沟槽和第二沟槽，分别用于形成第一多晶硅和第二多晶硅；在第一沟槽和第二沟槽之间的N型衬底层上注入P型掺杂离子形成P型阱区，在P型阱区上形成多个互不接触的N型源极区，通过在多个N型源极区的位置形成多个短条状的接触孔，从而通过接触孔在P型阱区内注入P型掺杂离子，以形成二极管阳极区，达到减小二极管的有效面积的目的，从而减小二极管的反向恢复电流，解决了常规RC‑IGBT受限于集成二极管时会面临反向恢复电流较大的问题。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种RC-IGBT器件及其制备方法。
背景技术
绝缘栅双极型晶体管 (Insulated Gate Bipolar Transistor，IGBT）是由双极型三极管 (BJT)和绝缘栅型场效应管 (MOS)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。RC-IGBT器件是通过将IGBT和二极管（Diode）集成在一起，其主要的优点就是缩减了芯片的尺寸，减少了二极管芯片的面积，使得RC-IGBT和IGBT的面积类似。
然而，常规RC-IGBT受限于集成二极管时会面临反向恢复电流较大的问题。
发明内容
本申请的目的在于提供一种RC-IGBT器件及其制备方法，旨在解决常规RC-IGBT受限于集成二极管时会面临反向恢复电流较大的问题。
本申请实施例第一方面提供了一种RC-IGBT器件的制备方法，所述制备方法包括：
在N型衬底层的正面设置第一沟槽和第二沟槽；
在所述第一沟槽内形成第一栅极氧化层和第一多晶硅，在所述第二沟槽内形成第二栅极氧化层和第二多晶硅；
在所述第一沟槽和所述第二沟槽之间的N型衬底层上注入P型掺杂离子形成P型阱区；
在所述P型阱区上形成多个N型源极区，多个所述N型源极区之间互不接触；
在每个所述N型源极区上设置接触孔，并通过所述接触孔在所述P型阱区内注入P型掺杂离子，以形成二极管阳极区；
在所述N型衬底层的背面形成缓冲层；
在所述缓冲层上形成二极管阴极区以及电荷收集区。
在一个实施例中，所述在所述N型衬底层的正面设置第一沟槽和第二沟槽，包括：
在光罩的遮盖下对所述N型衬底层的正面进行刻蚀形成互相平行的第一沟槽和第二沟槽。
在一个实施例中，所述在所述第一沟槽内形成第一栅极氧化层和第一多晶硅，在所述第二沟槽内形成第二栅极氧化层和第二多晶硅，包括：
对所述第一沟槽和所述第二沟槽进行热氧化处理，以在所述第一沟槽内形成第一栅极氧化层，在所述第二沟槽内形成第二栅极氧化层；
填充多晶硅材料，以在所述第一沟槽内形成第一多晶硅，在所述第二沟槽内形成第二多晶硅。
在一个实施例中，所述在所述P型阱区上形成多个N型源极区，包括：
通过在所述P型阱区上的多个区域注入N型掺杂离子，以形成多个依次排列的N型源极区；其中，多个所述N型源极区与所述第一沟槽垂直。
在一个实施例中，所述在每个所述N型源极区上设置接触孔，包括：
通过光罩在多个所述N型源极区上形成多个短条状的接触孔；其中，所述接触孔的深度大于所述N型源极区的厚度。
本申请实施例第二方面还提供了一种RC-IGBT器件，所述RC-IGBT器件包括：
N型衬底层，所述N型衬底层的正面内还设有第一沟槽和第二沟槽；
第一栅极氧化层和第二栅极氧化层，其中，所述第一栅极氧化层设于所述第一沟槽的内壁，所述第二栅极氧化层设于所述第二沟槽的内壁；
第一多晶硅和第二多晶硅，其中，所述第一多晶硅设于所述第一栅极氧化层内，所述第二多晶硅设于所述第二栅极氧化层内；
P型阱区，设于所述第一沟槽和所述第二沟槽之间，且位于所述N型衬底层上；
多个N型源极区，设于所述P型阱区上，多个所述N型源极区之间互不接触；
多个二极管阳极区，分别设于多个所述N型源极区下，且位于所述P型阱区内；
缓冲层，设于所述N型衬底层的背面；
二极管阴极区和电荷收集区，设于所述缓冲层上。
在一个实施例中，所述第一沟槽和所述第二沟槽互相平行。
在一个实施例中，多个所述N型源极区依序排列，且多个所述N型源极区与所述第一沟槽垂直。
在一个实施例中，所述二极管阳极区的长度大于所述N型源极区的宽度。
在一个实施例中，所述二极管阳极区的宽度小于所述N型源极区的长度。
本申请提供的一种RC-IGBT器件及其制备方法，其中，在N型衬底层的正面设置第一沟槽和第二沟槽，分别用于形成第一多晶硅和第二多晶硅；在第一沟槽和第二沟槽之间的N型衬底层上注入P型掺杂离子形成P型阱区，在P型阱区上形成多个互不接触的N型源极区，通过在多个N型源极区的位置形成多个短条状的接触孔，从而通过接触孔在P型阱区内注入P型掺杂离子，以形成二极管阳极区，达到减小二极管的有效面积的目的，从而减小二极管的反向恢复电流，解决了常规RC-IGBT受限于集成二极管时会面临反向恢复电流较大的问题。
附图说明
图1是本申请实施例提供的RC-IGBT器件的制备方法的流程示例图。
图2是本申请实施例提供的在N型衬底层上制备沟槽的示例图。
图3是本申请实施例提供的在沟槽内形成栅极氧化层以及多晶硅的示例图。
图4是本申请实施例提供的形成P型阱区的示例图。
图5是本申请实施例提供的形成源极区的示例图。
图6是本申请实施例提供的形成接触孔以及二极管阳极区的水平截面示例图。
图7是本申请实施例提供的形成接触孔以及二极管阳极区的垂直截面示例图。
图8是本申请实施例提供的形成二极管阴极区以及电荷收集区的示例图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本申请实施例提供了一种RC-IGBT器件的制备方法，参见图1所示，本实施例中的制备方法包括步骤S100至步骤S700。
在步骤S100中，在N型衬底层的正面设置第一沟槽和第二沟槽。
在本实施例中，结合图2所示，在N型衬底层100的正面设置第一沟槽101和第二沟槽102，第一沟槽101和第二沟槽102作为器件的栅极沟槽用于后续工艺中填充多晶硅，以形成器件的栅极。
在一个具体应用实施例中，步骤S100中，在所述N型衬底层的正面设置第一沟槽和第二沟槽，具体包括：在光罩的遮盖下对所述N型衬底层的正面进行刻蚀形成互相平行的第一沟槽和第二沟槽。
在本实施例中，可以通过光罩定义出栅极沟槽的位置，然后在光罩的保护下对N型衬底层100的正面进行刻蚀，以形成第一沟槽101和第二沟槽102。
在一些实施例中，第一沟槽101和第二沟槽102可以平行设置。
在一些实施例中，第一沟槽101和第二沟槽102的宽度和深度可以相等。
在一些实施例中，第一沟槽101和第二沟槽102之间的距离至少大于第一沟槽101和第二沟槽102的宽度。
在步骤S200中，在所述第一沟槽内形成第一栅极氧化层和第一多晶硅，在所述第二沟槽内形成第二栅极氧化层和第二多晶硅。
在本实施例中，结合图3所示，第一沟槽101内形成有第一栅极氧化层211以及第一多晶硅212，第一栅极氧化层211设于第一多晶硅212与N型衬底层100之间，第二沟槽102内形成有第二栅极氧化层221和第二多晶硅222，第二栅极氧化层221设于第二多晶硅222与N型衬底层100之间。
在一个实施例中，步骤S200中可以包括步骤S200-1以及步骤S200-2。
在步骤S200-1中，对所述第一沟槽和所述第二沟槽进行热氧化处理，以在所述第一沟槽内形成第一栅极氧化层，在所述第二沟槽内形成第二栅极氧化层。
在本实施例中，可以将步骤S100中形成的器件置入氧气环境中进行热氧化处理，从而在器件表面形成氧化硅作为栅极氧化层，具体的，第一沟槽101的内壁形成有第一栅极氧化层211，第二沟槽102的内壁形成有第二栅极氧化层221。
在具体应用中，栅极氧化层的厚度和热氧化处理的时间成正比例关系，可以通过控制热氧化工艺的时间控制栅极氧化层的厚度。
在步骤S200-2中，填充多晶硅材料，以在所述第一沟槽内形成第一多晶硅，在所述第二沟槽内形成第二多晶硅。
在本实施例中，通过在栅极沟槽（第一沟槽101、第二沟槽102）内填充多晶硅材料，从而在第一沟槽101内形成第一多晶硅212，并由第一栅极氧化层211包裹第一多晶硅212，在第二沟槽102内形成第二多晶硅222，并由第二栅极氧化层221包裹第二多晶硅222。
在一个具体应用实施例中，可以通过在N型衬底层100的正面淀积多晶硅材料的方式形成多晶硅层，此时第一沟槽101内形成第一多晶硅212，第二沟槽102内形成第二多晶硅222，然后通过化学机械抛光工艺去掉第一沟槽101和第二沟槽102之间多余的多晶硅材料，此时第一多晶硅212和第二多晶硅222的上表面齐平。
在步骤S300中，在所述第一沟槽和所述第二沟槽之间的N型衬底层上注入P型掺杂离子形成P型阱区。
在本实施例中，结合图4所示，通过向第一沟槽101和第二沟槽102之间的衬底区域注入P型掺杂离子，从而在N型衬底层100中形成P型阱区300。
在一些实施例中，P型阱区300的厚度小于第一多晶硅212和第二多晶硅222的深度。
在一些实施例中，P型阱区300中的P型掺杂离子的浓度大于N型衬底层100中的N型掺杂离子的浓度。
在步骤S400中，在所述P型阱区上形成多个N型源极区，多个所述N型源极区之间互不接触。
在本实施例中，结合图5所示，通过在P型阱区300上的指定区域注入N型掺杂离子，从而在P型阱区300上形成多个N型源极区400，且多个N型源极区400之间互不接触。
在一个实施例中，步骤S400中，在所述P型阱区上形成多个N型源极区，包括：通过在所述P型阱区上的多个区域注入N型掺杂离子，以形成多个依次排列的N型源极区。
在本实施例中，可以通过光罩定义出N型源极区400的位置，然后在光罩的遮盖下向P型阱区300注入N型掺杂离子形成多个N型源极区400，多个N型源极区400与第一沟槽101垂直。
在具体应用实施例中，N型源极区400中N型掺杂离子的浓度大于N型衬底层100的浓度。
在步骤S500中，在每个所述N型源极区上设置接触孔，并通过所述接触孔在所述P型阱区内注入P型掺杂离子，以形成二极管阳极区。
在本实施例中，结合图6所示，多个接触孔501形成的连线与N型源极区400垂直，此时，横截面A处的结构示意图参见图4所示，横截面B的结构示意图参见图7所示。
结合图6和图7所示，每个接触孔401深入至P型阱区300中，且接触孔401的长度大于N型源极区400的宽度，从而将N型源极区400划分为第一N型源极区410和第二N型源极区420。
在一个实施例中，步骤S500中，在每个所述N型源极区上设置接触孔，包括：通过光罩在多个所述N型源极区上形成多个短条状的接触孔；其中，所述接触孔的深度大于所述N型源极区的厚度。
在本实施例中，参见图7所示，接触孔501的深度大于N型源极区400的厚度，通过接触孔401将P型掺杂离子注入至P型阱区300中，以在P型阱区300内形成二极管阳极区610。
在具体应用实施例中，二极管阳极区610中的P型掺杂离子的浓度大于P型阱区300内P型掺杂离子的浓度。
在一个实施例中，参见图6和图7所示，多个N型源极区400依序排列，且多个N型源极区400与第一沟槽101垂直。
在一个实施例中，二极管阳极区610的长度大于N型源极区400的宽度，具体的，二极管阳极区610的长度方向与第一沟槽101平行。
在一个实施例中，二极管阳极区610的宽度小于N型源极区400的长度，具体的，二极管阳极区610的宽度方向与N型源极区400平行。
在一个实施例中，二极管阳极区610的宽度大于接触孔501的宽度。
在具体应用中，可以通过调整P型掺杂离子的注入方向，调整二极管阳极区610的宽度。
在本实施例中，通过在多个所述N型源极区上形成多个短条状的接触孔，从而在多个N型源极区所对应的P型阱区300中的区域形成二极管阳极区610，可以减少二极管阳极区的离子注入面积，缩小二极管的有效面积，从而通过减少空穴注入数量方式减小反向恢复电流。
在一个实施例中，多个短条状的接触孔的长度可以不同，其长度可以以N型衬底层100的中央位置为最大，然后往边缘位置逐渐减小的方式排列。
在一个实施例中，本实施例中的制备方法还包括在多晶硅层（第一多晶硅212、第二多晶硅222）以及N型源极区400上形成正面金属层以及钝化层601。
在步骤S600中，在所述N型衬底层100的背面形成缓冲层110。
在本实施例中，参见图8所示，N型衬底层100的背面形成缓冲层110，缓冲层110中掺杂有N型掺杂离子，其掺杂浓度大于N型衬底层100中的掺杂浓度。
在具体应用中，可以通过向N型衬底层100的背面注入N型掺杂离子方式在N型衬底层100的背面形成缓冲层110。
在步骤S700中，在所述缓冲层上形成二极管阴极区以及电荷收集区。
在本实施例中，参见图8所示，缓冲层110上形成二极管阴极区（第一阴极区621和第二阴极区622）以及电荷收集区630。
在本实施例中，电荷收集区630设于第一阴极区621和第二阴极区622之间。
在具体应用中，第一阴极区621和第二阴极区622中掺杂有N型掺杂离子，其掺杂浓度大于缓冲层110中的N型掺杂离子的浓度。
在具体应用中，电荷收集区630中掺杂有P型掺杂离子。
在一个实施例中，本实施例中的制备方法还包括在二极管阴极区以及电荷收集区630上设置背面金属层，此时，二极管阴极区以及电荷收集区630设于背面金属层与N型金属层100之间。
本申请实施例还提供了一种RC-IGBT器件，参见图8所示，RC-IGBT器件包括：N型衬底层100、第一栅极氧化层211、第二栅极氧化层221、第一多晶硅212、第二多晶硅222、P型阱区300、多个N型源极区（第一N型源极区410和第二N型源极区420）、多个二极管阳极区610、缓冲层110、二极管阴极区（第一阴极区621和第二阴极区622）以及电荷收集区630。
在本实施例中， N型衬底层100的正面内还设有第一沟槽和第二沟槽，第一栅极氧化层211设于第一沟槽的内壁，第二栅极氧化层221设于第二沟槽的内壁；第一多晶硅212设于第一栅极氧化层211内，第二多晶硅222设于所述第二栅极氧化层221内；P型阱区300设于第一沟槽和第二沟槽之间，且位于N型衬底层100上。
在本实施例中，多个N型源极区设于P型阱区300上形成，多个N型源极区之间互不接触；且每个N型源极区由对应的接触孔501划分为第一N型源极区410和第二N型源极区420。多个二极管阳极区610分别设于多个N型源极区下，且位于P型阱区300内；缓冲层110设于N型衬底层100的背面；二极管阴极区和电荷收集区630设于缓冲层110上。
在本实施例中，通过在多个N型源极区所对应的P型阱区300中的区域形成二极管阳极区610可以减少二极管阳极区的离子注入面积，缩小二极管的有效面积，从而通过减少空穴注入数量方式减小反向恢复电流。
在一个实施例中，RC-IGBT器件还包括设于接触孔501内的正面金属层，以及设于多晶硅层（第一多晶硅212、第二多晶硅222）以及N型源极区400上钝化层601。
在一个实施例中，钝化层601可以为氧化硅或者氮化硅。
在一个实施例中，第一沟槽101和第二沟槽102可以平行设置。
在一个实施例中，多个N型源极区400依序排列，且多个N型源极区400与第一沟槽101垂直。
在一些实施例中，第一多晶硅212、第二多晶硅222的宽度和深度可以相等。
在一些实施例中，第一多晶硅212、第二多晶硅222之间的距离至少大于第一多晶硅212、第二多晶硅222的宽度。
在一些实施例中，P型阱区300的厚度小于第一多晶硅212和第二多晶硅222的深度。
在一些实施例中，P型阱区300中的P型掺杂离子的浓度大于N型衬底层100中的N型掺杂离子的浓度。
在一个实施例中，二极管阳极区610的长度大于N型源极区400的宽度。
在一个实施例中，二极管阳极区610的宽度小于N型源极区400的长度。
在一些实施例中，缓冲层110设于N型衬底层100的背面，缓冲层110中掺杂有N型掺杂离子，其掺杂浓度大于N型衬底层100中的掺杂浓度。
在本实施例中，电荷收集区630设于第一阴极区621和第二阴极区622之间。
在一些实施例中，第一阴极区621和第二阴极区622中掺杂有N型掺杂离子，其掺杂浓度大于缓冲层110中的N型掺杂离子的浓度。
在一些实施例中，电荷收集区630中掺杂有P型掺杂离子。
在一些实施例中，RC-IGBT器件还包括设于二极管阴极区以及电荷收集区630上的背面金属层，二极管阴极区以及电荷收集区630设于背面金属层与N型金属层100之间。
本申请实施例还提供了一种RC-IGBT器件，所述RC-IGBT器件由上述任一项实施例所述的RC-IGBT器件的制备方法所制备。
本申请提供的一种RC-IGBT器件及其制备方法，其中，在N型衬底层的正面设置第一沟槽和第二沟槽，分别用于形成第一多晶硅和第二多晶硅；在第一沟槽和第二沟槽之间的N型衬底层上注入P型掺杂离子形成P型阱区，在P型阱区上形成多个互不接触的N型源极区，通过在多个N型源极区的位置形成多个短条状的接触孔，从而通过接触孔在P型阱区内注入P型掺杂离子，以形成二极管阳极区，达到减小二极管的有效面积的目的，从而减小二极管的反向恢复电流，解决了常规RC-IGBT受限于集成二极管时会面临反向恢复电流较大的问题。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种RC-IGBT器件的制备方法，其特征在于，所述制备方法包括：
在N型衬底层的正面设置第一沟槽和第二沟槽；
在所述第一沟槽内形成第一栅极氧化层和第一多晶硅，在所述第二沟槽内形成第二栅极氧化层和第二多晶硅；
在所述第一沟槽和所述第二沟槽之间的N型衬底层上注入P型掺杂离子形成P型阱区；
在所述P型阱区上形成多个N型源极区，多个所述N型源极区之间互不接触；
在每个所述N型源极区上设置接触孔，并通过所述接触孔在所述P型阱区内注入P型掺杂离子，以形成二极管阳极区；
在所述N型衬底层的背面形成缓冲层；
在所述缓冲层上形成二极管阴极区以及电荷收集区。
2.如权利要求1所述的制备方法，其特征在于，所述在所述N型衬底层的正面设置第一沟槽和第二沟槽，包括：
在光罩的遮盖下对所述N型衬底层的正面进行刻蚀形成互相平行的第一沟槽和第二沟槽。
3.如权利要求1所述的制备方法，其特征在于，所述在所述第一沟槽内形成第一栅极氧化层和第一多晶硅，在所述第二沟槽内形成第二栅极氧化层和第二多晶硅，包括：
对所述第一沟槽和所述第二沟槽进行热氧化处理，以在所述第一沟槽内形成第一栅极氧化层，在所述第二沟槽内形成第二栅极氧化层；
填充多晶硅材料，以在所述第一沟槽内形成第一多晶硅，在所述第二沟槽内形成第二多晶硅。
4.如权利要求1所述的制备方法，其特征在于，所述在所述P型阱区上形成多个N型源极区，包括：
通过在所述P型阱区上的多个区域注入N型掺杂离子，以形成多个依次排列的N型源极区；其中，多个所述N型源极区与所述第一沟槽垂直。
5.如权利要求1所述的制备方法，其特征在于，所述在每个所述N型源极区上设置接触孔，包括：
通过光罩在多个所述N型源极区上形成多个短条状的接触孔；其中，所述接触孔的深度大于所述N型源极区的厚度。
6.一种RC-IGBT器件，其特征在于，所述RC-IGBT器件包括：
N型衬底层，所述N型衬底层的正面内还设有第一沟槽和第二沟槽；
第一栅极氧化层和第二栅极氧化层，其中，所述第一栅极氧化层设于所述第一沟槽的内壁，所述第二栅极氧化层设于所述第二沟槽的内壁；
第一多晶硅和第二多晶硅，其中，所述第一多晶硅设于所述第一栅极氧化层内，所述第二多晶硅设于所述第二栅极氧化层内；
P型阱区，设于所述第一沟槽和所述第二沟槽之间，且位于所述N型衬底层上；
多个N型源极区，设于所述P型阱区上，多个所述N型源极区之间互不接触；
多个二极管阳极区，分别设于多个所述N型源极区下，且位于所述P型阱区内；
缓冲层，设于所述N型衬底层的背面；
二极管阴极区和电荷收集区，设于所述缓冲层上。
7.如权利要求6所述的RC-IGBT器件，其特征在于，所述第一沟槽和所述第二沟槽互相平行。
8.如权利要求6所述的RC-IGBT器件，其特征在于，多个所述N型源极区依序排列，且多个所述N型源极区与所述第一沟槽垂直。
9.如权利要求6所述的RC-IGBT器件，其特征在于，所述二极管阳极区的长度大于所述N型源极区的宽度。
10.如权利要求9所述的RC-IGBT器件，其特征在于，所述二极管阳极区的宽度小于所述N型源极区的长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210814720.6A CN114899147B (zh) | 2022-07-12 | 2022-07-12 | 一种rc-igbt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210814720.6A CN114899147B (zh) | 2022-07-12 | 2022-07-12 | 一种rc-igbt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114899147A true CN114899147A (zh) | 2022-08-12 |
| CN114899147B CN114899147B (zh) | 2022-10-21 |
Family
ID=82730184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210814720.6A Active CN114899147B (zh) | 2022-07-12 | 2022-07-12 | 一种rc-igbt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114899147B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140138737A1 (en) * | 2009-09-30 | 2014-05-22 | Madhur Bobde | High voltage mosfet diode reverse recovery by minimizing p-body charges |
| JP2015032689A (ja) * | 2013-08-02 | 2015-02-16 | トヨタ自動車株式会社 | 半導体装置 |
| CN104485355A (zh) * | 2014-12-31 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | Rc-igbt器件 |
| US20160365413A1 (en) * | 2015-06-15 | 2016-12-15 | Infineon Technologies Ag | Semiconductor Device with Reduced Emitter Efficiency |
| US20170373141A1 (en) * | 2015-06-17 | 2017-12-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP2018181949A (ja) * | 2017-04-06 | 2018-11-15 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、および電力変換装置 |
| US20180366548A1 (en) * | 2016-09-14 | 2018-12-20 | Fuji Electric Co.,Ltd. | Rc-igbt and manufacturing method thereof |
| CN111430453A (zh) * | 2020-03-11 | 2020-07-17 | 上海擎茂微电子科技有限公司 | 一种反向恢复特性好的rc-igbt芯片及其制造方法 |
| WO2021254615A1 (en) * | 2020-06-18 | 2021-12-23 | Dynex Semiconductor Limited | Reverse conducting igbt with controlled anode injection |
| US20220013645A1 (en) * | 2020-07-13 | 2022-01-13 | Fuji Electric Co., Ltd. | Semiconductor device |
-
2022
- 2022-07-12 CN CN202210814720.6A patent/CN114899147B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140138737A1 (en) * | 2009-09-30 | 2014-05-22 | Madhur Bobde | High voltage mosfet diode reverse recovery by minimizing p-body charges |
| JP2015032689A (ja) * | 2013-08-02 | 2015-02-16 | トヨタ自動車株式会社 | 半導体装置 |
| CN104485355A (zh) * | 2014-12-31 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | Rc-igbt器件 |
| US20160365413A1 (en) * | 2015-06-15 | 2016-12-15 | Infineon Technologies Ag | Semiconductor Device with Reduced Emitter Efficiency |
| US20170373141A1 (en) * | 2015-06-17 | 2017-12-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US20180366548A1 (en) * | 2016-09-14 | 2018-12-20 | Fuji Electric Co.,Ltd. | Rc-igbt and manufacturing method thereof |
| JP2018181949A (ja) * | 2017-04-06 | 2018-11-15 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、および電力変換装置 |
| CN111430453A (zh) * | 2020-03-11 | 2020-07-17 | 上海擎茂微电子科技有限公司 | 一种反向恢复特性好的rc-igbt芯片及其制造方法 |
| WO2021254615A1 (en) * | 2020-06-18 | 2021-12-23 | Dynex Semiconductor Limited | Reverse conducting igbt with controlled anode injection |
| US20220013645A1 (en) * | 2020-07-13 | 2022-01-13 | Fuji Electric Co., Ltd. | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114899147B (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10763351B2 (en) | Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| EP1168455B1 (en) | Power semiconductor switching element | |
| EP1096574A2 (en) | Power MOSFET having a trench gate electrode and method of making the same | |
| CN111969059A (zh) | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 | |
| JP2022022449A (ja) | 半導体装置 | |
| JP7020570B2 (ja) | 半導体装置およびその製造方法 | |
| CN110620152A (zh) | 沟槽式金属氧化物半导体场效应管 | |
| CN110718546A (zh) | 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet | |
| CN110459539B (zh) | 集成esd保护的屏蔽栅沟槽mosfet及制造方法 | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| JP2018182279A (ja) | 半導体装置 | |
| JP2024010217A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104332495A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN114899147B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN117476746B (zh) | 一种屏蔽栅沟槽mos器件及其制备方法、芯片 | |
| CN116741837A (zh) | 一种阶梯栅极碳化硅mosfet及其制备方法、芯片 | |
| CN115588614A (zh) | 一种沟槽栅igbt的制备方法及沟槽栅igbt、芯片 | |
| CN210443554U (zh) | 集成esd保护的屏蔽栅沟槽mosfet | |
| CN104576730A (zh) | 超级结器件及其制造方法 | |
| CN114784083B (zh) | 混合式垂直功率器件、制备方法及电子设备 | |
| CN115295612B (zh) | 一种单边沟道rc-igbt器件及其制备方法、芯片 | |
| CN117497568B (zh) | 具有左右栅结构的sgtmos器件及其制备方法、芯片 | |
| CN117497410B (zh) | 一种rc-ligbt及其制备方法、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |