CN116867276A - 氮化镓非挥发性存储器件及其制备方法 - Google Patents
氮化镓非挥发性存储器件及其制备方法 Download PDFInfo
- Publication number
- CN116867276A CN116867276A CN202310678685.4A CN202310678685A CN116867276A CN 116867276 A CN116867276 A CN 116867276A CN 202310678685 A CN202310678685 A CN 202310678685A CN 116867276 A CN116867276 A CN 116867276A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- layer
- barrier layer
- memory device
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 299
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 203
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 102
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims abstract description 94
- 239000002784 hot electron Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 20
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种氮化镓非挥发性存储器件及其制备方法,属于半导体技术领域。该器件包括:衬底、氮化镓缓冲层、氮化镓沟道层、铝氮化镓势垒层、绝缘层和钝化层,铝氮化镓势垒层和氮化镓沟道层接触的界面处形成有二维电子气,铝氮化镓势垒层和氮化镓缓冲层具有体陷阱,绝缘层背离铝氮化镓势垒层的一面复合有相对设置的选择栅极和控制栅极,靠近选择栅极的一端设有源极,靠近控制栅极的一端设有漏极;其中,在控制栅极和源极之间存在施加电压和选择栅极存在施加电位的情况下,氮化镓沟道层产生的热电子和空穴注入至氮化镓缓冲层和铝氮化镓势垒层的体陷阱中。该器件更加稳定可靠,散热少、功耗低,且能兼顾读写速度、读写次数和存储寿命。
Description
技术领域
本申请属于半导体技术领域,尤其涉及一种氮化镓非挥发性存储器件及其制备方法。
背景技术
半导体存储器一般分为两类:挥发性(易失式)和非挥发性(非易失式)。挥发性指的是断电后数据会全部丢失的存储器,非挥发性与之相对,断电后数据不会丢失。
目前较为常见的半导体存储器为浮栅器件,在这类器件中电荷从硅衬底通过绝缘体注入并存储于浮栅内,存储的电荷引起阈值电压移动,实现数据的写入、擦除和读取。
但这类半导体存储器易收到高温、辐射、电磁干扰和恶劣工作环境的影响,器件的稳定性和可靠性较差,器件工作时散热多、功耗高,且器件的读写速度、读写次数和存储寿命不能兼顾。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此,本申请提出一种氮化镓非挥发性存储器件及其制备方法,可以有效提高器件的稳定性和可靠性,散热少、功耗低,且能兼顾器件的读写速度、读写次数和存储寿命。
第一方面,本申请提供了一种氮化镓非挥发性存储器件,包括:
衬底;
氮化镓缓冲层,所述氮化镓缓冲层复合于所述衬底;
氮化镓沟道层,所述氮化镓沟道层复合于所述氮化镓缓冲层背离所述衬底的一面;
铝氮化镓势垒层,所述铝氮化镓势垒层复合于所述氮化镓沟道层背离所述氮化镓缓冲层的一面,所述铝氮化镓势垒层和所述氮化镓沟道层接触的界面处形成有二维电子气,所述铝氮化镓势垒层和所述氮化镓缓冲层具有体陷阱;
绝缘层,所述绝缘层复合于所述铝氮化镓势垒层背离所述氮化镓沟道层的一面,所述绝缘层背离所述铝氮化镓势垒层的一面复合有相对设置的选择栅极和控制栅极,靠近所述选择栅极的一端设有源极,靠近所述控制栅极的一端设有漏极;
钝化层,所述钝化层复合于所述绝缘层背离所述铝氮化镓势垒层的一面,所述选择栅极和所述控制栅极位于所述钝化层内;
其中,在所述控制栅极和所述源极之间存在施加电压和所述选择栅极存在施加电位的情况下,所述氮化镓沟道层产生的热电子和空穴注入至所述氮化镓缓冲层和所述铝氮化镓势垒层的体陷阱中。
根据本申请的氮化镓非挥发性存储器件,通过使用铝氮化镓势垒层和氮化镓缓冲层的体陷阱作为电荷存储区域,结合选择栅极和控制栅极的分裂栅型单元,在氮化镓沟道层产生热电子或空穴,注入到铝氮化镓势垒层和氮化镓缓冲层的体陷阱中,实现器件数据写入、擦除或读出等操作,可以有效提高器件的稳定性和可靠性,散热少、功耗低,且能兼顾器件的读写速度、读写次数和存储寿命。
根据本申请的一个实施例,所述氮化镓缓冲层的体陷阱是通过掺杂得到的,所述氮化镓缓冲层的陷阱中心数量基于杂质浓度确定。
根据本申请的一个实施例,所述氮化镓缓冲层的掺杂元素包括碳和氧。
根据本申请的一个实施例,所述铝氮化镓势垒层的体陷阱是通过掺杂得到的,所述铝氮化镓势垒层的陷阱中心数量基于杂质浓度确定。
根据本申请的一个实施例,所述铝氮化镓势垒层的掺杂元素包括碳和氧,所述铝氮化镓势垒层中掺杂元素的含量与铝元素的含量成正比。
根据本申请的一个实施例,所述氮化镓非挥发性存储器件包括写入状态,在所述写入状态下,向所述源极和所述控制栅极施加电压,向所述选择栅极施加电位,所述漏极施加的电压为零,热电子在所述氮化镓沟道层中产生,并注入至所述氮化镓缓冲层和所述铝氮化镓势垒层的体陷阱中。
根据本申请的一个实施例,所述氮化镓非挥发性存储器件还包括擦除状态,所述擦除状态包括第一擦除状态和第二擦除状态;
在所述第一擦除状态下,将所述氮化镓缓冲层注入的热电子引向所述衬底,将所述铝氮化镓势垒层中注入的热电子引向所述选择栅极和所述控制栅极;
在所述第二擦除状态下,将空穴注入至所述氮化镓缓冲层和所述铝氮化镓势垒层。
根据本申请的一个实施例,所述氮化镓非挥发性存储器件还包括读出状态,在所述读出状态下,所述控制栅极施加的电压为所述写入状态下所述氮化镓非挥发性存储器件的阈值电压和所述擦除状态下所述氮化镓非挥发性存储器件的阈值电压的中间值。
第二方面,本申请提供了一种电子设备,该电子设备包括:
如第一方面所述的氮化镓非挥发性存储器件。
第三方面,本申请提供了一种氮化镓非挥发性存储器件的制备方法,该方法包括:
在衬底上生长氮化镓缓冲层;
在所述氮化镓缓冲层背离所述衬底的一面依次生长氮化镓沟道层、氮化铝插入层、铝氮化镓势垒层和氮化镓帽层,所述氮化镓沟道层和所述铝氮化镓势垒层形成异质结构和二维电子气;
在所述铝氮化镓势垒层背离所述氮化镓沟道层的一面选择性沉积绝缘层,并刻蚀成电极孔;
选择性刻蚀所述绝缘层的外延层形成刻蚀台面;
在所述刻蚀台面上选择性刻蚀所述铝氮化镓势垒层形成电极凹槽,并制备欧姆接触层;
在所述绝缘层上方选择性沉积金属层,形成相对设置的选择栅极和控制栅极;
沉积钝化层并刻蚀钝化层形成电极孔,沉积金属层并图形化,在靠近所述选择栅极的一端形成源极,在靠近所述控制栅极的一端设有漏极。
根据本申请的氮化镓非挥发性存储器件的制备方法,通过在衬底上依次复合氮化镓缓冲层、氮化镓沟道层、铝氮化镓势垒层等层级结构,得到氮化镓非挥发性存储器件,氮化镓非挥发性存储器件使用铝氮化镓势垒层和氮化镓缓冲层的体陷阱作为电荷存储区域,结合选择栅极和控制栅极的分裂栅型单元,在氮化镓沟道层产生热电子或空穴,注入到铝氮化镓势垒层和氮化镓缓冲层的体陷阱中,实现器件数据写入、擦除或读出等操作,可以有效提高器件的稳定性和可靠性,散热少、功耗低,且能兼顾器件的读写速度、读写次数和存储寿命。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本申请实施例提供的氮化镓非挥发性存储器件的结构示意图之一;
图2是本申请实施例提供的氮化镓非挥发性存储器件的数据写入擦除的过程示意图;
图3是本申请实施例提供的氮化镓非挥发性存储器件的制备方法的流程示意图;
图4是本申请实施例提供的氮化镓非挥发性存储器件的结构示意图之二。
附图标记:
衬底110,氮化镓缓冲层120,氮化镓沟道层130,二维电子气131,铝氮化镓势垒层140,绝缘层150,钝化层160,
选择栅极211,控制栅极212,源极220,源金属层221,漏极230,漏金属层231。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
下面参考图1-图4描述根据本申请实施例的氮化镓非挥发性存储器件以及该氮化镓非挥发性存储器件的制备方法。
本申请实施例的氮化镓非挥发性存储器件可以显著提高非挥发性半导体存储器件的性能稳定性、数据持久性和工作环境适应性。
如图1所示,氮化镓非挥发性存储器件包括:衬底110、氮化镓缓冲层120、氮化镓沟道层130、铝氮化镓势垒层140、绝缘层150和钝化层160。
在该实施例中,氮化镓非挥发性存储器件的层级结构从下至上依次为衬底110、氮化镓缓冲层120、氮化镓沟道层130、铝氮化镓势垒层140、绝缘层150和钝化层160。
氮化镓缓冲层120复合于衬底110,氮化镓沟道层130复合于氮化镓缓冲层120背离衬底110的一面,铝氮化镓势垒层140复合于氮化镓沟道层130背离氮化镓缓冲层120的一面,绝缘层150复合于铝氮化镓势垒层140背离氮化镓沟道层130的一面,钝化层160复合于绝缘层150背离铝氮化镓势垒层140的一面。
在该实施例中,铝氮化镓势垒层140用于存储体电荷,铝氮化镓势垒层140和氮化镓沟道层130接触的界面处形成有二维电子气131,铝氮化镓势垒层140和氮化镓缓冲层120具有体陷阱(Bulk Traps),体陷阱为可以俘获电子或空穴的晶体缺陷或化学中心。
绝缘层150背离铝氮化镓势垒层140的一面复合有相对设置的选择栅极211和控制栅极212,选择栅极211和控制栅极212位于钝化层160内,靠近选择栅极211的一端设有源极220,靠近控制栅极212的一端设有漏极230。
选择栅极211和控制栅极212设置于绝缘层150上方,分别靠近绝缘层150的两端,例如,选择栅极211可以设置在靠近绝缘层150左端的位置,控制栅极212可以设置在靠近绝缘层150右端的位置。
在该实施例中,选择栅极211负责氮化镓非挥发性存储器件存储字节地址的寻址,控制栅极212负责氮化镓非挥发性存储器件的数据写入、擦除和读出等操作。
对于氮化镓非挥发性存储器件,在控制栅极212和源极220之间存在施加电压和选择栅极211存在施加电位的情况下,氮化镓沟道层130产生的热电子和空穴注入至氮化镓缓冲层120和铝氮化镓势垒层140的体陷阱中。
在该实施例中,在控制栅极212和源极220之间施加负电压或正电压,给选择栅极211施加合适的电位,改变氮化镓沟道层130沟道里的反向屏蔽电场强度和热载流子浓度,使得电流从漏极230向源极220流动,利用量子隧穿效应和热电子效应产生热电子或空穴,注入到铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱中,从而实现氮化镓非挥发性存储器件的数据写入或擦除等操作。
可以理解的是,铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱中的电子或空穴的存在以及数量,影响氮化镓沟道层130的热载流子浓度和沟道阈值电压,进而造成沟道电流(即源漏电流)的相应变化,通过检测沟道电流,可以得到氮化镓非挥发性存储器件的沟道电子密度情况。
当氮化镓沟道层130沟道电子出现稳定且可检测的不同浓度时,可分别代表“0”,“1”和更多的电路逻辑状态,体陷阱中的电荷存储状态可以作为氮化镓非挥发性存储器件的存储信息被读出。
与相关技术中的浮栅器件相比,本申请实施例的氮化镓非挥发性存储器件通过使用铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱作为电荷存储区域,体陷阱离散且深度地存储电荷,数据保持的可靠性与稳定性较好,器件耐高温、高压、抗辐射,软错误率(SoftError Rate,SER)性能优异,可以实现在恶劣环境下可持续可靠工作。
需要说明的是,铝氮化镓势垒层140和氮化镓沟道层130接触的界面处形成有二维电子气131的导通电阻小,氮化镓非挥发性存储器件工作散热少、功耗低,适合紧凑系统尺寸和电池供电应用。
此外,由于体陷阱的深度禁带,可以使氮化镓非挥发性存储器件中的氮化镓层级结构(铝氮化镓势垒层140、氮化镓沟道层130和氮化镓缓冲层120等)薄膜化,实现写入、擦除动作的低电压和高速化,增加器件的可写入擦除次数。
氮化镓非挥发性存储器件使用分裂栅型单元,选择栅极211和控制栅极212设置于绝缘层150上方且靠近绝缘层150的两端,氮化镓非挥发性存储器件可以通过源极220侧注入方式将热电子注入铝氮化镓势垒层140和氮化镓缓冲层120,电子注入效率高,可进行高速、低电流的写入,低电压写入与擦除动作的控制简单,有助于氮化镓非挥发性存储器件的外围电路规模减小。
在实际执行中,可以对氮化镓层级结构的厚度及掺杂浓度等参数进行调整,以兼顾和调整氮化镓非挥发性存储器件的存储寿命、编程速度和读写次数之间的平衡。
根据本申请实施例提供的氮化镓非挥发性存储器件,通过使用铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱作为电荷存储区域,结合选择栅极211和控制栅极212的分裂栅型单元,在氮化镓沟道层130产生热电子或空穴,注入到铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱中,实现器件数据写入、擦除或读出等操作,可以有效提高器件的稳定性和可靠性,散热少、功耗低,且能兼顾器件的读写速度、读写次数和存储寿命。
需要说明的是,铝氮化镓势垒层140和氮化镓沟道层130接触的界面处二维电子气131的量子隧穿效应和热电子效应对氮化镓非挥发性存储器件的存储性能有较大影响。
量子隧穿效应和热电子效应使氮化镓沟道层130沟道中的电子或空穴在高电场作用下克服铝氮化镓势垒层140和氮化镓缓冲层120的势垒,进入到铝氮化镓势垒层140和氮化镓缓冲层120深处,被铝氮化镓势垒层140和氮化镓缓冲层120中的体陷阱俘获,导致电流坍塌,进而利用电流坍塌和沟道阈值电压的明显差异,实现氮化镓非挥发性存储器件的数据写入、擦除和读出。
在实际执行中,体陷阱可以来源于材料掺杂引入的杂质,可以根据实际需求引用不同数量的杂质陷阱。
在一些实施例中,氮化镓缓冲层120的体陷阱是通过掺杂得到的,氮化镓缓冲层120的陷阱中心数量基于杂质浓度确定。
在一些实施例中,氮化镓缓冲层120的掺杂元素包括碳和氧。
在一些实施例中,铝氮化镓势垒层140的体陷阱是通过掺杂得到的,铝氮化镓势垒层140的陷阱中心数量基于杂质浓度确定。
在一些实施例中,铝氮化镓势垒层140的掺杂元素包括碳和氧,铝氮化镓势垒层140中掺杂元素的含量与铝元素的含量成正比。
氮化镓缓冲层120和铝氮化镓势垒层140的体陷阱可以是碳元素和氧元素引起的,氧元素可以是氮化镓缓冲层120和铝氮化镓势垒层140的体陷阱主要的杂质来源。
在实际执行中,氮化镓缓冲层120和铝氮化镓势垒层140中掺杂的氧元素可以来源于金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition,MOCVD)生长中的氨气(NH3)和金属有机化合物前驱体,以及分子束外延(Molecular beam epitaxy,MBE)中的水蒸气残留。
需要说明的是,氮化镓缓冲层120和铝氮化镓势垒层140中的体陷阱都是制作工艺中掺杂杂质引起的,其陷阱中心的数量可通过杂质浓度来估计。
铝氮化镓势垒层140生长过程中碳元素和氧元素的组分随着铝元素的组成的增加而增大,即铝氮化镓势垒层140中掺杂元素的含量与铝元素的含量成正比,铝氮化镓势垒层140的掺杂浓度比氮化镓缓冲层120的掺杂浓度高。
在实际执行中,还可以控制氮化镓缓冲层120和铝氮化镓势垒层140的厚度,来调节氮化镓非挥发性存储器件的电场大小。
通过控制氮化镓非挥发性存储器件的氮化镓缓冲层120和铝氮化镓势垒层140的掺杂浓度和厚度,可以很好地兼顾和调整器件存储寿命、编程速度以及读写次数之间的平衡。
下面对氮化镓非挥发性存储器件执行写入、擦除和读出操作进行具体描述。
在一些实施例中,氮化镓非挥发性存储器件包括写入状态,在写入状态下,向源极220和控制栅极212施加电压,向选择栅极211施加电位,漏极230施加的电压为零,热电子在氮化镓沟道层130中产生,并注入至氮化镓缓冲层120和铝氮化镓势垒层140的体陷阱中。
在该实施例中,氮化镓非挥发性存储器件执行写入操作是源极220注入的热电子写入方式。
下面介绍一个具体的实施例。
在写入时,在源极220施加电压Vs=5V,在控制栅极212施加电压Vcg=10V,在漏极230施加的电压Vd=0V。
在该实施例中,施加到选择栅极211的电压Vwg根据氮化镓非挥发性存储器件的设定电流值和阈值电压,例如,当设定电流值为1uA时,Vwg=0.7V。
氮化镓非挥发性存储器件写入时的沟道电流可以为0.1uA-10uA,氮化镓非挥发性存储器件的写入速度与沟道电流大小呈正相关。
热电子在选择栅极211和控制栅极212下方的沟道中产生,从控制栅极212下方的氮化镓缓冲层120向选择栅极211所在侧注入热电子,注入的热电子被氮化镓缓冲层120中的体陷阱捕获,氮化镓非挥发性存储器件的阈值电压阈值升高,氮化镓非挥发性存储器件中电子的分布,在铝氮化镓势垒层140中的选择栅极211所在侧具有峰值。
如图2所示,从分裂栅型单元(选择栅极211和控制栅极212)到源极220的电压Vgs≥0,沟道产生的热电子可以被氮化镓缓冲层120的体陷阱捕获,氮化镓缓冲层120侧有深能级束缚空穴捕获住热电子,完成氮化镓非挥发性存储器件的数据写入,Vgs=0,进入存储“1”状态,铝氮化镓势垒层140这一侧捕获沟道空穴。
其中,Ec表示导带,Ev表示价带,Ef表示费米能级,AlGaN表示铝氮化镓势垒层140,GaN表示氮化镓缓冲层120。
在一些实施例中,氮化镓非挥发性存储器件还包括擦除状态,擦除状态包括第一擦除状态和第二擦除状态。
在该实施例中,第一擦除状态利用隧道效应进行擦除,第二擦除状态利用带带隧穿(BTBT)热空穴注入进行擦除。
在第一擦除状态下,将氮化镓缓冲层120注入的热电子引向衬底110,将铝氮化镓势垒层140中注入的热电子引向选择栅极211和控制栅极212。
在该实施例中,通过对氮化镓非挥发性存储器件施加合适电场,让注入到氮化镓缓冲层120和铝氮化镓势垒层140中的电子在上部或下部的绝缘层150或衬底110产生隧道效应,引向分裂栅型单元或栅极,实现数据擦除。
在第二擦除状态下,将空穴注入至氮化镓缓冲层120和铝氮化镓势垒层140。
在该实施例中,通过注入具有正电荷的空穴,使沟道电压阈值发生变化,引出电子,实现数据擦除。
如图2所示,Vgs<0,正电荷的热空穴注入到氮化镓缓冲层120,数据擦除后的氮化镓非挥发性存储器件阈值电压的阈值小于初始值,空穴注入的擦除速度比隧道效应擦除高,适用于半导体电路的高速工作。
下面介绍一个具体的实施例。
在擦除时,施加控制栅极212的电压Vcg为-5V,施加到源极220的电压Vs为7V,施加到漏极230的电压Vd为0V,施加到选择栅极211的电压Vwg为使沟道表面反转的设定值。
例如,氮化镓非挥发性存储器件的阈值电压为0.4V,施加到选择栅极211的电压Vwg=0.7V。
完成氮化镓非挥发性存储器件的数据写入,Vgs=0,进入存储“0”状态,氮化镓缓冲层120侧有深能级束缚空穴,铝氮化镓势垒层140侧有沟道电子。
在一些实施例中,氮化镓非挥发性存储器件还包括读出状态,在读出状态下,控制栅极212施加的电压为写入状态下氮化镓非挥发性存储器件的阈值电压和擦除状态下氮化镓非挥发性存储器件的阈值电压的中间值。
在该实施例中,氮化镓非挥发性存储器件的读出状态包括第一读出状态和第二读出状态,第一读出状态下,源极220漏极230间的电压与写入时成反方向的读出,第二读出状态下,源极220漏极230间的电压与写入时成同一方向的读出。
例如,反方向读出的第一读出状态下,施加到漏极230的电压Vd=1.5V,施加到源极220的电压Vs=0V,施加到选择栅极211的电压Vwg=1.5V,施加到控制栅极212的电压Vcg=1.5V。
同一方向读出的第二读出状态下,施加到漏极230的电压Vd和施加到源极220的电压Vs互换,Vd=0V,Vs=1.5V。
需要说明的是,氮化镓非挥发性存储器件在读出时,实际到控制栅极212的电压Vcg设定为:写入状态下氮化镓非挥发性存储器件的阈值电压和擦除状态下氮化镓非挥发性存储器件的阈值电压的中间值。
在该实施例中,通过取中间值,在数据保持中,即使写入状态的阈值电压降低2V-3V,擦除状态的阈值电压升高2V-3V,也能判别写入状态和擦除状态,数据保持特性的裕度很宽。
如果擦除状态下的氮化镓非挥发性存储器件的阈值电压下降得非常低,也可以使读出时的Vcg=0V,通过使读出时的Vcg=0V,能避免读出干扰,即能避免向控制栅极212施加电压而引起的阈值电压的变动。
在实际执行中,可以通过缩短氮化镓非挥发性存储器件的沟道长度,或者使氮化镓非挥发性存储器件的沟道区域n型杂质高浓度化,增加读出电流,实现读操作高速化。
氮化镓非挥发性存储器件写入与擦除都可以采用热载流子注入,绝缘层150的厚度可以设置较厚一些,以抑制隧道效应现象引起的存储电荷的变化,保证电荷存储时间不变,改善高温时的数据保持特性,且可以防止改写后的保持特性恶化。
本申请实施例还提供一种电子设备,该电子设备包括如上述的氮化镓非挥发性存储器件。
根据本申请实施例提供的电子设备,通过使用铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱作为电荷存储区域,结合选择栅极211和控制栅极212的分裂栅型单元,在氮化镓沟道层130产生热电子或空穴,注入到铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱中,实现器件数据写入、擦除或读出等操作,可以有效提高器件的稳定性和可靠性,散热少、功耗低,且能兼顾器件的读写速度、读写次数和存储寿命。
本申请实施例还提供一种上述氮化镓非挥发性存储器件的制备方法。
如图3所示,该氮化镓非挥发性存储器件的制备包括:步骤310至步骤370。
步骤310、在衬底110上生长氮化镓缓冲层120。
在该步骤中,将氮化镓缓冲层120复合于衬底110的上方,氮化镓缓冲层120具有体陷阱,可以捕获电子或空穴。
氮化镓缓冲层120的体陷阱可以通过掺杂得到,氮化镓缓冲层120的掺杂元素可以为碳元素或氧元素。
步骤320、在氮化镓缓冲层120背离衬底110的一面依次生长氮化镓沟道层130、氮化铝插入层、铝氮化镓势垒层140和氮化镓帽层,氮化镓沟道层130和铝氮化镓势垒层140形成异质结构和二维电子气131。
氮化镓沟道层130复合于氮化镓缓冲层120背离衬底110的一面,铝氮化镓势垒层140复合于氮化镓沟道层130背离氮化镓缓冲层120的一面。
铝氮化镓势垒层140具有体陷阱,可以捕获电子或空穴,铝氮化镓势垒层140的体陷阱可以通过掺杂得到,其掺杂元素可以为碳元素或氧元素。
步骤330、在铝氮化镓势垒层140背离氮化镓沟道层130的一面选择性沉积绝缘层150,并刻蚀成电极孔。
其中,绝缘层150中刻蚀的电极孔用于后续制备源极220和漏极230。
步骤340、选择性刻蚀绝缘层150的外延层形成刻蚀台面。
步骤350、在刻蚀台面上选择性刻蚀铝氮化镓势垒层140形成电极凹槽,并制备欧姆接触层。
步骤360、在绝缘层150上方选择性沉积金属层,形成相对设置的选择栅极211和控制栅极212。
步骤370、沉积钝化层160并刻蚀钝化层160形成电极孔,沉积金属层并图形化,在靠近选择栅极211的一端形成源极220,在靠近控制栅极212的一端设有漏极230。
在该步骤中,如图4所示,刻蚀钝化层160形成电极孔,沉积的金属层包括源金属层221和漏金属层231,选择栅极211和控制栅极212埋在源金属层221的下方,选择栅极211和控制栅极212两个栅极与源金属层221之间钝化层160。
需要说明的是,氮化镓非挥发性存储器件的制备可以与其他基于氮化镓共性工艺的传感器、开关、功率器件和逻辑器件共用同一套衬底110,从而提高氮化镓器件系统的集成度,实现传感器与控制驱动集成化和边缘智能感存算一体化。
氮化镓非挥发性存储器件的制备与其余氮化镓器件延续同样的面向制造(Designfor Manufacturing,DFM)的设计规则,无需额外的光罩,沟道宽度易于控制,电流分布易于估计,栅极绝缘层150的厚度一致性较好。
根据本申请实施例提供的氮化镓非挥发性存储器件的制备方法,通过在衬底110上依次复合氮化镓缓冲层120、氮化镓沟道层130、铝氮化镓势垒层140等层级结构,得到氮化镓非挥发性存储器件,氮化镓非挥发性存储器件使用铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱作为电荷存储区域,结合选择栅极211和控制栅极212的分裂栅型单元,在氮化镓沟道层130产生热电子或空穴,注入到铝氮化镓势垒层140和氮化镓缓冲层120的体陷阱中,实现器件数据写入、擦除或读出等操作,可以有效提高器件的稳定性和可靠性,散热少、功耗低,且能兼顾器件的读写速度、读写次数和存储寿命。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
在本申请的描述中,需要理解的是,术语“厚度”、“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,“第一特征”、“第二特征”可以包括一个或者更多个该特征。
在本申请的描述中,“多个”的含义是两个或两个以上。
在本申请的描述中,第一特征在第二特征“之上”或“之下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。
在本申请的描述中,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
Claims (10)
1.一种氮化镓非挥发性存储器件,其特征在于,包括:
衬底;
氮化镓缓冲层,所述氮化镓缓冲层复合于所述衬底;
氮化镓沟道层,所述氮化镓沟道层复合于所述氮化镓缓冲层背离所述衬底的一面;
铝氮化镓势垒层,所述铝氮化镓势垒层复合于所述氮化镓沟道层背离所述氮化镓缓冲层的一面,所述铝氮化镓势垒层和所述氮化镓沟道层接触的界面处形成有二维电子气,所述铝氮化镓势垒层和所述氮化镓缓冲层具有体陷阱;
绝缘层,所述绝缘层复合于所述铝氮化镓势垒层背离所述氮化镓沟道层的一面,所述绝缘层背离所述铝氮化镓势垒层的一面复合有相对设置的选择栅极和控制栅极,靠近所述选择栅极的一端设有源极,靠近所述控制栅极的一端设有漏极;
钝化层,所述钝化层复合于所述绝缘层背离所述铝氮化镓势垒层的一面,所述选择栅极和所述控制栅极位于所述钝化层内;
其中,在所述控制栅极和所述源极之间存在施加电压和所述选择栅极存在施加电位的情况下,所述氮化镓沟道层产生的热电子和空穴注入至所述氮化镓缓冲层和所述铝氮化镓势垒层的体陷阱中。
2.根据权利要求1所述的氮化镓非挥发性存储器件,其特征在于,所述氮化镓缓冲层的体陷阱是通过掺杂得到的,所述氮化镓缓冲层的陷阱中心数量基于杂质浓度确定。
3.根据权利要求2所述的氮化镓非挥发性存储器件,其特征在于,所述氮化镓缓冲层的掺杂元素包括碳和氧。
4.根据权利要求1所述的氮化镓非挥发性存储器件,其特征在于,所述铝氮化镓势垒层的体陷阱是通过掺杂得到的,所述铝氮化镓势垒层的陷阱中心数量基于杂质浓度确定。
5.根据权利要求4所述的氮化镓非挥发性存储器件,其特征在于,所述铝氮化镓势垒层的掺杂元素包括碳和氧,所述铝氮化镓势垒层中掺杂元素的含量与铝元素的含量成正比。
6.根据权利要求1-5任一项所述的氮化镓非挥发性存储器件,其特征在于,所述氮化镓非挥发性存储器件包括写入状态,在所述写入状态下,向所述源极和所述控制栅极施加电压,向所述选择栅极施加电位,所述漏极施加的电压为零,热电子在所述氮化镓沟道层中产生,并注入至所述氮化镓缓冲层和所述铝氮化镓势垒层的体陷阱中。
7.根据权利要求6所述的氮化镓非挥发性存储器件,其特征在于,所述氮化镓非挥发性存储器件还包括擦除状态,所述擦除状态包括第一擦除状态和第二擦除状态;
在所述第一擦除状态下,将所述氮化镓缓冲层注入的热电子引向所述衬底,将所述铝氮化镓势垒层中注入的热电子引向所述选择栅极和所述控制栅极;
在所述第二擦除状态下,将空穴注入至所述氮化镓缓冲层和所述铝氮化镓势垒层。
8.根据权利要求7所述的氮化镓非挥发性存储器件,其特征在于,所述氮化镓非挥发性存储器件还包括读出状态,在所述读出状态下,所述控制栅极施加的电压为所述写入状态下所述氮化镓非挥发性存储器件的阈值电压和所述擦除状态下所述氮化镓非挥发性存储器件的阈值电压的中间值。
9.一种电子设备,其特征在于,包括:
如权利要求1-8任一项所述的氮化镓非挥发性存储器件。
10.一种氮化镓非挥发性存储器件的制备方法,其特征在于,包括:
在衬底上生长氮化镓缓冲层;
在所述氮化镓缓冲层背离所述衬底的一面依次生长氮化镓沟道层、氮化铝插入层、铝氮化镓势垒层和氮化镓帽层,所述氮化镓沟道层和所述铝氮化镓势垒层形成异质结构和二维电子气;
在所述铝氮化镓势垒层背离所述氮化镓沟道层的一面选择性沉积绝缘层,并刻蚀成电极孔;
选择性刻蚀所述绝缘层的外延层形成刻蚀台面;
在所述刻蚀台面上选择性刻蚀所述铝氮化镓势垒层形成电极凹槽,并制备欧姆接触层;
在所述绝缘层上方选择性沉积金属层,形成相对设置的选择栅极和控制栅极;
沉积钝化层并刻蚀钝化层形成电极孔,沉积金属层并图形化,在靠近所述选择栅极的一端形成源极,在靠近所述控制栅极的一端设有漏极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310678685.4A CN116867276B (zh) | 2023-06-07 | 2023-06-07 | 氮化镓非挥发性存储器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310678685.4A CN116867276B (zh) | 2023-06-07 | 2023-06-07 | 氮化镓非挥发性存储器件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116867276A true CN116867276A (zh) | 2023-10-10 |
CN116867276B CN116867276B (zh) | 2023-12-12 |
Family
ID=88222415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310678685.4A Active CN116867276B (zh) | 2023-06-07 | 2023-06-07 | 氮化镓非挥发性存储器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116867276B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117233234A (zh) * | 2023-11-14 | 2023-12-15 | 合肥美镓传感科技有限公司 | 一种基于氮化镓晶体管的生物分子传感器及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305819A (ja) * | 2007-06-05 | 2008-12-18 | Sanken Electric Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
US20120155165A1 (en) * | 2010-12-16 | 2012-06-21 | Technische Universitat Berlin | Memory |
KR101652246B1 (ko) * | 2015-07-20 | 2016-08-30 | 홍익대학교 산학협력단 | 질화갈륨계 비휘발성 메모리 장치 및 그 제조 방법 |
US20220230686A1 (en) * | 2019-05-29 | 2022-07-21 | University Of Lancaster | Improvements Relating to Electronic Memory Devices |
CN114843337A (zh) * | 2022-04-29 | 2022-08-02 | 南京大学 | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 |
-
2023
- 2023-06-07 CN CN202310678685.4A patent/CN116867276B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305819A (ja) * | 2007-06-05 | 2008-12-18 | Sanken Electric Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
US20120155165A1 (en) * | 2010-12-16 | 2012-06-21 | Technische Universitat Berlin | Memory |
KR101652246B1 (ko) * | 2015-07-20 | 2016-08-30 | 홍익대학교 산학협력단 | 질화갈륨계 비휘발성 메모리 장치 및 그 제조 방법 |
US20220230686A1 (en) * | 2019-05-29 | 2022-07-21 | University Of Lancaster | Improvements Relating to Electronic Memory Devices |
CN114843337A (zh) * | 2022-04-29 | 2022-08-02 | 南京大学 | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117233234A (zh) * | 2023-11-14 | 2023-12-15 | 合肥美镓传感科技有限公司 | 一种基于氮化镓晶体管的生物分子传感器及其制作方法 |
CN117233234B (zh) * | 2023-11-14 | 2024-02-13 | 合肥美镓传感科技有限公司 | 一种基于氮化镓晶体管的生物分子传感器及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116867276B (zh) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Eitan et al. | NROM: A novel localized trapping, 2-bit nonvolatile memory cell | |
US5912488A (en) | Stacked-gate flash EEPROM memory devices having mid-channel injection characteristics for high speed programming | |
US6191445B1 (en) | Nonvolatile semiconductor memory device and method of reading a data therefrom | |
US7483308B2 (en) | Programming and erasing method for charge-trapping memory devices | |
CN101728394B (zh) | 用于多位存储的沟槽型非挥发存储器 | |
TWI413261B (zh) | 半導體裝置 | |
CN101136439A (zh) | 半导体装置 | |
JP5524632B2 (ja) | 半導体記憶装置 | |
CN116867276B (zh) | 氮化镓非挥发性存储器件及其制备方法 | |
US6963107B2 (en) | Nonvolatile semiconductor memory apparatus and the operation method | |
TWI473253B (zh) | 具有連續電荷儲存介電堆疊的非揮發記憶陣列 | |
CN1176493C (zh) | 快闪存储单元及其制造方法 | |
US7598560B2 (en) | Hetero-bimos injection process for non-volatile flash memory | |
US7688642B2 (en) | Non-volatile memory device and method for programming/erasing the same | |
Breuil et al. | A new scalable self-aligned dual-bit split-gate charge-trapping memory device | |
US7432547B2 (en) | Non-volatile memory device with improved data retention and method therefor | |
CN108831888B (zh) | 一种sonos存储器及其制造方法 | |
CN110546708B (zh) | 快闪存储器的编程电路、编程方法及快闪存储器 | |
CN107230677A (zh) | 一种nand闪存的数据单元阵列结构及其制造方法 | |
JPH0927561A (ja) | 化合物半導体メモリ | |
JP2963882B2 (ja) | フラッシュメモリセルのプログラム方法 | |
CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
Fukuda et al. | New nonvolatile memory with charge-trapping sidewall | |
CN103094355A (zh) | 一种纳米晶存储器及其制作方法 | |
US12041782B2 (en) | Memory device with ferroelectric charge trapping layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |