CN116314256A - 一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法 - Google Patents

一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN116314256A
CN116314256A CN202211706458.XA CN202211706458A CN116314256A CN 116314256 A CN116314256 A CN 116314256A CN 202211706458 A CN202211706458 A CN 202211706458A CN 116314256 A CN116314256 A CN 116314256A
Authority
CN
China
Prior art keywords
layer
type nitride
material layer
nitride material
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211706458.XA
Other languages
English (en)
Inventor
梅博
曹爽
吕贺
孙毅
魏志超
王乾元
张洪伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Space Technology CAST
Original Assignee
China Academy of Space Technology CAST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Space Technology CAST filed Critical China Academy of Space Technology CAST
Priority to CN202211706458.XA priority Critical patent/CN116314256A/zh
Publication of CN116314256A publication Critical patent/CN116314256A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种抗单粒子加固的P‑GaN高电子迁移率晶体管及其制备方法,包括由下至上依次层叠的衬底、成核层、缓冲层、沟道层、势垒层、P型氮化物材料层、原位生长材料层和栅极;P型氮化物材料层的一侧与第一钝化层、源极依次连接,另一侧与第二钝化层、漏极依次连接;原位生长材料层设置于所述P型氮化物材料层上方两侧,两侧原位生长材料层之间露出P型氮化物材料层,两侧原位生长材料层上方部分区域及露出的P型氮化物材料层上沉积有栅极,原位生长材料层、P型氮化物材料层与所述栅极形成具有终端结构的栅极。该晶体管的设计可以缓解器件栅极边缘靠近漏极一侧的电场,提高器件的击穿电压,提升抗单粒子特性。

Description

一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备 方法
技术领域
本发明属于半导体技术领域,特别涉及一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法。
背景技术
GaN高电子迁移率晶体管(HEMT)在高频功率开关应用中表现出了显著的效率和功率密度。在实际应用中,具有正常关闭操作的增强模式(e模式)器件是低碳要求的首选。实现正常关闭操作的一种代表性方法是使用P-GaN层来耗尽栅下二维电子气(2DEG),使得零栅压下,器件处于关态,不存在关态损耗,在商业市场上备受关注。
在正常工作的情况下,沟道层的电场会集中在栅极边缘靠近漏极那一侧。当漏极电压增加时,这里的电场最强并最先达到GaN材料的击穿电场3.3MV/cm,此时器件发生雪崩击穿,器件失效,无法正常工作。单粒子效应是指单个高能粒子穿过微电子器件的灵敏区时造成器件状态非正常改变的一种辐射效应,常规器件电场集中使得单粒子特性很差,因此限制P-GaN HEMT器件在高压工作模式和宇航环境的应用。
发明内容
为了克服现有技术中的不足,本发明人进行了锐意研究,提供了一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法,解决常规器件存在的电场集中使得单粒子特性差,限制P-GaN HEMT器件在高压工作模式和宇航环境应用的问题。
本发明提供的技术方案如下:
第一方面,一种抗单粒子加固的P-GaN高电子迁移率晶体管,包括由下至上依次层叠的衬底、成核层、缓冲层、沟道层、势垒层、P型氮化物材料层、原位生长材料层和栅极;
所述P型氮化物材料层的一侧与第一钝化层、源极依次连接,另一侧与第二钝化层、漏极依次连接,所述P型氮化物材料层、源极、第一钝化层、第二钝化层与漏极均设置于势垒层上;
所述原位生长材料层设置于所述P型氮化物材料层上方两侧,两侧原位生长材料层之间露出P型氮化物材料层,两侧原位生长材料层上方部分区域及露出的P型氮化物材料层上沉积有栅极,原位生长材料层、P型氮化物材料层与所述栅极形成具有终端结构的栅极。
第二方面,一种抗单粒子加固的P-GaN高电子迁移率晶体管的制备方法,包括以下步骤:
对衬底进行预处理,通过MOCVD工艺在衬层上依次沉积生长成核层、缓冲层、沟道层和势垒层;
采用MOCVD工艺在势垒层的P-GaN窗口上淀积P型氮化物材料层;
采用MOCVD工艺在P型氮化物材料层上获得原位生长材料层;
刻蚀P-GaN窗口以外的P型氮化物材料层,露出势垒层;对原位生长的介质层进行凹槽刻蚀,露出P型氮化物材料层;
在势垒层上制作掩膜,形成欧姆窗口,采用电子束蒸发工艺淀积源极和漏极;
在P型氮化物材料层上制作掩膜,形成栅极窗口,在栅极窗口中采用电子束蒸发工艺淀积金属栅极;
采用PECVD工艺在势垒层、原位生长的材料层、源极、漏极和栅极的上部淀积钝化层;
在源极、漏极、栅极上方的钝化层上开孔,引出电极,即得到所述晶体管。
根据本发明提供的一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法,具有以下有益效果:
(1)本发明提供的一种抗单粒子加固的P-GaN高电子迁移率晶体管,通过在P型氮化物材料层上方两侧沉积原位生长材料层,由于在钝化层表面引入低电势,产生从耗尽区指向表面低电势的电力线,一部分原来应从耗尽区指向栅极的电力线经由钝化层指向低电势的场板,缓解了电力线集聚效应,能够缓解栅极边缘靠近漏极一侧的电场,提升器件的击穿电压以及抗单粒子特性。
(2)本发明提供的一种抗单粒子加固的P-GaN高电子迁移率晶体管,衬底、成核层、缓冲层、沟道层、势垒层、P型氮化物材料层、原位生长材料层选择特定的材料及厚度,来实现正常的增强型P-GaN晶体管的功能以及加固抗单粒子的能力。
附图说明
图1为本发明中一种抗单粒子加固的P-GaN高电子迁移率晶体管的结构示意图;
图2为本发明中一种抗单粒子加固的P-GaN高电子迁移率晶体管的俯视图;
图3为实施例1器件与传统P-GaN增强型HEMT器件的抗单粒子烧毁电压对比图。
附图标号说明
1-衬底;2-成核层;3-缓冲层;4-沟道层;5-势垒层;6-P型氮化物材料层;7-原位生长材料层;8-源极;9-漏极;10-栅极;11-第一钝化层;12-第二钝化层。
具体实施方式
下面通过对本发明进行详细说明,本发明的特点和优点将随着这些说明而变得更为清楚、明确。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
本发明提供了一种抗单粒子加固的P-GaN高电子迁移率晶体管,如图1和图2所示,包括由下至上依次层叠的衬底1、成核层2、缓冲层3、沟道层4、势垒层5、P型氮化物材料层6、原位生长材料层7和栅极10;
所述P型氮化物材料层6的一侧与第一钝化层11、源极8依次连接,另一侧与第二钝化层12、漏极9依次连接,所述P型氮化物材料层6、源极8、第一钝化层11、第二钝化层12与漏极9均设置于势垒层5上;
所述原位生长材料层7设置于所述P型氮化物材料层6上方两侧,利用金属有机物化学气相沉积工艺(MOCVD)在P型氮化物材料层6上直接生长原位生长材料层7,凹槽刻蚀后露出P型氮化物材料层6。两侧原位生长材料层7上方部分区域及露出的P型氮化物材料层6上沉积有栅极10,原位生长材料层7、P型氮化物材料层6与所述栅极10形成具有终端结构的栅极。
在一种优选的实施方式中,所述衬底1为蓝宝石、碳化硅(SiC)、硅(Si)或氮化镓(GaN)制成,厚度为300~500μm。
在一种优选的实施方式中,所述成核层2采用氮化铝(AlN)制成,厚度为20~40nm。成核层采用AlN制成,相较于氮化镓,一方面能够实现高质量的GaN外延层,另一方面能够有效的克服漏电问题;厚度为20~40nm之间,若厚度过小,则背景电子载流子浓度高,电子迁移率低,材料表面形貌和晶体质量不好;厚度过大,则电子迁移率升高,以及材料的表面形貌和晶体质量达到饱和。
在一种优选的实施方式中,所述缓冲层3采用氮化镓制成,厚度为400~500nm。
在一种优选的实施方式中,所述沟道层4采用氮化镓制成,厚度为40~60nm。
在一种优选的实施方式中,所述势垒层5采用铝镓氮(Al0.1Ga0.9N)制成,厚度为10~50nm。势垒层中铝镓氮的Al组分可为5%~35%,因为Al组分和厚度增加会令二维电子气密度增加,若过大会引起势垒层应变弛豫,令异质结的材料特性恶化。对于不同MOCVD生长设备,AlGaN势垒层的Al组分和厚度有差异。
在一种优选的实施方式中,所述势垒层5与沟道层4之间设置有插入层,所述插入层采用氮化铝、铟铝氮或者铝镓氮制成,厚度为1nm。插入层过薄则作用不大,过厚会给势垒层极大的应力,降低铝镓氮层的外延质量,导致迁移率降低。
在一种优选的实施方式中,所述第一钝化层11和第二钝化层12采用二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)或者氮化铝(AIN)制成,厚度分别为40~60nm、40~60nm。
第一钝化层11与第二钝化层12结构和材料相同,为了区分不同位置的结构,采用第一、第二进行说明。
在一种优选的实施方式中,所述源极8采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合制备,以与源端形成欧姆接触;所述漏极9采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合制备,以与漏端形成欧姆接触。源极8的厚度为100~200nm,漏极9的厚度为100~200nm。
源极8与漏极9与源端、漏端形成欧姆接触的方式如下:
步骤1,光刻,对涂满光刻胶的晶圆进行选择性曝光,经过显影,洗掉需要做欧姆接触的区域上的光刻胶;
步骤2,将晶圆放入蒸发台,蒸发欧姆金属,在源端、漏端形成源极8与漏极9;
步骤3,将晶圆从蒸发台取出,将光刻胶及其上欧姆金属剥离晶圆;
步骤4,经过蒸发及剥离处理后,晶圆上源极8与漏极9与半导体材料形成的是肖特基接触。要获得欧姆接触,就需要将晶圆进行快速退火,退火条件为800-900℃/30~50s,如850℃/30s。
步骤5,退火之后的欧姆金属与半导体材料形成欧姆接触。
在一种优选的实施方式中,所述栅极10采用金属制备,与所述P型氮化物材料层6形成欧姆接触或肖特基接触,厚度为60~100nm。
在一种优选的实施方式中,所述P型氮化物材料层6为P型氮化镓(P-GaN)层,所述原位生长材料层7为铝镓氮(AlGaN)层,Al组分可为5%~100%,P型氮化物材料层6的厚度为50~80nm,原位生长材料层7的厚度为5~20nm。当然,P型氮化物层6的厚度根据需求还可进行调整,同样的原位生长材料层7的厚度也可根据实际进行调整。
氮化镓(GaN)基高电子迁移率晶体管(HEMT)被广泛应用于电源,汽车电子,5G基站等领域。GaN材料具有良好的物理和电学特性,如耐高温,抗辐射,宽禁带,较高的击穿电场,较大的电子饱和漂移速度等。但传统的P-GaN HEMT在正常工作的情况下,界面处二维电子气(2DEG)的电场集中在栅极边缘靠近漏极一侧。因此限制器件在高压工作模式和宇航辐射环境下的应用。
本发明在传统的P-GaN高电子迁移率晶体管的基础上,直接生长原位生长材料层7,然后在进行凹槽刻蚀,露出P型氮化物材料层6,接着做栅极10。所述的原位生长材料层7缓解栅极10边缘靠近漏极9一侧的电场,使得相同工作条件下电场峰值降低,器件的高压特性稳定;同时提高器件的击穿电压以及抗单粒子特性。
本发明提供了一种抗单粒子加固的P-GaN高电子迁移率晶体管的制备方法,包括如下步骤:
步骤1,对衬底1进行预处理,通过金属有机物化学气相淀积(MOCVD)工艺在衬层1上沉积生长成核层2。
该步骤中,预处理包括:将衬底放入HF酸溶液中浸泡,并用丙酮溶液、无水乙醇溶液和去离子水依次清洗以消除表面悬挂键,清洗后在1000-1100℃进行热处理,去除表面污染物。
该步骤中,MOCVD工艺参数设置为:反应室压力为8-12Torr、温度为850-950℃,向反应室内同时通入流量为25-35sccm的Al源、流量为800-1200sccm的氢气和流量为2800-3200sccm的氨气。
步骤2,采用MOCVD工艺在成核层2上依次淀积缓冲层3和沟道层4。
该步骤中,MOCVD工艺参数设置为:反应室压力为8-12Torr、温度为850-950℃,向反应室同时通入流量为45-55μmol/min的Ga源、流量为800-1200sccm的氢气和流量为2800-3200sccm的氨气。
步骤3,采用MOCVD工艺在沟道层4上淀积势垒层5。
该步骤中,MOCVD工艺参数为:反应室压力为8-12Torr,温度为850-950℃,向反应室同时通入流量为8-12μmol/min的Al源、流量为25-35μmol/min的Ga源、流量为800-1200sccm的氢气和流量为2800-3200sccm的氨气。
步骤4,采用MOCVD工艺在势垒层5的P-GaN窗口上淀积P型氮化物材料层6,得到外延片。
该步骤中,MOCVD工艺参数为:反应室压力为8-12Torr、温度为850-950℃,向反应室同时通入流量为45-55μmol/min的Ga源、流量为800-1200sccm的氢气和流量为2800-3200sccm的氨气。
步骤5,采用MOCVD工艺在P型氮化物材料层6上获得原位生长材料层7。
该步骤中,MOCVD工艺参数为:反应室压力为8-12Torr、温度为850-950℃,向反应室同时通入8-12sccm的Al源、流量为2800-3200sccm的氨气、流量为800-1200sccm的氢气。
步骤6,刻蚀P-GaN窗口以外的P型氮化物材料层6,露出势垒层5;对原位生长的介质层7进行凹槽刻蚀,露出P型氮化物材料层6。
步骤7,在势垒层5上制作掩膜,形成欧姆窗口,放入E-Beam电子束蒸发设备中,采用电子束蒸发工艺淀积源极8和漏极9。
该步骤中,电子束蒸发工艺参数为:电子束蒸发的速率为0.1-0.2nm/s,并在800-900℃下进行退火30-50s。
步骤8,在P型氮化物材料层6上制作掩膜,形成栅极窗口,将形成栅极窗口的样品放置在电子束蒸发反应室中,在栅极窗口中采用电子束蒸发工艺淀积金属栅极10。
步骤9,采用PECVD工艺在势垒层5、原位生长的材料层7、源极8、漏极9和栅极10的上部淀积钝化层,PECVD工艺的参数设置为:反应室压力≤0.5Pa、温度为180-220℃,向反应室同时通入流量为15-25sccm的SiH4和流量为80-120sccm的N2O;
步骤10,在源极8、漏极9、栅极10上方的钝化层上开孔,引出电极,即得到所述晶体管。
实施例
实施例1
一种抗单粒子加固的P-GaN高电子迁移率晶体管的制备方法,包括如下步骤:
步骤1,提供衬底1,将衬底放入HF酸溶液中浸泡1min,再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min以消除表面悬挂键,将清洗吹干后的衬底在H2氛围反应室的1050℃温度下进行热处理10分钟,以去除表面污染物,接着将衬底放入金属有机物化学气相淀积MOCVD系统中,MOCVD系统的参数设置为:反应室压力为10Torr、温度为900℃,向反应室内同时通入流量为30sccm的Al源、流量为1000sccm的氢气和流量为3000sccm的氨气,采用MOCVD工艺淀积生长30nm的AlN成核层2;
步骤2,在成核层2上,采用MOCVD工艺依次淀积0.5μm的GaN缓冲层3和50nm的GaN沟道层4,MOCVD工艺参数为:反应室压力为10Torr、温度为900℃,向反应室同时通入流量为50μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气;
步骤3,在沟道层4上,采用MOCVD工艺淀积势垒层5,势垒层5的成分为Al0.1Ga0.9N,淀积厚度为40nm,MOCVD工艺参数为:反应室压力为10Torr,温度为900℃,向反应室同时通入流量为10μmol/min的Al源、流量为30μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气;
步骤4,在Al0.1Ga0.9N势垒层5上,采用MOCVD工艺在P-GaN窗口上淀积厚度为60nm的P型氮化物材料层6,得到外延片;MOCVD工艺参数为:反应室压力为10Torr、温度为900℃,向反应室同时通入流量为50μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气;
步骤5,继续将外延片置于MOCVD腔室,在P型氮化物材料层6上原位生长一层厚度为10nm的AlGaN原位生长材料层7,MOCVD工艺参数为:反应室压力为10Torr、温度为900℃,向反应室同时通入10sccm的Al源、流量为3000sccm的氨气、流量为1000sccm的氢气;
步骤6,刻蚀P-GaN区域以外的P型氮化物材料层6,露出Al0.1Ga0.9N势垒层5;对原位生长材料层7中部进行凹槽刻蚀,露出P型氮化物材料层6;
步骤7,在Al0.1Ga0.9N势垒层5上制作掩膜,形成欧姆窗口,放入E-Beam电子束蒸发设备中,采用电子束蒸发工艺淀积源极8和漏极9,Ti/Al/Ni/Au金属作为源极和漏极,电子束蒸发的速率为0.1nm/s,并在850℃下进行退火30s,其中Ti的厚度为20nm,Al的厚度为100nm,Ni的厚度为20nm,Au的厚度为20nm;
步骤8,在P型氮化物材料层6上制作掩膜,形成栅极窗口,将形成栅极窗口的样品放置在电子束蒸发反应室中,利用纯度均为99.999%的镍和金靶材,在栅极窗口中采用电子束蒸发工艺淀积金属Ni/Au作为栅极10,其中Ni的厚度为20nm,Au的厚度为50nm;
步骤9,将进行完上述步骤的样片放入等离子体化学气相淀积PECVD反应室内,PECVD工艺在势垒层5、原位生长的材料层7、源极8、漏极9和栅极10的上部淀积50nm厚的SiO2钝化层,PECVD工艺的参数设置为:反应室压力为0.5Pa、温度为200℃,向反应室同时通入流量为20sccm的SiH4和流量为100sccm的N2O;
步骤10,在源极8、漏极9、栅极10上方的钝化层上开孔,引出电极,即得到所述晶体管。
本发明的效果可以通过以下实验数据进一步说明:
使用LET=37.3MeV·cm2/mg的重离子分别对传统P-GaN增强型HEMT器件和本发明实施例1的器件进行辐照敏感位置入射,仿真得到两个器件的抗单粒子烧毁电压,如表1所示和图3所示。
从表1可见,当LET=37.3MeV·cm2/mg的重离子入射时,传统P-GaN增强型HEMT器件的单粒子烧毁阈值电压为VSEB=150V,本发明实施例1器件的单粒子烧毁阈值电压为VSEB=250V,相比传统器件,实施例1器件的单粒子烧毁阈值电压提高了近100V,说明本发明器件能有效提高器件的单粒子烧毁阈值电压和抗单粒子烧毁能力。
表1抗单粒子烧毁电压对比
参数 实施例1 传统P-GaN增强型HEMT器件
烧毁电压(V) VSEB=250V VSEB=150V
以上结合具体实施方式和范例性实例对本发明进行了详细说明,不过这些说明并不能理解为对本发明的限制。本领域技术人员理解,在不偏离本发明精神和范围的情况下,可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (10)

1.一种抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,包括由下至上依次层叠的衬底(1)、成核层(2)、缓冲层(3)、沟道层(4)、势垒层(5)、P型氮化物材料层(6)、原位生长材料层(7)和栅极(10);
所述P型氮化物材料层(6)的一侧与第一钝化层(11)、源极(8)依次连接,另一侧与第二钝化层(12)、漏极(9)依次连接,所述P型氮化物材料层(6)、源极(8)、第一钝化层(11)、第二钝化层(12)与漏极(9)均设置于势垒层(5)上;
所述原位生长材料层(7)设置于所述P型氮化物材料层(6)上方两侧,两侧原位生长材料层(7)之间露出P型氮化物材料层(6),两侧原位生长材料层(7)上方部分区域及露出的P型氮化物材料层(6)上沉积有栅极(10),原位生长材料层(7)、P型氮化物材料层(6)与所述栅极(10)形成具有终端结构的栅极。
2.根据权利要求1所述的抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,所述衬底(1)为蓝宝石、碳化硅、硅或氮化镓制成,厚度为300~500μm;和/或
所述成核层(2)采用氮化铝制成,厚度为20~40nm;和/或
所述缓冲层(3)采用氮化镓制成,厚度为400~500nm;和/或
所述沟道层(4)采用氮化镓制成,厚度为40~60nm;和/或
所述势垒层(5)采用铝镓氮(Al0.1Ga0.9N)制成,厚度为10~50nm。
3.根据权利要求1所述的抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,所述P型氮化物材料层(6)为P型氮化镓层,P型氮化物材料层(6)的厚度为50~80nm。
4.根据权利要求1所述的抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,所述原位生长材料层(7)为铝镓氮(AlGaN)层,原位生长材料层(7)的厚度为5~20nm。
5.根据权利要求1所述的抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,所述源极(8)采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合制备,以与源端形成欧姆接触,源极(8)的厚度为100~200nm。
6.根据权利要求1所述的抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,所述漏极(9)采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合制备,以与漏端形成欧姆接触,漏极(9)的厚度为100~200nm。
7.根据权利要求1所述的抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,所述栅极(10)采用金属制备,与所述P型氮化物材料层(6)形成欧姆接触或肖特基接触,厚度为60~100nm。
8.根据权利要求1所述的抗单粒子加固的P-GaN高电子迁移率晶体管,其特征在于,所述第一钝化层(11)和第二钝化层(12)采用二氧化硅、氮化硅、氧化铝或者氮化铝制成,厚度分别为40~60nm、40~60nm。
9.一种权利要求1至8之一所述的抗单粒子加固的P-GaN高电子迁移率晶体管的制备方法,其特征在于,包括以下步骤:
对衬底(1)进行预处理,通过MOCVD工艺在衬层1上依次沉积生长成核层(2)、缓冲层(3)、沟道层(4)和势垒层(5);
采用MOCVD工艺在势垒层(5)的P-GaN窗口上淀积P型氮化物材料层(6);
采用MOCVD工艺在P型氮化物材料层(6)上获得原位生长材料层(7);
刻蚀P-GaN窗口以外的P型氮化物材料层(6),露出势垒层(5);对原位生长的介质层(7)进行凹槽刻蚀,露出P型氮化物材料层(6);
在势垒层(5)上制作掩膜,形成欧姆窗口,采用电子束蒸发工艺淀积源极(8)和漏极(9);
在P型氮化物材料层(6)上制作掩膜,形成栅极窗口,在栅极窗口中采用电子束蒸发工艺淀积金属栅极(10);
采用PECVD工艺在势垒层(5)、原位生长材料层(7)、源极(8)、漏极(9)和栅极(10)的上部淀积钝化层;
在源极(8)、漏极(9)、栅极(10)上方的钝化层上开孔,引出电极,即得到所述晶体管。
10.根据权利要求9所述的抗单粒子加固的P-GaN高电子迁移率晶体管的制备方法,其特征在于,所述对衬底(1)进行预处理包括:将衬底放入HF酸溶液中浸泡,并用丙酮溶液、无水乙醇溶液和去离子水依次清洗以消除表面悬挂键,清洗后在1000-1100℃进行热处理,去除表面污染物。
CN202211706458.XA 2022-12-29 2022-12-29 一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法 Pending CN116314256A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211706458.XA CN116314256A (zh) 2022-12-29 2022-12-29 一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211706458.XA CN116314256A (zh) 2022-12-29 2022-12-29 一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116314256A true CN116314256A (zh) 2023-06-23

Family

ID=86813853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211706458.XA Pending CN116314256A (zh) 2022-12-29 2022-12-29 一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116314256A (zh)

Similar Documents

Publication Publication Date Title
US7230284B2 (en) Insulating gate AlGaN/GaN HEMT
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
CN102569378A (zh) 化合物半导体器件及其制造方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN111564490B (zh) 一种P-GaN增强型HEMT器件及其制备方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN110890423A (zh) 一种高压氮化镓功率器件结构及其制备方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN116314256A (zh) 一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114156339A (zh) 基于复合沟道结构的双向阻断hemt及其制备方法
CN112635552A (zh) 多栅极场板结构hemt器件及其制备方法
CN112614889A (zh) 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法
CN110867488A (zh) 一种氮化镓hemt器件结构及其制备方法
CN109659354A (zh) 一种高电子迁移率晶体管及其制备方法
CN115602540B (zh) 一种增强型GaN功率器件的制造方法
CN115472691A (zh) 一种晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination