CN116913959A - 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法 - Google Patents

一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法 Download PDF

Info

Publication number
CN116913959A
CN116913959A CN202310843058.1A CN202310843058A CN116913959A CN 116913959 A CN116913959 A CN 116913959A CN 202310843058 A CN202310843058 A CN 202310843058A CN 116913959 A CN116913959 A CN 116913959A
Authority
CN
China
Prior art keywords
schottky
layer
island
nitride
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310843058.1A
Other languages
English (en)
Inventor
赵胜雷
张嘎
张进成
于恒懿
游淑珍
于龙洋
刘志宏
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310843058.1A priority Critical patent/CN116913959A/zh
Publication of CN116913959A publication Critical patent/CN116913959A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请实施例涉及半导体器件技术领域，特别涉及一种具有肖特基岛结构的抗单粒子P‑GaN晶体管及其制备方法，该晶体管包括：衬底、成核层、缓冲层、沟道层和势垒层，以及源极、漏极、氮化物层和钝化层、至少一个位于势垒层上方的肖特基岛以及位于氮化物层上的栅极；其中，源极和漏极分别与势垒层形成欧姆接触；氮化物层位于源极和漏极之间，钝化层位于源极和氮化物层之间、氮化物层和漏极之间；肖特基岛位于氮化物层的一侧或两侧，且肖特基岛与所述势垒层形成肖特基接触；栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决常规HEMT器件在较低工作电压下容易发生烧毁的问题，提高了P型氮化物栅HEMT器件的单粒子烧毁电压。

Description

一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备 方法
技术领域
本申请实施例涉及半导体器件技术领域，特别涉及一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法。
背景技术
氮化镓(GaN)作为第三代半导体材料的代表，相比硅或砷化镓，具有更宽的禁带宽度，更高的临界击穿场强，GaN基高电子迁移率晶体管(High Electron MobilityTransistor，HEMT)可由异质结构产生高浓度和迁移率的二维电子气(2DEG)，可实现高耐压大电流的功率器件，并在抗单粒子效应中展示出出色的能力。
耗尽型GaN基HEMT器件在无外加偏压下会引起较高的开关损耗，同时还需要额外的负偏压来维持非工作状态(关态)而增加电路功耗，当前应用受到了极大的限制。相反，增强型P型氮化物栅HEMT器件在无外加偏压时，沟道关断，并且无关态功耗，被人们广泛采用，并获得产业界的一致认可。
对于常规P型氮化物栅HEMT器件，高能单粒子入射P型氮化物栅HEMT器件后会产生大量的电子空穴对，产生的电子空穴对由于扩散与漂移会引起电场的变化，局部的高电场致使器件性能退化或烧毁。
发明内容
本申请实施例提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法，提高P型氮化物栅HEMT器件的单粒子烧毁电压。
为解决上述技术问题，本申请实施例提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管，包括：衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层，以及位于势垒层上的源极和漏极、位于势垒层上的氮化物层和钝化层、至少一个位于势垒层上方的肖特基岛以及位于氮化物层上的栅极；其中，源极和漏极分别与势垒层形成欧姆接触；氮化物层位于源极和漏极之间，钝化层位于源极和氮化物层之间、氮化物层和漏极之间；肖特基岛位于氮化物层的一侧或两侧，且肖特基岛与所述势垒层形成肖特基接触；栅极的底部与氮化物层形成欧姆接触或肖特基接触。
在一些示例性实施例中，肖特基岛包括一个，肖特基岛位于氮化物层与漏极之间，且所述肖特基岛的四周填充有钝化层，钝化层将氮化物层、肖特基岛与漏极隔开。
在一些示例性实施例中，肖特基岛包括多个，肖特基岛分布在源极与氮化物层之间、以及分布在氮化物层与漏极之间；且肖特基岛的四周填充有钝化层，钝化层将源极、氮化物层、肖特基岛与漏极隔开。
在一些示例性实施例中，相邻的肖特基岛之间存在间距，且所述间距内填充有钝化层。
在一些示例性实施例中，肖特基岛的材料与栅极的材料相同。
在一些示例性实施例中，肖特基岛的材料包括能够与氮化物层形成肖特基接触的金属材料；金属材料包括Ni、Au中的一种或两种。
在一些示例性实施例中，氮化物层的材料包括P型氮化镓、P型氮化铝或P型铝镓氮中的一种。
在一些示例性实施例中，沿源极指向漏极的方向肖特基岛的长度为50nm～5μm。
在一些示例性实施例中，上述具有肖特基岛结构的抗单粒子P-GaN晶体管，还包括：用于提高载流子迁移率的插入层，插入层位于的势垒层与沟道层之间。
另一方面，本申请实施例还提供了一种具有肖特基岛结构的抗单粒子P-GaN晶体管的制备方法，包括以下步骤：首先，提供衬底，在衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层；然后，在势垒层远离沟道层的一侧形成氮化物材料层，得到外延片；接下来，刻蚀氮化物材料层，形成氮化物层，露出势垒层；在势垒层上制作掩膜，形成欧姆窗口，以形成源极、漏极；在势垒层和氮化物层上制作掩膜，分别形成栅极窗口和肖特基岛窗口，以形成栅极、肖特基岛；在势垒层、源极、漏极、栅极以及肖特基岛的上方形成钝化材料层；最后，在源极、漏极、栅极上方的钝化材料层上开孔，引出电极，得到晶体管。
本申请实施例提供的技术方案至少具有以下优点：
本申请实施例针对传统的P型氮化物栅HEMT器件电场集中导致HEMT器件性能退化或烧毁的问题，本申请实施例提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法，该晶体管包括：衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层，以及位于势垒层上的源极和漏极、位于势垒层上的氮化物层和钝化层、至少一个位于势垒层上方的肖特基岛以及位于氮化物层上的栅极；其中，源极和漏极分别与势垒层形成欧姆接触；氮化物层位于源极和漏极之间，钝化层位于源极和氮化物层之间、氮化物层和漏极之间；肖特基岛位于氮化物层的一侧或两侧，且肖特基岛与所述势垒层形成肖特基接触；栅极的底部与氮化物层形成欧姆接触或肖特基接触。
为了提高P型氮化物栅HEMT器件的单粒子烧毁电压，本申请在器件有源区设计一个或多个肖特基岛结构，肖特基岛与势垒层为肖特基接触，以形成肖特基电极，用来吸收单粒子入射之后产生的过量空穴，以缓解单粒子效应，降低单粒子效应对器件的损伤，防止器件在低压下烧毁。这样一来，制得的P型氮化物栅HEMT不仅可以保持增强型的特性，还可以提升器件抗单粒子的能力，从而提高器件的单粒子烧毁电压。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1为现有技术中一种常规结构的P型氮化物栅高电子迁移率晶体管的结构示意图；
图2为本申请一实施例提供的一种具有肖特基岛结构的抗单粒子P-GaN晶体管的结构示意图；
图3为本申请另一实施例提供的一种具有肖特基岛结构的抗单粒子P-GaN晶体管的结构示意图；
图4为本申请又一实施例提供的一种具有肖特基岛结构的抗单粒子P-GaN晶体管的结构示意图；
图5为本申请一实施例提供的一种具有肖特基岛结构的抗单粒子P-GaN晶体管的制备方法的流程示意图；
图6为本申请一实施例提供的一种具有肖特基岛结构的抗单粒子P-GaN晶体管在制备过程中的结构示意图；
图7为本申请又一实施例提供的一种具有肖特基岛结构的抗单粒子P-GaN晶体管的结构示意图；
图8为常规结构的P型氮化物栅高电子迁移率晶体管的仿真图；
图9为本申请一实施例提供的具有肖特基岛结构的P型氮化物栅高电子迁移率晶体管的仿真图；
图10为本申请一实施例提供的常规结构的P-GaN晶体管与本申请的具有肖特基岛结构的抗单粒子P-GaN晶体管的仿真结果对比图。
具体实施方式
由背景技术可知，目前高能单粒子入射P型氮化物栅HEMT器件后会产生大量的电子空穴对，产生的电子空穴对由于扩散与漂移会引起电场的变化，局部的高电场致使器件性能退化或烧毁。
随着空间卫星、太空探索等航天技术的不断发展，对于耐高温、大功率、小型化、适应极端辐射环境的电源系统需求日益明显，氮化镓基功率器件作为宽禁带半导体技术的核心代表之一，相较于传统的硅器件具有击穿电压高、导通电阻小、耐高温以及抗辐照等优点，可满足新一代航天器电源系统的应用需求。在宇宙空间中含有各种高能粒子，航天系统处于这样的环境中会时刻受到高能粒子的威胁。
传统的P型氮化物栅HEMT是基于AlGaN/GaN异质结构，参考图1，常规结构的高电子迁移率晶体管包括衬底100、成核层101、缓冲层102、沟道层103、势垒层104、源极105、漏极106和氮化物层108，氮化物层108位于源极105和漏极106之间，氮化物层108两侧均设有钝化层107，氮化物层108的上方设有栅极109，钝化层107填充在源极105和氮化物层108之间的区域，以及钝化层107还填充在氮化物层108和漏极106之间的区域。
传统的P型氮化物增强型HEMT器件在正常工作的情况下，器件的电场集中在栅极109边缘靠近漏极106的一侧。当漏极106电压增加时，这里的电场最强并最先达到GaN材料的击穿电场(通常GaN材料的击穿电场为3.3MV/cm)，导致HEMT器件被击穿状态。因此，这限制了P型氮化物栅HEMT器件在高压工作模式下的应用。
为解决上述技术问题，本申请实施例提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管，包括：衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层，以及位于势垒层上的源极和漏极、位于势垒层上的氮化物层和钝化层、至少一个位于势垒层上方的肖特基岛以及位于氮化物层上的栅极；其中，源极和漏极分别与势垒层形成欧姆接触；氮化物层位于源极和漏极之间，钝化层位于源极和氮化物层之间、氮化物层和漏极之间；肖特基岛位于氮化物层的一侧或两侧，且肖特基岛与所述势垒层形成肖特基接触；栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管，通过设计一个或多个肖特基岛，肖特基岛与势垒层为肖特基接触，以形成肖特基电极，用来吸收单粒子入射之后产生的过量空穴，以缓解单粒子效应，提高P型氮化物栅HEMT器件的单粒子烧毁电压。
下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
参考图2，本申请实施例提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管，包括：衬底100以及依次堆叠在衬底100上的成核层101、缓冲层102、沟道层103和势垒层104，以及位于势垒层104上的源极105和漏极106、位于势垒层104上的氮化物层108和钝化层107、至少一个位于势垒层104上方的肖特基岛110以及位于氮化物层108上的栅极109；其中，源极105和漏极106分别与势垒层104形成欧姆接触；氮化物层108位于源极105和漏极106之间，钝化层107位于源极105和氮化物层108之间、氮化物层108和漏极106之间；肖特基岛110位于氮化物层108的一侧或两侧，且肖特基岛110与势垒层104形成肖特基接触；栅极109的底部与氮化物层108形成欧姆接触或肖特基接触。
本申请实施例提供的具有肖特基岛结构的抗单粒子P-GaN晶体管可用于航空航天系统的功率开关、功率转换电路以及辐照环境。本申请针对“高能单粒子入射P型氮化物栅HEMT器件后会产生大量的电子空穴对，产生的电子空穴对由于扩散与漂移会引起电场的变化，局部的高电场致使器件性能退化或烧毁”的技术问题，提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管。本申请为了提高P型氮化物栅HEMT器件的单粒子烧毁电压，在器件有源区设计一个或多个肖特基岛110，肖特基岛110与势垒层104为肖特基接触，以形成肖特基电极，用来吸收单粒子入射之后产生的过量空穴，以缓解单粒子效应，降低单粒子效应对器件的损伤，防止器件在低压下烧毁。如此制得的P型氮化物栅HEMT不仅可以保持增强型的特性，还可以提升器件抗单粒子的能力，从而提高器件的单粒子烧毁电压。
需要说明的是，为了节省工艺步骤，肖特基岛110可以与栅极109同时制作，因此肖特基岛110的材料可以与栅极109的材料相同。肖特基岛110的材料包括能够与氮化物层108形成肖特基接触的金属材料。栅极109的材料通常采用可与氮化物层108形成肖特基接触的金属，如Ni、Au。在一些实施例中，肖特基岛110的材料与栅极109的材料相同，即肖特基岛110的材料可以为Ni、Au中的一种或两种。
当然，可以理解的是，肖特基岛110的材料也可以为与栅极109材料不同的金属，也可以单独设计其他金属制作肖特基岛110，以使肖特基岛110与势垒层104形成肖特基接触。
在一些实施例中，肖特基岛110包括一个，肖特基岛110位于氮化物层108与漏极106之间，且肖特基岛110的四周填充有钝化层107，钝化层107将氮化物层108、肖特基岛110与漏极106隔开。
图2示出了在氮化物层108与漏极106之间设计一个肖特基岛110的情况下的P-GaN晶体管的结构示意图，其中，肖特基岛为110。从图2中可以看出，肖特基岛110位于势垒层104的上方，且肖特基岛110形成在氮化物层108与漏极106之间，肖特基岛110的周围填充有钝化层107，位于肖特基岛110两侧的钝化层107将氮化物层108与肖特基岛110隔开，以及将肖特基岛110与漏极106隔开。需要说明的是，肖特基岛110的长度、宽度以及高度可根据实际需要进行调整。
在一些实施例中，肖特基岛110包括多个，肖特基岛110分布在源极105与氮化物层108之间、以及分布在氮化物层108与漏极106之间；且钝化层107填充于肖特基岛110的两侧，将源极105、氮化物层108、肖特基岛110与漏极106隔开。
图3示出了在设计两个肖特基岛110的情况下的P-GaN晶体管的结构示意图，其中，两个肖特基岛110分别为110a、110b；图4示出了在设计三个肖特基岛110的情况下的P-GaN晶体管的结构示意图，其中，三个肖特基岛110分别为110a、110b、110c。如图3至图4所示，位于势垒层104上方的肖特基岛110可以设计为多个，每个肖特基岛110的长度、宽度、高度均可调。多个肖特基岛110的长度可以相等，也可以不相等；同样的，多个肖特基岛110的高度、宽度可以相等，也可以不相等。此处，肖特基岛110的长度指的是沿源极105指向漏极106的方向，肖特基岛110在横向上的长度；肖特基岛110的高度指的是沿氮化物层108指向栅极109的方向，肖特基岛110在纵向上的高度。
在一些实施例中，相邻的肖特基岛110之间存在间距，且间距内填充有钝化层107。如图3至图4可以看出，相邻的肖特基岛110之间的间距填充有钝化层107，钝化层107将分布在源极105与氮化物层108之间的肖特基岛110隔开，同时，钝化层107也将分布在氮化物层108与漏极106之间的肖特基岛110隔开。需要说明的是，相邻的肖特基岛110之间的间距可以相等，也可以不相等。多个肖特基岛110可以均布在源极105与氮化物层108之间，以及氮化物层108与漏极106之间。多个肖特基岛110也可以根据需要设计不同的间距，按照预设的肖特基岛窗口的间距制作肖特基岛110。
需要说明的是，在设计多个肖特基岛110的情况下，每个肖特基岛110的长度以及相邻的肖特基岛110之间的间距之间的间距根据需要可任意调节。本申请实施例可以在势垒层104上方设置n个肖特基岛110，具体的，n＝1～10，也可更多。
在一些实施例中，沿栅极109指向氮化物层108的方向，肖特基岛110的高度可以与氮化物层108的高度相同，也就是说，肖特基岛110的厚度可以与氮化物层108的厚度相等。示例的，沿衬底100的厚度方向，氮化物层108的厚度为10nm～150nm。因此，在肖特基岛110的厚度与氮化物层108的厚度相等的情况下，肖特基岛110的厚度为10nm～150nm。
在一些实施例中，沿源极105指向漏极106的方向，肖特基岛110的长度为50nm～5μm。图3和图4分别示出了设置两个肖特基岛110、三个肖特基岛110的器件的结构示意图。其中，单个肖特基岛110的高度可以氮化物层108的高度相等，也可以不相等。需要说明的是，肖特基岛110的数量、长度以及高度均可以实际设计需要进行适应性调整。
在一些实施例中，氮化物层108的材料包括P型氮化镓(P-GaN)、P型氮化铝(P-AlN)或P型铝镓氮(P-AlGaN)中的一种。优选的，氮化物层108的材料为P型GaN，通常，氮化物层108的材料采用掺Mg的P型GaN材料。
在一些实施例中，如图2至图4所示，上述具有肖特基岛结构的抗单粒子P-GaN晶体管，还包括：插入层(图2至图4中虚线位置处)，插入层位于的势垒层104与沟道层103之间。插入层用于提高载流子迁移率，插入层的材料包括但不限于AlN、InAlN、AlGaN。
在一些实施例中，衬底100的材料包括蓝宝石、碳化硅(SiC)、硅(Si)、氮化镓中的一种。令衬底100下表面指向衬底100上表面的方向为厚度方向，衬底100的厚度为100nm～1000μm。需要说明的是，本申请以下实施例中所述的厚度均是指在该厚度方向上，各个膜层的厚度。
在一些实施例中，成核层101的材料包括氮化镓、氮化铝、铝镓氮(AlGaN)中的一种。优选的，成核层101的材料为氮化铝。成核层101的厚度分别为30nm～500nm。
在一些实施例中，缓冲层102的材料包括氮化镓、氮化铝、铝镓氮中的一种或几种。缓冲层102的厚度为0.5μm～5μm。
在一些实施例中，沟道层103的材料包括氮化镓、铝镓氮中的一种。优选的，缓冲层102和沟道层103的材料均为氮化镓。沟道层103的厚度为50nm～500nm。
在一些实施例中，势垒层104的材料为纤锌矿结构的AlGaN，具体的，势垒层104的材料为AlxGa(1-x)N。当势垒层104为AlxGa(1-x)N的情况下，Al的组分(x的值)为0.1～1.0。势垒层104的厚度为10nm～50nm。
在一些实施例中，源极105和漏极106可以采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合，以使源极105和漏极106分别与势垒层104形成欧姆接触。
在一些实施例中，钝化层107可以包括第一钝化层和第二钝化层；第一钝化层位于源极105和氮化物层108之间；第二钝化层位于氮化物层108和漏极106之间。需要说明的是，第二钝化层的高度可以与第一钝化层的高度相等，也可以不相等。通常情况下，由于第一钝化层和第二钝化层同时制作，第二钝化层的高度与第一钝化层的高度相等。
一些示例性实施例中，第一钝化层的材料包括氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(Si3N4)中的一种；和/或第二钝化层的材料包括氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(Si3N4)中的一种。示例的，第一钝化层的材料与第二钝化层的材料可以相同，也可以不同。
具体的，由于第一钝化层和第二钝化层可以同时制作，因此，优选的，第一钝化层和第二钝化层的材料相同，且高度相同。沿栅极指向氮化物层的方向，第一钝化层和第二钝化层的高度为20nm～500nm。
参看图5，本申请实施例还提供了一种具有肖特基岛结构的抗单粒子P-GaN晶体管的制备方法，包括以下步骤：
步骤S1、提供衬底，在衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层。
步骤S2、在势垒层远离沟道层的一侧形成氮化物材料层，得到外延片。
步骤S3、刻蚀氮化物材料层，形成氮化物层，露出势垒层。
步骤S4、在势垒层上制作掩膜，形成欧姆窗口，以形成源极、漏极。
步骤S5、在势垒层和氮化物层上制作掩膜，分别形成栅极窗口和肖特基岛窗口，以形成栅极、肖特基岛。
步骤S6、在势垒层、源极、漏极、栅极以及肖特基岛的上方形成钝化材料层。
步骤S7、在源极、漏极、栅极上方的钝化材料层上开孔，引出电极，得到晶体管。
具体的，在制备高电子迁移率晶体管时，首先提供衬底100，在衬底100上形成依次堆叠的成核层101、缓冲层102、沟道层103和势垒层104。在衬底100上形成堆叠的各个膜层前，首先对衬底100进行预处理和热处理，将衬底100放入氢氟酸(HF)溶液中浸泡1min，再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min以消除衬底100表面悬挂键，将清洗吹干后的衬底100在氢气H2氛围反应室的1050℃温度下进行热处理10分钟，以去除表面污染物；接着将衬底100放入金属有机化合物化学气相淀积(Metal OrganicChemical Vapor Deposition，MOCVD)系统中，MOCVD系统的工艺参数为：MOCVD工艺中的压力为10Torr～100Torr，Al源流量为10sccm～100sccm，氨气流量为3000sccm～6000sccm，氢气流量为1000sccm～2000sccm，温度为900℃。优选的，反应室压力为10Torr、温度为900℃，向反应室内同时通入流量为30sccm的Al源、流量为1000sccm的氢气和流量为3000sccm的氨气，采用MOCVD工艺淀积生长高度约30nm的成核层101。衬底100的材料为蓝宝石、SiC、Si和GaN中的一种。成核层102的材料为GaN、AlN、AlGaN中的一种。优选的，成核层101的材料为AlN；衬底100的厚度为100nm～1000μm，成核层101的厚度分别为30nm～500nm。
在成核层101上，继续采用MOCVD工艺依次淀积缓冲层102；在淀积缓冲层102的过程中，MOCVD工艺中的反应室压力为10Torr～100Torr，Ga源流量为50μmol/min～100μmol/min，氨气流量为3000sccm～6000sccm，氢气流量为1000sccm～2000sccm，温度为900℃。优选的，淀积成核层101的MOCVD工艺的反应室压力为10Torr、温度为900℃，向反应室同时通入流量为50μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气，形成缓冲层102。缓冲层102的材料为GaN、AlN、AlGaN中的一种或几种。缓冲层102的厚度为0.5μm～5μm。
接下来，在缓冲层102上，采用MOCVD工艺依次淀积50nm的沟道层103，MOCVD工艺参数为：反应室压力为10Torr、温度为900℃，向反应室同时通入流量为50μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气；沟道层103为GaN、AlN、AlGaN中的一种。优选的，沟道层103的材料为GaN；沟道层103的厚度分别为50nm～500nm。
在沟道层103上，继续采用MOCVD工艺淀积势垒层104；势垒层104的材料为AlGaN或AlN。优选的，势垒层104的材料为AlxGa(1-x)N，其中x的数值在0.1～0.2之间。在本申请实施例中，Al组分为0.1，淀积厚度为40nm。在淀积势垒层104的过程中，MOCVD工艺中的反应室压力为10Torr～100Torr，Al源流量为10μmol/min～30μmol/min，Ga源流量为30μmol/min～90μmol/min，氨气流量为3000sccm～6000sccm，氢气流量为1000sccm～2000sccm，温度为900℃。优选的，淀积势垒层104的MOCVD工艺参数为：反应室压力为10Torr，温度为900℃，向反应室同时通入流量为10μmol/min的Al源、流量为30μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气，形成势垒层104。其中，势垒层104的厚度为10nm～50nm。
在势垒层104上，采用MOCVD工艺在P-GaN窗口上淀积厚度为70nm的氮化物材料层，得到外延片；MOCVD工艺参数为：反应室压力为10Torr、温度为900℃，向反应室同时通入流量为50μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气。
刻蚀氮化物材料层，露出部分势垒层104，形成氮化物层108。具体的，通过对氮化物材料层进行图案化处理，刻蚀氮化物材料层，露出势垒层104左侧表面和右侧表面，形成氮化物层108。氮化物层108为P型氮化物层，P型氮化物层为掺杂的P型GaN、AlN、AlGaN中的一种。
在势垒层104上制作掩膜，形成欧姆窗口，放入E-Beam电子束蒸发设备，采用电子束蒸发工艺淀积源极105和漏极106，Ti/Al/Ni/Au金属作为源极105和漏极106，电子束蒸发工艺的速率为0.1nm/s，并在850℃下进行退火30s。
源极105和漏极106采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合，以形成欧姆接触。优选的，源极105和漏极106的材料采用Ti/Al/Ni/Au组合的金属，其中金属Ti的厚度为20nm～100nm，金属Al的厚度为100nm～300nm，金属Ni的厚度为20nm～200nm，金属Au的厚度为20nm～200nm。在本申请实施例中，金属Ti的厚度为20nm，金属Al的厚度为100nm，金属Ni的厚度为20nm，金属Au的厚度为20nm。
在氮化物层108和势垒层104上制作掩膜，分别形成栅极窗口和肖特基岛窗口，将形成窗口的样品放置在电子束蒸发反应室中，利用纯度均为99.999％的镍和金靶材，在栅极窗口中采用电子束蒸发工艺淀积金属Ni/Au作为栅极109和肖特基岛110，其中Ni的厚度为20nm，Au的厚度为50nm。栅极109、肖特基岛110均采用可与P型氮化物层108形成肖特基接触的金属，通常采用金属Ni、Au中的一种或两种。当然，可以理解的是，肖特基岛110还可以采用其他金属材料，其金属材料满足能够与P型氮化物层108形成肖特基接触即可。此处，需要说明的是，如若肖特基岛110采用与栅极109不同的金属，可单独制作掩膜，以分别制作栅极109和肖特基岛110。
将进行完上述步骤的样片放入等离子体化学气相淀积PECVD反应室内，PECVD工艺在势垒层104、源极105、漏极106、栅极109和肖特基岛110的上部淀积钝化材料层107’，如图6所示。图6示出了在设计四个肖特基岛110的情况下的P-GaN晶体管的结构示意图，其中，四个肖特基岛110分别为110a、110b、110c、110d。
具体的，采用等离子体增强化学气相沉积(Plasma Enhanced chemicalVapourDeposition，PECVD)工艺在势垒层104、源极105、漏极106、栅极109和肖特基岛110的上部淀积厚度为50nm～400nm的钝化材料层107’。在淀积钝化材料层107’的PECVD工艺中，反应室压力为0.5Pa～30Pa，反应室温度为200℃～350℃，反应室中同时通入20sccm的甲硅烷(SiH4)和100sccm的一氧化二氮(N2O)气体，或甲硅烷和氨气气体。钝化材料层107’的材料包括SiO2、SiN、Al2O3、AlN、Si3N4中的一种。
最后，在源极105、漏极106、栅极109、肖特基岛110上方的钝化层107上开孔，引出电极，即得到晶体管。对如图6所示的晶体管的钝化材料层107进行刻蚀，形成钝化层107，得到如图7所示的高电子迁移率晶体管。
在一些实施例中，步骤S5在势垒层104和氮化物层108上制作掩膜时，可同时形成栅极窗口和肖特基岛窗口，以形成栅极109、肖特基岛110；此时，肖特基岛110和栅极109选择同样的金属材料。当肖特基岛110与栅极109为不同的金属材料时，可通过分别制作不同的掩膜，以形成所需金属材料以及所需高度的肖特基岛110。需要说明的，肖特基岛110的长度、宽度以及肖特基岛110的数量、相邻肖特基岛110之间的间距也可根据实际需要去作适应性的调整。
相比于现有的常规P型氮化物栅高电子迁移率晶体管，本申请的优势在于：本申请提供了一种与增强型HEMT势垒层材料形成肖特基接触的肖特基岛结构，采用与栅极相同或者不同的金属，形成肖特基电极，可吸收单粒子入射之后产生的过量空穴，以缓解单粒子效应。这样的P型氮化物栅HEMT不仅可以保持增强型的特性，还可以提升器件抗单粒子的能力，从而提高器件的单粒子烧毁电压。
将常规结构的P-GaN晶体管与本申请提供的具有肖特基岛结构的抗单粒子P-GaN晶体管进行对比，通过仿真结果对本申请提供的具有肖特基岛结构的抗单粒子P-GaN晶体管进行效果验证，如图8至图10所示；其中，图8为常规结构的P型氮化物栅高电子迁移率晶体管的仿真放大图，图9为本申请提供的具有肖特基岛结构的P型氮化物栅高电子迁移率晶体管的仿真放大图，图10为常规结构的P-GaN晶体管与本申请提供的具有肖特基岛结构的抗单粒子P-GaN晶体管的仿真结果对比图；其中，图10中红色曲线表示常规结构的P-GaN晶体管在300V下为未烧毁状态；绿色曲线表示常规结构的P-GaN晶体管在380V下为烧毁状态；蓝色曲线表示本申请提供的具有肖特基岛结构的抗单粒子P-GaN晶体管在430V下为未烧毁状态；青色曲线表示本申请提供的具有肖特基岛结构的抗单粒子P-GaN晶体管在450V下为烧毁状态；从图10中仿真结果可以看出，本申请提供的具有肖特基岛结构的抗单粒子P-GaN晶体管，通过在器件有源区增加肖特基岛结构，将器件的烧毁电压从380V提升至450V，提升了器件的单粒子烧毁电压，从而提升了器件抗单粒子的能力，防止器件在低压下烧毁。
由以上技术方案，本申请实施例针对传统的P型氮化物栅HEMT器件电场集中导致HEMT器件性能退化或烧毁的问题，本申请实施例提供一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法，该晶体管包括：衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层，以及位于势垒层上的源极和漏极、位于势垒层上的氮化物层和钝化层、至少一个位于势垒层上方的肖特基岛以及位于氮化物层上的栅极；其中，源极和漏极分别与势垒层形成欧姆接触；氮化物层位于源极和漏极之间，钝化层位于源极和氮化物层之间、氮化物层和漏极之间；肖特基岛位于氮化物层的一侧或两侧，且肖特基岛与所述势垒层形成肖特基接触；栅极的底部与氮化物层形成欧姆接触或肖特基接触。
为了提高P型氮化物栅HEMT器件的单粒子烧毁电压，本申请在器件有源区设计一个或多个肖特基岛结构，肖特基岛与势垒层为肖特基接触，以形成肖特基电极，用来吸收单粒子入射之后产生的过量空穴，以缓解单粒子效应，降低单粒子效应对器件的损伤，防止器件在低压下烧毁。这样一来，制得的P型氮化物栅HEMT不仅可以保持增强型的特性，还可以提升器件抗单粒子的能力，从而提高器件的单粒子烧毁电压。
本领域的普通技术人员可以理解，上述各实施方式是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各自更动与修改，因此本申请的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，包括：
衬底以及依次堆叠在所述衬底上的成核层、缓冲层、沟道层和势垒层；
位于所述势垒层上的源极和漏极，且所述源极和所述漏极分别与所述势垒层形成欧姆接触；
位于所述势垒层上的氮化物层和钝化层，且所述氮化物层位于所述源极和所述漏极之间，所述钝化层位于所述源极和所述氮化物层之间、所述氮化物层和所述漏极之间；
至少一个位于所述势垒层上方的肖特基岛，所述肖特基岛位于所述氮化物层的一侧或两侧，且所述肖特基岛与所述势垒层形成肖特基接触；
位于所述氮化物层上的栅极，所述栅极的底部与所述氮化物层形成欧姆接触或肖特基接触。
2.根据权利要求1所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，所述肖特基岛包括一个，所述肖特基岛位于所述氮化物层与所述漏极之间，且所述肖特基岛的四周填充有钝化层，所述钝化层将所述氮化物层、所述肖特基岛与所述漏极隔开。
3.根据权利要求1所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，所述肖特基岛包括多个，所述肖特基岛分布在所述源极与所述氮化物层之间、以及分布在所述氮化物层与所述漏极之间；且所述肖特基岛的四周填充有钝化层，所述钝化层将所述源极、所述氮化物层、所述肖特基岛与所述漏极隔开。
4.根据权利要求3所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，相邻的肖特基岛之间存在间距，且所述间距内填充有钝化层。
5.根据权利要求1所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，所述肖特基岛的材料与所述栅极的材料相同。
6.根据权利要求5所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，所述肖特基岛的材料包括能够与所述氮化物层形成肖特基接触的金属材料；所述金属材料包括Ni、Au中的一种或两种。
7.根据权利要求1所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，所述氮化物层的材料包括P型氮化镓、P型氮化铝或P型铝镓氮中的一种。
8.根据权利要求1所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，沿所述源极指向所述漏极的方向，所述肖特基岛的长度为50nm～5μm。
9.根据权利要求1所述的具有肖特基岛结构的抗单粒子P-GaN晶体管，其特征在于，还包括：用于提高载流子迁移率的插入层，所述插入层位于所述势垒层与所述沟道层之间。
10.一种具有肖特基岛结构的抗单粒子P-GaN晶体管的制备方法，其特征在于，包括以下步骤：
提供衬底，在所述衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层；
在所述势垒层远离所述沟道层的一侧形成氮化物材料层，得到外延片；
刻蚀所述氮化物材料层，形成氮化物层，露出所述势垒层；
在所述势垒层上制作掩膜，形成欧姆窗口，以形成源极、漏极；
在所述势垒层和所述氮化物层上制作掩膜，分别形成栅极窗口和肖特基岛窗口，以形成栅极、肖特基岛；
在所述势垒层、所述源极、所述漏极、所述栅极以及所述肖特基岛的上方形成钝化材料层；
在所述源极、所述漏极、所述栅极上方的钝化材料层上开孔，引出电极，得到晶体管。
CN202310843058.1A 2023-07-10 2023-07-10 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法 Pending CN116913959A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310843058.1A CN116913959A (zh) 2023-07-10 2023-07-10 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310843058.1A CN116913959A (zh) 2023-07-10 2023-07-10 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116913959A true CN116913959A (zh) 2023-10-20

Family

ID=88355764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310843058.1A Pending CN116913959A (zh) 2023-07-10 2023-07-10 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116913959A (zh)

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
US20100243989A1 (en) Semiconductor device
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
JP2011082415A (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
CN113851522B (zh) 一种氮化镓增强型器件及其制备方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
TW201901750A (zh) 半導體裝置之製造方法及半導體裝置
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
CN111613669B (zh) 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN116913959A (zh) 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法
JP2010225938A (ja) 化合物半導体装置及びその製造方法
CN116913960A (zh) 一种具有埋层结构的抗单粒子P-GaN晶体管及其制备方法
CN116885000A (zh) 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法
CN114521293B (zh) 半导体装置及半导体装置的制造方法
CN115472688A (zh) 一种抗单粒子效应的高电子迁移率晶体管及其制备方法
CN112736137B (zh) 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
WO2023181749A1 (ja) 半導体装置
CN108615763B (zh) 硅衬底GaN半导体器件外延材料结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination