CN115472688A - 一种抗单粒子效应的高电子迁移率晶体管及其制备方法 - Google Patents

一种抗单粒子效应的高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN115472688A
CN115472688A CN202211012775.1A CN202211012775A CN115472688A CN 115472688 A CN115472688 A CN 115472688A CN 202211012775 A CN202211012775 A CN 202211012775A CN 115472688 A CN115472688 A CN 115472688A
Authority
CN
China
Prior art keywords
layer
nitride
passivation layer
passivation
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211012775.1A
Other languages
English (en)
Inventor
赵胜雷
南继澳
张进成
张嘎
宋秀峰
刘爽
吴风
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202211012775.1A priority Critical patent/CN115472688A/zh
Publication of CN115472688A publication Critical patent/CN115472688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请实施例涉及半导体器件技术领域,特别涉及一种抗单粒子效应的高电子迁移率晶体管及其制备方法,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层,且氮化物层位于源极和漏极之间;位于氮化物层两侧的增强钝化层,增强钝化层覆盖氮化物层的侧壁和至少部分顶壁;位于氮化物层上的栅极,栅极的底部与增强钝化层接触,且栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决现有的高电子迁移率晶体管在长时间的辐照环境下单粒子烧毁加速导致的器件发生提前击穿的问题。

Description

一种抗单粒子效应的高电子迁移率晶体管及其制备方法
技术领域
本申请实施例涉及半导体器件技术领域,特别涉及一种抗单粒子效应的高电子迁移率晶体管及其制备方法。
背景技术
氮化镓(GaN)作为第三代半导体材料的代表,相比硅或砷化镓,具有宽带隙、优越的抗辐噪性、高雪崩击穿电场、良好的热传导率以及强场下高电子漂移速率等众多优良特性,因此,GaN基功率器件被广泛应用于激光、LED、微波、射频等领域中。高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)是一种异质结场效应晶体管,由于高迁移率的二维电子气(2DEG)存在于异质结中,使HEMT器件具有高频、大功率、耐高温、抗辐射能力强等优越性能。
目前,在高电子迁移率晶体管HEMT的氮化物层两侧通常采用设置一层钝化层来增强HEMT的抗单粒子效应的能力。然而,高电子迁移率晶体管在承受单粒子效应时不仅氮化物层边缘会有较高的峰值电场,同时氮化物层周围的钝化层也同样承受着高峰值电场。高电子迁移率晶体管HEMT在长时间的辐照环境下很容易超过钝化层的临界击穿电场,从而加速单粒子烧毁,导致HEMT器件发生提前击穿的问题。
发明内容
本申请实施例提供一种抗单粒子效应的高电子迁移率晶体管及其制备方法,增强氮化物两侧的临界击穿电场,以提高电子迁移率晶体管抗单粒子效应的能力。
为解决上述技术问题,本申请实施例提供一种抗单粒子效应的高电子迁移率晶体管,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层,且氮化物层位于源极和漏极之间;位于氮化物层两侧的增强钝化层,增强钝化层覆盖氮化物层的侧壁和至少部分顶壁;位于氮化物层上的栅极,栅极的底部与增强钝化层接触,且栅极的底部与氮化物层形成欧姆接触或肖特基接触。
一些示例性实施例中,增强钝化层的材料包括HfO2、TiO2、ZrO2、Y2O3、La2O3、Ta2O5、SiO2、Si3N4中的一种。
一些示例性实施例中,沿栅极指向氮化物层的方向,增强钝化层的高度为90nm~400nm。
一些示例性实施例中,氮化物层的材料包括P型氮化镓或P型氮化铝。
一些示例性实施例中,上述抗单粒子效应的高电子迁移率晶体管还包括:第一钝化层,第一钝化层位于氮化物层靠近源极一侧的增强钝化层和源极之间;第二钝化层,第二钝化层位于氮化物层靠近漏极一侧的增强钝化层和漏极之间。
一些示例性实施例中,增强钝化层的材料的临界击穿电场强度大于第一钝化层的材料的临界击穿电场强度,且增强钝化层的材料的临界击穿电场强度大于第二钝化层的材料的临界击穿电场强度。
一些示例性实施例中,第一钝化层的材料包括SiO2、Al2O3、Si3N4中的一种;和/或第二钝化层的材料包括SiO2、Al2O3、Si3N4中的一种。
一些示例性实施例中,沿栅极指向氮化物层的方向,增强钝化层的高度大于或等于第一钝化层的高度;和/或沿栅极指向氮化物层的方向,增强钝化层的高度大于或等于第二钝化层的高度。
另一方面,本申请实施例还提供一种抗单粒子效应的高电子迁移率晶体管的制备方法,包括:提供衬底,在衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层;在势垒层远离沟道层的一侧形成外延层;刻蚀外延层,形成氮化物层;在势垒层上形成源极、漏极;在源极和氮化物层靠近源极的一侧、漏极和氮化物层靠近漏极的一侧形成增强钝化材料层;刻蚀增强钝化材料层,形成增强钝化层;增强钝化层覆盖氮化物层的侧壁和至少部分顶壁;在氮化物层上形成栅极;在栅极、源极、漏极上方引出电极。
一些示例性实施例中,在刻蚀增强钝化材料层时,暴露势垒层的部分表面;在氮化物层上形成栅极之后、在栅极、源极、漏极上方引出电极之前,上述抗单粒子效应的高电子迁移率晶体管的制备方法还包括:在势垒层、源极、漏极、增强钝化层和栅极的上方形成钝化材料层;刻蚀钝化材料层,形成第一钝化层、第二钝化层。
本申请实施例提供的技术方案至少具有以下优点:
本申请实施例针对现有的抗单粒子效应的高电子迁移率晶体管在长时间的辐照环境下很容易超过其临界击穿电场,导致单粒子烧毁加速、器件发生提前击穿的问题,本申请实施例提供一种抗单粒子效应的高电子迁移率晶体管及其制备方法,通过在器件易发生击穿的区域(即氮化物层的两侧)设置增强钝化层,增强钝化层可以很好的承受氮化物层边缘的高峰值电场,从而大幅提高电子迁移率晶体管抗单粒子效应的能力。增强钝化层覆盖氮化物层的侧壁和至少部分顶壁,起到增强氮化物两侧的临界击穿电场的作用,使得器件能够承受更高的电压,从而提高器件的工作寿命及可靠性,具有良好的应用前景。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制。
图1为相关技术中一种常规结构的高电子迁移率晶体管的结构示意图;
图2为相关技术中一种常规结构的高电子迁移率晶体管在单粒子效应作用下的电场分布仿真示意图;
图3为本申请一实施例提供的一种抗单粒子效应的高电子迁移率晶体管的结构示意图;
图4为本申请另一实施例提供的一种抗单粒子效应的高电子迁移率晶体管的结构示意图;
图5为本申请一实施例提供的一种抗单粒子效应的高电子迁移率晶体管的制备方法的流程示意图;
图6~图11为本申请一实施例提供的一种抗单粒子效应的高电子迁移率晶体管的制备方法各步骤对应的剖面结构示意图;
图12为本申请另一实施例提供的一种抗单粒子效应的高电子迁移率晶体管的制备方法的流程示意图;
图13~图15为本申请另一实施例提供的一种抗单粒子效应的高电子迁移率晶体管的制备方法各步骤对应的剖面结构示意图;
图16为本申请一实施例提供的一种抗单粒子效应的高电子迁移率晶体管在单粒子效应作用下的电场分布仿真示意图。
具体实施方式
由背景技术可知,目前现有的高电子迁移率晶体管在长时间的辐照环境下,很容易超过钝化层的临界击穿电场,从而加速单粒子烧毁,导致器件发生提前击穿。
随着空间卫星、太空探索等航天技术的不断发展,对于耐高温、大功率、小型化、适应极端辐射环境的电源系统需求日益明显,氮化镓基功率器件作为宽禁带半导体技术的核心代表之一,相较于传统的硅器件具有击穿电压高、导通电阻小、耐高温以及抗辐照等优点,可满足新一代航天器电源系统的应用需求。在宇宙空间中含有各种高能粒子,航天系统处于这样的环境中会时刻受到高能粒子的威胁。
当高能离子作用到这些集成电路和半导体器件后,会引发一系列的效应,单粒子效应就是其中一种重要的效应,单粒子效应是指单个高能粒子入射到电子器件的敏感区时造成器件状态发生非正常改变的一种辐射效应,它是伴随着电子器件的设计朝着更小的特征尺寸和更高的器件密度的趋势发展而出现的现象,其中最主要失效的模式便是功率器件发生的单粒子烧毁现象,单粒子烧毁成为了制约航天航空抗辐照领域发展的关键技术,成熟的硅基器件由于其本身的材料特性不具备很强的抗辐射能力,导致其很难应用于航空抗辐照领域,氮化镓功率器件的优势得到彰显。尽管第三代宽禁带器件的单粒子烧毁有了一定的研究现状,但是目前所有材料器件的单粒子烧毁阈值电压很低,且远低于器件本身的击穿电压,存在严重的可靠性问题,亟需开发增强型的抗单粒子烧毁特性的新型晶体管结构。
在相关技术中,通常在氮化物两侧采用常规钝化层来增强器件抗单粒子效应的能力。参考图1,常规结构的高电子迁移率晶体管包括衬底100、成核层101、缓冲层102、沟道层103、势垒层104、源极105、漏极106和氮化物层107,氮化物层107位于源极105和漏极106之间,氮化物层107的上方设有栅极109,氮化物层107两侧均设有常规钝化层120,常规钝化层120靠近氮化物层107的边缘与氮化物层107的外边缘齐平。常规结构的高电子迁移率晶体管,通过在氮化物层107两侧设置常规钝化层120,使其承受高峰值电场。
图2示出了常规结构的高电子迁移率晶体管在单粒子效应作用下的电场分布仿真结果示意图。如图2所示,常规结构的高电子迁移率晶体管在承受单粒子效应时不仅氮化物层107边缘会有较高的峰值电场,同时氮化物层107周围的常规钝化层120也同样承受着高峰值电场(如图2中A处所示,颜色越浅,表明峰值电场强度越高)。常规钝化层120可以通过原子层淀积(Atomic Layer Deposition,ALD)形成,通过ALD形成的常规钝化层120,其临界击穿电场强度在5MV/cm左右。常规钝化层120也可以通过等离子体化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition,PECVD)形成,通过PECVD形成的常规钝化层120,其临界击穿电场强度也在5MV/cm左右。因此,常规结构的高电子迁移率晶体管,不论是通过ALD还是PECVD形成的常规钝化层120,在长时间的辐照环境下均容易超过其临界击穿电场,从而加速单粒子烧毁,导致器件发生提前击穿的问题。
为解决上述技术问题,本申请实施例提供一种抗单粒子效应的高电子迁移率晶体管,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层,且氮化物层位于源极和漏极之间;位于氮化物层两侧的增强钝化层,增强钝化层覆盖氮化物层的侧壁和至少部分顶壁;位于氮化物层上的栅极,栅极的底部与增强钝化层接触,且栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例通过在氮化物层两侧设置增强钝化层,以增强氮化物层两侧的临界击穿电场,从而提高电子迁移率晶体管抗单粒子效应的能力。
下面将结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
参看图3,本申请实施例提供了一种抗单粒子效应的高电子迁移率晶体管,包括:衬底100以及依次堆叠在衬底100上的成核层101、缓冲层102、沟道层103和势垒层104;位于势垒层104上的源极105和漏极106,且源极105和漏极106分别与势垒层104形成欧姆接触;位于势垒层104上的氮化物层107,且氮化物层107位于源极105和漏极106之间;位于氮化物层107两侧的增强钝化层108,增强钝化层108覆盖氮化物层107的侧壁和至少部分顶壁;位于氮化物层107上的栅极109,栅极109的底部与增强钝化层108接触,且栅极109的底部与氮化物层107形成欧姆接触或肖特基接触。
本申请实施例提供的抗单粒子效应的高电子迁移率晶体管可用于航空航天系统的功率转换电路。由于在宇宙空间中含有各种高能粒子,航空航天系统处于这样的环境中会时刻受到高能粒子的威胁,单粒子效应使得GaN功率器件很容易引起单粒子烧毁从而导致器件提前发生击穿的问题,本申请针对这一技术问题,在器件易发生击穿的区域(即氮化物层107边缘)淀积一层具有高临界击穿电场的增强钝化层108,使得其能承受更高的电压,从而提高航空电源系统的工作寿命及可靠性。
如图3所示,增强钝化层108位于氮化物层107的两侧边缘,将氮化物层107的两外侧壁覆盖以及将氮化物层107的顶壁边缘覆盖,对氮化物层107起到增强钝化的作用,增强钝化层108能够很好的承受氮化物层两侧边缘的高峰值电场,从而大幅度提高器件抗单粒子效应的能力。
需要说明的是,位于氮化物层107的两侧边缘的增强钝化层108通常选用临界击穿电场强度高的材料,增强钝化层108的材料的临界击穿电场强度大于常规钝化层的的材料的临界击穿电场强度。通常增强钝化层108的材料可以为氧化铪(HfO2)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、二氧化硅(SiO2)、氮化硅(Si3N4)中的一种。增强钝化层108采用临界击穿电场强度高的材料,使得增强钝化层108能够很好的承受氮化物层107边缘的高峰值电场,从而大幅度提高其抗单粒子效应的能力。
在一些实施例中,增强钝化层108位于源极105和漏极106之间,如图3所示,位于氮化物层107靠近源极105一侧的增强钝化层108,增强钝化层108的一侧与源极105接触,另一侧与氮化物层107接触;也就是说,位于氮化物层107左侧的增强钝化层108,增强钝化层108的左侧与源极105接触,右侧与氮化物层107接触。同样的,位于氮化物层107靠近漏极106一侧的增强钝化层108,增强钝化层108的一侧与氮化物层107接触,另一侧与漏极106接触;也就是说,位于氮化物层107右侧的增强钝化层108,增强钝化层108的左侧与氮化物层107接触,右侧与漏极106接触。
在一些实施例中,氮化物层107的材料包括P型氮化镓(P-GaN)或P型氮化铝(P-AlN)。优选的,氮化物层107的材料为P型GaN,通常,氮化物层107的材料采用掺Mg的P型GaN。沿衬底100的厚度方向,氮化物层107的厚度为10nm~40nm。
一些示例性实施例中,沿栅极109指向氮化物层107的方向,增强钝化层108的高度为90nm~400nm。此处,衬底100的厚度方向与栅极109指向氮化物层107的方向是同一方向,氮化物层107的厚度即为氮化物层107的高度。从图3中可以看出,增强钝化层108的高度明显高于氮化物层107的高度,且增强钝化层108全部覆盖氮化物层107的两个侧壁,以及增强钝化层108部分覆盖氮化物层107的顶壁,具体的,增强钝化层108覆盖在氮化物层107顶壁的两侧边缘位置处,对氮化物层107两侧以及顶部两侧起到增强钝化的作用。
在一些实施例中,衬底100的材料包括蓝宝石、碳化硅(SiC)、硅(Si)、氮化镓中的一种。令衬底100下表面指向衬底100上表面的方向为厚度方向,衬底100的厚度为30nm~200nm。需要说明的是,本申请以下实施例中所述的厚度均是指在该厚度方向上,各个膜层的厚度。
在一些实施例中,成核层101的材料包括氮化镓、氮化铝、铝镓氮(AlGaN)中的一种。优选的,成核层101的材料为氮化铝。成核层101的厚度分别为30nm~100nm。
在一些实施例中,缓冲层102的材料包括氮化镓、氮化铝、铝镓氮中的一种或几种。缓冲层102的厚度为0.5μm~5μm。
在一些实施例中,沟道层103的材料包括氮化镓、铝镓氮中的一种。优选的,缓冲层102和沟道层103的材料均为氮化镓。沟道层103的厚度为50-500nm。
在一些实施例中,势垒层104的材料为纤锌矿结构的AlGaN,具体的,势垒层104的材料为AlxGa(1-x)N。当势垒层104为AlxGa(1-x)N的情况下,Al的组分(x的值)为0.1~0.2。势垒层104的厚度为10nm~40nm。
在一些实施例中,源极105和漏极106可以采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合,以使源极105和漏极106分别与势垒层104形成欧姆接触。
在一些实施例中,栅极109采用可与氮化物层107形成欧姆接触或肖特基接触的金属。
一些示例性实施例中,增强钝化层108的材料包括氧化铪(HfO2)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、二氧化硅(SiO2)、氮化硅(Si3N4)中的一种。
本申请实施例的增强钝化层108的材料采用具有较高的临界击穿电场强度的材料,使得增强钝化层108能够很好的承受氮化物层107边缘的高峰值电场,从而大幅度提高其抗单粒子效应的能力。
本申请上述实施例示意了抗单粒子效应的高电子迁移率晶体管的氮化物层107两侧设置具有较高的临界击穿电场强度的增强钝化层108的情况,在另一些实施例中,氮化物层107两侧的增强钝化层108与源极105、漏极106不接触,氮化物层107两侧的增强钝化层108分别与源极105、漏极106之间还设有钝化层,该钝化层可以采用常规钝化层材料,起到降低成本的作用。
参考图4,在另一些实施例中,上述抗单粒子效应的高电子迁移率晶体管还包括:第一钝化层110,第一钝化层110位于氮化物层107靠近源极105一侧的增强钝化层108和源极105之间;第二钝化层111,第二钝化层111位于氮化物层107靠近漏极106一侧的增强钝化层和漏极106之间。
如图4所示,第一钝化层110位于氮化物层107靠近源极105一侧的增强钝化层108和源极105之间,第二钝化层111位于氮化物层107靠近漏极106一侧的增强钝化层和漏极106之间,也就是说,第一钝化层110位于氮化物层107左侧的增强钝化层108和源极105之间,第二钝化层111位于氮化物层107右侧的增强钝化层和漏极106之间。本申请实施例在氮化物层107两侧边缘设置具有较高的临界击穿电场强度的增强钝化层108,增强氮化物层107两侧边缘的抗单子效应的能力。然后在增强钝化层108与源极105、漏极106之间设置常规钝化材料的钝化层,降低器件的制作成本。
一些示例性实施例中,增强钝化层108的材料的临界击穿电场强度大于第一钝化层110的材料的临界击穿电场强度,且增强钝化层108的材料的临界击穿电场强度大于第二钝化层111的材料的临界击穿电场强度。
一些示例性实施例中,第一钝化层110的材料包括氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(Si3N4)中的一种;和/或第二钝化层111的材料包括氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(Si3N4)中的一种。
示例的,第一钝化层110的材料与第二钝化层111的材料可以相同,也可以不同。同样的,第一钝化层110的高度与第二钝化层111的高度可以相同,也可以不同。
具体的,由于第一钝化层110和第二钝化层111可以同时制作,因此,优选的,第一钝化层110和第二钝化层111的材料相同,且高度相同。沿栅极109指向氮化物层107的方向,第一钝化层110和第二钝化层111的高度为90~300nm。
一些示例性实施例中,沿栅极109指向氮化物层107的方向,增强钝化层108的高度大于或等于第一钝化层110的高度;和/或沿栅极109指向氮化物层107的方向,增强钝化层108的高度大于或等于第二钝化层111的高度。
具体的,沿栅极109指向氮化物层107的方向,增强钝化层108的高度可以大于第一钝化层110的高度,也可以等于第一钝化层110的高度。同样的,沿栅极109指向氮化物层107的方向,增强钝化层108的高度可以大于第二钝化层111的高度,也可以等于第二钝化层111的高度。
参考图3和图4,一些示例性实施例中,上述抗单粒子效应的高电子迁移率晶体管还包括:插入层112,插入层112位于沟道层103与势垒层104之间。插入层112用于提高载流子迁移率,插入层112的材料包括但不限于AlN、InAlN、AlGaN。
参考图5,本申请实施例还提供一种抗单粒子效应的高电子迁移率晶体管的制备方法,包括以下步骤:
步骤S1、提供衬底,在衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层。
步骤S2、在势垒层远离沟道层的一侧形成外延层。
步骤S3、刻蚀外延层,形成氮化物层。
步骤S4、在势垒层上形成源极、漏极。
步骤S5、在源极和氮化物层靠近源极的一侧、漏极和氮化物层靠近漏极的一侧形成增强钝化材料层。
步骤S6、刻蚀增强钝化材料层,形成增强钝化层;增强钝化层覆盖氮化物层的侧壁和至少部分顶壁。
步骤S7、在氮化物层上形成栅极。
步骤S8、在栅极、源极、漏极上方引出电极。
具体的,在制备高电子迁移率晶体管时,首先提供衬底100,在衬底100上形成依次堆叠的成核层101、缓冲层102、沟道层103和势垒层104。在衬底100上形成堆叠的各个膜层前,首先对衬底100进行预处理和热处理,采用金属有机化合物化学气相淀积(MetalOrganic Chemical Vapor Deposition,MOCVD)工艺淀积成核层101。在成核层101上,继续采用MOCVD工艺依次淀积缓冲层102和沟道层103;在沟道层103上,继续采用MOCVD工艺淀积势垒层104;优选的,势垒层104的材料为AlxGa(1-x)N,其中x的数值在0.1~0.2之间。在本申请实施例中,衬底100的厚度为30nm~200nm;成核层101的厚度分别为30nm~100nm;缓冲层102的厚度为0.5μm~5μm;沟道层103的厚度为50-500nm;势垒层104的厚度为10nm~40nm。
在步骤S1中,衬底100的预处理和热处理的操作步骤为:采用丙酮、无水乙醇溶液和去离子水对衬底100进行超声清洗,并在氢气氛围中以1050℃对衬底100热处理10分钟。在淀积成核层101的过程中,MOCVD工艺中的压力为10Torr~100Torr,Al源流量为10sccm~100sccm,氨气流量为3000sccm~6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。
在淀积缓冲层102和沟道层103的过程中,MOCVD工艺中的反应室压力为10Torr~100Torr,Ga源流量为50μmol/min~100μmol/min,氨气流量为3000sccm~6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。
在淀积势垒层104的过程中,MOCVD工艺中的反应室压力为10Torr~100Torr,Al源流量为10μmol/min~30μmol/min,Ga源流量为30μmol/min~90μmol/min,氨气流量为3000sccm~6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。
参考图6,在势垒层104远离沟道层103的一侧形成外延层107’。具体的,采用MOCVD工艺淀积厚度为60nm-90nm的外延层107’。此处,外延层107’的材料为P型氮化镓或P型氮化铝。
在淀积外延层107’的过程中,MOCVD工艺中的反应室压力为10Torr~100Torr,Ga源流量为50μmol/min~100μmol/min,氨气流量为3000sccm~-6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。
参考图7,刻蚀外延层107’,形成氮化物层107。具体的,通过对外延层107’进行图案化处理,刻蚀外延层107’,露出势垒层104除氮化物层107覆盖部分以外的表面。
参考图8,在势垒层104上形成源极105、漏极106。具体的,在势垒层104上制作掩膜,采用电子束蒸发工艺淀积源极105和漏极106,并在850℃下进行退火,形成源极105、漏极106。优选的,源极105和漏极106的材料采用Ti/Al/Ni/Au组合的金属,其中金属Ti的厚度为20nm~100nm,金属Al的厚度为100nm~300nm,金属Ni的厚度为20nm~200nm,金属Au的厚度为20nm~200nm。
参考图9,在源极105和氮化物层107靠近源极105的一侧、漏极106和氮化物层107靠近漏极106的一侧形成增强钝化材料层108’。增强钝化材料层108’的材料为具有高临界击穿电场的材料,例如增强钝化材料层108’的材料包括HfO2、TiO2、ZrO2、Y2O3、La2O3或Ta2O5中的一种。
参考图10,刻蚀增强钝化材料层108’,形成增强钝化层108;增强钝化层108覆盖氮化物层107的侧壁和至少部分顶壁。
参考图11,在氮化物层107上形成栅极109。具体的,在氮化物层107上制作掩膜,采用电子束蒸发工艺淀积栅极109。栅极109的材料采用Ni/Au组合的金属,其中金属Ni的厚度为20nm~100nm,金属Au的厚度为50nm~500nm。
最后,在栅极109、源极105、漏极106上方引出电极,制得如图3所示的抗单粒子效应的高电子迁移率晶体管。
在另一些实施例中,参考图12,在氮化物层107上形成栅极109之后、在栅极109、源极105、漏极106上方引出电极之前,上述抗单粒子效应的高电子迁移率晶体管的制备方法还包括:
步骤S701、在势垒层、源极、漏极、增强钝化层和栅极的上方形成钝化材料层。
步骤S702、刻蚀钝化材料层,形成第一钝化层、第二钝化层。
本实施例中,除了在氮化物层107的两侧边缘设置具有较高的临界击穿电场强度的增强钝化层108,还在增强钝化层108和源极105、漏极106之间设置具有常规钝化材料的钝化层。参考图13,在刻蚀增强钝化材料层108’时,暴露势垒层104的部分表面,形成覆盖氮化物层107两侧壁以及顶部边缘的增强钝化层108。刻蚀掉源极105旁侧的增强钝化层108以及漏极106旁侧的增强钝化层108,露出势垒层104除增强钝化层108、氮化物层107覆盖区域的之外的表面。
参考图14,在氮化物层107上形成栅极109。具体的,在氮化物层107上制作掩膜,采用电子束蒸发工艺淀积栅极109。栅极109的材料采用Ni/Au组合的金属,其中金属Ni的厚度为20nm~100nm,金属Au的厚度为50nm~500nm。
参考图15,在势垒层104、源极105、漏极106、增强钝化层108和栅极109的上方形成一层钝化材料层110’,钝化材料层110’覆盖势垒层104、源极105、漏极106、增强钝化层108和栅极109的表面。具体的,采用等离子体增强化学气相沉积(Plasma Enhanced chemicalVapour Deposition,PECVD)工艺在势垒层104、源极105、漏极106、增强钝化层108和栅极109的上部淀积厚度为50nm~400nm的钝化材料层110’。在淀积钝化材料层110’的PECVD工艺中,反应室压力为0.5Pa~30Pa,反应室温度为200℃~350℃,反应室中同时通入甲硅烷和一氧化二氮气体,或甲硅烷和氨气气体。钝化材料层110’的材料包括SiO2、Al2O3、Si3N4中的一种。
最后,刻蚀钝化材料层110’,形成第一钝化层110、第二钝化层111,得到如图4所示的高电子迁移率晶体管。具体的,由于第一钝化层110、第二钝化层111是同时淀积的,因此通常第一钝化层110、第二钝化层111的材料相同;同样的,由于第一钝化层110、第二钝化层111是同时刻蚀的,因此通常第一钝化层110、第二钝化层111的厚度也相同。也可以在源极105、漏极106、栅极109上方的钝化层上开孔,引出电极,即得到高电子迁移率晶体管。
本申请实施例中,增强钝化层108的材料为具有很高的临界击穿电场的材料,如HfO2、TiO2、ZrO2、Y2O3、La2O3、Ta2O5等材料;钝化材料层110’则采用常规材料,如SiO2、Al2O3、Si3N4等材料。
图16示出了本申请实施例提供的高电子迁移率晶体管在单粒子效应作用下的电场分布仿真结果示意图。如图16所示,本申请实施例的高电子迁移率晶体管在承受单粒子效应时原本位于氮化物层107边缘的高峰值电场,在氮化物层107边缘增加增强钝化层108之后,增强钝化层108承受了高峰值电场(如图16中B处所示)。本申请实施例通过在氮化物层107周围新增加一层高击穿电场强度的增强钝化层108,这层增强钝化层108可以很好的承受氮化物层107边缘的高峰值电场,从而大幅提高其抗单粒子效应的能力。
由以上技术方案,本申请实施例针对现有的抗单粒子效应的高电子迁移率晶体管在长时间的辐照环境下很容易超过其临界击穿电场,导致单粒子烧毁加速、器件发生提前击穿的问题,本申请实施例提供一种抗单粒子效应的高电子迁移率晶体管及其制备方法,通过在器件易发生击穿的区域(即氮化物层107两侧)设置增强钝化层108,增强钝化层108可以很好的承受氮化物层107边缘的高峰值电场,从而大幅提高电子迁移率晶体管抗单粒子效应的能力。增强钝化层108覆盖氮化物层107的侧壁和至少部分顶壁,起到增强氮化物层107两侧的临界击穿电场的作用,使得器件能够承受更高的电压,从而提高器件的工作寿命及可靠性。
本领域的普通技术人员可以理解,上述各实施方式是实现本申请的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本申请的精神和范围。任何本领域技术人员,在不脱离本申请的精神和范围内,均可作各自更动与修改,因此本申请的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种抗单粒子效应的高电子迁移率晶体管,其特征在于,包括:
衬底以及依次堆叠在所述衬底上的成核层、缓冲层、沟道层和势垒层;
位于所述势垒层上的源极和漏极,且所述源极和所述漏极分别与所述势垒层形成欧姆接触;
位于所述势垒层上的氮化物层,且所述氮化物层位于所述源极和所述漏极之间;
位于所述氮化物层两侧的增强钝化层,所述增强钝化层覆盖所述氮化物层的侧壁和至少部分顶壁;
位于所述氮化物层上的栅极,所述栅极的底部与所述增强钝化层接触,且所述栅极的底部与所述氮化物层形成欧姆接触或肖特基接触。
2.根据权利要求1所述的抗单粒子效应的高电子迁移率晶体管,其特征在于,所述增强钝化层的材料包括HfO2、TiO2、ZrO2、Y2O3、La2O3、Ta2O5、SiO2、Si3N4中的一种。
3.根据权利要求1所述的抗单粒子效应的高电子迁移率晶体管,其特征在于,沿所述栅极指向所述氮化物层的方向,所述增强钝化层的高度为90nm~400nm。
4.根据权利要求1所述的抗单粒子效应的高电子迁移率晶体管,其特征在于,所述氮化物层的材料包括P型氮化镓或P型氮化铝。
5.根据权利要求1所述的抗单粒子效应的高电子迁移率晶体管,其特征在于,还包括:
第一钝化层,所述第一钝化层位于所述氮化物层靠近所述源极一侧的增强钝化层和所述源极之间;
第二钝化层,所述第二钝化层位于所述氮化物层靠近所述漏极一侧的增强钝化层和所述漏极之间。
6.根据权利要求5所述的抗单粒子效应的高电子迁移率晶体管,其特征在于,所述增强钝化层的材料的临界击穿电场强度大于所述第一钝化层的材料的临界击穿电场强度,且所述增强钝化层的材料的临界击穿电场强度大于所述第二钝化层的材料的临界击穿电场强度。
7.根据权利要求5所述的抗单粒子效应的高电子迁移率晶体管,其特征在于,所述第一钝化层的材料包括SiO2、Al2O3、Si3N4中的一种;和/或所述第二钝化层的材料包括SiO2、Al2O3、Si3N4中的一种。
8.根据权利要求5所述的抗单粒子效应的高电子迁移率晶体管,其特征在于,沿所述栅极指向所述氮化物层的方向,所述增强钝化层的高度大于或等于所述第一钝化层的高度;和/或沿所述栅极指向所述氮化物层的方向,所述增强钝化层的高度大于或等于所述第二钝化层的高度。
9.一种抗单粒子效应的高电子迁移率晶体管的制备方法,其特征在于,包括:
提供衬底,在所述衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层;
在所述势垒层远离所述沟道层的一侧形成外延层;
刻蚀所述外延层,形成氮化物层;
在所述势垒层上形成源极、漏极;
在所述源极和所述氮化物层靠近所述源极的一侧、所述漏极和所述氮化物层靠近所述漏极的一侧形成增强钝化材料层;
刻蚀所述增强钝化材料层,形成增强钝化层;所述增强钝化层覆盖所述氮化物层的侧壁和至少部分顶壁;
在所述氮化物层上形成栅极;
在所述栅极、所述源极、所述漏极上方引出电极。
10.根据权利要求9所述的抗单粒子效应的高电子迁移率晶体管的制备方法,其特征在于,在刻蚀所述增强钝化材料层时,暴露所述势垒层的部分表面;
在所述氮化物层上形成栅极之后、在所述栅极、所述源极、所述漏极上方引出电极之前,还包括:
在所述势垒层、所述源极、所述漏极、所述增强钝化层和所述栅极的上方形成钝化材料层;
刻蚀钝化材料层,形成第一钝化层、第二钝化层。
CN202211012775.1A 2022-08-23 2022-08-23 一种抗单粒子效应的高电子迁移率晶体管及其制备方法 Pending CN115472688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211012775.1A CN115472688A (zh) 2022-08-23 2022-08-23 一种抗单粒子效应的高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211012775.1A CN115472688A (zh) 2022-08-23 2022-08-23 一种抗单粒子效应的高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN115472688A true CN115472688A (zh) 2022-12-13

Family

ID=84366443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211012775.1A Pending CN115472688A (zh) 2022-08-23 2022-08-23 一种抗单粒子效应的高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN115472688A (zh)

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5809802B2 (ja) 半導体装置
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
US8940593B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US10424643B2 (en) Diamond air bridge for thermal management of high power devices
US10707322B2 (en) Semiconductor devices and methods for fabricating the same
JP5367429B2 (ja) GaN系電界効果トランジスタ
US8586995B2 (en) Semiconductor element having high breakdown voltage
JP2008091394A (ja) 電界効果トランジスタ及びその製造方法
CN110429132B (zh) 栅极结构、栅极结构的制造方法和增强型半导体器件
CN101414623B (zh) 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN110875386A (zh) 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
JP2013065612A (ja) 窒化物半導体装置およびその製造方法
CN109860290A (zh) 一种高电子迁移率晶体管及其制作方法
CN109786441A (zh) 一种高电子迁移率晶体管及其制作方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN109786442A (zh) 一种高电子迁移率晶体管及其制作方法
CN109786455A (zh) 一种高电子迁移率晶体管及其制作方法
CN114122127B (zh) 一种设置组合钝化介质的氮化物hemt器件及制备方法
CN112054056B (zh) 具有栅极静电防护结构的高电子迁移率晶体管及制作方法
CN115472688A (zh) 一种抗单粒子效应的高电子迁移率晶体管及其制备方法
US9236441B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN115763556A (zh) 一种抗单粒子烧毁的高电子迁移率晶体管及其制备方法
KR102113253B1 (ko) 질화물계 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination