CN117790538A - GaN HEMT器件及其制备方法 - Google Patents
GaN HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN117790538A CN117790538A CN202410202546.9A CN202410202546A CN117790538A CN 117790538 A CN117790538 A CN 117790538A CN 202410202546 A CN202410202546 A CN 202410202546A CN 117790538 A CN117790538 A CN 117790538A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- passivation layer
- passivation
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 7
- 238000002161 passivation Methods 0.000 claims abstract description 178
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 230000006911 nucleation Effects 0.000 claims description 10
- 238000010899 nucleation Methods 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910017109 AlON Inorganic materials 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 15
- 229910002601 GaN Inorganic materials 0.000 description 27
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
一种GaN HEMT器件及其制备方法，GaN HEMT器件包括衬底、缓冲层、沟道层、势垒层、源极结构、栅极结构、P‑GaN钝化层、漏极结构、第一钝化层和第二钝化层。衬底、缓冲层、沟道层和势垒层由下至上依次层叠设置，源极结构、栅极结构、P‑GaN钝化层和漏极结构依次间隔设置在势垒层上，第一钝化层覆盖在势垒层表面，第二钝化层覆盖在P‑GaN钝化层和第一钝化层上。其中，P‑GaN钝化层的材料为P‑GaN，P‑GaN钝化层的厚度小于或等于设定厚度。使用P‑GaN作为钝化材料，可以抑制电流崩塌，小于或等于设定厚度的P‑GaN钝化层对沟道内的二维电子气的影响也会降到最低。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种GaN HEMT器件及其制备方法。
背景技术
目前，在GaN HEMT器件中，由于AlGaN/GaN异质结极化效应的存在，异质结界面处产生高浓度二维电子气（2DEG），也在半导体表面产生了很多带正电的表面态。在器件关断和开启的过程中，容易出现电流坍塌效应。
发明内容
本申请的目的在于提供一种GaN HEMT器件及其制备方法，旨在解决传统的HEMT器件存在的容易出现电流坍塌效应的问题。
本申请实施例的第一方面提了一种GaN HEMT器件，包括：由下至上依次层叠设置的衬底、缓冲层、沟道层和势垒层；依次间隔设置在所述势垒层上的源极结构、栅极结构、P-GaN钝化层和漏极结构，其中，所述P-GaN钝化层的材料为P-GaN，所述P-GaN钝化层的厚度小于或等于设定厚度；覆盖在所述势垒层表面的第一钝化层；以及覆盖在所述P-GaN钝化层和所述第一钝化层上的第二钝化层。
其中一实施例中，所述设定厚度为20纳米。
其中一实施例中，所述第一钝化层的材料为高阻GaN或SiN。
其中一实施例中，所述第二钝化层的材料为AlON或SiN。
其中一实施例中，所述栅极结构包括所述P-GaN盖帽层和栅极金属层；所述P-GaN盖帽层设置在所述势垒层上，所述栅极金属层设置在所述P-GaN盖帽层上。
其中一实施例中，所述第一钝化层和所述第二钝化层的厚度之和等于所述P-GaN盖帽层的厚度。
其中一实施例中，所述GaN HEMT器件还包括成核层，所述成核层设置在所述衬底和所述缓冲层之间。
本申请实施例的第二方面提了用于制备如上述的GaN HEMT器件，包括：由下至上依次构造衬底、成核层、缓冲层、沟道层和势垒层；在所述势垒层上间隔构造P-GaN盖帽层和P-GaN钝化层并在所述势垒层其余的表面构造第一钝化层；在所述第一钝化层和所述P-GaN钝化层上构造第二钝化层；刻蚀部分所述第二钝化层和所述第一钝化层，直至刻蚀至所述势垒层的上表面，并在所述势垒层上构造源极结构和漏极结构；其中，所述源极结构位于所述P-GaN盖帽层的远离所述P-GaN钝化层的一侧，所述漏极结构位于所述P-GaN钝化层的所述P-GaN盖帽层远离的一侧；在所述P-GaN盖帽层上构造栅极金属层。
其中一实施例中，所述在所述势垒层上间隔构造P-GaN盖帽层和P-GaN钝化层并在所述势垒层其余的表面构造第一钝化层包括：在所述势垒层上构造P-GaN层；按照预设图案对所述P-GaN层注入离子，得到所述第一钝化层、所述P-GaN盖帽层和所述P-GaN钝化层；其中，所述P-GaN盖帽层和所述P-GaN钝化层间隔设置在所述势垒层上，所述第一钝化层为所述P-GaN层被注入离子的部分，所述P-GaN盖帽层和所述P-GaN钝化层为所述P-GaN层未被注入离子的部分；刻蚀部分所述第一钝化层和所述P-GaN钝化层，直至所述P-GaN钝化层的厚度小于或等于预设厚度。
其中一实施例中，所述在所述势垒层上间隔构造P-GaN盖帽层和P-GaN钝化层并在所述势垒层其余的表面构造第一钝化层包括：在所述势垒层上构造P-GaN层；刻蚀所述P-GaN层得到所述P-GaN盖帽层和所述P-GaN钝化层；其中，所述P-GaN盖帽层和所述P-GaN钝化层间隔设置在所述势垒层上，所述P-GaN钝化层的厚度小于或等于预设厚度；在所述势垒层的上表面沉积SiO2材料，在对SiO2材料进行钝化，构造第一钝化层。
本发明实施例与现有技术相比存在的有益效果是：使用P-GaN作为钝化材料，可以抑制电流崩塌，小于或等于设定厚度的P-GaN钝化层对沟道内的二维电子气的影响也会降到最低。
采用由第一钝化层和第二钝化层组成的双层钝化层结构可以进一步改善器件的性能，减少器件的表面漏电，提高击穿电压。
附图说明
图1为本申请一实施例提供的GaN HEMT器件的结构示意图；
图2为本申请一实施例提供的GaN HEMT器件的另一结构示意图；
图3为本申请一实施例提供的GaN HEMT器件的制备方法的具体流程图；
图4为图3所示的流程图中执行步骤S10后的器件结构图；
图5为图3所示的流程图中执行步骤S20后的器件结构图；
图6为图3所示的流程图中执行步骤S30后的器件结构图；
图7为图3所示的流程图中执行步骤S40后的器件结构图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本申请一实施例提供的GaN HEMT器件的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
一种GaN HEMT器件，包括：衬底100、缓冲层200、沟道层300、势垒层400、源极结构500、栅极结构600、P-GaN钝化层710（P型氮化镓钝化层）、漏极结构800、第一钝化层720和第二钝化层730。
衬底100、缓冲层200、沟道层300和势垒层400由下至上依次层叠设置，源极结构500、栅极结构600、P-GaN钝化层710和漏极结构800依次间隔设置在势垒层400上，第一钝化层720覆盖在势垒层400表面，第二钝化层730覆盖在P-GaN钝化层710和第一钝化层720上。
其中，P-GaN钝化层710的材料为P-GaN，P-GaN钝化层710的厚度小于或等于设定厚度。
需要说明的是，势垒层400和沟道层300接触后会在沟道层300中生成二维电子气（2DEG）。P-GaN可以作为钝化材料，且对抑制电流崩塌效果显著。但是需要减薄后使用，否则对沟道层300内的二维电子气影响过大，影响器件的导通电流的大小。同时，可以通过调整P-GaN钝化层710的形状大小来调整器件电流坍塌抑制程度，小于或等于设定厚度的P-GaN钝化层710对沟道层300内的二维电子气的影响也会降到最低。可以理解的是，P-GaN钝化层710与势垒层400的接触面的形状、面积可以根据实际需求进行设置，例如，可以将P-GaN钝化层710分成多块并减少与势垒层400的接触面的面积，从而减小对沟道内的二维电子气的影响。
采用由第一钝化层720和第二钝化层730组成的双层钝化层结构可以进一步改善器件的性能，减少器件的表面漏电，提高击穿电压。
在一些实施例中，第一钝化层720的厚度等于P-GaN钝化层710的厚度。
在一实施例中，设定厚度不大于20纳米且大于0。
需要说明的是，小于或等于20纳米的P-GaN钝化层710可以对漏电流进行有效地抑制，同时不会影响GaN HEMT器件中的二维电子气正常工作。
具体地，在一些实施例中，设定厚度为20纳米。
在一实施例中，第一钝化层720的材料为高阻GaN（高阻氮化镓）或SiN（氮化硅）。
需要说明的是，高阻GaN可以由P-GaN（P型氮化镓）通过注入氢离子得到。
SiN作为钝化材料效果优异，可以有效降低栅极结构600和P-GaN钝化层710刻蚀后产生的表面态缺陷。故选取SiN作为第一钝化层720的材料。
具体地，第一钝化层720可以通过先沉积SiO2在材料表面，腐蚀SiO2后再进行钝化，通过这种方式进一步减少器件表面损伤。
在一实施例中，第二钝化层730的材料为AlON（氮氧化铝）或SiN（氮化硅）。
第二钝化层730的材料可以与第一钝化层720相同或不同，具体可根据实际需求选择合适的材料。
当第二钝化层730的材料与第一钝化层720的材料不同时，抑制漏电流的效果最好。
在一实施例中，如图1所示，栅极结构600包括P-GaN盖帽层610和栅极金属层620；P-GaN盖帽层610设置在势垒层400上，栅极金属层620设置在P-GaN盖帽层610上。
需要说明的是，源极结构500和漏极结构800可以通过由二维电子气形成的电流路径传输电能。当栅极金属层620未被施加正电压时，P-GaN盖帽层610可以耗尽P-GaN盖帽层610下放的二维电子气，使得源极结构500和漏极结构800之间的二维电子气断开，此时，GaNHEMT器件断开。当栅极金属层620被施加正电压的情况下，则会使GaN HEMT器件重新导通。
在一实施例中，如图1所示，第一钝化层720和第二钝化层730的厚度之和等于P-GaN盖帽层610的厚度。
当第一钝化层720和第二钝化层730的厚度之和等于P-GaN盖帽层610的厚度时，第一钝化层720和第二钝化层730可以完全覆盖住P-GaN盖帽层610的侧面，以降低漏电。
在一实施例中，如图2所示，GaN HEMT器件还包括成核层900，成核层900设置在衬底100和缓冲层200之间。
通过设置成核层900在衬底100和缓冲层200之间可以在一定程度上缓解晶格失配。
在一实施例中，衬底100的材料为硅（Si），缓冲层200和沟道层300的材质均为氮化镓（GaN）、势垒层400的材质为氮化铝镓（AlGaN）。
图3示出了本申请一实施例提供的GaN HEMT器件的制备方法的流程图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
一种GaN HEMT器件的制备方法，用于制备如上述任一项实施例的GaN HEMT器件，包括步骤S10~S50。
步骤S10：由下至上依次构造衬底100、成核层900、缓冲层200、沟道层300和势垒层400。
具体的，衬底100、成核层900、缓冲层200、沟道层300和势垒层400如图4所示，步骤S10中可以通过化学沉积法来构造衬底100、成核层900、缓冲层200、沟道层300和势垒层400。可以根据实际情况选择合适的构造方法。
步骤S20：在势垒层400上间隔构造P-GaN盖帽层610和P-GaN钝化层710并在势垒层400其余的表面构造第一钝化层720。
P-GaN盖帽层610、P-GaN钝化层710和第一钝化层720如图5所示，可以通过沉积工艺来沉积P-GaN后，再按照预设图案，通过刻蚀工艺对P-GaN材料进行刻蚀，得到P-GaN盖帽层610和P-GaN钝化层710。
同时，可以根据实际需求选择第一钝化层720的材料和对应的制备方法。
步骤S30：在第一钝化层720和P-GaN钝化层710上构造第二钝化层730。
第二钝化层730如图6所示，可以根据实际需求选择第二钝化层730的材料和对应的制备方法。第二钝化层730的材料可以与第一钝化层720相同，也可以不同。
步骤S40：刻蚀部分第二钝化层730和第一钝化层720，直至刻蚀至势垒层400的上表面，并在势垒层400上构造源极结构500和漏极结构800。
其中，如图7所示，源极结构500位于P-GaN盖帽层610的远离P-GaN钝化层710的一侧，漏极结构800位于P-GaN钝化层710的P-GaN盖帽层610远离的一侧。
可以理解的是，可以在第二钝化层730和第一钝化层720上刻蚀出两个以势垒层400的上表面为底的凹槽，进而可以通过在两个凹槽中填充合适的金属材料，从而构造出源极结构500和漏极结构800。
步骤S50：在P-GaN盖帽层610上构造栅极金属层620。
栅极金属层620如图2所示，P-GaN盖帽层610和栅极金属层620可以组成栅极结构600，用于接收电压以控制器件的导通与关断。
在一实施例中，步骤S20具体包括步骤S21~步骤S23.
步骤S21：在势垒层400上构造P-GaN层。
具体地，可以通过化学沉积法构造P-GaN层。
步骤S22：按照预设图案对P-GaN层注入离子，得到第一钝化层720、P-GaN盖帽层610和P-GaN钝化层710。
其中，P-GaN盖帽层610和P-GaN钝化层710间隔设置在势垒层400上，第一钝化层720为P-GaN层被注入离子的部分，P-GaN盖帽层610和P-GaN钝化层710为P-GaN层未被注入离子的部分。
具体地，可以通过对对P-GaN层注入氢离子之后，可以将P-GaN材料转换为高阻GaN材料，P-GaN层未被注入氢离子的部分将仍为P-GaN材料，进而可以构造出P-GaN盖帽层610和P-GaN钝化层710。
步骤S23：刻蚀部分第一钝化层720和P-GaN钝化层710，直至P-GaN钝化层710的厚度小于或等于预设厚度。
需要说明的是，势垒层400和沟道层300接触后会在沟道层300中生成二维电子气。P-GaN可以作为钝化材料，且对抑制电流崩塌效果显著。通过减薄P-GaN钝化层710的厚度可以减小对二维电子气的影响。
同时，可以通过调整P-GaN钝化层710的形状大小来调整器件电流坍塌抑制程度，小于或等于设定厚度的P-GaN钝化层710对沟道内的二维电子气的影响也会降到最低。
在一实施例中，步骤S20具体包括步骤S24~步骤S26：
步骤S24：在势垒层400上构造P-GaN层；
步骤S25：刻蚀P-GaN层得到P-GaN盖帽层610和P-GaN钝化层710。其中，P-GaN盖帽层610和P-GaN钝化层710间隔设置在势垒层400上，P-GaN钝化层710的厚度小于或等于预设厚度。
具体地，可以按照预设图案，通过光刻工艺或者湿法刻蚀工艺对部分P-GaN层进行刻蚀，直至刻蚀至势垒层400的上表面，得到P-GaN盖帽层610和P-GaN钝化层710。同时还可以对P-GaN钝化层710的部分进行刻蚀，以减薄P-GaN钝化层710的厚度，减少对二维电子气的影响。
步骤S26：在势垒层400的上表面沉积SiO2材料，在对SiO2材料进行钝化，构造第一钝化层。具体地，可以对SiO2材料先进行腐蚀后在进行钝化得到Si-SiN（富硅氮化硅）材料，从而得到材料为Si-SiN的第一钝化层720。通过步骤S26得到第一钝化层720与传统的直接沉积SiN材料得到第一钝化层相比，本实施例的第一钝化层720对器件表面的损伤较小，可以减小陷阱态密度，抑制漏电流的能力更强。
可以理解的是，可以根据实际需求选择合适的第一钝化层720的材料。在构造完P-GaN盖帽层610和P-GaN钝化层710之后，通过步骤S26可以构造第一钝化层720覆盖在第一势垒层400的剩余表面。
通过上述步骤得到的第一钝化层720可以最大程度减少器件表面的损伤。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1. 一种GaN HEMT器件，其特征在于，包括：
由下至上依次层叠设置的衬底、缓冲层、沟道层和势垒层；
依次间隔设置在所述势垒层上的源极结构、栅极结构、P-GaN钝化层和漏极结构，其中，所述P-GaN钝化层的材料为P-GaN，所述P-GaN钝化层的厚度小于或等于设定厚度；
覆盖在所述势垒层表面的第一钝化层；以及
覆盖在所述P-GaN钝化层和所述第一钝化层上的第二钝化层。
2. 如权利要求1所述的GaN HEMT器件，其特征在于，所述设定厚度为20纳米。
3. 如权利要求1或2所述的GaN HEMT器件，其特征在于，所述第一钝化层的材料为高阻GaN或SiN。
4. 如权利要求1或2所述的GaN HEMT器件，其特征在于，所述第二钝化层的材料为AlON或SiN。
5. 如权利要求1或2所述的GaN HEMT器件，其特征在于，所述栅极结构包括所述P-GaN盖帽层和栅极金属层；
所述P-GaN盖帽层设置在所述势垒层上，所述栅极金属层设置在所述P-GaN盖帽层上。
6. 如权利要求5所述的GaN HEMT器件，其特征在于，所述第一钝化层和所述第二钝化层的厚度之和等于所述P-GaN盖帽层的厚度。
7. 如权利要求1或2所述的GaN HEMT器件，其特征在于，所述GaN HEMT器件还包括成核层，所述成核层设置在所述衬底和所述缓冲层之间。
8. 一种GaN HEMT器件的制备方法，用于制备如权利要求1-7任一项所述的GaN HEMT器件，其特征在于，包括：
由下至上依次构造衬底、成核层、缓冲层、沟道层和势垒层；
在所述势垒层上间隔构造P-GaN盖帽层和P-GaN钝化层并在所述势垒层其余的表面构造第一钝化层；
在所述第一钝化层和所述P-GaN钝化层上构造第二钝化层；
刻蚀部分所述第二钝化层和所述第一钝化层，直至刻蚀至所述势垒层的上表面，并在所述势垒层上构造源极结构和漏极结构；其中，所述源极结构位于所述P-GaN盖帽层的远离所述P-GaN钝化层的一侧，所述漏极结构位于所述P-GaN钝化层的所述P-GaN盖帽层远离的一侧；
在所述P-GaN盖帽层上构造栅极金属层。
9. 如权利要求8所述的GaN HEMT器件的制备方法，其特征在于，所述在所述势垒层上间隔构造P-GaN盖帽层和P-GaN钝化层并在所述势垒层其余的表面构造第一钝化层包括：
在所述势垒层上构造P-GaN层；
按照预设图案对所述P-GaN层注入离子，得到所述第一钝化层、所述P-GaN盖帽层和所述P-GaN钝化层；其中，所述P-GaN盖帽层和所述P-GaN钝化层间隔设置在所述势垒层上，所述第一钝化层为所述P-GaN层被注入离子的部分，所述P-GaN盖帽层和所述P-GaN钝化层为所述P-GaN层未被注入离子的部分；
刻蚀部分所述第一钝化层和所述P-GaN钝化层，直至所述P-GaN钝化层的厚度小于或等于预设厚度。
10. 如权利要求8所述的GaN HEMT器件的制备方法，其特征在于，所述在所述势垒层上间隔构造P-GaN盖帽层和P-GaN钝化层并在所述势垒层其余的表面构造第一钝化层包括：
在所述势垒层上构造P-GaN层；
刻蚀所述P-GaN层得到所述P-GaN盖帽层和所述P-GaN钝化层；其中，所述P-GaN盖帽层和所述P-GaN钝化层间隔设置在所述势垒层上，所述P-GaN钝化层的厚度小于或等于预设厚度；
在所述势垒层的上表面沉积SiO2材料，在对SiO2材料进行钝化，构造第一钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410202546.9A CN117790538A (zh) | 2024-02-23 | 2024-02-23 | GaN HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410202546.9A CN117790538A (zh) | 2024-02-23 | 2024-02-23 | GaN HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117790538A true CN117790538A (zh) | 2024-03-29 |
Family
ID=90394871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410202546.9A Pending CN117790538A (zh) | 2024-02-23 | 2024-02-23 | GaN HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117790538A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962752A (zh) * | 2018-09-04 | 2018-12-07 | 苏州能屋电子科技有限公司 | p型栅增强型HEMT器件及其制作方法 |
| US20200105917A1 (en) * | 2018-09-27 | 2020-04-02 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method for manufacturing same |
| CN111192827A (zh) * | 2019-08-14 | 2020-05-22 | 深圳方正微电子有限公司 | 增强型高电子迁移率晶体管的p-GaN帽层的制备方法 |
| CN113903802A (zh) * | 2021-09-29 | 2022-01-07 | 西安电子科技大学 | 基于阵列条的增强型开关晶体管及其制作方法 |
| CN115472689A (zh) * | 2022-08-23 | 2022-12-13 | 西安电子科技大学 | 一种具有超结结构的高电子迁移率晶体管及其制备方法 |
| US20220416070A1 (en) * | 2021-06-25 | 2022-12-29 | Samsung Electronics Co., Ltd. | High electron mobility transistor and method of manufacturing the same |
| CN220065702U (zh) * | 2023-06-02 | 2023-11-21 | 西安电子科技大学 | 一种增强型hemt器件 |
-
2024
- 2024-02-23 CN CN202410202546.9A patent/CN117790538A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962752A (zh) * | 2018-09-04 | 2018-12-07 | 苏州能屋电子科技有限公司 | p型栅增强型HEMT器件及其制作方法 |
| US20200105917A1 (en) * | 2018-09-27 | 2020-04-02 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method for manufacturing same |
| CN111192827A (zh) * | 2019-08-14 | 2020-05-22 | 深圳方正微电子有限公司 | 增强型高电子迁移率晶体管的p-GaN帽层的制备方法 |
| US20220416070A1 (en) * | 2021-06-25 | 2022-12-29 | Samsung Electronics Co., Ltd. | High electron mobility transistor and method of manufacturing the same |
| CN113903802A (zh) * | 2021-09-29 | 2022-01-07 | 西安电子科技大学 | 基于阵列条的增强型开关晶体管及其制作方法 |
| CN115472689A (zh) * | 2022-08-23 | 2022-12-13 | 西安电子科技大学 | 一种具有超结结构的高电子迁移率晶体管及其制备方法 |
| CN220065702U (zh) * | 2023-06-02 | 2023-11-21 | 西安电子科技大学 | 一种增强型hemt器件 |
Non-Patent Citations (1)
| Title |
|---|
| 陈治宏 等: "A novel Si-rich SiN bilayer passivation with thin-barrier AlGaN/GaN HEMTs for high performance millimeter-wave applications", CHINESE PHYSICS B, vol. 31, no. 11, 15 November 2022 (2022-11-15), pages 117105 - 1 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108649071B (zh) | 半导体器件及其制造方法 | |
| CN102097483A (zh) | GaN基异质结构增强型绝缘栅场效应晶体管及制备方法 | |
| US20200044077A1 (en) | Mosfet device with shielding region and manufacturing method thereof | |
| CN104701359A (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| WO2020107754A1 (zh) | 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN104659082B (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN112635544A (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN117542882B (zh) | 一种氮化镓器件及其制备方法 | |
| US20110057233A1 (en) | Semiconductor component and method for manufacturing of the same | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN111223777A (zh) | GaN基HEMT器件及其制作方法 | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| CN117790538A (zh) | GaN HEMT器件及其制备方法 | |
| JP2013123023A (ja) | 窒化物半導体素子及びその製造方法 | |
| CN112289683B (zh) | 高电子迁移率晶体管及其制造方法 | |
| US20220367698A1 (en) | Semiconductor ic device and method of manufacturing the same | |
| CN113793806A (zh) | 一种半导体器件及制备方法 | |
| CN109888012B (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| TW201737354A (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| EP3627559B1 (en) | A iii-v semiconductor device and a method for forming a iii-v semiconductor device comprising an edge termination structure | |
| CN117542881B (zh) | 一种氮化镓器件及其制备方法 | |
| CN110676307B (zh) | 肖特基二极管的制备方法 | |
| CN117790563A (zh) | 一种增强型GaN高电子迁移率晶体管及其制备方法 | |
| WO2024000431A1 (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |