JP2009054900A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009054900A JP2009054900A JP2007221967A JP2007221967A JP2009054900A JP 2009054900 A JP2009054900 A JP 2009054900A JP 2007221967 A JP2007221967 A JP 2007221967A JP 2007221967 A JP2007221967 A JP 2007221967A JP 2009054900 A JP2009054900 A JP 2009054900A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact plug
- film
- semiconductor device
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】本願発明は、ゲート電極間に設けられるコンタクトプラグを含む半導体装置であって、前記ゲート電極下のチャネル領域を含み、かつチャネル長方向に平行な断面において前記コンタクトプラグを設けずに前記断面から垂直方向に外れて延設されたソース・ドレイン領域に、前記コンタクトプラグを設ける。
【選択図】図8
Description
3、4、5、7、15、19 32、40 コンタクトプラグ
6、10、12 シリサイド電極
14、18 タングステン膜
8 スパイク
11、16、20、21 シリコン基板
22 ゲート絶縁膜
23 ポリシリコン層
24 シリサイド層
25 ゲート電極
26 サイドウォール
27 ソース
28 ドレイン
29、41 シリサイド電極
30 エッチングストッパ膜
31 層間絶縁膜
32、40 コンタクトプラグ
33 素子分離
34 チャネル領域
35 延設されたドレイン領域
36、37 シリサイド電極端
38、39 コンタクトプラグ端
42、44 導電層
43、45 バリアメタル層
Claims (3)
- ゲート電極間に設けられるコンタクトプラグを含む半導体装置であって、
前記ゲート電極下のチャネル領域を含み、かつチャネル長方向に平行な断面において前記コンタクトプラグを設けずに前記断面から垂直方向に外れて延設されたソース・ドレイン領域に、前記コンタクトプラグを設けることを特徴とする半導体装置。 - ゲート電極間に設けられるコンタクトプラグを含む半導体装置であって、
前記ゲート電極端と前記コンタクトプラグ端との距離が、所定値以上であることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記ゲート電極端と前記コンタクトプラグ端との距離の最小値が、50nmであることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007221967A JP5369406B2 (ja) | 2007-08-29 | 2007-08-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007221967A JP5369406B2 (ja) | 2007-08-29 | 2007-08-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009054900A true JP2009054900A (ja) | 2009-03-12 |
JP5369406B2 JP5369406B2 (ja) | 2013-12-18 |
Family
ID=40505694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007221967A Expired - Fee Related JP5369406B2 (ja) | 2007-08-29 | 2007-08-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369406B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012568A (ja) * | 1996-06-24 | 1998-01-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2000307078A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 半導体装置およびその製造方法 |
JP2007123784A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | 半導体装置 |
-
2007
- 2007-08-29 JP JP2007221967A patent/JP5369406B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012568A (ja) * | 1996-06-24 | 1998-01-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2000307078A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 半導体装置およびその製造方法 |
JP2007123784A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5369406B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5434360B2 (ja) | 半導体装置及びその製造方法 | |
JP4995785B2 (ja) | 半導体装置 | |
US7977800B2 (en) | Semiconductor device and fabrication method for the same | |
US10276569B2 (en) | Minimizing shorting between FinFET epitaxial regions | |
TW201320197A (zh) | 製造半導體元件的方法 | |
JP2007088053A (ja) | 半導体装置およびその製造方法 | |
JP2007194468A (ja) | 半導体装置およびその製造方法 | |
US9954099B1 (en) | Transistor structure | |
US8377770B2 (en) | Method for manufacturing transistor | |
JP2010157588A (ja) | 半導体装置及びその製造方法 | |
US7989891B2 (en) | MOS structures with remote contacts and methods for fabricating the same | |
JP5369406B2 (ja) | 半導体装置 | |
US11295986B2 (en) | Vertical field-effect transistor (VFET) devices and methods of forming the same | |
US20100295131A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10607848B2 (en) | Method of fabricating semiconductor device | |
US20230099214A1 (en) | Nanosheet device with tri-layer bottom dielectric isolation | |
JP2007214161A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007243174A (ja) | 基板から離間した単結晶半導体膜部分の形成 | |
JP2009176876A (ja) | 半導体装置 | |
JP5285287B2 (ja) | 半導体装置の製造方法 | |
JP2013222765A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2005136331A (ja) | 半導体装置 | |
JP2011249721A (ja) | 半導体装置 | |
JP2006302928A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |