JP5369406B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5369406B2 JP5369406B2 JP2007221967A JP2007221967A JP5369406B2 JP 5369406 B2 JP5369406 B2 JP 5369406B2 JP 2007221967 A JP2007221967 A JP 2007221967A JP 2007221967 A JP2007221967 A JP 2007221967A JP 5369406 B2 JP5369406 B2 JP 5369406B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- source
- contact plug
- film
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
3、4、5、7、15、19 32、40 コンタクトプラグ
6、10、12 シリサイド電極
14、18 タングステン膜
8 スパイク
11、16、20、21 シリコン基板
22 ゲート絶縁膜
23 ポリシリコン層
24 シリサイド層
25 ゲート電極
26 サイドウォール
27 ソース
28 ドレイン
29、41 シリサイド電極
30 エッチングストッパ膜
31 層間絶縁膜
32、40 コンタクトプラグ
33 素子分離
34 チャネル領域
35 延設されたドレイン領域
36、37 シリサイド電極端
38、39 コンタクトプラグ端
42、44 導電層
43、45 バリアメタル層
Claims (2)
- 半導体基板上に絶縁層を介して設けられた2つのゲート電極間において前記ゲート電極間に設けられるコンタクトプラグを含む半導体装置であって、
前記半導体基板には、2つの前記ゲート電極下のチャネル領域と、2つの前記チャネル領域に挟まれるソース・ドレイン領域が形成されており、
前記ソース・ドレイン領域と接するシリサイド電極は、前記ソース・ドレイン領域と接する面の反対側の面に凹部を有しており、
前記コンタクトプラグは、タングステンを用いた導電層と窒化チタンとチタンの積層膜で構成されるバリアメタル層とからなり、このバリアメタル層を介して導電層が前記シリサイド電極に設けられた前記凹部と接しており、
前記コンタクトプラグは、2つの前記ゲート電極下のチャネル領域と、2つの前記チャネル領域に挟まれる前記ソース・ドレイン領域とが存在する第1の断面で、かつチャネル長方向に平行な前記第1の断面においては存在せず、前記第1の断面から垂直方向に外れて延設された前記ソース・ドレイン領域が存在する第2の断面で、かつ2つの前記チャネル領域が存在しない前記第2の断面において存在するように、前記延設された前記ソース・ドレイン領域上に配置されることを特徴とする半導体装置。 - 前記ゲート電極端と前記コンタクトプラグ端との距離の最小値が、50nmであることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007221967A JP5369406B2 (ja) | 2007-08-29 | 2007-08-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007221967A JP5369406B2 (ja) | 2007-08-29 | 2007-08-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009054900A JP2009054900A (ja) | 2009-03-12 |
JP5369406B2 true JP5369406B2 (ja) | 2013-12-18 |
Family
ID=40505694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007221967A Expired - Fee Related JP5369406B2 (ja) | 2007-08-29 | 2007-08-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369406B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012568A (ja) * | 1996-06-24 | 1998-01-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3408450B2 (ja) * | 1999-04-20 | 2003-05-19 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP4768399B2 (ja) * | 2005-10-31 | 2011-09-07 | 株式会社東芝 | 半導体装置 |
-
2007
- 2007-08-29 JP JP2007221967A patent/JP5369406B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009054900A (ja) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5434360B2 (ja) | 半導体装置及びその製造方法 | |
JP5057649B2 (ja) | ダブルおよびトリプルゲートmosfetデバイス、およびこれらのmosfetデバイスを製造する方法 | |
JP4995785B2 (ja) | 半導体装置 | |
US7977800B2 (en) | Semiconductor device and fabrication method for the same | |
US8569839B2 (en) | Semiconductor device and manufacturing method thereof | |
US20060157750A1 (en) | Semiconductor device having etch-resistant L-shaped spacer and fabrication method thereof | |
US7808049B2 (en) | Semiconductor device | |
US20070069307A1 (en) | Semiconductor device and method of manufacturing the same | |
US7825482B2 (en) | Semiconductor device and method for fabricating the same | |
US20070173050A1 (en) | Semiconductor device and method of manufacturing the same | |
TW201320197A (zh) | 製造半導體元件的方法 | |
US9954099B1 (en) | Transistor structure | |
JP2010157588A (ja) | 半導体装置及びその製造方法 | |
US20230170397A1 (en) | Semiconductor device and a method for fabricating the same | |
JP5369406B2 (ja) | 半導体装置 | |
US7989891B2 (en) | MOS structures with remote contacts and methods for fabricating the same | |
US11295986B2 (en) | Vertical field-effect transistor (VFET) devices and methods of forming the same | |
US20100295131A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20090289307A1 (en) | Semiconductor device | |
US10937882B2 (en) | Semiconductor device including a field effect transistor | |
JP2012230993A (ja) | 半導体基板、半導体装置及びその製造方法 | |
US20230099214A1 (en) | Nanosheet device with tri-layer bottom dielectric isolation | |
US20230343639A1 (en) | Etch stop detection structure and etch stop detection method | |
JP2007214161A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6254234B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |