JP6254234B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6254234B2 JP6254234B2 JP2016174373A JP2016174373A JP6254234B2 JP 6254234 B2 JP6254234 B2 JP 6254234B2 JP 2016174373 A JP2016174373 A JP 2016174373A JP 2016174373 A JP2016174373 A JP 2016174373A JP 6254234 B2 JP6254234 B2 JP 6254234B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- contact
- film
- element forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
図2から図12までは、本発明の第1の実施形態に係る半導体装置の製造方法のプロセスを概略的に示す断面図である。なお、図12は、第1の実施形態に係る半導体装置の構造を示す図でもある。
図14から図24までは、本発明の第2の実施形態に係る半導体装置の製造方法のプロセスを概略的に示す断面図である。なお、図24は、第2の実施形態に係る半導体装置の構造を示す図でもある。
Claims (5)
- 支持基板の主面に一方の面を接して配置される第1の絶縁層と、
前記第1の絶縁層の前記一方の面の反対側の面である他方の面に裏面を接して配置される素子形成層と、
前記第1の絶縁層の側面と前記素子形成層の側面とに直接接して配置され、上面が平坦な頂面を有すると共に前記素子形成層に接する上面が前記素子形成層の上面と連続しており、下面が前記第1の絶縁層の前記一方の面と同一の平面で前記支持基板と接し、前記素子形成層の構成材料よりもエッチング速度が遅い材料で形成された第2の絶縁層と、
少なくとも一部が前記第2の絶縁層に近接するように、前記素子形成層の表面に形成された半導体素子と、
前記半導体素子と前記素子形成層の前記表面と前記第2の絶縁層の前記平坦な頂面とを被覆する第3の絶縁層と、
前記第3の絶縁層を貫通して前記半導体素子の一部を露出させる開口部と、
前記開口部によって露出した前記半導体素子に接するように前記開口部内を埋める導電性部材と
を有することを特徴とする半導体装置。 - 支持基板の主面に一方の面を接して配置される第1の絶縁層と、
前記第1の絶縁層の前記一方の面の反対側の面である他方の面に裏面を接して配置される素子形成層と、
前記第1の絶縁層の側面と前記素子形成層の側面とに隣接して配置され、上面が平坦な頂面を有すると共に前記素子形成層に隣接する上面が前記素子形成層の上面と連続しており、下面が前記第1の絶縁層の前記一方の面と同一の平面で前記支持基板と接し、前記素子形成層の構成材料よりもエッチング速度が遅い材料で形成された第2の絶縁層と、
少なくとも一部が前記第2の絶縁層に近接するように、前記素子形成層の表面に形成された半導体素子と、
前記半導体素子と前記素子形成層の前記表面と前記第2の絶縁層の前記平坦な頂面とを被覆する第3の絶縁層と、
前記第3の絶縁層を貫通して前記半導体素子の一部を露出させる開口部と、
前記開口部によって露出した前記半導体素子に接するように前記開口部内を埋める導電性部材と
を備え、
前記第2の絶縁層が上面に凹部を有すること、
を特徴とする半導体装置。 - 前記第2の絶縁層が上面に凹部を有する、請求項1に記載の半導体装置。
- 前記第2の絶縁層の前記凹部に、第4の絶縁層が埋め込まれており、その上を前記第3の絶縁層が被覆している請求項2または3に記載の半導体装置。
- 前記第1の絶縁層の側面端部と前記素子形成層の側面端部との位置が、水平方向において異なる、請求項1から4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174373A JP6254234B2 (ja) | 2016-09-07 | 2016-09-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174373A JP6254234B2 (ja) | 2016-09-07 | 2016-09-07 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012023171A Division JP6005364B2 (ja) | 2012-02-06 | 2012-02-06 | 半導体装置の製造方法及び半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017228511A Division JP2018032877A (ja) | 2017-11-29 | 2017-11-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016208059A JP2016208059A (ja) | 2016-12-08 |
JP6254234B2 true JP6254234B2 (ja) | 2017-12-27 |
Family
ID=57490429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016174373A Active JP6254234B2 (ja) | 2016-09-07 | 2016-09-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6254234B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332424A (ja) * | 2002-05-14 | 2003-11-21 | Sharp Corp | 半導体装置の製造方法 |
JP3532188B1 (ja) * | 2002-10-21 | 2004-05-31 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
WO2006092848A1 (ja) * | 2005-03-01 | 2006-09-08 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP4360413B2 (ja) * | 2007-03-28 | 2009-11-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP5264018B2 (ja) * | 2008-04-11 | 2013-08-14 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
JP5944149B2 (ja) * | 2011-12-05 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2016
- 2016-09-07 JP JP2016174373A patent/JP6254234B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016208059A (ja) | 2016-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI701830B (zh) | 半導體裝置及其形成方法 | |
US9793171B2 (en) | Buried source-drain contact for integrated circuit transistor devices and method of making same | |
US8962430B2 (en) | Method for the formation of a protective dual liner for a shallow trench isolation structure | |
US8822332B2 (en) | Method for forming gate, source, and drain contacts on a MOS transistor | |
JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたsoi集積回路へのキャリア基板コンタクトの作製 | |
KR20120057818A (ko) | 반도체 장치 제조 방법 | |
US6395598B1 (en) | Semiconductor device and method for fabricating the same | |
US20070170511A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
US9048218B2 (en) | Semiconductor device with buried gates and method for fabricating the same | |
US11437272B2 (en) | Semiconductor device and method for fabricating the same | |
US7611935B2 (en) | Gate straining in a semiconductor device | |
JP2012015345A (ja) | 半導体装置 | |
US20080128819A1 (en) | Lateral mos transistor and method for manufacturing thereof | |
US10580684B2 (en) | Self-aligned single diffusion break for fully depleted silicon-on-insulator and method for producing the same | |
US11729963B2 (en) | Semiconductor devices | |
JP6254234B2 (ja) | 半導体装置 | |
US8129816B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20140137222A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5220988B2 (ja) | 半導体装置 | |
US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
JP6005364B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2013045953A (ja) | 半導体装置およびその製造方法 | |
JP2018032877A (ja) | 半導体装置 | |
JPH1187490A (ja) | 半導体装置およびその製造方法 | |
US11569369B2 (en) | Method for manufacturing a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6254234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |