JP6226113B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6226113B1 JP6226113B1 JP2017535933A JP2017535933A JP6226113B1 JP 6226113 B1 JP6226113 B1 JP 6226113B1 JP 2017535933 A JP2017535933 A JP 2017535933A JP 2017535933 A JP2017535933 A JP 2017535933A JP 6226113 B1 JP6226113 B1 JP 6226113B1
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- stress
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
Abstract
下地材料（１）の上に絶縁膜（２）が形成されている。絶縁膜（２）は、中央部で下地材料から剥がれる方向にストレスがかかる圧縮膜である。絶縁膜（２）の中央部に凹部（３）が形成されて厚みが部分的に薄くなっている。
Description
本発明は、配線間又は配線上に絶縁膜を形成した半導体装置に関する。
半導体装置では、チップサイズを最小限にとどめるべく配線を三次元的に重ねて配置する。そして、絶縁性を確保するために配線間又は配線上に絶縁膜を形成する。この配線と絶縁膜の積層構造において、様々なパラメータのばらつきなどによって、絶縁膜が剥れたり、浮いたり、それにより膜にクラックが入ったりする不具合が発生する場合がある。絶縁膜の剥れの防止策として、それぞれ膜又は構造は異なるが、密着性改善（例えば、特許文献１参照）、成膜後処理（例えば、特許文献２参照）、膜質制御（例えば、特許文献３参照）、緩和膜挿入（例えば、非特許文献１参照）などが検討されている。
ＮＨＫ技研Ｒ＆Ｄ／Ｎｏ．１５３／２０１５ Ｐ．２９−３４
従来の半導体装置では、配線間又は配線上に形成された絶縁膜において、絶縁膜又は金属配線からのストレスが集中する箇所が存在する。そのような箇所において、偶発的ではあるが、断続的に膜剥れ、膜浮き、膜のクラックが発生する。このため、品質懸念でＮＧ判定となり歩留りに大きく影響していた。この原因としては、例えば有機残渣の影響などの接触部の密着性の劣化、絶縁膜上に配線形成する際の前処理の不安定性、絶縁膜のストレスが考えられる。その中でも絶縁膜のストレスは根本原因と考えられ、絶縁膜の膜質制御又はストレス緩和層挿入など様々な対策が検討される。しかし、特性確保のための自由度が無く、結局、歩留りと品質を安定的に確保することができていない。
本発明は、上述のような課題を解決するためになされたもので、その目的は歩留りと品質を安定的に確保することができる半導体装置を得るものである。
本発明に係る半導体装置は、第１の配線と、前記第１の配線の上に形成され、開口部を有する絶縁膜と、前記絶縁膜の上に形成され、前記開口部を介して前記第１の配線に接続された第２の配線とを備え、前記第２の配線の端部の下部において前記絶縁膜に凹部が形成されて厚みが部分的に薄くなり、前記凹部において前記絶縁膜が切り離されていることを特徴とする。
本発明では、圧縮膜である絶縁膜の中央部に凹部が形成されて厚みが部分的に薄くなっている。これにより、下地材料から剥れる方向にかかるストレスを小さくすることができるため、絶縁膜の剥れ、浮き、クラックを安定して抑制することができる。この結果、歩留りと品質を安定的に確保することができる。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
一般的に半導体装置のあらゆる箇所において、下地材料の上に絶縁膜が形成される。下地材料は、例えば、半導体基板、エピタキシャル成長した半導体層、別の絶縁膜、配線又は電極などの金属膜である。絶縁膜として、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ膜などの窒化膜又は酸化膜が多く使われる。
一般的に半導体装置のあらゆる箇所において、下地材料の上に絶縁膜が形成される。下地材料は、例えば、半導体基板、エピタキシャル成長した半導体層、別の絶縁膜、配線又は電極などの金属膜である。絶縁膜として、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ膜などの窒化膜又は酸化膜が多く使われる。
図１は、圧縮膜と引張膜の膜ストレスを示す断面図である。絶縁膜は、成膜装置、成膜方法、又は成膜条件などによって膜自体にかかるストレス方向が異なる２種類に分類される。圧縮（compressive）膜では、中央部で下地材料から剥がれる方向にストレスがかかる。引張（tensile）膜では、外周部で下地材料から剥がれる方向にストレスがかかる。このため、下地材料と絶縁膜の密着力を超えるストレスがかかる部分で、膜が剥れたり、浮いたり、膜にクラックが入ったりしてしまう。
図２は、本発明の実施の形態１に係る半導体装置を示す断面図である。下地材料１の上に圧縮膜である絶縁膜２が形成されている。絶縁膜２の中央部に凹部３が形成されて厚みが部分的に薄くなっている。
図３は、比較例１に係る半導体装置を示す断面図である。比較例１には凹部３が形成されていない。圧縮膜である絶縁膜２は、外周部で下地材料１の方向にストレスＳ１がかかり、中央部で下地材料１から剥がれる方向にストレスＳ２がかかる。
図４は、絶縁膜の膜厚と膜ストレスの関係を実験した結果を示すグラフである。このグラフから、膜厚が薄い方が膜ストレスが軽減していることが分かる。本実施の形態では、圧縮膜である絶縁膜２の中央部に凹部３が形成されて厚みが部分的に薄くなっている。これにより、下地材料１から剥れる方向にかかるストレスＳ２を小さくすることができるため、絶縁膜２の剥れ、浮き、クラックを安定して抑制することができる。この結果、歩留りと品質を安定的に確保することができる。
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置を示す断面図である。下地材料１の上に引張膜である絶縁膜４が形成されている。絶縁膜４の外周部に凹部５が形成されて厚みが部分的に薄くなっている。
図５は、本発明の実施の形態２に係る半導体装置を示す断面図である。下地材料１の上に引張膜である絶縁膜４が形成されている。絶縁膜４の外周部に凹部５が形成されて厚みが部分的に薄くなっている。
図６は、比較例２に係る半導体装置を示す断面図である。比較例２には凹部５が形成されていない。引張膜である絶縁膜４は、中央部で下地材料１の方向にストレスＳ１がかかり、外周部で下地材料１から剥がれる方向にストレスＳ２がかかる。
本実施の形態では、引張膜である絶縁膜４の外周部に凹部５が形成されて厚みが部分的に薄くなっている。これにより、下地材料１から剥れる方向にかかるストレスＳ２を小さくすることができるため、絶縁膜４の剥れ、浮き、クラックを安定して抑制することができる。この結果、歩留りと品質を安定的に確保することができる。
実施の形態３．
図７は、本発明の実施の形態３に係る半導体装置を示す断面図である。半導体基板６に裏面ビアホール７が形成されている。半導体基板６の上に下地絶縁膜８が形成され、その上に下地金属配線９が形成されている。下地金属配線９の上に層間絶縁膜１０が形成されている。層間絶縁膜１０には開口部１１が形成されている。層間絶縁膜１０の上に中間金属配線１２が形成されている。中間金属配線１２は開口部１１を介して下地金属配線９に接続されている。中間金属配線１２の上に上地金属配線１３が形成されている。
図７は、本発明の実施の形態３に係る半導体装置を示す断面図である。半導体基板６に裏面ビアホール７が形成されている。半導体基板６の上に下地絶縁膜８が形成され、その上に下地金属配線９が形成されている。下地金属配線９の上に層間絶縁膜１０が形成されている。層間絶縁膜１０には開口部１１が形成されている。層間絶縁膜１０の上に中間金属配線１２が形成されている。中間金属配線１２は開口部１１を介して下地金属配線９に接続されている。中間金属配線１２の上に上地金属配線１３が形成されている。
中間金属配線１２は開口部１４を有する。全面に上地絶縁膜１５を形成した後にパターニングして、上地絶縁膜１５が中間金属配線１２と開口部１４を覆うようにする。開口部１４の中央部において層間絶縁膜１０に凹部１６が形成されて厚みが部分的に薄くなっている。
続いて、本実施の形態の効果を比較例と比較して説明する。図８は、比較例３に係る半導体装置を示す断面図である。比較例３には凹部１６が形成されていない。特に層間絶縁膜１０が圧縮膜の場合、端部にストレスがかかるのに加え、中間金属配線１２から垂直方向の圧力Ｐ１も付加される。このため、開口部１４の中央部で層間絶縁膜１０に下地金属配線９から剥がれる方向にストレスがかかる。この結果、比較例では、層間絶縁膜１０の剥れ、浮き、クラック１７が生じる。
これに対して、本実施の形態では、開口部１４の中央部において層間絶縁膜１０に凹部１６が形成されて厚みが部分的に薄くなっている。これにより、下地材料１から剥れる方向にかかるストレスを小さくすることができるため、層間絶縁膜１０の剥れ、浮き、クラックを安定して抑制することができる。この結果、歩留りと品質を安定的に確保することができる。なお、層間絶縁膜１０が引張膜の場合でも、開口部１４の中央部でのストレスは緩和されるため、圧縮膜ほどではないが効果がある。
実施の形態４．
図９は、本発明の実施の形態４に係る半導体装置を示す断面図である。層間絶縁膜１０が圧縮膜の場合、端部にストレスがかかるのに加え、中間金属配線１２から垂直方向の圧力Ｐ１もかかる。また、層間絶縁膜１０が引張膜の場合でも中間金属配線１２の端部の下部では反る方向、即ち上方向に力が働いている。
図９は、本発明の実施の形態４に係る半導体装置を示す断面図である。層間絶縁膜１０が圧縮膜の場合、端部にストレスがかかるのに加え、中間金属配線１２から垂直方向の圧力Ｐ１もかかる。また、層間絶縁膜１０が引張膜の場合でも中間金属配線１２の端部の下部では反る方向、即ち上方向に力が働いている。
そこで、本実施の形態では、中間金属配線１２の開口部１４の開口縁部において層間絶縁膜１０に凹部１６が形成されて厚みが部分的に薄くなっている。このように圧力Ｐ１がかかる箇所の近傍に凹部１６を形成することで、ストレスを緩和することができるため、層間絶縁膜１０の剥れ、浮き、クラックを安定して抑制することができる。この結果、歩留りと品質を安定的に確保することができる。
実施の形態５．
図１０は、本発明の実施の形態５に係る半導体装置を示す断面図である。中間金属配線１２と下地金属配線９を繋ぐ開口部１４近傍において、中間金属配線１２の端部から層間絶縁膜１０に垂直方向の圧力Ｐ１がかかる。また、上地金属配線１３から中間金属配線１２に垂直方向の圧力Ｐ２がかかる。さらに、これらの垂直方向の圧力も影響し、中間金属配線１２から層間絶縁膜１０に水平方向の圧力Ｐ３がかかる。これらの圧力が緩和されないと、中間金属配線１２の端部の下部において層間絶縁膜１０へのストレスが最も強くなり、膜剥れ、膜浮き、膜のクラックの発生に至ることになる。
図１０は、本発明の実施の形態５に係る半導体装置を示す断面図である。中間金属配線１２と下地金属配線９を繋ぐ開口部１４近傍において、中間金属配線１２の端部から層間絶縁膜１０に垂直方向の圧力Ｐ１がかかる。また、上地金属配線１３から中間金属配線１２に垂直方向の圧力Ｐ２がかかる。さらに、これらの垂直方向の圧力も影響し、中間金属配線１２から層間絶縁膜１０に水平方向の圧力Ｐ３がかかる。これらの圧力が緩和されないと、中間金属配線１２の端部の下部において層間絶縁膜１０へのストレスが最も強くなり、膜剥れ、膜浮き、膜のクラックの発生に至ることになる。
本実施の形態では、開口部１４近傍において中間金属配線１２の端部の下部において層間絶縁膜１０にテーパー状の凹部１６が形成されて厚みが部分的に薄くなっている。これにより、各配線からの圧力Ｐ１、Ｐ２、Ｐ３による層間絶縁膜１０へのストレスを構造上断ち切ることができるため、層間絶縁膜１０の剥れ、浮き、クラックを安定して抑制することができる。この結果、歩留りと品質を安定的に確保することができる。また、凹部１６において層間絶縁膜１０が切り離されていることが好ましい。これにより、各配線からの圧力Ｐ１、Ｐ２、Ｐ３からのストレスを断ち切ることができる。
実施の形態６．
図１１は、本発明の実施の形態６に係る半導体装置を示す断面図である。半導体基板６の上に下地金属配線９が形成されている。下地金属配線９の上に、開口部１１を有する層間絶縁膜１０が形成されている。中間金属配線１２が層間絶縁膜１０の上に形成され、開口部１１を介して下地金属配線９に接続されている。開口部１１の端部が垂直ではなく、テーパー状になっている。このため、開口部１１の開口面積は上部から下部に向かって緩やかに狭くなる。上部中間金属配線１２の端部は、テーパー斜面上又はその上部の角に合わせる。
図１１は、本発明の実施の形態６に係る半導体装置を示す断面図である。半導体基板６の上に下地金属配線９が形成されている。下地金属配線９の上に、開口部１１を有する層間絶縁膜１０が形成されている。中間金属配線１２が層間絶縁膜１０の上に形成され、開口部１１を介して下地金属配線９に接続されている。開口部１１の端部が垂直ではなく、テーパー状になっている。このため、開口部１１の開口面積は上部から下部に向かって緩やかに狭くなる。上部中間金属配線１２の端部は、テーパー斜面上又はその上部の角に合わせる。
層間絶縁膜１０が圧縮膜の場合、開口部１１の周縁において層間絶縁膜１０には垂直下方向にストレスがかかる。一方、引張膜の場合は垂直上方向にストレスがかかる。その部分に中間金属配線１２が形成されると、開口部１１には中間金属配線１２から垂直下方向への圧力Ｐ４がかかることになる。そうなると、圧縮膜であっても引張膜であっても、開口部１１内の中間金属配線１２から層間絶縁膜１０に水平方向の圧力Ｐ５が大きくかかることになる。これに対して、開口部１１の端部をテーパー状にすることで圧力Ｐ５を分散して小さくすることができるため、層間絶縁膜１０の剥れ、浮き、クラックを安定して抑制することができる。この結果、歩留りと品質を安定的に確保することができる。
実施の形態７．
図１２は、本発明の実施の形態７に係る層間絶縁膜を示す断面図である。絶縁膜１７は、下部から上部に向かってＳｉ／Ｎ組成比が段階的に上がるＳｉＮ膜である。図１３は、Ｓｉ／Ｎ組成比とエッチングレートの関係を示す図である。このようにＳｉ／Ｎ組成比が高いとエッチングレートが大きくなる。従って、絶縁膜１７をエッチングする場合、エッチングレートが大きいＳｉ／Ｎ組成比の部分から順番にエッチングされていく。このため、絶縁膜１７の厚みが部分的に薄くなったテーパー形状を形成することができる。また、Ｓｉ／Ｎ組成比の段階的な変化の回数と各段階の膜厚を調整することで、絶縁膜１７の部分的に薄くする箇所の残し厚を調整することができる。
図１２は、本発明の実施の形態７に係る層間絶縁膜を示す断面図である。絶縁膜１７は、下部から上部に向かってＳｉ／Ｎ組成比が段階的に上がるＳｉＮ膜である。図１３は、Ｓｉ／Ｎ組成比とエッチングレートの関係を示す図である。このようにＳｉ／Ｎ組成比が高いとエッチングレートが大きくなる。従って、絶縁膜１７をエッチングする場合、エッチングレートが大きいＳｉ／Ｎ組成比の部分から順番にエッチングされていく。このため、絶縁膜１７の厚みが部分的に薄くなったテーパー形状を形成することができる。また、Ｓｉ／Ｎ組成比の段階的な変化の回数と各段階の膜厚を調整することで、絶縁膜１７の部分的に薄くする箇所の残し厚を調整することができる。
本実施の形態に係る絶縁膜１７を実施の形態１〜５の半導体装置に適用することで、エッチングにより絶縁膜１７の膜厚を調整しやすくなり、絶縁膜１７の状態に合わせて、膜剥れ、膜浮き、膜のクラックの発生を軽減、抑制することができる。
実施の形態８．
図１４は、本発明の実施の形態８に係る層間絶縁膜を示す断面図である。絶縁膜１８は、ＳｉＯ膜１９と、ＳｉＯ膜１９の上に形成されたＳｉＮ膜２０とを有する。上層のＳｉＮ膜２０は、下層のＳｉＯ膜１９よりエッチングレートが大きい。これにより、ＳｉＯに対してＳｉＮを選択的にエッチングする条件でパターニングを実施すると、上層のＳｉＮ膜２０をエッチングしつつ、下層のＳｉＯ膜１９のみ残すことができる。そして、下層のＳｉＯ膜１９の膜厚を調整することで、層間絶縁膜１０の部分的に薄くする箇所の残し厚２１を調整することができる。
図１４は、本発明の実施の形態８に係る層間絶縁膜を示す断面図である。絶縁膜１８は、ＳｉＯ膜１９と、ＳｉＯ膜１９の上に形成されたＳｉＮ膜２０とを有する。上層のＳｉＮ膜２０は、下層のＳｉＯ膜１９よりエッチングレートが大きい。これにより、ＳｉＯに対してＳｉＮを選択的にエッチングする条件でパターニングを実施すると、上層のＳｉＮ膜２０をエッチングしつつ、下層のＳｉＯ膜１９のみ残すことができる。そして、下層のＳｉＯ膜１９の膜厚を調整することで、層間絶縁膜１０の部分的に薄くする箇所の残し厚２１を調整することができる。
本実施の形態に係る絶縁膜１８を実施の形態１〜５の半導体装置に適用することで、エッチングにより絶縁膜１８の膜厚を調整しやすくなり、絶縁膜１８の状態に合わせて、膜剥れ、膜浮き、膜のクラックの発生を軽減、抑制することができる。
１ 下地材料、２，４，１７，１８ 絶縁膜、３ 凹部、１０ 層間絶縁膜、１１，１４ 開口部、１９ ＳｉＯ膜、２０ ＳｉＮ膜
Claims (3)
- 第１の配線と、
前記第１の配線の上に形成され、開口部を有する絶縁膜と、
前記絶縁膜の上に形成され、前記開口部を介して前記第１の配線に接続された第２の配線とを備え、
前記第２の配線の端部の下部において前記絶縁膜に凹部が形成されて厚みが部分的に薄くなり、
前記凹部において前記絶縁膜が切り離されていることを特徴とする半導体装置。 - 前記絶縁膜は、下部から上部に向かってＳｉ／Ｎ組成比が段階的に上がるＳｉＮ膜であることを特徴とする請求項１に記載の半導体装置。
- 前記絶縁膜は、ＳｉＯ膜と、前記ＳｉＯ膜の上に形成されたＳｉＮ膜とを有することを特徴とする請求項１に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/016385 WO2018198199A1 (ja) | 2017-04-25 | 2017-04-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6226113B1 true JP6226113B1 (ja) | 2017-11-08 |
| JPWO2018198199A1 JPWO2018198199A1 (ja) | 2019-06-27 |
Family
ID=60265818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017535933A Active JP6226113B1 (ja) | 2017-04-25 | 2017-04-25 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10937733B2 (ja) |
| JP (1) | JP6226113B1 (ja) |
| CN (1) | CN110537251B (ja) |
| TW (1) | TWI633647B (ja) |
| WO (1) | WO2018198199A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012286A (ja) * | 2004-06-25 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 収差補正素子、電子機器、および光学装置 |
| JP2007123286A (ja) * | 2006-12-21 | 2007-05-17 | Hitachi Displays Ltd | 有機ｅｌ表示装置 |
| JP2008277742A (ja) * | 2007-01-31 | 2008-11-13 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US510562A (en) * | 1893-12-12 | Metallic shelving | ||
| US163661A (en) * | 1875-05-25 | Improvement in table-hinges for sewing-machines | ||
| US5943597A (en) * | 1998-06-15 | 1999-08-24 | Motorola, Inc. | Bumped semiconductor device having a trench for stress relief |
| JP2000332237A (ja) * | 1999-05-17 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2004214594A (ja) * | 2002-11-15 | 2004-07-29 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2006319116A (ja) * | 2005-05-12 | 2006-11-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7855452B2 (en) | 2007-01-31 | 2010-12-21 | Sanyo Electric Co., Ltd. | Semiconductor module, method of manufacturing semiconductor module, and mobile device |
| JP2008311543A (ja) | 2007-06-18 | 2008-12-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP5262212B2 (ja) | 2008-03-20 | 2013-08-14 | 三菱電機株式会社 | フォトセンサーアレイ基板 |
| WO2010035481A1 (ja) | 2008-09-26 | 2010-04-01 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US8188538B2 (en) | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US8188484B2 (en) | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device |
| JP5173863B2 (ja) | 2009-01-20 | 2013-04-03 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US8885127B2 (en) * | 2010-06-10 | 2014-11-11 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for fabricating the same |
| JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
| TWI536508B (zh) * | 2012-08-24 | 2016-06-01 | Ngk Spark Plug Co | Wiring board |
| US10163661B2 (en) * | 2015-06-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked semiconductor devices and methods of forming same |
-
2017
- 2017-04-25 CN CN201780089819.1A patent/CN110537251B/zh active Active
- 2017-04-25 US US16/476,503 patent/US10937733B2/en active Active
- 2017-04-25 WO PCT/JP2017/016385 patent/WO2018198199A1/ja active Application Filing
- 2017-04-25 JP JP2017535933A patent/JP6226113B1/ja active Active
- 2017-06-05 TW TW106118493A patent/TWI633647B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012286A (ja) * | 2004-06-25 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 収差補正素子、電子機器、および光学装置 |
| JP2007123286A (ja) * | 2006-12-21 | 2007-05-17 | Hitachi Displays Ltd | 有機ｅｌ表示装置 |
| JP2008277742A (ja) * | 2007-01-31 | 2008-11-13 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110537251A (zh) | 2019-12-03 |
| US10937733B2 (en) | 2021-03-02 |
| TWI633647B (zh) | 2018-08-21 |
| TW201839953A (zh) | 2018-11-01 |
| CN110537251B (zh) | 2023-07-04 |
| US20200051910A1 (en) | 2020-02-13 |
| WO2018198199A1 (ja) | 2018-11-01 |
| JPWO2018198199A1 (ja) | 2019-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI517383B (zh) | 在背側通孔中直接生長鑽石用於ＧａＮ高電子遷移率電晶體裝置 | |
| US10424508B2 (en) | Interconnection structure having a via structure and fabrication thereof | |
| JP2017123432A (ja) | 半導体装置 | |
| US20170069535A1 (en) | Semiconductor device manufacturing method | |
| WO2016084311A1 (ja) | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 | |
| US20170005024A1 (en) | Semiconductor device | |
| JP6226113B1 (ja) | 半導体装置 | |
| JPWO2018061711A1 (ja) | 半導体装置および製造方法 | |
| US9275982B2 (en) | Method of forming interconnection structure of package structure | |
| JP2015220264A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4611227B2 (ja) | 複合ウエハ構造の製造方法 | |
| US20140367856A1 (en) | Semiconductor manufacturing process and structure thereof | |
| US20130109179A1 (en) | Semiconductor process, semiconductor element and package having semiconductor element | |
| JP6470480B1 (ja) | 電界効果型トランジスタ | |
| JP2013041914A (ja) | 半導体素子および半導体素子の製造方法 | |
| JP2017139266A (ja) | 複合基板、半導体装置、およびこれらの製造方法 | |
| US20170179222A1 (en) | Semiconductor device | |
| JP2015002234A (ja) | 半導体装置及びその製造方法 | |
| US11109171B2 (en) | Semiconductor device and manufacture thereof | |
| JP6708087B2 (ja) | 半導体装置の製造方法 | |
| JP2019186527A (ja) | 電界効果型トランジスタ | |
| JP5700502B2 (ja) | 半導体装置及び製造方法 | |
| JP7249898B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2021229728A1 (ja) | 半導体素子 | |
| US10770306B2 (en) | Method of etching a cavity in a stack of layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170705 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170705 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170925 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6226113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |