JP2004146682A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004146682A JP2004146682A JP2002311397A JP2002311397A JP2004146682A JP 2004146682 A JP2004146682 A JP 2004146682A JP 2002311397 A JP2002311397 A JP 2002311397A JP 2002311397 A JP2002311397 A JP 2002311397A JP 2004146682 A JP2004146682 A JP 2004146682A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- carbon
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 287
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 287
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 68
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052757 nitrogen Inorganic materials 0.000 claims description 34
- 229910052760 oxygen Inorganic materials 0.000 claims description 29
- 239000001301 oxygen Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 138
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 138
- 239000010410 layer Substances 0.000 abstract description 20
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000000126 substance Substances 0.000 description 52
- 229910052751 metal Inorganic materials 0.000 description 38
- 239000002184 metal Substances 0.000 description 38
- 239000002253 acid Substances 0.000 description 36
- 230000006378 damage Effects 0.000 description 32
- 150000001412 amines Chemical class 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 230000000694 effects Effects 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 20
- 239000010949 copper Substances 0.000 description 20
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 20
- 238000011161 development Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 231100000572 poisoning Toxicity 0.000 description 10
- 230000000607 poisoning effect Effects 0.000 description 10
- 230000002950 deficient Effects 0.000 description 9
- 239000004925 Acrylic resin Substances 0.000 description 8
- 229920000178 Acrylic resin Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 7
- JJQZDUKDJDQPMQ-UHFFFAOYSA-N dimethoxy(dimethyl)silane Chemical compound CO[Si](C)(C)OC JJQZDUKDJDQPMQ-UHFFFAOYSA-N 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000013543 active substance Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- ROSDSFDQCJNGOL-UHFFFAOYSA-N Dimethylamine Chemical compound CNC ROSDSFDQCJNGOL-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BAVYZALUXZFZLV-UHFFFAOYSA-N Methylamine Chemical compound NC BAVYZALUXZFZLV-UHFFFAOYSA-N 0.000 description 1
- XFJRVKQTVNCACZ-UHFFFAOYSA-N ac1l9fmv Chemical compound NC.NC XFJRVKQTVNCACZ-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 150000001343 alkyl silanes Chemical class 0.000 description 1
- 125000005376 alkyl siloxane group Chemical group 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】配線間の絶縁膜として炭素含有シリコン酸化膜を用いた半導体装置において配線構造の不良を防止する。
【解決手段】下層金属配線１０４と上層金属配線１１３との間の層間絶縁膜として、密度又は炭素濃度が厚さ方向に連続的に変化する炭素含有絶縁膜（第３の絶縁膜１０６）を用いる。
【選択図】 図１
【解決手段】下層金属配線１０４と上層金属配線１１３との間の層間絶縁膜として、密度又は炭素濃度が厚さ方向に連続的に変化する炭素含有絶縁膜（第３の絶縁膜１０６）を用いる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、特に配線形成技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、配線間隔が狭小化し、その結果、配線間に生じる電気寄生容量が増大してきている。それに対して、高速動作が必要な半導体集積回路においては配線間の電気寄生容量を小さくすることが必要とされている。
【０００３】
現在、配線間の電気寄生容量を低減させるために、配線間に形成される絶縁膜の比誘電率を低減させる方法が実現されている。従来、配線間の絶縁膜としてはシリコン酸化膜（比誘電率３．９〜４．２）が多用されている。また、一部の半導体集積回路においては、従来のシリコン酸化膜と比べて比誘電率が低減された配線間の絶縁膜として、フッ素含有シリコン酸化膜（比誘電率３．５〜３．８）が実現されている。さらに、現在、配線間の電気寄生容量を最も低減できる方法として、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた半導体装置が提案されている。
【０００４】
炭素含有シリコン酸化膜においては、体積が大きなアルキル基又はフェニル基の形で炭素が膜中に存在している。これにより、炭素含有シリコン酸化膜の密度（１．０〜１．３ｇ／ｃｍ３ ）がシリコン酸化膜の密度（２．３ｇ／ｃｍ３ ）よりも小さくなる結果、炭素含有シリコン酸化膜による比誘電率の低減を実現することができる。例えば、膜密度が１．３ｇ／ｃｍ３ 程度で且つ膜中炭素濃度が２０ａｔ％程度の炭素含有シリコン酸化膜によって、２．８程度の比誘電率を実現することができる。
【０００５】
図７は、配線間の絶縁膜として従来の炭素含有シリコン酸化膜を用いた半導体装置の配線構造を示す図である（特許文献１参照）。
【０００６】
図７に示すように、シリコン基板（図示省略）上に形成されたシリコン酸化膜からなる第１の絶縁膜１中に、第１のタンタルナイトライド膜２及び第１の銅膜３からなる下層金属配線４が形成されている。下層金属配線４の上及び第１の絶縁膜１の上には、シリコン炭化膜からなる第２の絶縁膜５が形成されている。第２の絶縁膜５の上には炭素含有シリコン酸化膜からなる第３の絶縁膜６が形成されている。第３の絶縁膜６は、その表面部が改質されてなるダメージ層６ａを有する。第３の絶縁膜６の上には第４の絶縁膜７が形成されている。第３の絶縁膜６及び第４の絶縁膜７には、下層金属配線４に達するスルーホール８、及び上層配線用の配線溝９が形成されている。スルーホール８には、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなるプラグ１２が形成されている。配線溝９には、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなり且つプラグ１２を介して下層金属配線４と接続する上層金属配線１３が形成されている。
【０００７】
【特許文献１】
特開平１１−８７５０３号公報（段落番号００１５〜００３４）
【０００８】
【発明が解決しようとする課題】
しかしながら、前述の従来の半導体装置においては、配線構造が不良になるという問題、具体的には、上層金属配線１３がプラグ１２と接続するように形成されていないという問題、言い換えると、配線溝９がスルーホール８と接続するように形成されていないという問題がある。
【０００９】
前記に鑑み、本発明は、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた半導体装置において配線構造の不良を防止することを目的とする。
【００１０】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者らは、配線間の絶縁膜として従来の炭素含有シリコン酸化膜を用いた半導体装置において、前述の配線構造の不良が生じる原因を検討してみた。以下、その検討結果について説明する。
【００１１】
図８（ａ）〜（ｄ）及び図９（ａ）〜（ｃ）は、配線間の絶縁膜として従来の炭素含有シリコン酸化膜を用いた半導体装置の製造方法の各工程を示す断面図である。尚、図８（ａ）〜（ｄ）及び図９（ａ）〜（ｃ）において、図７に示す従来の半導体装置と同一の部材には同一の符号を付す。
【００１２】
まず、図８（ａ）に示すように、シリコン基板（図示省略）上に形成されたシリコン酸化膜からなる第１の絶縁膜１の上に、下層配線形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとして第１の絶縁膜１に対してドライエッチングを行なって下層配線用の配線溝を形成する。その後、該配線溝が完全に埋まるように、第１のタンタルナイトライド膜２及び第１の銅膜３を順次堆積した後、第１のタンタルナイトライド膜２及び第１の銅膜３のそれぞれにおける配線溝の外側部分をＣＭＰ法により除去して下層金属配線４を形成する。
【００１３】
次に、図８（ｂ）に示すように、第１の絶縁膜１の上及び下層金属配線４の上に、シリコン炭化膜からなる厚さ５０ｎｍの第２の絶縁膜５を堆積する。続いて、第２の絶縁膜５の上に、炭素含有シリコン酸化膜からなる厚さ５００ｎｍの第３の絶縁膜６を堆積する。ここで、一般的に、炭素含有シリコン酸化膜を形成する方法においては、窒素を含まない原材料が用いられる。具体的には、アルキルシランとＯ２ 又はＣＯ２ 等の酸化剤との存在下でのプラズマＣＶＤ法による成膜方法、又はアルキルシロキサンとＨｅ等との存在下でのプラズマＣＶＤ法による成膜方法が代表的な炭素含有シリコン酸化膜の形成方法である。
【００１４】
しかしながら、前述したように、炭素含有シリコン酸化膜は、配線間に用いられる従来の絶縁膜、例えばシリコン酸化膜等と比べて膜密度が低い。そのため、炭素含有シリコン酸化膜が大気に暴露された際に、大気中に存在する窒素等が膜中に吸収されるという問題点がある。
【００１５】
次に、図８（ｃ）に示すように、第３の絶縁膜６の上に、シリコン酸化膜からなる厚さ５０ｎｍの第４の絶縁膜７をプラズマＣＶＤ法により堆積する。第４の絶縁膜７を形成する理由は次の通りである。すなわち、炭素含有シリコン酸化膜よりなる第３の絶縁膜６はその機械的強度が弱いので、物理的ダメージを及ぼすＣＭＰ工程を実施する際（図９（ｃ）参照）に第３の絶縁膜６が破壊されることを防ぐために、機械的強度を持つ膜によって第３の絶縁膜６をキャップする必要があるからである。また、配線形成後の各工程においては、処理温度を低くすると共に熱負荷を小さくする必要があるため、第４の絶縁膜７の成膜方法としては一般的にプラズマＣＶＤ法が用いられる。
【００１６】
ところが、プラズマＣＶＤ法により第４の絶縁膜７を堆積する際に、炭素含有シリコン酸化膜よりなる第３の絶縁膜６の表面がプラズマによる損傷を受ける結果、第３の絶縁膜６の表面部にダメージ層６ａが形成される。ここで、第３の絶縁膜６つまり炭素含有シリコン酸化膜は、その膜密度が低いためにプラズマダメージを受けやすい。炭素含有シリコン酸化膜がプラズマによる損傷を受けると、膜中のＳｉ−Ｏ−ＣＨ３ 結合又はＳｉ−ＣＨ３ 結合が破壊され、その結果、ＯＨ− 又はＣＨ３ −等の塩基性物質が形成される、また、炭素含有シリコン酸化膜がプラズマダメージを受ける際に該膜中又はプラズマ雰囲気中に窒素が含まれている場合には、塩基であるメチルアミン（モノメチルアミン：ＮＨ２ＣＨ３、ジメチルアミン：ＮＨ（ＣＨ３ ）２ 、トリメチルアミン：Ｎ（ＣＨ３）３）が形成される。また、炭素含有シリコン酸化膜がプラズマによる損傷を受けて形成されたダメージ層６ａは、親水性の膜であって、炭素含有シリコン酸化膜（第３の絶縁膜６）中に存在する窒素に起因して生じたアミンの拡散を促進させる層として機能する。
【００１７】
次に、第４の絶縁膜７の上に、スルーホール形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとしてし、第４の絶縁膜７、第３の絶縁膜６及び第２の絶縁膜５に対してドライエッチングを行なって、図８（ｄ）に示すように、スルーホール８を下層金属配線４の表面が露出するように形成する。スルーホール８は、下層金属配線４とその上層配線となる金属配線とを電気的に接続させるために設けられる。
【００１８】
次に、上層配線用の配線溝を形成するために、スルーホール８が形成された第４の絶縁膜７の上に、アクリル系化学増幅型フォトレジストを塗布した後、塗布されたフォトレジストに対して、所望の配線溝パターン（開口パターン）が形成されるように波長１９３ｎｍの光を用いて露光を行なう。このとき、化学増幅型レジスト中に含まれる酸発生剤が光の照射により酸を発生し、該発生した酸が、レジストの主原料であるアクリル系樹脂と反応する結果、アクリル系樹脂の構造が現像液に可溶な構造に変化する。また、アクリル系樹脂と酸との反応時には、反応生成物としての酸が副次的に発生するため、フォトレジストにおける露光された部分では、アクリル系樹脂の構造を現像液に可溶な構造に変化させる反応が連続的に進む。従って、露光後のフォトレジストに対して現像を行なうことによって、図９（ａ）に示すように、第４の絶縁膜７の上に、配線溝形成領域に開口部１４ａを持つレジスト膜１４が形成される。
【００１９】
しかしながら、このとき、レジスト膜１４におけるスルーホール８の上側部分には、開口が不完全な半開口部１４ｂが形成されてしまう。言い換えると、スルーホール８の近傍に形成されたフォトレジストに対しては現像を十分に行なうことができず、その結果、スルーホール８の近傍は配線溝形成領域であるにも関わらず、スルーホール８の内部及び上側にレジストが残留するので、所望の配線溝パターンを形成することができない。この理由は次のように考えられる。すなわち、第４の絶縁膜７の下側に形成されている第３の絶縁膜６つまり炭素含有シリコン酸化膜に含まれるアミンがスルーホール８を通ってフォトレジスト中に拡散する。また、炭素含有シリコン酸化膜がプラズマにより損傷を受けてなるダメージ層６ａに含まれる塩基性物質等がスルーホール８を通ってフォトレジスト中に拡散する。その結果、レジスト中の塩基の濃度が上昇するレジストポイズニング現象が生じる。スルーホール８を通ってフォトレジスト中に拡散した塩基性物質等は、配線溝パターンを形成するための露光時にレジスト中の酸発生材から生じる酸を中和してしまう。これによって、アクリル系化学増幅型レジストにおける連続的な酸発生反応が進行しなくなるので、前述のような現像不良が起こる。この現像不良はスルーホール８の近傍で顕著に起こる。その理由は次の通りである。すなわち、第４の絶縁膜７を構成するシリコン酸化膜の膜密度が２．３ｇ／ｃｍ３ と高いため、アミンや塩基性物質が第４の絶縁膜７中を拡散することは困難であるので、第４の絶縁膜７に形成された開口部であるスルーホール８からアミンや塩基性物質が集中的に出てくる。
【００２０】
次に、レジスト膜１４をマスクとして第４の絶縁膜７及び第３の絶縁膜６に対してドライエッチングを行なうことにより、図９（ｂ）に示すように、配線溝９を形成する。しかしながら、このとき、レジスト膜１４におけるスルーホール８の上側部分には、現像不良に起因して半開口部１４ｂしか形成されていないため（図９（ａ）参照）、言い換えると、スルーホール８の内部及びその上側にレジストが残っているため、配線溝９をスルーホール８と接続するように形成することはできない。
【００２１】
次に、レジスト膜１４を除去して基板洗浄を行なった後、スルーホール８及び配線溝９のそれぞれが完全に埋まるように、第２のタンタルナイトライド膜１０及び第２の銅膜１１を順次堆積する。その後、第２のタンタルナイトライド膜１０及び第２の銅膜１１のそれぞれにおけるスルーホール８又は配線溝９の外側部分をＣＭＰ法により除去する。これにより、スルーホール８に、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなり且つ下層金属配線４と接続するプラグ１２が形成される。また、配線溝９に、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなる上層金属配線１３が形成される。しかしながら、上層金属配線１３がプラグ１２と接続するように形成されていないため、金属配線構造が不良な半導体装置が形成されてしまう。
【００２２】
本願発明者らは、以上の検討結果、具体的には、炭素含有シリコン酸化膜に形成されたスルーホールを通ってレジスト中に拡散する塩基性物質等によって現像不良（つまりパターニング不良）が生じ、それにより配線構造に不良が生じるという検討結果をふまえて、本発明の基礎となるアイデアを着想するに至った。
【００２３】
本願発明者らによるアイデアの一つは、炭素含有シリコン酸化膜の最上部の密度を膜全体の平均密度よりも高くするということである。すなわち、炭素含有シリコン酸化膜の最上部の密度を増加させることにより、炭素含有シリコン酸化膜の上に異なる種類の膜を形成する際における、炭素含有シリコン酸化膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制することができる。また、炭素含有シリコン酸化膜の最上部の密度を増加させることにより、大気中の窒素が炭素含有シリコン酸化膜中に吸収されることも抑制できる。このため、炭素含有シリコン酸化膜から窒素や塩基性物質がスルーホールを通ってレジスト中に拡散することを抑制できるので、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。従って、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた場合にも配線構造に不良が生じることを防止できる。具体的には、数百ｎｍの厚さと１．３ｇ／ｃｍ３ の平均膜密度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最上部の密度を１．８ｇ／ｃｍ３ にすることによって、前述の効果が得られた。
【００２４】
また、本願発明者らは、炭素含有シリコン酸化膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くすることによって、前述の「炭素含有シリコン酸化膜の最上部の密度を膜全体の平均密度よりも高くする」ことによる効果と同様の効果が得られることを見出した。具体的には、数百ｎｍの厚さと２０ａｔ％の平均炭素濃度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最上部の炭素濃度を３０ａｔ％にすることによって、前述の効果が得られた。尚、この場合、炭素含有シリコン酸化膜の最上部が、実質的に酸素を含まないシリコン炭化膜であってもよい。
【００２５】
また、本願発明者らは、炭素含有シリコン酸化膜の最下部の密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くすることにより、炭素含有シリコン酸化膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有シリコン酸化膜中に拡散してくることを抑制できることを見出した。これにより、炭素含有シリコン酸化膜に形成されたスルーホールの近傍における化学増幅型レジストのパターニング不良を防止できるので、配線構造の不良を防止できる。これは、炭素含有シリコン酸化膜とその下側に形成される下層配線との間に、窒素を含む絶縁膜を形成する場合に特に有効である。具体的には、数百ｎｍの厚さと１．３ｇ／ｃｍ３ の平均膜密度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最下部の密度を１．８ｇ／ｃｍ３ にすることによって、前述の効果が得られた。また、数百ｎｍの厚さと２０ａｔ％の平均炭素濃度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最下部の炭素濃度を３０ａｔ％にすることによって、前述の効果が得られた。尚、炭素含有シリコン酸化膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、炭素含有シリコン酸化膜の最下部が、実質的に酸素を含まないシリコン炭化膜であってもよい。
【００２６】
ところで、本願発明者らは、最上部の密度が膜全体の平均密度よりも高い炭素含有シリコン酸化膜を形成するための方法として、以下に述べるような幾つかの方法を検討してみた。
【００２７】
まず、本願発明者らは、第１の方法として、一の炭素含有シリコン酸化膜をプラズマＣＶＤ法により形成した後、不連続的に、言い換えると、プラズマ放電を継続することなく、一の炭素含有シリコン酸化膜よりも膜密度の高い他の炭素含有シリコン酸化膜をプラズマＣＶＤ法により形成してみた。ところが、この方法では、他の炭素含有シリコン酸化膜（上層）を形成する際の初期放電によって、一の炭素含有シリコン酸化膜（下層）が損傷を受ける結果、パターニング不良の原因となる塩基性物質等の発生を抑制できなかった。また、この方法と同様の方法によって、最上部の炭素濃度が膜全体の平均炭素濃度よりも高い炭素含有シリコン酸化膜を形成した場合にも同様の問題が生じた。
【００２８】
次に、本願発明者らは、第２の方法として、炭素含有シリコン酸化膜を成膜した後、４００℃程度の高温下でＨｅ、Ａｒ、Ｏ２ 又はＮＨ３ 等の各種ガスのプラズマを用いることにより炭素含有シリコン酸化膜に対して表面改質を行ない、それにより炭素含有シリコン酸化膜の表面部の密度を高くすることを試みた。ところが、この方法では、いったん形成された炭素含有シリコン酸化膜中のＳｉ−Ｏ−ＣＨ３ 結合やＳｉ−ＣＨ３ 結合が破壊されてＯＨ− 又はＣＨ３ −等の塩基性物質が形成されるため、化学増幅型レジストのパターニング不良を防止することができなかった。また、この方法と同様の方法によって、最上部の炭素濃度が膜全体の平均炭素濃度よりも高い炭素含有シリコン酸化膜を形成した場合にも同様の問題が生じた。
【００２９】
すなわち、炭素含有シリコン酸化膜の最上部又は最下部の密度を膜全体の平均密度よりも高くする場合、炭素含有シリコン酸化膜の密度を厚さ方向に連続的に変化させる必要があることを本願発明者らは見出した。同様に、炭素含有シリコン酸化膜の最上部又は最下部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、炭素含有シリコン酸化膜の炭素濃度を厚さ方向に連続的に変化させる必要があることを本願発明者らは見出した。
【００３０】
本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係る第１の半導体装置は、基板の上に形成された下層配線と、下層配線の上に形成され、シリコン及び炭素を含む第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜と、第２の絶縁膜及び第１の絶縁膜に埋め込まれた上層配線と、第１の絶縁膜における上層配線の下側部分に埋め込まれ、且つ下層配線と上層配線とを接続するプラグとを備え、第１の絶縁膜の密度が厚さ方向に連続的に変化している。
【００３１】
第１の半導体装置によると、下層配線と上層配線との間に形成され、シリコン及び炭素を含む第１の絶縁膜（以下、炭素含有絶縁膜と称する）における密度が厚さ方向に連続的に変化している。このため、例えば炭素含有絶縁膜の最上部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の密度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００３２】
第１の半導体装置において、炭素含有絶縁膜の最上部の密度を膜全体の平均密度よりも高くする場合、最上部の密度は１．８ｇ／ｃｍ３ 以上であり、平均密度は１．４ｇ／ｃｍ３ 以下であることが好ましい。
【００３３】
このようにすると、前述の効果が確実に得られる。
【００３４】
第１の半導体装置において、炭素含有絶縁膜の最下部の密度を膜全体の平均密度よりも高くする場合、最下部の密度は１．８ｇ／ｃｍ３ 以上であり、平均密度は１．４ｇ／ｃｍ３ 以下であることが好ましい。
【００３５】
このようにすると、前述の効果が確実に得られる。
【００３６】
本発明に係る第２の半導体装置は、基板の上に形成された下層配線と、下層配線の上に形成され、シリコン及び炭素を含む第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜と、第２の絶縁膜及び第１の絶縁膜に埋め込まれた上層配線と、第１の絶縁膜における上層配線の下側部分に埋め込まれ、且つ下層配線と上層配線とを接続するプラグとを備え、第１の絶縁膜の炭素濃度が厚さ方向に連続的に変化している。
【００３７】
第２の半導体装置によると、下層配線と上層配線との間に形成され、シリコン及び炭素を含む第１の絶縁膜、つまり炭素含有絶縁膜の炭素濃度が厚さ方向に連続的に変化している。このため、例えば炭素含有絶縁膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の炭素濃度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまりスルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００３８】
第２の半導体装置において、炭素含有絶縁膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、最上部の炭素濃度は３０ａｔ％以上であり、平均炭素濃度は２０ａｔ％以下であることが好ましい。
【００３９】
このようにすると、前述の効果が確実に得られる。
【００４０】
第２の半導体装置において、炭素含有絶縁膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、最下部の炭素濃度は３０ａｔ％以上であり、平均炭素濃度は２０ａｔ％以下であることが好ましい。
【００４１】
このようにすると、前述の効果が確実に得られる。
【００４２】
第１又は第２の半導体装置において、第２の絶縁膜全体の平均密度は１．５ｇ／ｃｍ３ 以上で且つ１．７ｇ／ｃｍ３ 以下であることが好ましい。
【００４３】
このようにすると、炭素含有絶縁膜中の塩基性物質等が第２の絶縁膜中を拡散しやすくなる。このため、炭素含有絶縁膜中に生じる塩基性物質等の総量が同じであるとすると、膜密度が１．７ｇ／ｃｍ３ を越える第２の絶縁膜を用いる場合と比べて、炭素含有絶縁膜に形成されたスルーホール内に塩基性物質等が集中して拡散してくることを抑制できる。従って、スルーホールの近傍におけるレジストのパターニング不良をより確実に防止できる。
【００４４】
第１又は第２の半導体装置において、第２の絶縁膜における第１の絶縁膜と接する部分は、シリコンに対する酸素の存在比が２よりも小さい組成を持つことが好ましい。
【００４５】
このようにすると、第２の絶縁膜をプラズマＣＶＤ法により堆積する場合、第２の絶縁膜の堆積工程の初期を、酸素が不足する状態で行なうことができる。すなわち、第２の絶縁膜の堆積初期において、炭素含有絶縁膜にプラズマダメージを与える酸素イオン又は酸素ラジカルを低減できるので、炭素含有絶縁膜の損傷又は破壊の程度をより確実に低減できる。また、第２の絶縁膜の堆積初期に形成されたシリコンリッチな絶縁膜によって、その後の第２の絶縁膜の堆積工程で炭素含有絶縁膜がプラズマにより損傷を受けることをより確実に防止できる。
【００４６】
本発明に係る第１の半導体装置の製造方法は、基板の上に下層配線を形成する工程と、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に、下層配線が露出するようにビアホールを形成する工程と、ビアホールが形成された第２の絶縁膜の上に、ビアホールの形成領域を含む配線溝形成領域に開口部を持つレジスト膜を形成する工程と、レジスト膜をマスクとして第２の絶縁膜及び第１の絶縁膜に対してエッチングを行なって、ビアホールと接続する配線溝を形成する工程と、ビアホール及び配線溝に導電膜を埋め込むことにより、下層配線と接続するプラグ、及びプラグを介して下層配線と接続する上層配線を形成する工程とを備え、第１の絶縁膜を形成する工程は、第１の絶縁膜の密度を厚さ方向に連続的に変化させる工程を含む。
【００４７】
第１の半導体装置の製造方法によると、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜、つまり炭素含有絶縁膜を形成する工程において、炭素含有絶縁膜の密度を厚さ方向に連続的に変化させる。このため、例えば炭素含有絶縁膜の最上部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の密度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００４８】
本発明に係る第２の半導体装置の製造方法は、基板の上に下層配線を形成する工程と、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に、下層配線が露出するようにビアホールを形成する工程と、ビアホールが形成された第２の絶縁膜の上に、ビアホールの形成領域を含む配線溝形成領域に開口部を持つレジスト膜を形成する工程と、レジスト膜をマスクとして第２の絶縁膜及び第１の絶縁膜に対してエッチングを行なって、ビアホールと接続する配線溝を形成する工程と、ビアホール及び配線溝に導電膜を埋め込むことにより、下層配線と接続するプラグ、及びプラグを介して下層配線と接続する上層配線を形成する工程とを備え、第１の絶縁膜を形成する工程は、第１の絶縁膜の炭素濃度を厚さ方向に連続的に変化させる工程を含む。
【００４９】
第２の半導体装置の製造方法によると、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜、つまり炭素含有絶縁膜を形成する工程において、炭素含有絶縁膜の炭素濃度を厚さ方向に連続的に変化させる。このため、例えば炭素含有絶縁膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の炭素濃度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００５０】
第１又は第２の半導体装置の製造方法において、第２の絶縁膜を形成する工程は、少なくともシリコン供給ガス及び酸素供給ガスを用いてプラズマＣＶＤ法により第２の絶縁膜を堆積すると共に、第２の絶縁膜における第１の絶縁膜と接する部分が、シリコンに対する酸素の存在比が２よりも小さい組成を持つように、第２の絶縁膜の堆積初期における酸素供給ガスの流量を少なくする工程を含むことが好ましい。
【００５１】
このようにすると、第２の絶縁膜の堆積工程の初期を、酸素が不足する状態で行なうことができる。すなわち、第２の絶縁膜の堆積初期において、炭素含有絶縁膜にプラズマダメージを与える酸素イオン又は酸素ラジカルを低減できるので、炭素含有絶縁膜の損傷又は破壊の程度をより確実に低減できる。また、第２の絶縁膜の堆積初期に形成されたシリコンリッチな絶縁膜によって、その後の第２の絶縁膜の堆積工程で炭素含有絶縁膜がプラズマにより損傷を受けることをより確実に防止できる。
【００５２】
第１又は第２の半導体装置の製造方法において、第１の絶縁膜を形成する工程と第２の絶縁膜を形成する工程との間において、基板が窒素を含む雰囲気にさらされることを防止することが好ましい。
【００５３】
このようにすると、炭素含有絶縁膜における窒素吸収量を最小限に抑制できるので、炭素含有絶縁膜中に生じたメチル基等と窒素とが反応することを抑制できる。このため、炭素含有絶縁膜中にアミン物質等の塩基性物質が大量に形成されることを防止できる。
【００５４】
第１又は第２の半導体装置の製造方法において、第２の絶縁膜を形成する工程は、スピンコート法又は熱ＣＶＤ法を用いて行なわれることが好ましい。
【００５５】
このようにすると、プラズマＣＶＤ法により第２の絶縁膜を形成する場合と比べて、炭素含有絶縁膜に対するプラズマダメージを確実に防止できる。
【００５６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００５７】
図１は、第１の実施形態に係る半導体装置の断面構成を示す図である。
【００５８】
図１に示すように、シリコン基板１００上に形成された、シリコン酸化膜からなる第１の絶縁膜１０１中に、第１のタンタルナイトライド膜１０２及び第１の銅膜１０３からなる下層金属配線１０４が形成されている。下層金属配線１０４の上及び第１の絶縁膜１０１の上には、シリコン炭化膜からなる第２の絶縁膜１０５が形成されている。第２の絶縁膜１０５は、下層金属配線１０４に含まれる銅原子の拡散を防止すると共に、下層金属配線１０４上に層間絶縁膜等を形成する工程で下層金属配線１０４が酸化されることを防止する。第２の絶縁膜１０５の上には、例えば炭素含有シリコン酸化膜からなる第３の絶縁膜１０６（「特許請求の範囲」の「第１の絶縁膜」）が形成されている。第３の絶縁膜１０６の上には、例えばシリコン酸化膜からなる第４の絶縁膜１０７（「特許請求の範囲」の「第２の絶縁膜」）が形成されている。第３の絶縁膜１０６及び第４の絶縁膜１０７には、下層金属配線１０４に達するスルーホール１０８、及び上層配線用の配線溝１０９が形成されている。スルーホール１０８には、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなるプラグ１１２が形成されている。配線溝１０９には、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなり且つプラグ１１２を介して下層金属配線１０４と接続する上層金属配線１１３が形成されている。
【００５９】
本実施形態の特徴は、第３の絶縁膜１０６となる炭素含有シリコン酸化膜における密度及び炭素濃度が、厚さ方向に連続的に変化していることである。具体的には、第３の絶縁膜１０６（総膜厚５００ｎｍ）における厚さ１０ｎｍ程度の最上部１０６ａ及び厚さ１０ｎｍ程度の最下部１０６ｂの密度及び炭素濃度は約１．８ｇ／ｃｍ３ 及び約３０ａｔ％である。また、第３の絶縁膜１０６の平均密度及び平均炭素濃度は約１．３ｇ／ｃｍ３ 及び約２０ａｔ％である。すなわち、第３の絶縁膜１０６においては、下部から中央部に向けて密度及び炭素濃度が連続的に減少すると共に中央部から上部に向けて密度及び炭素濃度が連続的に増加する。
【００６０】
次に、第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００６１】
図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）において、図１に示す、第１の実施形態に係る半導体装置と同一の部材には同一の符号を付す。
【００６２】
まず、図２（ａ）に示すように、シリコン基板１００上に形成された、シリコン酸化膜からなる第１の絶縁膜１０１の上に、下層配線形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとして第１の絶縁膜１０１に対してドライエッチングを行なって下層配線用の配線溝を形成する。その後、該配線溝が完全に埋まるように、第１のタンタルナイトライド膜１０２及び第１の銅膜１０３を順次堆積した後、第１のタンタルナイトライド膜１０２及び第１の銅膜１０３のそれぞれにおける配線溝の外側部分をＣＭＰ法により除去して下層金属配線１０４を形成する。その後、第１の絶縁膜１０１の上及び下層金属配線１０４の上に、シリコン炭化膜からなる厚さ５０ｎｍ程度の第２の絶縁膜１０５を堆積する。
【００６３】
次に、図２（ｂ）に示すように、第２の絶縁膜１０５の上に、平均密度が約１．３ｇ／ｃｍ３ で且つ平均炭素濃度が約２０ａｔ％の炭素含有シリコン酸化膜からなる厚さ５００ｎｍ程度の第３の絶縁膜１０６を形成する。前述のように、第３の絶縁膜１０６は、密度が約１．８ｇ／ｃｍ３ で且つ炭素濃度が約３０ａｔ％の最上部１０６ａ（厚さ１０ｎｍ程度）及び最下部１０６ｂ（厚さ１０ｎｍ程度）を有している。すなわち、第３の絶縁膜１０６においては、下部から中央部に向けて密度及び炭素濃度が連続的に減少すると共に中央部から上部に向けて密度及び炭素濃度が連続的に増加する。
【００６４】
ここで、最上部の膜密度が１．８ｇ／ｃｍ３ 以上になるような炭素含有シリコン酸化膜の形成方法について詳しく述べる。
【００６５】
本実施形態においては、例えば、原料ガス（シリコン供給ガス）となるジメチルジメトキシシラン（Ｓｉ（ＣＨ３）２（ＯＣＨ３）２）とヘリウム（Ｈｅ）ガスとを用いてプラズマＣＶＤ法により炭素含有シリコン酸化膜を形成する。このとき、成膜温度が４００℃、成膜圧力が５００Ｐａ、ジメチルジメトキシシランの流量が１５０ｍｌ／ｃｍ２（標準状態）、Ｈｅの流量が１００ｍｌ／ｃｍ２（標準状態）の基本成膜条件で１３．５６ＭＨｚの高周波電力の印加を行なうことにより、膜密度が１．３ｇ／ｃｍ３ 程度、炭素濃度が２０ａｔ％程度、比誘電率が２．８程度の炭素含有シリコン酸化膜を形成することができる。また、ジメチルジメトキシシラン流量以外の基本成膜条件（成膜温度、成膜圧力、Ｈｅ流量）と高周波電力とを変更せずに、ジメチルジメトキシシラン流量のみを１５０ｍｌ／ｃｍ２（標準状態）から１０ｍｌ／ｃｍ２（標準状態）に変更した条件で成膜を行なうと、供給されるシリコン成分が大きく減少すると共に成膜速度が基本成膜条件時の１／５程度に低下する。その結果、相対的に膜密度及び炭素濃度が高い炭素含有シリコン酸化膜、具体的には、膜密度が１．８ｇ／ｃｍ３ 程度、炭素濃度が３０ａｔ％程度、比誘電率が５．０程度の炭素含有シリコン酸化膜が形成される。そこで、本実施形態では、炭素含有シリコン酸化膜の成膜時の最終段階にジメチルジメトキシシラン流量を１５０ｍｌ／ｃｍ２（標準状態）から１０ｍｌ／ｃｍ２（標準状態）に連続的に低減させながら成膜を行なう。このような成膜方法により、最上部のみ膜密度が高い炭素含有シリコン酸化膜を形成することができる。尚、炭素含有シリコン酸化膜の成膜は、高周波電力をオフすることによって終了する。
【００６６】
図４は、以上に説明した成膜方法により、最上部のみ膜密度が高い炭素含有シリコン酸化膜を成膜するときの主なパラメータの時間変化を示す図である。
【００６７】
図５は、以上に説明した成膜方法により形成された炭素含有シリコン酸化膜における、厚さ方向の膜組成の変化を示す図である。尚、図５において、横軸に膜表面からの深さを示すと共に縦軸に膜中に含まれる各元素の原子濃度を示している。図５に示すように、炭素含有シリコン酸化膜の成膜時の最終段階においてシリコン供給ガスの流量を低下させているため、膜最上部のシリコン濃度及び酸素濃度が減少している。一方、膜最上部の炭素濃度は、膜最上部のシリコン濃度及び酸素濃度の減少量と比較して大きく上昇している。これにより、炭素濃度及び膜密度が高い最上部を持つ炭素含有シリコン酸化膜、具体的には、膜密度が１．８ｇ／ｃｍ３ 程度、炭素濃度が３０ａｔ％程度の最上部を持つ炭素含有シリコン酸化膜を形成できる。
【００６８】
尚、最下部の膜密度が１．８ｇ／ｃｍ３ 以上になるような炭素含有シリコン酸化膜を形成するためには、炭素含有シリコン酸化膜の成膜初期段階にジメチルジメトキシシラン流量を１０ｍｌ／ｃｍ２（標準状態）から１５０ｍｌ／ｃｍ２（標準状態）に連続的に増加させながら成膜を行なえばよい。
【００６９】
次に、図２（ｃ）に示すように、第３の絶縁膜１０６の上に、例えばシリコン酸化膜からなる厚さ５０ｎｍ程度の第４の絶縁膜１０７をプラズマＣＶＤ法により堆積する。第４の絶縁膜１０７を形成する理由は次の通りである。すなわち、炭素含有シリコン酸化膜よりなる第３の絶縁膜１０６はその機械的強度が弱いので、物理的ダメージを及ぼすＣＭＰ工程を実施する際（図３（ｃ）参照）に第３の絶縁膜１０６が破壊されることを防ぐために、機械的強度を持つ膜によって第３の絶縁膜１０６をキャップする必要があるからである。また、配線形成後の各工程においては、処理温度を低くすると共に熱負荷を小さくする必要があるため、第４の絶縁膜１０７の成膜方法としては一般的にプラズマＣＶＤ法が用いられる。
【００７０】
ところで、プラズマＣＶＤ法により第４の絶縁膜１０７を堆積する際に、炭素含有シリコン酸化膜よりなる第３の絶縁膜１０６の表面がプラズマによる損傷を受ける。炭素含有シリコン酸化膜がプラズマによる損傷を受けると、膜中のＳｉ−Ｏ−ＣＨ３ 結合又はＳｉ−ＣＨ３ 結合が破壊され、その結果、ＯＨ− 又はＣＨ３ −等の塩基性物質が形成される、また、炭素含有シリコン酸化膜がプラズマによる損傷を受けて形成されたダメージ層は、炭素含有シリコン酸化膜中に微量に存在する窒素に起因して生じたアミンの拡散を促進させる層として機能する。
【００７１】
しかしながら、本実施形態においては、第３の絶縁膜１０６の最上部の膜密度又は炭素濃度が高いため、第３の絶縁膜１０６にプラズマダメージによる損傷がほとんど生じない。その結果、炭素含有シリコン酸化膜の表面部における塩基性物質等の生成が抑制される。
【００７２】
次に、第４の絶縁膜１０７の上に、スルーホール形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとして、第４の絶縁膜１０７、第３の絶縁膜１０６及び第２の絶縁膜１０５に対してドライエッチングを行なって、図２（ｄ）に示すように、スルーホール１０８を下層金属配線１０４の表面が露出するように形成する。スルーホール１０８は、下層金属配線１０４とその上層配線となる金属配線とを電気的に接続させるために設けられる。
【００７３】
次に、上層配線用の配線溝を形成するために、スルーホール１０８が形成された第４の絶縁膜１０７の上に、アクリル系化学増幅型フォトレジストを塗布した後、塗布されたフォトレジストに対して、所望の配線溝パターン（開口パターン）が形成されるように波長１９３ｎｍの光を用いて露光を行なう。このとき、化学増幅型レジスト中に含まれる酸発生剤が光の照射により酸を発生し、該発生した酸が、レジストの主原料であるアクリル系樹脂と反応する結果、アクリル系樹脂の構造が現像液に可溶な構造に変化する。また、アクリル系樹脂と酸との反応時には、反応生成物としての酸が副次的に発生するため、フォトレジストにおける露光された部分では、アクリル系樹脂の構造を現像液に可溶な構造に変化させる反応が連続的に進む。従って、露光後のフォトレジストに対して現像を行なうことによって、図３（ａ）に示すように、第４の絶縁膜１０７の上に、配線溝形成領域に開口部１１４ａを持つレジスト膜１１４が形成される。
【００７４】
このとき、本実施形態においては、第３の絶縁膜１０６等の下層膜からスルーホール１０８を通って塩基性物質がフォトレジスト中に拡散することがないので、現像不良によってスルーホール１０８の内部及びその上側にレジストが残存することを防止できる。
【００７５】
次に、レジスト膜１１４をマスクとして第４の絶縁膜１０７及び第３の絶縁膜１０６に対してドライエッチングを行なうことにより、図３（ｂ）に示すように、配線溝１０９を形成する。このとき、レジスト膜１１４の開口部１１４ａはスルーホール１０８の上側においても正確に形成されているので、配線溝１０９をスルーホール１０８と接続するように形成することができる。
【００７６】
次に、レジスト膜１１４を除去して基板洗浄を行なった後、スルーホール１０８及び配線溝１０９のそれぞれが完全に埋まるように、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１を順次堆積する。その後、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１のそれぞれにおけるスルーホール１０８又は配線溝１０９の外側部分をＣＭＰ法により除去する。これにより、スルーホール１０８に、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなり且つ下層金属配線１０４と接続するプラグ１１２が形成される。また、配線溝１０９に、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなる上層金属配線１１３が形成される。このとき、上層金属配線１１３がプラグ１１２と接続するように形成されるため、金属配線構造が良好な半導体装置が形成される。
【００７７】
以上に説明したように、第１の実施形態によると、下層金属配線１０４の上に第３の絶縁膜１０６つまり炭素含有シリコン酸化膜を形成するときに、炭素含有シリコン酸化膜の密度を厚さ方向に連続的に変化させる。具体的には、第３の絶縁膜１０６の最上部１０６ａの密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くする。これにより、第３の絶縁膜１０６の上に第４の絶縁膜１０７を形成する際に、第３の絶縁膜１０６を構成する炭素含有シリコン酸化膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、第３の絶縁膜１０６の最上部１０６ａの密度を増加させることにより、大気中の窒素が第３の絶縁膜１０６中に吸収されることも抑制できる。さらに、第３の絶縁膜１０６の最下部１０６ｂの密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くする。これにより、第３の絶縁膜１０６よりも下側に形成された絶縁膜等から窒素又は塩基性物質が第３の絶縁膜１０６中に拡散してくることを抑制できる。このため、上層金属配線１１３用の配線溝１０９を第３の絶縁膜１０６に形成するためのフォトリソグラフィ工程において、第３の絶縁膜１０６に形成されたプラグ用のスルーホール１０８を通って、第３の絶縁膜１０６等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホール１０８の内部及びその上側にレジストが残ってしまうこと、つまりスルーホール１０８の近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホール１０８の近傍においても所望の配線溝パターンを形成できるので、下層金属配線１０４と上層金属配線１１３とを確実に接続できる結果、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００７８】
尚、第１の実施形態において、最上部１０６ａ及び最下部１０６ｂの膜密度又は炭素濃度の増加により第３の絶縁膜１０６（炭素含有シリコン酸化膜）の比誘電率は若干上昇する。しかし、膜密度又は炭素濃度の増加している部分（最上部１０６ａ又は最下部１０６ｂ）の厚さを１０ｎｍ程度にすることにより、５００ｎｍ程度の膜厚を持つ炭素含有シリコン酸化膜全体としての比誘電率の上昇はほとんど無視することができる。
【００７９】
また、第１の実施形態において、第３の絶縁膜１０６として炭素含有シリコン酸化膜を用いたが、これに代えて、他の炭素含有絶縁膜（シリコン及び炭素を含む絶縁膜）を用いてもよい。
【００８０】
また、第１の実施形態において、第４の絶縁膜１０７としてシリコン酸化膜を用いたが、これに代えて、他の絶縁膜を用いてもよい。
【００８１】
また、第１の実施形態において、第３の絶縁膜１０６の最上部１０６ａ又は最下部１０６ｂの密度は１．８ｇ／ｃｍ３ 以上であり、第３の絶縁膜１０６全体の平均密度は１．４ｇ／ｃｍ３ 以下であることが好ましい。このようにすると、前述の効果が確実に得られる。
【００８２】
また、第１の実施形態において、第３の絶縁膜１０６の最上部１０６ａ又は最下部１０６ｂの炭素濃度は３０ａｔ％以上であり、第３の絶縁膜１０６全体の平均炭素濃度は２０ａｔ％以下であることが好ましい。このようにすると、前述の効果が確実に得られる。
【００８３】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図面を参照しながら説明する。
【００８４】
第２の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６の上に形成される第４の絶縁膜１０７、つまりシリコン酸化膜の全体の平均密度が１．７ｇ／ｃｍ３ 以下であることである。但し、第１及び第２の実施形態において、第４の絶縁膜１０７となるシリコン酸化膜の全体の平均密度は１．５ｇ／ｃｍ３ 程度以上である。
【００８５】
第２の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、第３の絶縁膜１０６を構成する炭素含有シリコン酸化膜等に含まれる塩基性物質等が上層の第４の絶縁膜１０７中を拡散しやすくなる。このため、炭素含有シリコン酸化膜等に生じる塩基性物質等の総量が同じであるとすると、膜密度が１．７ｇ／ｃｍ３ を越える第４の絶縁膜１０７を用いる場合と比べて、スルーホール１０８内に塩基性物質等が集中して拡散してくることを抑制できる。その結果、配線溝１０９を第３の絶縁膜１０６に形成するためのフォトリソグラフィ工程において、スルーホール１０８の近傍のレジスト中の塩基の濃度が上昇し、それによりスルーホール１０８の内部に現像後もレジストが残ってしまうというポイズニング現象を抑制できる。従って、レジストのパターニング不良をより確実に防止できる。
【００８６】
ところで、前述のポイズニングが発生して問題になるのは、第３の絶縁膜１０６である炭素含有シリコン酸化膜から発生するアミンと、化学増幅型レジストから発生する酸とが反応して、スルーホール１０８の内部にレジストが残ってしまうことである。以下、本実施形態によって、このポイズニングを防止できる理由について詳しく説明する。
【００８７】
まず、前提として、ポイズニングは、アミン物質が少しでも発生すれば生じてしまうという現象ではなく、アミン物質がある程度多量に発生した場合に化学増幅型レジストから発生する酸の活性が失われてレジスト残りが発生するという現象である。従って、スルーホール１０８内に拡散してくるアミン物質の量が少なければポイズニングは発生しない。
【００８８】
一方、従来技術のように、炭素含有シリコン酸化膜の表面上に保護膜（第４の絶縁膜１０７と対応）を形成しない場合又は炭素含有シリコン酸化膜に対して表面改質を行なわない場合、炭素含有シリコン酸化膜の表面とスルーホールの内壁面とから、アミン物質はほぼ均等に放出される。この場合、スルーホール近傍においてアミン物質の濃度が、ポイズニングが発生しうる「しきい値」を超えないので、スルーホール内部にレジストポイズニングは生じない。しかしながら、炭素含有シリコン酸化膜の表面上に保護膜等が存在しないため、その後の工程で炭素含有シリコン酸化膜に配線溝を形成する際に、該膜がプラズマエッチングによるダメージを受けてしまう可能性がある。すなわち、炭素含有シリコン酸化膜の表面上に保護膜等を設けないことは、配線形成の全工程を考慮した場合には不適切な方法である。
【００８９】
それに対して、本実施形態においては、第３の絶縁膜１０６の上に第４の絶縁膜１０７、つまり膜密度が１．７ｇ／ｃｍ３ 以下のシリコン酸化膜を堆積している。このようにすると、第４の絶縁膜１０７の膜密度が１．７ｇ／ｃｍ３ 以下という低密度であるため、第３の絶縁膜１０６中に生じたアミン物質はある程度第４の絶縁膜１０７中を透過していく。このため、第３の絶縁膜１０６からのアミンの放出はスルーホール１０８の内壁面に集中することなく、第４の絶縁膜１０７の表面からもアミンが放出される。その結果、第３の絶縁膜１０６つまり炭素含有シリコン酸化膜から生じるアミン物質の総量が同じであるとすると、膜密度が１．７ｇ／ｃｍ３ を越える第４の絶縁膜１０７を用いる場合と比べて、スルーホール１０８内に拡散してくるアミン物質の量が減少する。
【００９０】
従って、本実施形態のように第４の絶縁膜１０７の膜密度が１．７ｇ／ｃｍ３ 以下である場合、第４の絶縁膜１０７の表面からもアミン物質が放出されるため、スルーホール１０８内に放出されるアミン物質の量が減少するので、ポイズニングの発生を防止できる。逆に、第４の絶縁膜１０７の膜密度が１．７ｇ／ｃｍ３ を越えると、第４の絶縁膜１０７の表面からはアミン物質が放出されにくくなるため、第３の絶縁膜１０６に含まれるアミンは主としてスルーホール１０８の内壁面から放出される結果、スルーホール１０８の内部にレジストポイズニングが発生してしまう。
【００９１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００９２】
第３の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６の上に、シリコン酸化膜からなる厚さ５０ｎｍ程度の第４の絶縁膜１０７をプラズマＣＶＤ法により堆積する工程（図２（ｃ）参照）において、第４の絶縁膜１０７における少なくとも第３の絶縁膜１０６と接する部分が、シリコンに対する酸素の存在比が２よりも小さい組成を持つような成膜条件を用いることである。言い換えると、第３の絶縁膜１０６と接する部分の化学量論的膜組成がシリコンリッチなシリコン酸化膜となるような条件で第４の絶縁膜１０７の成膜を行なう。
【００９３】
具体的には、シリコン供給ガス（例えばテトラエトキシシランガス）及び酸素供給ガス（例えばＯ２ ガス）を用いてプラズマＣＶＤ法により第４の絶縁膜１０７を堆積する際に、堆積初期の酸素供給ガスの流量を少なくする。
【００９４】
第３の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、第４の絶縁膜１０７の堆積工程の初期を、酸素が不足する状態で行なうため、第４の絶縁膜１０７の堆積初期において、第３の絶縁膜１０６つまり炭素含有絶縁膜にプラズマダメージを与える酸素イオン又は酸素ラジカルを低減できるので、第３の絶縁膜１０６の損傷又は破壊の程度を確実に低減できる。また、第４の絶縁膜１０７の堆積初期にはシリコンリッチなシリコン酸化膜が形成される。このシリコンリッチなシリコン酸化膜は、その下の第３の絶縁膜１０６に酸素イオン又は酸素ラジカルが到達することを防ぐ。すなわち、このシリコンリッチなシリコン酸化膜は保護膜として働くので、その後の第４の絶縁膜１０７の堆積工程で第３の絶縁膜１０６がプラズマによる損傷を受けることを確実に防止できる。
【００９５】
図６は、以上に説明した成膜方法により、第４の絶縁膜１０７（シリコン酸化膜）を成膜するときの主なパラメータの時間変化を示す図である。ここで、シリコン供給ガスとしては、テトラエトキシシランガスを用いていると共に、酸素供給ガスとしては、Ｏ２ ガスを用いている。また、テトラエトキシシランガスの流量は一定である。
【００９６】
図６に示すように、高周波電力の印加により第４の絶縁膜１０７の成膜が開始するが、成膜初期においてはＯ２ ガスの流量が抑えられた状態にある。このため、成膜初期においては、シリコン供給ガスであるテトラエトキシシランガスの流量の方が、Ｏ２ ガスの流量と比較してかなり高くなる状態で成膜が行なわれる。その結果、成膜初期においては、シリコンの含有量が高いシリコン酸化膜が形成される。その後、Ｏ２ ガスの流量を高くしていくことによって、化学量論的膜組成が安定したシリコン酸化膜（ＳｉＯ２ 膜）が形成される。以上のような成膜方法により、第４の絶縁膜１０７における第３の絶縁膜１０６と接する部分は、シリコンに対する酸素の存在比が２よりも小さい膜組成を持つことになる。
【００９７】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００９８】
第４の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６を形成する工程と第４の絶縁膜１０７を形成する工程との間において、シリコン基板１００が窒素を含む雰囲気にさらされることを防止することである。このとき、第３の絶縁膜１０６を形成する工程と第４の絶縁膜１０７を形成する工程とを同一の成膜チャンバー内で連続的に行なってもよい。或いは、第３の絶縁膜１０６を形成する工程と第４の絶縁膜１０７を形成する工程とを、マルチチャンバータイプのＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）装置の別々の成膜チャンバー内で行なってもよい。
【００９９】
第４の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、第３の絶縁膜１０６つまり炭素含有シリコン酸化膜における窒素吸収量を最小限に抑制できるので、炭素含有シリコン酸化膜中に生じたメチル基等と窒素とが反応することを抑制できる。このため、炭素含有シリコン酸化膜中にアミン物質等の塩基性物質が大量に形成されることを防止できる。
【０１００】
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【０１０１】
第５の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６の上に、シリコン酸化膜からなる第４の絶縁膜１０７を形成する工程において、プラズマＣＶＤ法に代えて、スピンコート法又は熱ＣＶＤ法を用いることである。
【０１０２】
第５の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、プラズマＣＶＤ法により第４の絶縁膜１０７を形成する場合と比べて、第３の絶縁膜１０６つまり炭素含有シリコン酸化膜に対するプラズマダメージを確実に防止できる。
【０１０３】
【発明の効果】
本発明によると、下層配線の上に形成される炭素含有絶縁膜の密度又は炭素濃度を厚さ方向に連続的に変化させる。具体的には、炭素含有絶縁膜の最上部の密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くすることにより、炭素含有絶縁膜の上に他の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の密度又は炭素濃度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、炭素含有絶縁膜の最下部の密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を用いて、最上部のみ膜密度が高い炭素含有シリコン酸化膜を成膜するときの主なパラメータの時間変化を示す図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を用いて形成された炭素含有シリコン酸化膜における、厚さ方向の膜組成の変化を示す図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を用いて、シリコン酸化膜を成膜するときの主なパラメータの時間変化を示す図である。
【図７】従来の半導体装置の断面図である。
【図８】（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ シリコン基板
１０１ 第１の絶縁膜
１０２ 第１のタンタルナイトライド膜
１０３ 第１の銅膜
１０４ 下層金属配線
１０５ 第２の絶縁膜
１０６ 第３の絶縁膜
１０６ａ 第３の絶縁膜の最上部
１０６ｂ 第３の絶縁膜の最下部
１０７ 第４の絶縁膜
１０８ スルーホール
１０９ 配線溝
１１０ 第２のタンタルナイトライド膜
１１１ 第２の銅膜
１１２ プラグ
１１３ 上層金属配線
１１４ レジスト膜
１１４ａ 開口部
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、特に配線形成技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、配線間隔が狭小化し、その結果、配線間に生じる電気寄生容量が増大してきている。それに対して、高速動作が必要な半導体集積回路においては配線間の電気寄生容量を小さくすることが必要とされている。
【０００３】
現在、配線間の電気寄生容量を低減させるために、配線間に形成される絶縁膜の比誘電率を低減させる方法が実現されている。従来、配線間の絶縁膜としてはシリコン酸化膜（比誘電率３．９〜４．２）が多用されている。また、一部の半導体集積回路においては、従来のシリコン酸化膜と比べて比誘電率が低減された配線間の絶縁膜として、フッ素含有シリコン酸化膜（比誘電率３．５〜３．８）が実現されている。さらに、現在、配線間の電気寄生容量を最も低減できる方法として、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた半導体装置が提案されている。
【０００４】
炭素含有シリコン酸化膜においては、体積が大きなアルキル基又はフェニル基の形で炭素が膜中に存在している。これにより、炭素含有シリコン酸化膜の密度（１．０〜１．３ｇ／ｃｍ３ ）がシリコン酸化膜の密度（２．３ｇ／ｃｍ３ ）よりも小さくなる結果、炭素含有シリコン酸化膜による比誘電率の低減を実現することができる。例えば、膜密度が１．３ｇ／ｃｍ３ 程度で且つ膜中炭素濃度が２０ａｔ％程度の炭素含有シリコン酸化膜によって、２．８程度の比誘電率を実現することができる。
【０００５】
図７は、配線間の絶縁膜として従来の炭素含有シリコン酸化膜を用いた半導体装置の配線構造を示す図である（特許文献１参照）。
【０００６】
図７に示すように、シリコン基板（図示省略）上に形成されたシリコン酸化膜からなる第１の絶縁膜１中に、第１のタンタルナイトライド膜２及び第１の銅膜３からなる下層金属配線４が形成されている。下層金属配線４の上及び第１の絶縁膜１の上には、シリコン炭化膜からなる第２の絶縁膜５が形成されている。第２の絶縁膜５の上には炭素含有シリコン酸化膜からなる第３の絶縁膜６が形成されている。第３の絶縁膜６は、その表面部が改質されてなるダメージ層６ａを有する。第３の絶縁膜６の上には第４の絶縁膜７が形成されている。第３の絶縁膜６及び第４の絶縁膜７には、下層金属配線４に達するスルーホール８、及び上層配線用の配線溝９が形成されている。スルーホール８には、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなるプラグ１２が形成されている。配線溝９には、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなり且つプラグ１２を介して下層金属配線４と接続する上層金属配線１３が形成されている。
【０００７】
【特許文献１】
特開平１１−８７５０３号公報（段落番号００１５〜００３４）
【０００８】
【発明が解決しようとする課題】
しかしながら、前述の従来の半導体装置においては、配線構造が不良になるという問題、具体的には、上層金属配線１３がプラグ１２と接続するように形成されていないという問題、言い換えると、配線溝９がスルーホール８と接続するように形成されていないという問題がある。
【０００９】
前記に鑑み、本発明は、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた半導体装置において配線構造の不良を防止することを目的とする。
【００１０】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者らは、配線間の絶縁膜として従来の炭素含有シリコン酸化膜を用いた半導体装置において、前述の配線構造の不良が生じる原因を検討してみた。以下、その検討結果について説明する。
【００１１】
図８（ａ）〜（ｄ）及び図９（ａ）〜（ｃ）は、配線間の絶縁膜として従来の炭素含有シリコン酸化膜を用いた半導体装置の製造方法の各工程を示す断面図である。尚、図８（ａ）〜（ｄ）及び図９（ａ）〜（ｃ）において、図７に示す従来の半導体装置と同一の部材には同一の符号を付す。
【００１２】
まず、図８（ａ）に示すように、シリコン基板（図示省略）上に形成されたシリコン酸化膜からなる第１の絶縁膜１の上に、下層配線形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとして第１の絶縁膜１に対してドライエッチングを行なって下層配線用の配線溝を形成する。その後、該配線溝が完全に埋まるように、第１のタンタルナイトライド膜２及び第１の銅膜３を順次堆積した後、第１のタンタルナイトライド膜２及び第１の銅膜３のそれぞれにおける配線溝の外側部分をＣＭＰ法により除去して下層金属配線４を形成する。
【００１３】
次に、図８（ｂ）に示すように、第１の絶縁膜１の上及び下層金属配線４の上に、シリコン炭化膜からなる厚さ５０ｎｍの第２の絶縁膜５を堆積する。続いて、第２の絶縁膜５の上に、炭素含有シリコン酸化膜からなる厚さ５００ｎｍの第３の絶縁膜６を堆積する。ここで、一般的に、炭素含有シリコン酸化膜を形成する方法においては、窒素を含まない原材料が用いられる。具体的には、アルキルシランとＯ２ 又はＣＯ２ 等の酸化剤との存在下でのプラズマＣＶＤ法による成膜方法、又はアルキルシロキサンとＨｅ等との存在下でのプラズマＣＶＤ法による成膜方法が代表的な炭素含有シリコン酸化膜の形成方法である。
【００１４】
しかしながら、前述したように、炭素含有シリコン酸化膜は、配線間に用いられる従来の絶縁膜、例えばシリコン酸化膜等と比べて膜密度が低い。そのため、炭素含有シリコン酸化膜が大気に暴露された際に、大気中に存在する窒素等が膜中に吸収されるという問題点がある。
【００１５】
次に、図８（ｃ）に示すように、第３の絶縁膜６の上に、シリコン酸化膜からなる厚さ５０ｎｍの第４の絶縁膜７をプラズマＣＶＤ法により堆積する。第４の絶縁膜７を形成する理由は次の通りである。すなわち、炭素含有シリコン酸化膜よりなる第３の絶縁膜６はその機械的強度が弱いので、物理的ダメージを及ぼすＣＭＰ工程を実施する際（図９（ｃ）参照）に第３の絶縁膜６が破壊されることを防ぐために、機械的強度を持つ膜によって第３の絶縁膜６をキャップする必要があるからである。また、配線形成後の各工程においては、処理温度を低くすると共に熱負荷を小さくする必要があるため、第４の絶縁膜７の成膜方法としては一般的にプラズマＣＶＤ法が用いられる。
【００１６】
ところが、プラズマＣＶＤ法により第４の絶縁膜７を堆積する際に、炭素含有シリコン酸化膜よりなる第３の絶縁膜６の表面がプラズマによる損傷を受ける結果、第３の絶縁膜６の表面部にダメージ層６ａが形成される。ここで、第３の絶縁膜６つまり炭素含有シリコン酸化膜は、その膜密度が低いためにプラズマダメージを受けやすい。炭素含有シリコン酸化膜がプラズマによる損傷を受けると、膜中のＳｉ−Ｏ−ＣＨ３ 結合又はＳｉ−ＣＨ３ 結合が破壊され、その結果、ＯＨ− 又はＣＨ３ −等の塩基性物質が形成される、また、炭素含有シリコン酸化膜がプラズマダメージを受ける際に該膜中又はプラズマ雰囲気中に窒素が含まれている場合には、塩基であるメチルアミン（モノメチルアミン：ＮＨ２ＣＨ３、ジメチルアミン：ＮＨ（ＣＨ３ ）２ 、トリメチルアミン：Ｎ（ＣＨ３）３）が形成される。また、炭素含有シリコン酸化膜がプラズマによる損傷を受けて形成されたダメージ層６ａは、親水性の膜であって、炭素含有シリコン酸化膜（第３の絶縁膜６）中に存在する窒素に起因して生じたアミンの拡散を促進させる層として機能する。
【００１７】
次に、第４の絶縁膜７の上に、スルーホール形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとしてし、第４の絶縁膜７、第３の絶縁膜６及び第２の絶縁膜５に対してドライエッチングを行なって、図８（ｄ）に示すように、スルーホール８を下層金属配線４の表面が露出するように形成する。スルーホール８は、下層金属配線４とその上層配線となる金属配線とを電気的に接続させるために設けられる。
【００１８】
次に、上層配線用の配線溝を形成するために、スルーホール８が形成された第４の絶縁膜７の上に、アクリル系化学増幅型フォトレジストを塗布した後、塗布されたフォトレジストに対して、所望の配線溝パターン（開口パターン）が形成されるように波長１９３ｎｍの光を用いて露光を行なう。このとき、化学増幅型レジスト中に含まれる酸発生剤が光の照射により酸を発生し、該発生した酸が、レジストの主原料であるアクリル系樹脂と反応する結果、アクリル系樹脂の構造が現像液に可溶な構造に変化する。また、アクリル系樹脂と酸との反応時には、反応生成物としての酸が副次的に発生するため、フォトレジストにおける露光された部分では、アクリル系樹脂の構造を現像液に可溶な構造に変化させる反応が連続的に進む。従って、露光後のフォトレジストに対して現像を行なうことによって、図９（ａ）に示すように、第４の絶縁膜７の上に、配線溝形成領域に開口部１４ａを持つレジスト膜１４が形成される。
【００１９】
しかしながら、このとき、レジスト膜１４におけるスルーホール８の上側部分には、開口が不完全な半開口部１４ｂが形成されてしまう。言い換えると、スルーホール８の近傍に形成されたフォトレジストに対しては現像を十分に行なうことができず、その結果、スルーホール８の近傍は配線溝形成領域であるにも関わらず、スルーホール８の内部及び上側にレジストが残留するので、所望の配線溝パターンを形成することができない。この理由は次のように考えられる。すなわち、第４の絶縁膜７の下側に形成されている第３の絶縁膜６つまり炭素含有シリコン酸化膜に含まれるアミンがスルーホール８を通ってフォトレジスト中に拡散する。また、炭素含有シリコン酸化膜がプラズマにより損傷を受けてなるダメージ層６ａに含まれる塩基性物質等がスルーホール８を通ってフォトレジスト中に拡散する。その結果、レジスト中の塩基の濃度が上昇するレジストポイズニング現象が生じる。スルーホール８を通ってフォトレジスト中に拡散した塩基性物質等は、配線溝パターンを形成するための露光時にレジスト中の酸発生材から生じる酸を中和してしまう。これによって、アクリル系化学増幅型レジストにおける連続的な酸発生反応が進行しなくなるので、前述のような現像不良が起こる。この現像不良はスルーホール８の近傍で顕著に起こる。その理由は次の通りである。すなわち、第４の絶縁膜７を構成するシリコン酸化膜の膜密度が２．３ｇ／ｃｍ３ と高いため、アミンや塩基性物質が第４の絶縁膜７中を拡散することは困難であるので、第４の絶縁膜７に形成された開口部であるスルーホール８からアミンや塩基性物質が集中的に出てくる。
【００２０】
次に、レジスト膜１４をマスクとして第４の絶縁膜７及び第３の絶縁膜６に対してドライエッチングを行なうことにより、図９（ｂ）に示すように、配線溝９を形成する。しかしながら、このとき、レジスト膜１４におけるスルーホール８の上側部分には、現像不良に起因して半開口部１４ｂしか形成されていないため（図９（ａ）参照）、言い換えると、スルーホール８の内部及びその上側にレジストが残っているため、配線溝９をスルーホール８と接続するように形成することはできない。
【００２１】
次に、レジスト膜１４を除去して基板洗浄を行なった後、スルーホール８及び配線溝９のそれぞれが完全に埋まるように、第２のタンタルナイトライド膜１０及び第２の銅膜１１を順次堆積する。その後、第２のタンタルナイトライド膜１０及び第２の銅膜１１のそれぞれにおけるスルーホール８又は配線溝９の外側部分をＣＭＰ法により除去する。これにより、スルーホール８に、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなり且つ下層金属配線４と接続するプラグ１２が形成される。また、配線溝９に、第２のタンタルナイトライド膜１０及び第２の銅膜１１からなる上層金属配線１３が形成される。しかしながら、上層金属配線１３がプラグ１２と接続するように形成されていないため、金属配線構造が不良な半導体装置が形成されてしまう。
【００２２】
本願発明者らは、以上の検討結果、具体的には、炭素含有シリコン酸化膜に形成されたスルーホールを通ってレジスト中に拡散する塩基性物質等によって現像不良（つまりパターニング不良）が生じ、それにより配線構造に不良が生じるという検討結果をふまえて、本発明の基礎となるアイデアを着想するに至った。
【００２３】
本願発明者らによるアイデアの一つは、炭素含有シリコン酸化膜の最上部の密度を膜全体の平均密度よりも高くするということである。すなわち、炭素含有シリコン酸化膜の最上部の密度を増加させることにより、炭素含有シリコン酸化膜の上に異なる種類の膜を形成する際における、炭素含有シリコン酸化膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制することができる。また、炭素含有シリコン酸化膜の最上部の密度を増加させることにより、大気中の窒素が炭素含有シリコン酸化膜中に吸収されることも抑制できる。このため、炭素含有シリコン酸化膜から窒素や塩基性物質がスルーホールを通ってレジスト中に拡散することを抑制できるので、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。従って、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた場合にも配線構造に不良が生じることを防止できる。具体的には、数百ｎｍの厚さと１．３ｇ／ｃｍ３ の平均膜密度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最上部の密度を１．８ｇ／ｃｍ３ にすることによって、前述の効果が得られた。
【００２４】
また、本願発明者らは、炭素含有シリコン酸化膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くすることによって、前述の「炭素含有シリコン酸化膜の最上部の密度を膜全体の平均密度よりも高くする」ことによる効果と同様の効果が得られることを見出した。具体的には、数百ｎｍの厚さと２０ａｔ％の平均炭素濃度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最上部の炭素濃度を３０ａｔ％にすることによって、前述の効果が得られた。尚、この場合、炭素含有シリコン酸化膜の最上部が、実質的に酸素を含まないシリコン炭化膜であってもよい。
【００２５】
また、本願発明者らは、炭素含有シリコン酸化膜の最下部の密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くすることにより、炭素含有シリコン酸化膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有シリコン酸化膜中に拡散してくることを抑制できることを見出した。これにより、炭素含有シリコン酸化膜に形成されたスルーホールの近傍における化学増幅型レジストのパターニング不良を防止できるので、配線構造の不良を防止できる。これは、炭素含有シリコン酸化膜とその下側に形成される下層配線との間に、窒素を含む絶縁膜を形成する場合に特に有効である。具体的には、数百ｎｍの厚さと１．３ｇ／ｃｍ３ の平均膜密度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最下部の密度を１．８ｇ／ｃｍ３ にすることによって、前述の効果が得られた。また、数百ｎｍの厚さと２０ａｔ％の平均炭素濃度とを有する炭素含有シリコン酸化膜において、厚さ１０ｎｍ程度の最下部の炭素濃度を３０ａｔ％にすることによって、前述の効果が得られた。尚、炭素含有シリコン酸化膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、炭素含有シリコン酸化膜の最下部が、実質的に酸素を含まないシリコン炭化膜であってもよい。
【００２６】
ところで、本願発明者らは、最上部の密度が膜全体の平均密度よりも高い炭素含有シリコン酸化膜を形成するための方法として、以下に述べるような幾つかの方法を検討してみた。
【００２７】
まず、本願発明者らは、第１の方法として、一の炭素含有シリコン酸化膜をプラズマＣＶＤ法により形成した後、不連続的に、言い換えると、プラズマ放電を継続することなく、一の炭素含有シリコン酸化膜よりも膜密度の高い他の炭素含有シリコン酸化膜をプラズマＣＶＤ法により形成してみた。ところが、この方法では、他の炭素含有シリコン酸化膜（上層）を形成する際の初期放電によって、一の炭素含有シリコン酸化膜（下層）が損傷を受ける結果、パターニング不良の原因となる塩基性物質等の発生を抑制できなかった。また、この方法と同様の方法によって、最上部の炭素濃度が膜全体の平均炭素濃度よりも高い炭素含有シリコン酸化膜を形成した場合にも同様の問題が生じた。
【００２８】
次に、本願発明者らは、第２の方法として、炭素含有シリコン酸化膜を成膜した後、４００℃程度の高温下でＨｅ、Ａｒ、Ｏ２ 又はＮＨ３ 等の各種ガスのプラズマを用いることにより炭素含有シリコン酸化膜に対して表面改質を行ない、それにより炭素含有シリコン酸化膜の表面部の密度を高くすることを試みた。ところが、この方法では、いったん形成された炭素含有シリコン酸化膜中のＳｉ−Ｏ−ＣＨ３ 結合やＳｉ−ＣＨ３ 結合が破壊されてＯＨ− 又はＣＨ３ −等の塩基性物質が形成されるため、化学増幅型レジストのパターニング不良を防止することができなかった。また、この方法と同様の方法によって、最上部の炭素濃度が膜全体の平均炭素濃度よりも高い炭素含有シリコン酸化膜を形成した場合にも同様の問題が生じた。
【００２９】
すなわち、炭素含有シリコン酸化膜の最上部又は最下部の密度を膜全体の平均密度よりも高くする場合、炭素含有シリコン酸化膜の密度を厚さ方向に連続的に変化させる必要があることを本願発明者らは見出した。同様に、炭素含有シリコン酸化膜の最上部又は最下部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、炭素含有シリコン酸化膜の炭素濃度を厚さ方向に連続的に変化させる必要があることを本願発明者らは見出した。
【００３０】
本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係る第１の半導体装置は、基板の上に形成された下層配線と、下層配線の上に形成され、シリコン及び炭素を含む第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜と、第２の絶縁膜及び第１の絶縁膜に埋め込まれた上層配線と、第１の絶縁膜における上層配線の下側部分に埋め込まれ、且つ下層配線と上層配線とを接続するプラグとを備え、第１の絶縁膜の密度が厚さ方向に連続的に変化している。
【００３１】
第１の半導体装置によると、下層配線と上層配線との間に形成され、シリコン及び炭素を含む第１の絶縁膜（以下、炭素含有絶縁膜と称する）における密度が厚さ方向に連続的に変化している。このため、例えば炭素含有絶縁膜の最上部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の密度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００３２】
第１の半導体装置において、炭素含有絶縁膜の最上部の密度を膜全体の平均密度よりも高くする場合、最上部の密度は１．８ｇ／ｃｍ３ 以上であり、平均密度は１．４ｇ／ｃｍ３ 以下であることが好ましい。
【００３３】
このようにすると、前述の効果が確実に得られる。
【００３４】
第１の半導体装置において、炭素含有絶縁膜の最下部の密度を膜全体の平均密度よりも高くする場合、最下部の密度は１．８ｇ／ｃｍ３ 以上であり、平均密度は１．４ｇ／ｃｍ３ 以下であることが好ましい。
【００３５】
このようにすると、前述の効果が確実に得られる。
【００３６】
本発明に係る第２の半導体装置は、基板の上に形成された下層配線と、下層配線の上に形成され、シリコン及び炭素を含む第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜と、第２の絶縁膜及び第１の絶縁膜に埋め込まれた上層配線と、第１の絶縁膜における上層配線の下側部分に埋め込まれ、且つ下層配線と上層配線とを接続するプラグとを備え、第１の絶縁膜の炭素濃度が厚さ方向に連続的に変化している。
【００３７】
第２の半導体装置によると、下層配線と上層配線との間に形成され、シリコン及び炭素を含む第１の絶縁膜、つまり炭素含有絶縁膜の炭素濃度が厚さ方向に連続的に変化している。このため、例えば炭素含有絶縁膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の炭素濃度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまりスルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００３８】
第２の半導体装置において、炭素含有絶縁膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、最上部の炭素濃度は３０ａｔ％以上であり、平均炭素濃度は２０ａｔ％以下であることが好ましい。
【００３９】
このようにすると、前述の効果が確実に得られる。
【００４０】
第２の半導体装置において、炭素含有絶縁膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くする場合、最下部の炭素濃度は３０ａｔ％以上であり、平均炭素濃度は２０ａｔ％以下であることが好ましい。
【００４１】
このようにすると、前述の効果が確実に得られる。
【００４２】
第１又は第２の半導体装置において、第２の絶縁膜全体の平均密度は１．５ｇ／ｃｍ３ 以上で且つ１．７ｇ／ｃｍ３ 以下であることが好ましい。
【００４３】
このようにすると、炭素含有絶縁膜中の塩基性物質等が第２の絶縁膜中を拡散しやすくなる。このため、炭素含有絶縁膜中に生じる塩基性物質等の総量が同じであるとすると、膜密度が１．７ｇ／ｃｍ３ を越える第２の絶縁膜を用いる場合と比べて、炭素含有絶縁膜に形成されたスルーホール内に塩基性物質等が集中して拡散してくることを抑制できる。従って、スルーホールの近傍におけるレジストのパターニング不良をより確実に防止できる。
【００４４】
第１又は第２の半導体装置において、第２の絶縁膜における第１の絶縁膜と接する部分は、シリコンに対する酸素の存在比が２よりも小さい組成を持つことが好ましい。
【００４５】
このようにすると、第２の絶縁膜をプラズマＣＶＤ法により堆積する場合、第２の絶縁膜の堆積工程の初期を、酸素が不足する状態で行なうことができる。すなわち、第２の絶縁膜の堆積初期において、炭素含有絶縁膜にプラズマダメージを与える酸素イオン又は酸素ラジカルを低減できるので、炭素含有絶縁膜の損傷又は破壊の程度をより確実に低減できる。また、第２の絶縁膜の堆積初期に形成されたシリコンリッチな絶縁膜によって、その後の第２の絶縁膜の堆積工程で炭素含有絶縁膜がプラズマにより損傷を受けることをより確実に防止できる。
【００４６】
本発明に係る第１の半導体装置の製造方法は、基板の上に下層配線を形成する工程と、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に、下層配線が露出するようにビアホールを形成する工程と、ビアホールが形成された第２の絶縁膜の上に、ビアホールの形成領域を含む配線溝形成領域に開口部を持つレジスト膜を形成する工程と、レジスト膜をマスクとして第２の絶縁膜及び第１の絶縁膜に対してエッチングを行なって、ビアホールと接続する配線溝を形成する工程と、ビアホール及び配線溝に導電膜を埋め込むことにより、下層配線と接続するプラグ、及びプラグを介して下層配線と接続する上層配線を形成する工程とを備え、第１の絶縁膜を形成する工程は、第１の絶縁膜の密度を厚さ方向に連続的に変化させる工程を含む。
【００４７】
第１の半導体装置の製造方法によると、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜、つまり炭素含有絶縁膜を形成する工程において、炭素含有絶縁膜の密度を厚さ方向に連続的に変化させる。このため、例えば炭素含有絶縁膜の最上部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の密度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の密度を膜全体の平均密度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００４８】
本発明に係る第２の半導体装置の製造方法は、基板の上に下層配線を形成する工程と、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に、下層配線が露出するようにビアホールを形成する工程と、ビアホールが形成された第２の絶縁膜の上に、ビアホールの形成領域を含む配線溝形成領域に開口部を持つレジスト膜を形成する工程と、レジスト膜をマスクとして第２の絶縁膜及び第１の絶縁膜に対してエッチングを行なって、ビアホールと接続する配線溝を形成する工程と、ビアホール及び配線溝に導電膜を埋め込むことにより、下層配線と接続するプラグ、及びプラグを介して下層配線と接続する上層配線を形成する工程とを備え、第１の絶縁膜を形成する工程は、第１の絶縁膜の炭素濃度を厚さ方向に連続的に変化させる工程を含む。
【００４９】
第２の半導体装置の製造方法によると、下層配線の上に、シリコン及び炭素を含む第１の絶縁膜、つまり炭素含有絶縁膜を形成する工程において、炭素含有絶縁膜の炭素濃度を厚さ方向に連続的に変化させる。このため、例えば炭素含有絶縁膜の最上部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜の上に第２の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の炭素濃度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、例えば炭素含有絶縁膜の最下部の炭素濃度を膜全体の平均炭素濃度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００５０】
第１又は第２の半導体装置の製造方法において、第２の絶縁膜を形成する工程は、少なくともシリコン供給ガス及び酸素供給ガスを用いてプラズマＣＶＤ法により第２の絶縁膜を堆積すると共に、第２の絶縁膜における第１の絶縁膜と接する部分が、シリコンに対する酸素の存在比が２よりも小さい組成を持つように、第２の絶縁膜の堆積初期における酸素供給ガスの流量を少なくする工程を含むことが好ましい。
【００５１】
このようにすると、第２の絶縁膜の堆積工程の初期を、酸素が不足する状態で行なうことができる。すなわち、第２の絶縁膜の堆積初期において、炭素含有絶縁膜にプラズマダメージを与える酸素イオン又は酸素ラジカルを低減できるので、炭素含有絶縁膜の損傷又は破壊の程度をより確実に低減できる。また、第２の絶縁膜の堆積初期に形成されたシリコンリッチな絶縁膜によって、その後の第２の絶縁膜の堆積工程で炭素含有絶縁膜がプラズマにより損傷を受けることをより確実に防止できる。
【００５２】
第１又は第２の半導体装置の製造方法において、第１の絶縁膜を形成する工程と第２の絶縁膜を形成する工程との間において、基板が窒素を含む雰囲気にさらされることを防止することが好ましい。
【００５３】
このようにすると、炭素含有絶縁膜における窒素吸収量を最小限に抑制できるので、炭素含有絶縁膜中に生じたメチル基等と窒素とが反応することを抑制できる。このため、炭素含有絶縁膜中にアミン物質等の塩基性物質が大量に形成されることを防止できる。
【００５４】
第１又は第２の半導体装置の製造方法において、第２の絶縁膜を形成する工程は、スピンコート法又は熱ＣＶＤ法を用いて行なわれることが好ましい。
【００５５】
このようにすると、プラズマＣＶＤ法により第２の絶縁膜を形成する場合と比べて、炭素含有絶縁膜に対するプラズマダメージを確実に防止できる。
【００５６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００５７】
図１は、第１の実施形態に係る半導体装置の断面構成を示す図である。
【００５８】
図１に示すように、シリコン基板１００上に形成された、シリコン酸化膜からなる第１の絶縁膜１０１中に、第１のタンタルナイトライド膜１０２及び第１の銅膜１０３からなる下層金属配線１０４が形成されている。下層金属配線１０４の上及び第１の絶縁膜１０１の上には、シリコン炭化膜からなる第２の絶縁膜１０５が形成されている。第２の絶縁膜１０５は、下層金属配線１０４に含まれる銅原子の拡散を防止すると共に、下層金属配線１０４上に層間絶縁膜等を形成する工程で下層金属配線１０４が酸化されることを防止する。第２の絶縁膜１０５の上には、例えば炭素含有シリコン酸化膜からなる第３の絶縁膜１０６（「特許請求の範囲」の「第１の絶縁膜」）が形成されている。第３の絶縁膜１０６の上には、例えばシリコン酸化膜からなる第４の絶縁膜１０７（「特許請求の範囲」の「第２の絶縁膜」）が形成されている。第３の絶縁膜１０６及び第４の絶縁膜１０７には、下層金属配線１０４に達するスルーホール１０８、及び上層配線用の配線溝１０９が形成されている。スルーホール１０８には、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなるプラグ１１２が形成されている。配線溝１０９には、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなり且つプラグ１１２を介して下層金属配線１０４と接続する上層金属配線１１３が形成されている。
【００５９】
本実施形態の特徴は、第３の絶縁膜１０６となる炭素含有シリコン酸化膜における密度及び炭素濃度が、厚さ方向に連続的に変化していることである。具体的には、第３の絶縁膜１０６（総膜厚５００ｎｍ）における厚さ１０ｎｍ程度の最上部１０６ａ及び厚さ１０ｎｍ程度の最下部１０６ｂの密度及び炭素濃度は約１．８ｇ／ｃｍ３ 及び約３０ａｔ％である。また、第３の絶縁膜１０６の平均密度及び平均炭素濃度は約１．３ｇ／ｃｍ３ 及び約２０ａｔ％である。すなわち、第３の絶縁膜１０６においては、下部から中央部に向けて密度及び炭素濃度が連続的に減少すると共に中央部から上部に向けて密度及び炭素濃度が連続的に増加する。
【００６０】
次に、第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００６１】
図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）において、図１に示す、第１の実施形態に係る半導体装置と同一の部材には同一の符号を付す。
【００６２】
まず、図２（ａ）に示すように、シリコン基板１００上に形成された、シリコン酸化膜からなる第１の絶縁膜１０１の上に、下層配線形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとして第１の絶縁膜１０１に対してドライエッチングを行なって下層配線用の配線溝を形成する。その後、該配線溝が完全に埋まるように、第１のタンタルナイトライド膜１０２及び第１の銅膜１０３を順次堆積した後、第１のタンタルナイトライド膜１０２及び第１の銅膜１０３のそれぞれにおける配線溝の外側部分をＣＭＰ法により除去して下層金属配線１０４を形成する。その後、第１の絶縁膜１０１の上及び下層金属配線１０４の上に、シリコン炭化膜からなる厚さ５０ｎｍ程度の第２の絶縁膜１０５を堆積する。
【００６３】
次に、図２（ｂ）に示すように、第２の絶縁膜１０５の上に、平均密度が約１．３ｇ／ｃｍ３ で且つ平均炭素濃度が約２０ａｔ％の炭素含有シリコン酸化膜からなる厚さ５００ｎｍ程度の第３の絶縁膜１０６を形成する。前述のように、第３の絶縁膜１０６は、密度が約１．８ｇ／ｃｍ３ で且つ炭素濃度が約３０ａｔ％の最上部１０６ａ（厚さ１０ｎｍ程度）及び最下部１０６ｂ（厚さ１０ｎｍ程度）を有している。すなわち、第３の絶縁膜１０６においては、下部から中央部に向けて密度及び炭素濃度が連続的に減少すると共に中央部から上部に向けて密度及び炭素濃度が連続的に増加する。
【００６４】
ここで、最上部の膜密度が１．８ｇ／ｃｍ３ 以上になるような炭素含有シリコン酸化膜の形成方法について詳しく述べる。
【００６５】
本実施形態においては、例えば、原料ガス（シリコン供給ガス）となるジメチルジメトキシシラン（Ｓｉ（ＣＨ３）２（ＯＣＨ３）２）とヘリウム（Ｈｅ）ガスとを用いてプラズマＣＶＤ法により炭素含有シリコン酸化膜を形成する。このとき、成膜温度が４００℃、成膜圧力が５００Ｐａ、ジメチルジメトキシシランの流量が１５０ｍｌ／ｃｍ２（標準状態）、Ｈｅの流量が１００ｍｌ／ｃｍ２（標準状態）の基本成膜条件で１３．５６ＭＨｚの高周波電力の印加を行なうことにより、膜密度が１．３ｇ／ｃｍ３ 程度、炭素濃度が２０ａｔ％程度、比誘電率が２．８程度の炭素含有シリコン酸化膜を形成することができる。また、ジメチルジメトキシシラン流量以外の基本成膜条件（成膜温度、成膜圧力、Ｈｅ流量）と高周波電力とを変更せずに、ジメチルジメトキシシラン流量のみを１５０ｍｌ／ｃｍ２（標準状態）から１０ｍｌ／ｃｍ２（標準状態）に変更した条件で成膜を行なうと、供給されるシリコン成分が大きく減少すると共に成膜速度が基本成膜条件時の１／５程度に低下する。その結果、相対的に膜密度及び炭素濃度が高い炭素含有シリコン酸化膜、具体的には、膜密度が１．８ｇ／ｃｍ３ 程度、炭素濃度が３０ａｔ％程度、比誘電率が５．０程度の炭素含有シリコン酸化膜が形成される。そこで、本実施形態では、炭素含有シリコン酸化膜の成膜時の最終段階にジメチルジメトキシシラン流量を１５０ｍｌ／ｃｍ２（標準状態）から１０ｍｌ／ｃｍ２（標準状態）に連続的に低減させながら成膜を行なう。このような成膜方法により、最上部のみ膜密度が高い炭素含有シリコン酸化膜を形成することができる。尚、炭素含有シリコン酸化膜の成膜は、高周波電力をオフすることによって終了する。
【００６６】
図４は、以上に説明した成膜方法により、最上部のみ膜密度が高い炭素含有シリコン酸化膜を成膜するときの主なパラメータの時間変化を示す図である。
【００６７】
図５は、以上に説明した成膜方法により形成された炭素含有シリコン酸化膜における、厚さ方向の膜組成の変化を示す図である。尚、図５において、横軸に膜表面からの深さを示すと共に縦軸に膜中に含まれる各元素の原子濃度を示している。図５に示すように、炭素含有シリコン酸化膜の成膜時の最終段階においてシリコン供給ガスの流量を低下させているため、膜最上部のシリコン濃度及び酸素濃度が減少している。一方、膜最上部の炭素濃度は、膜最上部のシリコン濃度及び酸素濃度の減少量と比較して大きく上昇している。これにより、炭素濃度及び膜密度が高い最上部を持つ炭素含有シリコン酸化膜、具体的には、膜密度が１．８ｇ／ｃｍ３ 程度、炭素濃度が３０ａｔ％程度の最上部を持つ炭素含有シリコン酸化膜を形成できる。
【００６８】
尚、最下部の膜密度が１．８ｇ／ｃｍ３ 以上になるような炭素含有シリコン酸化膜を形成するためには、炭素含有シリコン酸化膜の成膜初期段階にジメチルジメトキシシラン流量を１０ｍｌ／ｃｍ２（標準状態）から１５０ｍｌ／ｃｍ２（標準状態）に連続的に増加させながら成膜を行なえばよい。
【００６９】
次に、図２（ｃ）に示すように、第３の絶縁膜１０６の上に、例えばシリコン酸化膜からなる厚さ５０ｎｍ程度の第４の絶縁膜１０７をプラズマＣＶＤ法により堆積する。第４の絶縁膜１０７を形成する理由は次の通りである。すなわち、炭素含有シリコン酸化膜よりなる第３の絶縁膜１０６はその機械的強度が弱いので、物理的ダメージを及ぼすＣＭＰ工程を実施する際（図３（ｃ）参照）に第３の絶縁膜１０６が破壊されることを防ぐために、機械的強度を持つ膜によって第３の絶縁膜１０６をキャップする必要があるからである。また、配線形成後の各工程においては、処理温度を低くすると共に熱負荷を小さくする必要があるため、第４の絶縁膜１０７の成膜方法としては一般的にプラズマＣＶＤ法が用いられる。
【００７０】
ところで、プラズマＣＶＤ法により第４の絶縁膜１０７を堆積する際に、炭素含有シリコン酸化膜よりなる第３の絶縁膜１０６の表面がプラズマによる損傷を受ける。炭素含有シリコン酸化膜がプラズマによる損傷を受けると、膜中のＳｉ−Ｏ−ＣＨ３ 結合又はＳｉ−ＣＨ３ 結合が破壊され、その結果、ＯＨ− 又はＣＨ３ −等の塩基性物質が形成される、また、炭素含有シリコン酸化膜がプラズマによる損傷を受けて形成されたダメージ層は、炭素含有シリコン酸化膜中に微量に存在する窒素に起因して生じたアミンの拡散を促進させる層として機能する。
【００７１】
しかしながら、本実施形態においては、第３の絶縁膜１０６の最上部の膜密度又は炭素濃度が高いため、第３の絶縁膜１０６にプラズマダメージによる損傷がほとんど生じない。その結果、炭素含有シリコン酸化膜の表面部における塩基性物質等の生成が抑制される。
【００７２】
次に、第４の絶縁膜１０７の上に、スルーホール形成領域に開口部を持つレジスト膜（図示省略）をフォトリソグラフィ法により形成する。その後、該レジスト膜をマスクとして、第４の絶縁膜１０７、第３の絶縁膜１０６及び第２の絶縁膜１０５に対してドライエッチングを行なって、図２（ｄ）に示すように、スルーホール１０８を下層金属配線１０４の表面が露出するように形成する。スルーホール１０８は、下層金属配線１０４とその上層配線となる金属配線とを電気的に接続させるために設けられる。
【００７３】
次に、上層配線用の配線溝を形成するために、スルーホール１０８が形成された第４の絶縁膜１０７の上に、アクリル系化学増幅型フォトレジストを塗布した後、塗布されたフォトレジストに対して、所望の配線溝パターン（開口パターン）が形成されるように波長１９３ｎｍの光を用いて露光を行なう。このとき、化学増幅型レジスト中に含まれる酸発生剤が光の照射により酸を発生し、該発生した酸が、レジストの主原料であるアクリル系樹脂と反応する結果、アクリル系樹脂の構造が現像液に可溶な構造に変化する。また、アクリル系樹脂と酸との反応時には、反応生成物としての酸が副次的に発生するため、フォトレジストにおける露光された部分では、アクリル系樹脂の構造を現像液に可溶な構造に変化させる反応が連続的に進む。従って、露光後のフォトレジストに対して現像を行なうことによって、図３（ａ）に示すように、第４の絶縁膜１０７の上に、配線溝形成領域に開口部１１４ａを持つレジスト膜１１４が形成される。
【００７４】
このとき、本実施形態においては、第３の絶縁膜１０６等の下層膜からスルーホール１０８を通って塩基性物質がフォトレジスト中に拡散することがないので、現像不良によってスルーホール１０８の内部及びその上側にレジストが残存することを防止できる。
【００７５】
次に、レジスト膜１１４をマスクとして第４の絶縁膜１０７及び第３の絶縁膜１０６に対してドライエッチングを行なうことにより、図３（ｂ）に示すように、配線溝１０９を形成する。このとき、レジスト膜１１４の開口部１１４ａはスルーホール１０８の上側においても正確に形成されているので、配線溝１０９をスルーホール１０８と接続するように形成することができる。
【００７６】
次に、レジスト膜１１４を除去して基板洗浄を行なった後、スルーホール１０８及び配線溝１０９のそれぞれが完全に埋まるように、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１を順次堆積する。その後、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１のそれぞれにおけるスルーホール１０８又は配線溝１０９の外側部分をＣＭＰ法により除去する。これにより、スルーホール１０８に、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなり且つ下層金属配線１０４と接続するプラグ１１２が形成される。また、配線溝１０９に、第２のタンタルナイトライド膜１１０及び第２の銅膜１１１からなる上層金属配線１１３が形成される。このとき、上層金属配線１１３がプラグ１１２と接続するように形成されるため、金属配線構造が良好な半導体装置が形成される。
【００７７】
以上に説明したように、第１の実施形態によると、下層金属配線１０４の上に第３の絶縁膜１０６つまり炭素含有シリコン酸化膜を形成するときに、炭素含有シリコン酸化膜の密度を厚さ方向に連続的に変化させる。具体的には、第３の絶縁膜１０６の最上部１０６ａの密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くする。これにより、第３の絶縁膜１０６の上に第４の絶縁膜１０７を形成する際に、第３の絶縁膜１０６を構成する炭素含有シリコン酸化膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、第３の絶縁膜１０６の最上部１０６ａの密度を増加させることにより、大気中の窒素が第３の絶縁膜１０６中に吸収されることも抑制できる。さらに、第３の絶縁膜１０６の最下部１０６ｂの密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くする。これにより、第３の絶縁膜１０６よりも下側に形成された絶縁膜等から窒素又は塩基性物質が第３の絶縁膜１０６中に拡散してくることを抑制できる。このため、上層金属配線１１３用の配線溝１０９を第３の絶縁膜１０６に形成するためのフォトリソグラフィ工程において、第３の絶縁膜１０６に形成されたプラグ用のスルーホール１０８を通って、第３の絶縁膜１０６等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホール１０８の内部及びその上側にレジストが残ってしまうこと、つまりスルーホール１０８の近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホール１０８の近傍においても所望の配線溝パターンを形成できるので、下層金属配線１０４と上層金属配線１１３とを確実に接続できる結果、配線間の絶縁膜として炭素含有シリコン酸化膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【００７８】
尚、第１の実施形態において、最上部１０６ａ及び最下部１０６ｂの膜密度又は炭素濃度の増加により第３の絶縁膜１０６（炭素含有シリコン酸化膜）の比誘電率は若干上昇する。しかし、膜密度又は炭素濃度の増加している部分（最上部１０６ａ又は最下部１０６ｂ）の厚さを１０ｎｍ程度にすることにより、５００ｎｍ程度の膜厚を持つ炭素含有シリコン酸化膜全体としての比誘電率の上昇はほとんど無視することができる。
【００７９】
また、第１の実施形態において、第３の絶縁膜１０６として炭素含有シリコン酸化膜を用いたが、これに代えて、他の炭素含有絶縁膜（シリコン及び炭素を含む絶縁膜）を用いてもよい。
【００８０】
また、第１の実施形態において、第４の絶縁膜１０７としてシリコン酸化膜を用いたが、これに代えて、他の絶縁膜を用いてもよい。
【００８１】
また、第１の実施形態において、第３の絶縁膜１０６の最上部１０６ａ又は最下部１０６ｂの密度は１．８ｇ／ｃｍ３ 以上であり、第３の絶縁膜１０６全体の平均密度は１．４ｇ／ｃｍ３ 以下であることが好ましい。このようにすると、前述の効果が確実に得られる。
【００８２】
また、第１の実施形態において、第３の絶縁膜１０６の最上部１０６ａ又は最下部１０６ｂの炭素濃度は３０ａｔ％以上であり、第３の絶縁膜１０６全体の平均炭素濃度は２０ａｔ％以下であることが好ましい。このようにすると、前述の効果が確実に得られる。
【００８３】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図面を参照しながら説明する。
【００８４】
第２の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６の上に形成される第４の絶縁膜１０７、つまりシリコン酸化膜の全体の平均密度が１．７ｇ／ｃｍ３ 以下であることである。但し、第１及び第２の実施形態において、第４の絶縁膜１０７となるシリコン酸化膜の全体の平均密度は１．５ｇ／ｃｍ３ 程度以上である。
【００８５】
第２の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、第３の絶縁膜１０６を構成する炭素含有シリコン酸化膜等に含まれる塩基性物質等が上層の第４の絶縁膜１０７中を拡散しやすくなる。このため、炭素含有シリコン酸化膜等に生じる塩基性物質等の総量が同じであるとすると、膜密度が１．７ｇ／ｃｍ３ を越える第４の絶縁膜１０７を用いる場合と比べて、スルーホール１０８内に塩基性物質等が集中して拡散してくることを抑制できる。その結果、配線溝１０９を第３の絶縁膜１０６に形成するためのフォトリソグラフィ工程において、スルーホール１０８の近傍のレジスト中の塩基の濃度が上昇し、それによりスルーホール１０８の内部に現像後もレジストが残ってしまうというポイズニング現象を抑制できる。従って、レジストのパターニング不良をより確実に防止できる。
【００８６】
ところで、前述のポイズニングが発生して問題になるのは、第３の絶縁膜１０６である炭素含有シリコン酸化膜から発生するアミンと、化学増幅型レジストから発生する酸とが反応して、スルーホール１０８の内部にレジストが残ってしまうことである。以下、本実施形態によって、このポイズニングを防止できる理由について詳しく説明する。
【００８７】
まず、前提として、ポイズニングは、アミン物質が少しでも発生すれば生じてしまうという現象ではなく、アミン物質がある程度多量に発生した場合に化学増幅型レジストから発生する酸の活性が失われてレジスト残りが発生するという現象である。従って、スルーホール１０８内に拡散してくるアミン物質の量が少なければポイズニングは発生しない。
【００８８】
一方、従来技術のように、炭素含有シリコン酸化膜の表面上に保護膜（第４の絶縁膜１０７と対応）を形成しない場合又は炭素含有シリコン酸化膜に対して表面改質を行なわない場合、炭素含有シリコン酸化膜の表面とスルーホールの内壁面とから、アミン物質はほぼ均等に放出される。この場合、スルーホール近傍においてアミン物質の濃度が、ポイズニングが発生しうる「しきい値」を超えないので、スルーホール内部にレジストポイズニングは生じない。しかしながら、炭素含有シリコン酸化膜の表面上に保護膜等が存在しないため、その後の工程で炭素含有シリコン酸化膜に配線溝を形成する際に、該膜がプラズマエッチングによるダメージを受けてしまう可能性がある。すなわち、炭素含有シリコン酸化膜の表面上に保護膜等を設けないことは、配線形成の全工程を考慮した場合には不適切な方法である。
【００８９】
それに対して、本実施形態においては、第３の絶縁膜１０６の上に第４の絶縁膜１０７、つまり膜密度が１．７ｇ／ｃｍ３ 以下のシリコン酸化膜を堆積している。このようにすると、第４の絶縁膜１０７の膜密度が１．７ｇ／ｃｍ３ 以下という低密度であるため、第３の絶縁膜１０６中に生じたアミン物質はある程度第４の絶縁膜１０７中を透過していく。このため、第３の絶縁膜１０６からのアミンの放出はスルーホール１０８の内壁面に集中することなく、第４の絶縁膜１０７の表面からもアミンが放出される。その結果、第３の絶縁膜１０６つまり炭素含有シリコン酸化膜から生じるアミン物質の総量が同じであるとすると、膜密度が１．７ｇ／ｃｍ３ を越える第４の絶縁膜１０７を用いる場合と比べて、スルーホール１０８内に拡散してくるアミン物質の量が減少する。
【００９０】
従って、本実施形態のように第４の絶縁膜１０７の膜密度が１．７ｇ／ｃｍ３ 以下である場合、第４の絶縁膜１０７の表面からもアミン物質が放出されるため、スルーホール１０８内に放出されるアミン物質の量が減少するので、ポイズニングの発生を防止できる。逆に、第４の絶縁膜１０７の膜密度が１．７ｇ／ｃｍ３ を越えると、第４の絶縁膜１０７の表面からはアミン物質が放出されにくくなるため、第３の絶縁膜１０６に含まれるアミンは主としてスルーホール１０８の内壁面から放出される結果、スルーホール１０８の内部にレジストポイズニングが発生してしまう。
【００９１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００９２】
第３の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６の上に、シリコン酸化膜からなる厚さ５０ｎｍ程度の第４の絶縁膜１０７をプラズマＣＶＤ法により堆積する工程（図２（ｃ）参照）において、第４の絶縁膜１０７における少なくとも第３の絶縁膜１０６と接する部分が、シリコンに対する酸素の存在比が２よりも小さい組成を持つような成膜条件を用いることである。言い換えると、第３の絶縁膜１０６と接する部分の化学量論的膜組成がシリコンリッチなシリコン酸化膜となるような条件で第４の絶縁膜１０７の成膜を行なう。
【００９３】
具体的には、シリコン供給ガス（例えばテトラエトキシシランガス）及び酸素供給ガス（例えばＯ２ ガス）を用いてプラズマＣＶＤ法により第４の絶縁膜１０７を堆積する際に、堆積初期の酸素供給ガスの流量を少なくする。
【００９４】
第３の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、第４の絶縁膜１０７の堆積工程の初期を、酸素が不足する状態で行なうため、第４の絶縁膜１０７の堆積初期において、第３の絶縁膜１０６つまり炭素含有絶縁膜にプラズマダメージを与える酸素イオン又は酸素ラジカルを低減できるので、第３の絶縁膜１０６の損傷又は破壊の程度を確実に低減できる。また、第４の絶縁膜１０７の堆積初期にはシリコンリッチなシリコン酸化膜が形成される。このシリコンリッチなシリコン酸化膜は、その下の第３の絶縁膜１０６に酸素イオン又は酸素ラジカルが到達することを防ぐ。すなわち、このシリコンリッチなシリコン酸化膜は保護膜として働くので、その後の第４の絶縁膜１０７の堆積工程で第３の絶縁膜１０６がプラズマによる損傷を受けることを確実に防止できる。
【００９５】
図６は、以上に説明した成膜方法により、第４の絶縁膜１０７（シリコン酸化膜）を成膜するときの主なパラメータの時間変化を示す図である。ここで、シリコン供給ガスとしては、テトラエトキシシランガスを用いていると共に、酸素供給ガスとしては、Ｏ２ ガスを用いている。また、テトラエトキシシランガスの流量は一定である。
【００９６】
図６に示すように、高周波電力の印加により第４の絶縁膜１０７の成膜が開始するが、成膜初期においてはＯ２ ガスの流量が抑えられた状態にある。このため、成膜初期においては、シリコン供給ガスであるテトラエトキシシランガスの流量の方が、Ｏ２ ガスの流量と比較してかなり高くなる状態で成膜が行なわれる。その結果、成膜初期においては、シリコンの含有量が高いシリコン酸化膜が形成される。その後、Ｏ２ ガスの流量を高くしていくことによって、化学量論的膜組成が安定したシリコン酸化膜（ＳｉＯ２ 膜）が形成される。以上のような成膜方法により、第４の絶縁膜１０７における第３の絶縁膜１０６と接する部分は、シリコンに対する酸素の存在比が２よりも小さい膜組成を持つことになる。
【００９７】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００９８】
第４の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６を形成する工程と第４の絶縁膜１０７を形成する工程との間において、シリコン基板１００が窒素を含む雰囲気にさらされることを防止することである。このとき、第３の絶縁膜１０６を形成する工程と第４の絶縁膜１０７を形成する工程とを同一の成膜チャンバー内で連続的に行なってもよい。或いは、第３の絶縁膜１０６を形成する工程と第４の絶縁膜１０７を形成する工程とを、マルチチャンバータイプのＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）装置の別々の成膜チャンバー内で行なってもよい。
【００９９】
第４の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、第３の絶縁膜１０６つまり炭素含有シリコン酸化膜における窒素吸収量を最小限に抑制できるので、炭素含有シリコン酸化膜中に生じたメチル基等と窒素とが反応することを抑制できる。このため、炭素含有シリコン酸化膜中にアミン物質等の塩基性物質が大量に形成されることを防止できる。
【０１００】
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【０１０１】
第５の実施形態が第１の実施形態と異なっている点は、第３の絶縁膜１０６の上に、シリコン酸化膜からなる第４の絶縁膜１０７を形成する工程において、プラズマＣＶＤ法に代えて、スピンコート法又は熱ＣＶＤ法を用いることである。
【０１０２】
第５の実施形態によると、第１の実施形態の効果とは別に次のような効果が得られる。すなわち、プラズマＣＶＤ法により第４の絶縁膜１０７を形成する場合と比べて、第３の絶縁膜１０６つまり炭素含有シリコン酸化膜に対するプラズマダメージを確実に防止できる。
【０１０３】
【発明の効果】
本発明によると、下層配線の上に形成される炭素含有絶縁膜の密度又は炭素濃度を厚さ方向に連続的に変化させる。具体的には、炭素含有絶縁膜の最上部の密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くすることにより、炭素含有絶縁膜の上に他の絶縁膜を形成する際に、炭素含有絶縁膜の損傷又は破壊の程度を低減でき、それによって塩基性物質の発生を抑制できる。また、炭素含有絶縁膜の最上部の密度又は炭素濃度を増加させることにより、大気中の窒素が炭素含有絶縁膜中に吸収されることも抑制できる。さらに、炭素含有絶縁膜の最下部の密度又は炭素濃度を膜全体の平均密度又は平均炭素濃度よりも高くすることにより、炭素含有絶縁膜よりも下側に形成された絶縁膜等から窒素又は塩基性物質が炭素含有絶縁膜中に拡散してくることを抑制できる。このため、上層配線用の配線溝を炭素含有絶縁膜に形成するためのフォトリソグラフィ工程において、炭素含有絶縁膜に形成されたプラグ用のスルーホールを通って、炭素含有絶縁膜等から窒素や塩基性物質が、レジスト中に拡散することを抑制できる。これによって、露光時にレジスト中の酸発生材から生じる酸が塩基性物質等によって中和されることを防止できる。その結果、化学増幅型レジストにおける連続的な酸発生反応が停止することがないため、現像不良によってスルーホールの内部及びその上側にレジストが残ってしまうこと、つまり、スルーホールの近傍におけるレジストのパターニング不良を防止できる。言い換えると、スルーホールの近傍においても所望の配線溝パターンを形成できるので、下層配線と上層配線とを確実に接続できる結果、配線間の絶縁膜として炭素含有絶縁膜を用いた場合にも配線構造に不良が生じることを防止できる。従って、配線構造の信頼性が高く且つ配線間の寄生容量が小さい半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を用いて、最上部のみ膜密度が高い炭素含有シリコン酸化膜を成膜するときの主なパラメータの時間変化を示す図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を用いて形成された炭素含有シリコン酸化膜における、厚さ方向の膜組成の変化を示す図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を用いて、シリコン酸化膜を成膜するときの主なパラメータの時間変化を示す図である。
【図７】従来の半導体装置の断面図である。
【図８】（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ シリコン基板
１０１ 第１の絶縁膜
１０２ 第１のタンタルナイトライド膜
１０３ 第１の銅膜
１０４ 下層金属配線
１０５ 第２の絶縁膜
１０６ 第３の絶縁膜
１０６ａ 第３の絶縁膜の最上部
１０６ｂ 第３の絶縁膜の最下部
１０７ 第４の絶縁膜
１０８ スルーホール
１０９ 配線溝
１１０ 第２のタンタルナイトライド膜
１１１ 第２の銅膜
１１２ プラグ
１１３ 上層金属配線
１１４ レジスト膜
１１４ａ 開口部
Claims (17)
- 基板の上に形成された下層配線と、
前記下層配線の上に形成され、シリコン及び炭素を含む第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜及び第１の絶縁膜に埋め込まれた上層配線と、
前記第１の絶縁膜における前記上層配線の下側部分に埋め込まれ、且つ前記下層配線と前記上層配線とを接続するプラグとを備え、
前記第１の絶縁膜の密度が厚さ方向に連続的に変化していることを特徴とする半導体装置。 - 前記第１の絶縁膜の最上部の密度が前記第１の絶縁膜全体の平均密度よりも高いことを特徴とする請求項１に記載の半導体装置。
- 前記第１の絶縁膜の最上部の密度は１．８ｇ／ｃｍ３ 以上であり、
前記第１の絶縁膜全体の平均密度は１．４ｇ／ｃｍ３ 以下であることを特徴とする請求項２に記載の半導体装置。 - 前記第１の絶縁膜の最下部の密度が前記第１の絶縁膜全体の平均密度よりも高いことを特徴とする請求項１に記載の半導体装置。
- 前記第１の絶縁膜の最下部の密度は１．８ｇ／ｃｍ３ 以上であり、
前記第１の絶縁膜全体の平均密度は１．４ｇ／ｃｍ３ 以下であることを特徴とする請求項４に記載の半導体装置。 - 基板の上に形成された下層配線と、
前記下層配線の上に形成され、シリコン及び炭素を含む第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜及び第１の絶縁膜に埋め込まれた上層配線と、
前記第１の絶縁膜における前記上層配線の下側部分に埋め込まれ、且つ前記下層配線と前記上層配線とを接続するプラグとを備え、
前記第１の絶縁膜の炭素濃度が厚さ方向に連続的に変化していることを特徴とする半導体装置。 - 前記第１の絶縁膜の最上部の炭素濃度が前記第１の絶縁膜全体の平均炭素濃度よりも高いことを特徴とする請求項６に記載の半導体装置。
- 前記第１の絶縁膜の最上部の炭素濃度は３０ａｔ％以上であり、
前記第１の絶縁膜全体の平均炭素濃度は２０ａｔ％以下であることを特徴とする請求項７に記載の半導体装置。 - 前記第１の絶縁膜の最下部の炭素濃度が前記第１の絶縁膜全体の平均炭素濃度よりも高いことを特徴とする請求項６に記載の半導体装置。
- 前記第１の絶縁膜の最下部の炭素濃度は３０ａｔ％以上であり、
前記第１の絶縁膜全体の平均炭素濃度は２０ａｔ％以下であることを特徴とする請求項９に記載の半導体装置。 - 前記第２の絶縁膜全体の平均密度は１．５ｇ／ｃｍ３ 以上で且つ１．７ｇ／ｃｍ３ 以下であることを特徴とする請求項１又は６に記載の半導体装置。
- 前記第２の絶縁膜における前記第１の絶縁膜と接する部分は、シリコンに対する酸素の存在比が２よりも小さい組成を持つことを特徴とする請求項１又は６に記載の半導体装置。
- 基板の上に下層配線を形成する工程と、
前記下層配線の上に、シリコン及び炭素を含む第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び第１の絶縁膜に、前記下層配線が露出するようにビアホールを形成する工程と、
前記ビアホールが形成された前記第２の絶縁膜の上に、前記ビアホールの形成領域を含む配線溝形成領域に開口部を持つレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記第２の絶縁膜及び前記第１の絶縁膜に対してエッチングを行なって、前記ビアホールと接続する配線溝を形成する工程と、前記ビアホール及び配線溝に導電膜を埋め込むことにより、前記下層配線と接続するプラグ、及び前記プラグを介して前記下層配線と接続する上層配線を形成する工程とを備え、
前記第１の絶縁膜を形成する工程は、前記第１の絶縁膜の密度を厚さ方向に連続的に変化させる工程を含むことを特徴とする半導体装置の製造方法。 - 基板の上に下層配線を形成する工程と、
前記下層配線の上に、シリコン及び炭素を含む第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び第１の絶縁膜に、前記下層配線が露出するようにビアホールを形成する工程と、
前記ビアホールが形成された前記第２の絶縁膜の上に、前記ビアホールの形成領域を含む配線溝形成領域に開口部を持つレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記第２の絶縁膜及び前記第１の絶縁膜に対してエッチングを行なって、前記ビアホールと接続する配線溝を形成する工程と、前記ビアホール及び配線溝に導電膜を埋め込むことにより、前記下層配線と接続するプラグ、及び前記プラグを介して前記下層配線と接続する上層配線を形成する工程とを備え、
前記第１の絶縁膜を形成する工程は、前記第１の絶縁膜の炭素濃度を厚さ方向に連続的に変化させる工程を含むことを特徴とする半導体装置の製造方法。 - 前記第２の絶縁膜を形成する工程は、少なくともシリコン供給ガス及び酸素供給ガスを用いてプラズマＣＶＤ法により前記第２の絶縁膜を堆積すると共に、前記第２の絶縁膜における前記第１の絶縁膜と接する部分が、シリコンに対する酸素の存在比が２よりも小さい組成を持つように、前記第２の絶縁膜の堆積初期における前記酸素供給ガスの流量を少なくする工程を含むことを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
- 前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程との間において、前記基板が窒素を含む雰囲気にさらされることを防止することを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
- 前記第２の絶縁膜を形成する工程は、スピンコート法又は熱ＣＶＤ法を用いて行なわれることを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311397A JP4109531B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体装置及びその製造方法 |
| US10/621,638 US6930394B2 (en) | 2002-10-25 | 2003-07-18 | Electronic device includes an insulating film having density or carbon concentration varying gradually in the direction of the thickness and a conductive film formed therein |
| DE10334539A DE10334539A1 (de) | 2002-10-25 | 2003-07-29 | Elektronisches Bauelement und Verfahren zum Herstellen desselben |
| TW092122127A TWI293496B (en) | 2002-10-25 | 2003-08-12 | Electronic device and method for fabricating the same |
| CNB03154939XA CN100367495C (zh) | 2002-10-25 | 2003-08-22 | 电子器件及其制造方法 |
| KR1020030070134A KR100992671B1 (ko) | 2002-10-25 | 2003-10-09 | 전자디바이스 및 그 제조방법 |
| US11/165,224 US7208408B2 (en) | 2002-10-25 | 2005-06-24 | Method for fabricating a dual damascene contact in an insulating film having density gradually varying in the thickness direction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311397A JP4109531B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146682A true JP2004146682A (ja) | 2004-05-20 |
| JP4109531B2 JP4109531B2 (ja) | 2008-07-02 |
Family
ID=32105311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002311397A Expired - Fee Related JP4109531B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6930394B2 (ja) |
| JP (1) | JP4109531B2 (ja) |
| KR (1) | KR100992671B1 (ja) |
| CN (1) | CN100367495C (ja) |
| DE (1) | DE10334539A1 (ja) |
| TW (1) | TWI293496B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128575A (ja) * | 2004-11-01 | 2006-05-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008053683A (ja) * | 2006-07-27 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 絶縁膜形成方法、半導体装置、および基板処理装置 |
| JP2009177023A (ja) * | 2008-01-25 | 2009-08-06 | Nec Corp | 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法 |
| JP2010118513A (ja) * | 2008-11-13 | 2010-05-27 | Nec Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| JP2011166084A (ja) * | 2010-02-15 | 2011-08-25 | Taiyo Nippon Sanso Corp | 絶縁膜のダメージ回復方法及びダメージが回復された絶縁膜 |
| JP2014065281A (ja) * | 2012-09-27 | 2014-04-17 | Keio Gijuku | 積層体とその製造方法 |
| CN109952637A (zh) * | 2016-12-02 | 2019-06-28 | 英特尔公司 | 用于后段工艺(beol)互连制造的表面对准光刻图案化方式 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004146798A (ja) * | 2002-09-30 | 2004-05-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4489345B2 (ja) * | 2002-12-13 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2005050954A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4917249B2 (ja) * | 2004-02-03 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5180426B2 (ja) | 2005-03-11 | 2013-04-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7470630B1 (en) * | 2005-04-14 | 2008-12-30 | Altera Corporation | Approach to reduce parasitic capacitance from dummy fill |
| JP4578332B2 (ja) * | 2005-06-15 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7767570B2 (en) * | 2006-03-22 | 2010-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy vias for damascene process |
| US8080282B2 (en) * | 2006-08-08 | 2011-12-20 | Asm Japan K.K. | Method for forming silicon carbide film containing oxygen |
| JP2009117743A (ja) * | 2007-11-09 | 2009-05-28 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
| JP2010225682A (ja) * | 2009-03-19 | 2010-10-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8587119B2 (en) * | 2010-04-16 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive feature for semiconductor substrate and method of manufacture |
| JP2012038965A (ja) * | 2010-08-09 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| CN102339791B (zh) * | 2011-10-29 | 2013-06-19 | 上海华力微电子有限公司 | 一种半导体器件制作方法 |
| CN102522367A (zh) * | 2011-11-30 | 2012-06-27 | 上海华力微电子有限公司 | 具有超厚顶层金属的集成电路的制作方法及集成电路 |
| US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
| US9234276B2 (en) | 2013-05-31 | 2016-01-12 | Novellus Systems, Inc. | Method to obtain SiC class of films of desired composition and film properties |
| US10325773B2 (en) | 2012-06-12 | 2019-06-18 | Novellus Systems, Inc. | Conformal deposition of silicon carbide films |
| US10832904B2 (en) | 2012-06-12 | 2020-11-10 | Lam Research Corporation | Remote plasma based deposition of oxygen doped silicon carbide films |
| US10211310B2 (en) | 2012-06-12 | 2019-02-19 | Novellus Systems, Inc. | Remote plasma based deposition of SiOC class of films |
| US9337068B2 (en) | 2012-12-18 | 2016-05-10 | Lam Research Corporation | Oxygen-containing ceramic hard masks and associated wet-cleans |
| US10297442B2 (en) | 2013-05-31 | 2019-05-21 | Lam Research Corporation | Remote plasma based deposition of graded or multi-layered silicon carbide film |
| US9371579B2 (en) | 2013-10-24 | 2016-06-21 | Lam Research Corporation | Ground state hydrogen radical sources for chemical vapor deposition of silicon-carbon-containing films |
| KR20160067349A (ko) * | 2014-12-04 | 2016-06-14 | 삼성전자주식회사 | 도전 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법 |
| US10421081B2 (en) | 2014-12-19 | 2019-09-24 | National Technology & Engineering Solutions Of Sandia, Llc | Centrifuge with vector-seeking linkage |
| US20160314964A1 (en) | 2015-04-21 | 2016-10-27 | Lam Research Corporation | Gap fill using carbon-based films |
| US10332795B2 (en) * | 2015-06-11 | 2019-06-25 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| US10002787B2 (en) | 2016-11-23 | 2018-06-19 | Lam Research Corporation | Staircase encapsulation in 3D NAND fabrication |
| US9837270B1 (en) | 2016-12-16 | 2017-12-05 | Lam Research Corporation | Densification of silicon carbide film using remote plasma treatment |
| US10128265B2 (en) * | 2017-01-18 | 2018-11-13 | Micron Technology, Inc. | Memory cells, integrated structures and memory arrays |
| US10840087B2 (en) | 2018-07-20 | 2020-11-17 | Lam Research Corporation | Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films |
| US10727184B2 (en) * | 2018-09-28 | 2020-07-28 | Intel Corporation | Microelectronic device including non-homogeneous build-up dielectric |
| CN113195786A (zh) | 2018-10-19 | 2021-07-30 | 朗姆研究公司 | 用于间隙填充的远程氢等离子体暴露以及掺杂或未掺杂硅碳化物沉积 |
| KR20200086899A (ko) | 2019-01-10 | 2020-07-20 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| US20220102279A1 (en) * | 2020-09-25 | 2022-03-31 | Intel Corporation | Dielectric capacitance recovery of inter-layer dielectric layers for advanced integrated circuit structure fabrication |
| TWI809952B (zh) * | 2022-05-10 | 2023-07-21 | 南亞科技股份有限公司 | 具有多重碳濃度介電層的半導體元件及其製備方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809200B2 (ja) * | 1996-06-03 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3502750B2 (ja) | 1997-09-10 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| US6627532B1 (en) * | 1998-02-11 | 2003-09-30 | Applied Materials, Inc. | Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition |
| US6593247B1 (en) * | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
| US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| US6251770B1 (en) * | 1999-06-30 | 2001-06-26 | Lam Research Corp. | Dual-damascene dielectric structures and methods for making the same |
| US6329281B1 (en) * | 1999-12-03 | 2001-12-11 | Agere Systems Guardian Corp. | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer |
| US6350670B1 (en) * | 1999-12-17 | 2002-02-26 | Intel Corporation | Method for making a semiconductor device having a carbon doped oxide insulating layer |
| US6610362B1 (en) * | 2000-11-20 | 2003-08-26 | Intel Corporation | Method of forming a carbon doped oxide layer on a substrate |
| US6436822B1 (en) * | 2000-11-20 | 2002-08-20 | Intel Corporation | Method for making a carbon doped oxide dielectric material |
| US6482754B1 (en) * | 2001-05-29 | 2002-11-19 | Intel Corporation | Method of forming a carbon doped oxide layer on a substrate |
| US6486082B1 (en) * | 2001-06-18 | 2002-11-26 | Applied Materials, Inc. | CVD plasma assisted lower dielectric constant sicoh film |
| WO2003009364A2 (en) * | 2001-07-18 | 2003-01-30 | Trikon Holdings Limited | Low dielectric constant layers |
| US6541397B1 (en) * | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
| US6797643B2 (en) * | 2002-10-23 | 2004-09-28 | Applied Materials Inc. | Plasma enhanced CVD low k carbon-doped silicon oxide film deposition using VHF-RF power |
| US6790788B2 (en) * | 2003-01-13 | 2004-09-14 | Applied Materials Inc. | Method of improving stability in low k barrier layers |
-
2002
- 2002-10-25 JP JP2002311397A patent/JP4109531B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-18 US US10/621,638 patent/US6930394B2/en not_active Expired - Fee Related
- 2003-07-29 DE DE10334539A patent/DE10334539A1/de not_active Withdrawn
- 2003-08-12 TW TW092122127A patent/TWI293496B/zh not_active IP Right Cessation
- 2003-08-22 CN CNB03154939XA patent/CN100367495C/zh not_active Expired - Fee Related
- 2003-10-09 KR KR1020030070134A patent/KR100992671B1/ko not_active IP Right Cessation
-
2005
- 2005-06-24 US US11/165,224 patent/US7208408B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128575A (ja) * | 2004-11-01 | 2006-05-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7691740B2 (en) | 2004-11-01 | 2010-04-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating same |
| JP4619747B2 (ja) * | 2004-11-01 | 2011-01-26 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2008053683A (ja) * | 2006-07-27 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 絶縁膜形成方法、半導体装置、および基板処理装置 |
| JP2009177023A (ja) * | 2008-01-25 | 2009-08-06 | Nec Corp | 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法 |
| JP2010118513A (ja) * | 2008-11-13 | 2010-05-27 | Nec Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| JP2011166084A (ja) * | 2010-02-15 | 2011-08-25 | Taiyo Nippon Sanso Corp | 絶縁膜のダメージ回復方法及びダメージが回復された絶縁膜 |
| JP2014065281A (ja) * | 2012-09-27 | 2014-04-17 | Keio Gijuku | 積層体とその製造方法 |
| CN109952637A (zh) * | 2016-12-02 | 2019-06-28 | 英特尔公司 | 用于后段工艺(beol)互连制造的表面对准光刻图案化方式 |
| CN109952637B (zh) * | 2016-12-02 | 2023-10-20 | 英特尔公司 | 用于后段工艺(beol)互连制造的表面对准光刻图案化方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050263857A1 (en) | 2005-12-01 |
| CN100367495C (zh) | 2008-02-06 |
| KR100992671B1 (ko) | 2010-11-05 |
| TWI293496B (en) | 2008-02-11 |
| US20040089924A1 (en) | 2004-05-13 |
| JP4109531B2 (ja) | 2008-07-02 |
| CN1492504A (zh) | 2004-04-28 |
| KR20040036551A (ko) | 2004-04-30 |
| US6930394B2 (en) | 2005-08-16 |
| TW200416946A (en) | 2004-09-01 |
| US7208408B2 (en) | 2007-04-24 |
| DE10334539A1 (de) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109531B2 (ja) | 半導体装置及びその製造方法 | |
| KR100477455B1 (ko) | 제어된 전자 빔 방사를 사용하는 상호레벨 유전체로의 저 유전상수 중합체의 집적화 | |
| US7129175B2 (en) | Method of manufacturing semiconductor device | |
| KR100392888B1 (ko) | 반도체장치의 제조방법 | |
| US20080122121A1 (en) | Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| WO2004090974A1 (ja) | 電子デバイス及びその製造方法 | |
| US20060128166A1 (en) | Semiconductor device fabrication method | |
| JP2008147644A (ja) | ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 | |
| US6713386B1 (en) | Method of preventing resist poisoning in dual damascene structures | |
| US20080318412A1 (en) | Method of manufacturing a semiconductor device | |
| JPH10303295A (ja) | 半導体装置の製造方法 | |
| JP2011082308A (ja) | 半導体装置の製造方法 | |
| JP4119542B2 (ja) | 半導体装置の製造方法及び絶縁膜の形成方法 | |
| JP2004207604A (ja) | 半導体装置およびその製造方法 | |
| KR100391992B1 (ko) | 저유전율 층간절연막을 가지는 반도체 장치 형성 방법 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JP2000243749A (ja) | 絶縁膜の形成方法 | |
| JP2003209169A (ja) | 半導体装置の製造方法 | |
| JP4661004B2 (ja) | 半導体装置の製造方法 | |
| KR101350020B1 (ko) | 반도체 장치의 제조방법 | |
| JP3289275B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10163202A (ja) | 半導体装置の製造方法 | |
| JP2006041054A (ja) | アッシング処理方法及び基板処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |