KR20030092531A - 반도체 소자의 금속배선 형성방법 - Google Patents

Abstract

본 발명은 금속배선 형성을 위한 듀얼-다마신(Dual-Damascene) 공정에서 이종의 저유전막을 적용한 금속배선 형성방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 하부 금속배선을 형성하는 단계; 상기 하부 금속배선 상에 서로 다른 물질로 이루어진 제1저유전막과 제2저유전막을 차례로 증착하는 단계; 상기 제2저유전막 상에 캡핑막과 상기 하부 금속배선과의 콘택 영역을 한정하는 비아 마스크를 차례로 형성하는 단계; 상기 비아 마스크의 형상대로 상기 캡핑막과 제2 및 제1저유전막을 연속적으로 식각하여 상기 하부 금속배선을 노출시키는 비아홀을 형성하는 단계; 상기 비아 마스크를 제거하는 단계; 상기 캡핑막 상에 상부 금속배선 형성 영역을 한정하는 트렌치 마스크를 형성하는 단계; 상기 트렌치 마스크의 형상대로 상기 캡핑막과 제2저유전막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 마스크를 제거하는 단계; 및 상기 트렌치 및 비아홀 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함한다. 본 발명에 따르면, 이종의 저유전막을 적용함에 따라 하부 저유전막과 상부 저유전막 사이에 식각 베리어막을 개재시킬 필요가 없으며, 이에 따라, 전체 제조 공정을 단순화시킬 수 있음은 물론 층간절연막의 유전율 증가를 방지할 수 있어서 금속배선간 기생 용량에 의한 RC-지연 시간을 감소시킬 수 있고, 결국, 고속 소자를 구현할 수 있다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL WIRING OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 이종절연막을 이용한 금속배선 형성방법에 관한 것이다.

반도체 소자의 집적도가 증가함에 따라, 배선 공정은 기존의 RIE(Reaction Ion Etching) 공정 대신에 다마신(Damascene) 공정, 보다 정확하게는, 듀얼(Dual)-다마신 공정을 적용하고 있다. 상기 RIE 공정은 금속막의 증착 후에 상기 금속막을 식각하여 금속배선을 형성하는 기술이며, 듀얼-다마신 공정은 층간절연막을 식각하여 콘택 및 금속배선 형성 영역을 한정한 후에 금속막의 증착 및 CMP(Chemical Mechanical Polishing)를 진행하여 금속배선을 형성하는 기술이다.

이러한 다마신 공정은 RIE 공정에 의한 금속배선 형성방법 보다 상대적으로 우수한 전기적 특성을 얻을 수 있기 때문에 반도체 소자의 고집적화 추세에서 그 이용이 확대되리라 예상된다. 특히, 고집적화에 따라, 금속배선의 재질이 기존의 저항이 낮은 알루미늄에서 구리로 변경되는 추세에서 기존의 식각 공정으로는 구리막의 식각 매우 어렵기 때문에 상기 다마신 공정의 적용은 필수가 될 것으로 예상된다.

한편, 반도체 소자의 집적도가 증가함에 따라, 층간절연 물질로서 유전율 작은 저유전율(Low-k) 물질의 적용이 적극 검토되고 있다. 이것은 소자의 고집적화 및 고속화 추세에서 상,하 금속배선간의 절연막에 존재하는 기생 용량에 의한 RC-지연 시간이 더이상 무시할 수 없는 상황이 되었고, 층간절연 물질로서 통상 사용되어 실리콘산화막 보다 유전율이 낮은 저유전율 물질을 층간절연 물질로 사용할 경우에는 상기 기생 용량에 의한 RC-지연 시간을 감소시킬 수 있기 때문이다.

따라서, 고집적 및 고속 소자를 제조하기 위해, 금속배선 공정으로서 다마신공정을, 그리고, 층간절연 물질로서 저유전율 물질을 적용하려는 연구가 활발하게 진행되고 있다.

도 1a 내지 도 1d는 듀얼-다마신 공정 및 저유전율 물질을 이용한 종래의 금속배선 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.

도 1a를 참조하면, 반도체 기판(1) 상에 표면에 확산 방지막(3)을 갖는 하부 금속배선(2)을 형성한 상태에서, 상기 하부 금속배선(2) 상에 무기질 또는 유기질의 제1저유전막(4)을 증착한다. 그런다음, 상기 제1저유전막 상에 베리어막(5)을 증착하고, 상기 베리어막(5) 상에 상기 하부 금속배선(2)과의 콘택 영역을 한정하는 비아 마스크(Via Mask : 6)를 형성한다.

도 1b를 참조하면, 비아 마스크를 식각 장벽으로 이용하여 그 아래의 베리어막(5)을 식각하고, 그런다음, 상기 비아 마스크를 제거한다.

도 1c를 참조하면, 식각된 베리어막(5)과 노출된 제1저유전막(4) 상에 상기 제1유전막(4)과 동종의 제2유전막(7)을 증착한다. 그런다음, 상기 제2유전막(7) 상에 캡핑막(capping layer : 8)을 증착한 후, 상기 캡핑막(8) 상에 상부 금속배선 형성 영역을 한정하는 트렌치 마스크(Trench mask : 9)를 형성한다.

도 1d를 참조하면, 베리어막(5)을 식각 정지층으로 이용하여 트렌치 마스크의 형상대로 캡핑막(8)과 제2저유전막(7)을 식각해서 금속배선 형성 영역을 한정하는 트렌치(10)를 형성하고, 연이어, 노출된 제2저유전막 부분 및 그 아래의 확산 방지막 부분을 식각하여 하부 금속배선(2)을 노출시키는 비아홀(11)을 형성한다. 그런다음, 상기 트렌치 마스크를 제거한다.

이후, 도시하지는 않았으나, 상기 트렌치(10) 및 비아홀(11)을 매립하도록 소정의 금속막을 증착하고, 이를 CMP하여 하부 금속배선(2)과 콘택하는 상부 금속배선을 형성한다.

그러나, 종래의 저유전율 물질 및 듀얼 다마신 공정을 이용한 금속배선 형성방법에 따르면, 동일 물질인 제1저유전막과 제2저유전막 사이에 식각 베리어막을 개재시켜야 하는 것과 관련해서 전체 금속배선 형성 공정이 복잡할 뿐만 아니라, 상기 제1 및 제2유전막에 비해 상당히 높은 유전율을 갖는 식각 베리어막의 존재로 인해 층간절연막의 전체 유전율이 상승됨으로써 금속배선간 기생 용량에 의한 RC-지연 시간을 감소시키는데 어려움이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 제조 공정을 단순화시킬 수 있으면서 층간절연막의 유전율 상승에 기인하는 RC-지연 시간의 증가를 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.

도 1a 내지 도 1d는 종래 기술에 따른 금속배선 형성방법을 설명하기 위한 공정 단면도.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 금속배선 형성방법을 설명하기 위한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

21 : 반도체 기판 22 : 하부 금속배선

23 : 확산 방지막 24 : 제1유전막

25 : 제2유전막 26 : 캡핑막

27 : 비아 마스크 28 : 비아홀

29 : 트렌치 마스크 29a : 감광막

30 : 트렌치

상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 하부 금속배선을 형성하는 단계; 상기 하부 금속배선 상에 서로 다른 물질로 이루어진 제1저유전막과 제2저유전막을 차례로 증착하는 단계; 상기 제2저유전막 상에 캡핑막과 상기 하부 금속배선과의 콘택 영역을 한정하는 비아 마스크를 차례로 형성하는 단계; 상기 비아 마스크의 형상대로 상기 캡핑막과 제2 및 제1저유전막을 연속적으로식각하여 상기 하부 금속배선을 노출시키는 비아홀을 형성하는 단계; 상기 비아 마스크를 제거하는 단계; 상기 캡핑막 상에 상부 금속배선 형성 영역을 한정하는 트렌치 마스크를 형성하는 단계; 상기 트렌치 마스크의 형상대로 상기 캡핑막과 제2저유전막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 마스크를 제거하는 단계; 및 상기 트렌치 및 비아홀 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.

여기서, 상기 하부 금속배선은 표면에 확산 방지막을 구비하며, 상기 확산 방지막은 상기 비아홀을 형성하기 위한 식각시에 함께 식각할 수 있으며, 또한, 식각하지 않아도 된다.

상기 확산 방지막을 비아홀 형성시에 식각한 경우, 상기 트렌치 마스크를 형성하는 단계시, 그 저면 부분을 트렌치 마스크 형성용 물질로 채우며, 상기 비아홀의 저면 부분에 채워진 트렌치 마스크 형성용 물질은 상기 트렌치 마스크 제거시에 함께 제거한다.

상기 제1저유전막은 무기 물질로 형성하고, 상기 제2저유전막은 유기 물질로 형성한다.

상기 유기 물질의 제2저유전막의 식각은 O₂또는 N₂가스를 주식각 가스로 사용하여 수행하거나, O₂또는 N₂의 주식각 가스에 C₂H₄, Ar 및 SO₂로 구성된 그룹으로부터 선택되는 어느 하나의 보조 가스를 혼합한 식각 가스를 사용하여 수행한다.

상기 무기 물질의 제1저유전막의 식각은 C_xH_yF_z, O₂, N₂및 H₂로 구성된 그룹으로부터 선택되는 어느 하나를 주식각 가스로 사용하여 수행하거나, C_xH_yF_z, O₂, N₂및 H₂로 구성된 그룹으로부터 선택되는 어느 하나의 주식각 가스에 CO 또는 Ar의 보조 가스를 혼합한 식각 가스를 사용하여 수행한다.

상기 C_xH_yF_z가스는 CF₄, CHF₃, C₄F₈및 C₅F₈로 구성된 그룹으로부터 선택되는 어느 하나이다.

본 발명에 따르면, 이종의 저유전막을 이용함으로써 베리어막의 형성을 생략할 수 있으며, 이에 따라, 제조 공정의 단순화는 물론 층간절연막의 유전율과 관련된 RC-지연 시간의 증가를 방지할 수 있다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 금속배선 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.

도 2a를 참조하면, 반도체 기판(21) 상에 공지의 반도체 제조 공정에 따라 표면 상에 확산 방지막(23)을 갖는 하부 금속배선(22)을 형성한 상태에서, 상기 확산 방지막(23) 상에 저유전 물질로 이루어진 제1저유전막(24)과 제2저유전막(25)을 차례로 형성한다. 이때, 상기 제1저유전막(24)과 제2저유전막(25)은, 동종의 물질을 적용하는 종래와는 달리, 이종의 물질, 예컨데, 상기 제1저유전막(24)은 무기 물질로 형성하고, 상기 제2저유전막(25)은 이와는 반대로 유기 물질로 형성한다.

계속해서, 제2저유전막(25) 상에 캡핑막(26)을 형성하고, 상기 캡핑막(26) 상에 공지의 포토리소그라피 공정에 따라 하부 금속배선(22)과의 콘택 영역을 한정하는 비아 마스크(27)를 형성한다.

도 2b를 참조하면, 비아 마스크의 형태대로 그 아래의 캡핑막(26), 제2저유전막(25), 제1유전막(24) 및 확산 방지막(23)을 연속적으로 건식 식각하여 하부 금속배선(22)을 노출시키는 비아홀(28)을 형성하고, 그런다음, 상기 비아 마스크를 제거한다. 여기서, 유기 물질의 제2저유전막(25)의 식각은 O₂또는 N₂가스를 주식각 가스로 사용하여 수행하거나, O₂또는 N₂의 주식각 가스에 C₂H₄, Ar 및 SO₂로 구성된 그룹으로부터 선택되는 어느 하나의 보조 가스를 혼합한 식각 가스를 사용하여 수행한다. 또한, 무기 물질의 제1저유전막(24)의 식각은 C_xH_yF_z, O₂, N₂및 H₂로 구성된 그룹으로부터 선택되는 어느 하나를 주식각 가스로 사용하여 수행하거나, C_xH_yF_z, O₂, N₂및 H₂로 구성된 그룹으로부터 선택되는 어느 하나의 주식각 가스에 CO 또는 Ar의 보조 가스를 혼합한 식각 가스를 사용하여 수행한다. 여기서, 상기 C_xH_yF_z가스는 CF₄, CHF₃, C₄F₈및 C₅F₈로 구성된 그룹으로부터 선택되는 어느 하나이다.

도 2c를 참조하면, 식각된 캡핑막(26) 상에 공지의 포토리소그라피 공정에 따라 상부 금속배선 형성 영역을 한정하는 트렌치 마스크(29)를 형성한다. 이때, 상기 트렌치 마스크(29)의 형성시에는 노출된 하부 금속배선(22)이 후속 공정이 진행되는 동안 손상되는 것을 방지하기 위해 반드시 비아홀(28)의 저면을 트렌치 마스크 형성용 물질, 즉, 감광막(29a)으로 채운다.

도 2d를 참조하면, 트렌치 마스크의 형상대로 그 아래의 캡핑막(26)과 제2저유전막(25)을 식각하여 트렌치(30)를 형성한다. 그런다음, 공지의 감광막 스트립 (strip) 공정에 따라 인-시튜(In-situ)로 상기 트렌치 마스크를 제거함과 동시에 비아홀(28)의 저면에 채워진 감광막을 제거한다.

이후, 도시하지는 않았으나, 세정 공정을 수행한 후, 비아홀(28)을 포함한 트렌치(30)를 매립하도록 소정의 금속막을 증착하고, 이어, 증착된 금속막을 CMP함으로써 듀얼-다마신 공정에 의한 금속배선의 형성을 완성한다.

전술한 바와 같은 본 발명의 방법에 따르면, 하부의 제1저유전막(24)과 상부의 제2저유전막(25)은 이종의 물질로 형성하기 때문에, 동종의 물질로 형성하는 종래와는 달리, 그들 사이에 식각 베리어막을 형성할 필요가 없다. 이에 따라, 전체 금속배선 공정이 복잡해지는 종래의 문제점을 해결할 수 있으며, 특히, 저유전막에 비해 월등히 높은 유전율을 가지는 식각 베리어막에 기인하는 층간절연막의 유전율 증가를 방지할 수 있는 바, 금속배선간 기생 용량에 의한 RC-지연 시간의 증가를 방지할 수 있다.

한편, 전술한 본 발명의 실시예에 있어서, 상기 비아홀 형성을 위한 식각 공정은 확산 방지막을 함께 식각하여 하부 금속배선이 노출되도록 하였지만, 상기 비아홀 형성을 위한 식각시에 상기 확산 방지막을 식각하지 않는 것도 가능하며, 이 경우, 비아홀 저면의 확산 방지막 부분에 대한 식각은 트렌치 마스크의 스트립 공정 후에 별도의 식각 공정을 추가하여 행한다. 또한, 상기 비아홀 형성을 식각 공정에서 상기 확산 방지막을 식각하지 않는 경우에는 상기 트렌치 마스크 형성시에 비아홀의 저면을 반드시 감광막을 채우지 않아도 된다.

이상에서와 같이, 본 발명은 저유전막을 이용하되, 하부의 저유전막과 상부의 저유전막을 서로 다른 물질로 형성함으로써 그 사이의 식각 베리어막의 형성을 생략할 수 있다.

따라서, 식각 베리어막의 형성과 관련된, 제조 공정의 복잡함을 해결할 수 있으며, 특히, 식각 베리어막에 기인하는 층간절연막의 유전율 증가를 방지할 수 있는 바, RC-지연 시간의 증가를 방지할 수 있어서 고속 소자를 구현할 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (12)

1. 반도체 기판 상에 하부 금속배선을 형성하는 단계;

   상기 하부 금속배선 상에 서로 다른 물질로 이루어진 제1저유전막과 제2저유전막을 차례로 증착하는 단계;

   상기 제2저유전막 상에 캡핑막과 상기 하부 금속배선과의 콘택 영역을 한정하는 비아 마스크를 차례로 형성하는 단계;

   상기 비아 마스크의 형상대로 상기 캡핑막과 제2 및 제1저유전막을 연속적으로 식각하여 상기 하부 금속배선을 노출시키는 비아홀을 형성하는 단계;

   상기 비아 마스크를 제거하는 단계;

   상기 캡핑막 상에 상부 금속배선 형성 영역을 한정하는 트렌치 마스크를 형성하는 단계;

   상기 트렌치 마스크의 형상대로 상기 캡핑막과 제2저유전막을 식각하여 트렌치를 형성하는 단계;

   상기 트렌치 마스크를 제거하는 단계; 및

   상기 트렌치 및 비아홀 내에 금속막을 매립시켜 상부 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
2. 제 1 항에 있어서, 상기 하부 금속배선은 표면에 확산 방지막을 구비한 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
3. 제 2 항에 있어서, 상기 확산 방지막은

   상기 비아홀을 형성하기 위한 식각시에 함께 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
4. 제 3 항에 있어서, 상기 비아홀은

   상기 트렌치 마스크를 형성하는 단계시, 그 저면 부분을 트렌치 마스크 형성용 물질로 채우는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
5. 제 4 항에 있어서, 상기 비아홀의 저면 부분에 채워진 트렌치 마스크 형성용 물질은 상기 트렌치 마스크 제거시에 함께 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
6. 제 2 항에 있어서, 상기 확산 방지막은

   상기 비아홀을 형성하기 위한 식각시에 함께 식각하지 않는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
7. 제 1 항에 있어서, 상기 제1저유전막은 무기 물질로 형성하고, 상기 제2저유전막은 유기 물질로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
8. 제 7 항에 있어서, 상기 유기 물질의 제2저유전막의 식각은

   O₂또는 N₂가스를 주식각 가스로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
9. 제 8 항에 있어서, 상기 유기 물질의 제2저유전막의 식각은

   O₂또는 N₂의 주식각 가스에 C₂H₄, Ar 및 SO₂로 구성된 그룹으로부터 선택되는 어느 하나의 보조 가스를 혼합한 식각 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
10. 제 7 항에 있어서, 상기 무기 물질의 제1저유전막의 식각은

    C_xH_yF_z, O₂, N₂및 H₂로 구성된 그룹으로부터 선택되는 어느 하나를 주식각 가스로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
11. 제 10 항에 있어서, 상기 무기 물질의 제1저유전막의 식각은

    C_xH_yF_z, O₂, N₂및 H₂로 구성된 그룹으로부터 선택되는 어느 하나의 주식각 가스에 CO 또는 Ar의 보조 가스를 혼합한 식각 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
12. 제 10 항 또는 제 11 항에 있어서, 상기 C_xH_yF_z가스는 CF₄, CHF₃, C₄F₈및 C₅F₈로 구성된 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.