JP4988148B2 - 半導体素子の金属配線の形成方法 - Google Patents
半導体素子の金属配線の形成方法 Download PDFInfo
- Publication number
- JP4988148B2 JP4988148B2 JP2004021868A JP2004021868A JP4988148B2 JP 4988148 B2 JP4988148 B2 JP 4988148B2 JP 2004021868 A JP2004021868 A JP 2004021868A JP 2004021868 A JP2004021868 A JP 2004021868A JP 4988148 B2 JP4988148 B2 JP 4988148B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hard mask
- forming
- etching
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 110
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 229910052751 metal Inorganic materials 0.000 title claims description 63
- 239000002184 metal Substances 0.000 title claims description 63
- 239000010410 layer Substances 0.000 claims description 360
- 229920002120 photoresistant polymer Polymers 0.000 claims description 120
- 238000005530 etching Methods 0.000 claims description 108
- 239000011229 interlayer Substances 0.000 claims description 96
- 239000000463 material Substances 0.000 claims description 58
- 239000007789 gas Substances 0.000 claims description 52
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 125000001153 fluoro group Chemical group F* 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 4
- 229910017109 AlON Inorganic materials 0.000 claims description 3
- 229910003071 TaON Inorganic materials 0.000 claims description 3
- 229910010282 TiON Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims 1
- 229910004166 TaN Inorganic materials 0.000 claims 1
- 239000012212 insulator Substances 0.000 description 12
- 238000004380 ashing Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052809 inorganic oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- -1 AlO Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は半導体素子の製造方法に係り、特にデュアルダマシーン工程による半導体素子の金属配線の形成方法に関する。
半導体素子の集積度が増加するにつれて多層配線構造を有する金属配線層が必要になり、また金属配線間の間隔が次第に狭くなった。これにより、同一層上で互いに隣接した金属配線層間または上下に隣接した各配線層間に存在する寄生抵抗（Ｒ）及びキャパシタンス（Ｃ）成分が最も重要な問題になった。
金属配線システムで寄生抵抗及びキャパシタンス成分は、ＲＣによって誘導される遅延によって素子の電気的性能を劣化させる。また、配線層間に存在する寄生抵抗及びキャパシタンス成分は、チップの総電力消耗量と信号漏れ量とを増加させる。したがって、超高集積半導体素子において、ＲＣが小さな多層配線技術を開発することが非常に重要な問題である。
ＲＣが小さな高性能の多層配線構造を形成するためには、比抵抗が低い金属を使用して配線層を形成するか、または誘電率が低い絶縁膜を使用する必要がある。金属配線層での抵抗を低くするために、金属配線層を形成する金属材料として比抵抗が低い金属、例えば、銅を使用する研究が現在活発に進んでいる。銅配線は、写真エッチング技術によって直接パターニングしては得難い。したがって、銅配線を形成するためにデュアルダマシーン工程を主に利用している。
図１ないし図３は、従来の一例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
図１を参照すれば、所定の第１導電層１０２が形成された半導体基板１００上に第１ストッパー層１０４、第１層間絶縁層１０５、第２ストッパー層１０６、第２層間絶縁層１０７を順に形成する。
次いで、フォトリソグラフィ工程によって前記第２層間絶縁層１０７、第２ストッパー層１０６、第１層間絶縁層１０５を順にエッチングして第１幅Ｗ１を有するフルビアホール１１２を形成する。
次いで、フルビアホール１１２が形成されている半導体基板１００の全面上にフォトレジスト層を形成した後に露光及び現像して前記第１幅Ｗ１より大きい第２幅Ｗ２を有し、前記フルビアホール１１２と重畳される第２層間絶縁層１０７を一部露出させるフォトレジストパターン１１０を形成する。この時、前記フォトレジスト層は、前記フルビアホール１１２に一部残留する。
図２を参照すれば、前記フォトレジストパターン１１０をエッチングマスクとして前記第２ストッパー層１０６の表面が露出されるまで前記第２層間絶縁層１０７をドライエッチングする。前記エッチングによって、第２層間絶縁層１０７内に第２幅Ｗ２を有するトレンチ配線領域１１４が形成される。この時、フルビアホール１１２内にフォトレジスト層が残留し、前記第２層間絶縁層１０７がエッチングされる間に前記フォトレジスト層もそのエッチング選択比によって一部がエッチングされる。
図３を参照すれば、前記フルビアホール１１２内に残留するフォトレジスト層及び第２層間絶縁層１０７上に残留するフォトレジストパターン１１０を通常のアッシング方法によって除去する。
次いで、前記フルビアホール１１２の底部に露出される第１ストッパー層１０４を除去した後に前記フルビアホール１１２及びトレンチ配線領域１１４内に第２導電層（図示せず）を形成することによってデュアルダマシーン構造が完成する。
このような従来技術によれば、ビアホール１１２の密度が地域によって差があるため、トレンチ配線領域１１４のためのフォトリソグラフィ工程時にフォトレジスト層のコーティングの厚さの差によってフォトリソグラフィ工程時に臨界寸法（ＣＤ）の制御及びパターンのプロファイルの制御が難しく、ビアホール１１２内のフォトレジストの現像不良問題が発生する。このため、ビアホール１１２内にフォトレジストが現像不良によって残留し、この残留したフォトレジストが後続のトレンチ配線領域１１４のエッチング時にブロッキング材となってビアホール１１２の周辺に沿ってフェンス１１６が形成されるという問題点がある。
図４ないし図６は、従来の他の例による半導体素子の金属配線の形成方法を工程順序によって示した断面図であって、ビアホール内に形成する埋込み物質層を利用する技術を示す。
図４を参照すれば、図１のように所定の第１導電層１０２が形成された半導体基板１００上に第１ストッパー層１０４、第１層間絶縁層１０５、第２層間絶縁層１０７を順に形成する。
次いで、フォトリソグラフィ工程によって前記第２層間絶縁層１０７、第１層間絶縁層１０５を順にエッチングして第１幅Ｗ１を有するフルビアホール１１２を形成する。次いで、前記フルビアホール１１２内に有機物または無機物よりなる埋込み物質層１１６を形成する。
次いで、フルビアホール１１２が形成されている半導体基板１００の全面上にフォトレジスト層を形成した後に露光及び現像して前記第１幅Ｗ１より大きい第２幅Ｗ２を有し、前記フルビアホール１１２と重畳される第２層間絶縁層１０７を一部露出させるフォトレジストパターン１１０を形成する。この時、前記フォトレジスト層は、前記フルビアホール１１２に一部残留する。
図５を参照すれば、前記フォトレジストパターン１１０をエッチングマスクとして前記第２層間絶縁層１０７の一部をエッチングする。前記エッチングによって、第２層間絶縁層１０７内に第２幅Ｗ２を有するトレンチ配線領域１１４が形成される。この時、フルビアホール１１２内にフォトレジスト層と埋込み物質層１１６とが残留し、前記第２層間絶縁層１０７がエッチングされる間に前記フォトレジスト層もそのエッチング選択比によって一部がエッチングされる。
図６を参照すれば、前記残留するフォトレジストパターン１１０を除去した後、続けて前記フルビアホール１１２内に埋込み物質層１１６を除去する。次いで、前記フルビアホール１１２の底部に露出される第１ストッパー層１０４を除去した後、前記フルビアホール１１２及びトレンチ配線領域１１４内に第２導電層（図示せず）を形成することによってデュアルダマシーン構造が完成する。
この従来技術によれば、ビアホール１１２の密度差によるフォトレジスト層のコーティングの厚さの差を解決するためにビアホール１１２内に有機物または無機物を埋込んである程度問題を解決できるが、埋込み物質層がＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）またはフォトレジストのような有機系物質である場合にも、ビアホール１１２の周辺に沿ってフェンス１１６が発生して第１導電層１０２と第２導電層（図示せず）間の電気的連結関係が不良になり、埋込み物質層がＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）のような無機物の場合には、これを除去するためのストリップ工程が非常に難しいという短所がある。
一方、多層金属配線間のキャパシタンスを最小化するためのデュアルダマシーン工程を利用した金属配線の形成方法が特許文献１に開示されている。
米国特許第６，２１８，０７９号明細書
本発明が解決しようとする技術的課題は、前記従来技術の問題点を解決するためのものであって、ビアホールの密度差に起因して発生するフォトレジストコーティングの厚さの差によるパターン形成の不良を抑制しつつビアホールの周辺に発生するフェンスの発生を抑制することのでき、また、し、低誘電物質を使用する場合、アッシングダメージを最小化し、エッチング耐性のないＡｒＦフォトレジストのような次世代フォト工程に能動的に対応できる半導体素子の金属配線の形成方法を提供することである。
また、本発明が解決しようとする他の技術的課題は、層間絶縁層をエッチングして配線領域及びビアホールを形成する際に、ストッパー層がエッチングされて導電層が外部に露出されることによってフォトレジストパターン除去工程で導電層の上部に金属酸化物層が形成される問題を防止でき、アッシング工程による損傷を防止でき、またフォトレジストパターンを形成する時、部分ビアホール内にフォトレジストが残留してビアホールがオープンされない問題を解決でき、フォトレジストパターンのミスアラインが発生してもビアホールのプロファイルの不良が発生することを防止できる半導体素子の金属配線の形成方法を提供することである。
前記本発明の課題を達成するための本発明の第１形態による半導体素子の金属配線の形成方法は、半導体基板上に層間絶縁層を形成する段階と、前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、残留する前記第１フォトレジストパターンを除去する段階と、前記部分ビアホールを含む前記半導体基板の全面にフォトレジスト層を形成する段階と、前記部分ビアホール内に前記フォトレジスト層を残留させつつ、前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、残留する前記第２フォトレジストパターンを除去する段階と、前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含み、前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングして前記ハードマスク層パターンを形成する段階では、エッチングする前記ハードマスク層側において、前記残留するフォトレジスト層上面が前記ハードマスク層の底面以下であり、かつ、前記ハードマスク層の直下の層間絶縁層の側面が完全に露出しない位置まで、前記部分ビアホール内に残留するフォトレジスト層を除去することを特徴とする。
また、前記本発明の課題を達成するための本発明の第２形態による半導体素子の金属配線の形成方法は、半導体基板上に層間絶縁層を形成する段階と、前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、前記部分ビアホールを埋め込む埋込み物質層を形成する段階と、前記半導体基板の全面にフォトレジスト層を形成する段階と、前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、残留する前記フォトレジストパターン及び前記部分ビアホール内の埋込み物質層を除去する段階と、前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含み、前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングして前記ハードマスク層パターンを形成する段階では、前記ハードマスク層のエッチングと同時に、エッチングする前記ハードマスク層側において、前記残留する埋込み物質層上面が前記ハードマスク層の底面以下であり、かつ、前記ハードマスク層の直下の層間絶縁層の側面が完全に露出しない位置まで、前記部分ビアホール内に残留する埋込み物質層をエッチングして除去することを特徴とする。
本発明によれば、ビアホールを部分ビアホールに先に形成すると同時にビアホール内にフォトレジスト層または埋込み物質層を形成することによってビアホールの密度差に起因したフォトレジストの厚さの差とそれによるパターン形成の悪影響を抑制でき、トレンチ配線領域の形成時に発生したフェンスの発生を抑制できる。
また、本発明によれば、反射防止膜の役割ができるハードマスク層を利用することによって工程の単純化を達成でき、低誘電物質を使用する場合に、アッシングダメージを最小化でき、エッチング耐性のない次世代フォトレジストに容易に対処できる。
また、本発明によれば、層間絶縁層をエッチングして配線領域及びビアホールを形成する際に、ストッパー層がエッチングされることによって第１導電層が外部に露出される恐れがない。したがって、第２フォトレジストパターン除去工程で導電層の上部に金属酸化物層が形成された従来のような問題は発生しない。また、本発明は部分ビアホールを形成した後、第２フォトレジストパターンを形成する前に部分ビアホールを有機物または無機物で埋め込むため、第２フォトレジストパターンを形成する時に部分ビアホールの底部にフォトレジストが残留してビアホールがオープンされない従来のような問題は発生しない。
また、本発明は部分ビアホールを形成した後、第２フォトレジストパターンを形成する前に部分ビアホールを有機物または無機物で埋め込むため、第２フォトレジストパターンのミス−アラインが発生しても従来のようなビアホールのプロファイルの不良は発生しない。
また、本発明は第２フォトレジストパターンを除去した後、ハードマスク層をエッチングマスクとして配線領域及びビアホールを形成するために従来のような層間絶縁膜の表面に現れるアッシング工程による損傷は発生しない。
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、以下の実施例は当業者に本発明を十分に理解させるために提供されるものであって、多様な形態に変形でき、本発明の範囲が後述する実施例に限定されるものではない。図面で各層の厚さやサイズは、説明の便宜及び明確性のために誇張された。図面上で同じ符号は同じ要素を示す。
（第１実施例）
図７ないし図１４は、本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
図７ないし図１４は、本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
図７を参照すれば、第１導電層４０２が形成された半導体基板４００上に第１ストッパー層４０４を形成する。第１導電層４０２は、半導体基板４００に形成された不純物ドーピング領域であるか、銅配線層またはその他タングステンのような他の金属配線層でありうる。第１ストッパー層４０４は、その上部に形成される第１層間絶縁層４０５とのエッチング選択比が大きい物質、例えば、炭化物系絶縁物または窒化物系絶縁物、具体的にはＳｉＣ、ＳｉＣＮ、ＢＮ、ＳｉＮのうち何れか一つよりなりうる。
次いで、第１ストッパー層４０４上に第１層間絶縁層４０５を形成する。第１層間絶縁層４０５は、例えば、有機系酸化物または無機系酸化物のうち任意の酸化物を使用でき、例えば、ＳｉＯＣ膜、多孔性ＳｉＯ２膜、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＦＳＧ（Ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜またはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜のような低誘電率を有する物質膜を使用できる。
第１層間絶縁層４０５は、第１ストッパー層４０４とのエッチング選択比が大きい物質膜よりなる。
次いで、第１層間絶縁層４０５上に第２ストッパー層４０６を形成する。第２ストッパー層４０６は、その上部に形成される第２層間絶縁層４０７とのエッチング選択比が大きい物質、例えば、炭化物系絶縁物または窒化物系絶縁物、具体的にはＳｉＣ、ＳｉＣＮ、ＢＮ、ＳｉＮのうち何れか一つよりなりうる。
次いで、第２ストッパー層４０６上に第２層間絶縁層４０７を形成する。第２層間絶縁膜４０７は、前述した第１層間絶縁層４０５のように無機系酸化物または有機系酸化物よりなり、例えば、ＳｉＯＣ膜、多孔性ＳｉＯ２膜、ＰＳＧ膜、ＢＰＳＧ膜、ＵＳＧ膜、ＦＳＧ膜、ＨＤＰ膜、ＰＥ−ＴＥＯＳ膜またはＳＯＧ膜のような低誘電率を有する物質膜よりなることが望ましい。第２層間絶縁層４０７は、第２ストッパー層４０６とのエッチング選択比が大きい物質膜よりなる。第２層間絶縁層４０７は、第１層間絶縁層４０５と異なる物質膜で形成してもよいが、第１層間絶縁層４０５と同じ物質膜よりなることが望ましい。
次いで、第２層間絶縁層４０７上にハードマスク層４０８を形成する。ハードマスク層４０８は、第２層間絶縁膜４０７とのエッチング選択比が大きい物質として後続のフォトリソグラフィ工程で反射防止層（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｌａｙｅｒ：ＡＲＬ）の役割を共に果たすことができる物質層であることが望ましい。
ＡＲＬの役割が強く現れる物質は、例えば、ＳｉＣＮを含むカーボンナイトライド系絶縁物、ＳｉＯＮを含むオキシナイトライド系絶縁物及びＳｉＣＯＮを含むカーボンオキシナイトライド系絶縁物があり、金属物質としてＴａＮ、ＴｉＮ、ＴｉＯＮ、ＴａＯＮなどがあり、これらよりＡＲＬの役割が弱いものとしてＡｌＮ、ＡｌＯＮなどがある。
したがって、ハードマスク層４０８としてこれらＡＲＬの役割を同時に行える物質を単層に形成するか、または前述したＡＲＬ物質を組合わせるか、ＡＲＬの役割をできない他の物質層と組合わせて複層に形成することができる。ＡＲＬの役割を十分にできないが、ハードマスク層４０８の下部に形成された低誘電（Ｌｏｗ−Ｋ）物質の層間絶縁層とエッチング選択比が優秀なハードマスク層物質として、例えば、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物がある。
本発明において前記ハードマスク層４０８は、前記ＡＲＬ物質を単層として使用する場合は約１０００Å程度の厚さに形成して使用する。また前記ハードマスク層４０８は、ＡＲＬ及び他のＡＲＬよりなる複層で形成する場合は前記複層の厚さを約１０００Å程度に形成する。また前記ハードマスク層４０８は、前述した反射防止物質とＡＲＬの役割をできない物質とで複層に形成する場合は、上層に形成される反射防止物質よりなる上部膜が約６００Å程度の厚さに形成し、下層に形成されるＡＲＬの役割を行えない下部膜を約１００ないし２００Å程度の厚さに形成する。ここでＡＲＬの役割を行えない下部膜はハードマスク層４０８の下に形成されている第１及び第２層間絶縁層４０５及び４０７とのエッチング選択比が高い物質を用いる。
次いで、ハードマスク層４０８上に後述するビアホールに対応する第１幅Ｗ１だけハードマスク層４０８の上面を一部露出させる第１フォトレジストパターン４１０を形成する。すなわち、ハードマスク層４０８上にフォトレジストを塗布した後、前記フォトレジストを露光及び現像して第１フォトレジストパターン４１０を形成する。
図８を参照すれば、第１フォトレジストパターン４１０をエッチングマスクとしてハードマスク層４０８層、第２層間絶縁層４０７及び第２ストッパー層４０６をエッチングする。この時、第１フォトレジストパターン４１０をエッチングマスクとしてハードマスク層４０８をエッチングしてハードマスク層パターンを形成した後、これをエッチングマスクとして前記第２層間絶縁層４０７及び第２ストッパー層４０６をエッチングして部分ビアホールを形成することもある。前記エッチングによって第２層間絶縁層４０７に第１幅Ｗ１を有する部分ビアホール４１２が形成される。次いで、第１フォトレジストパターン４１０を除去する。第１フォトレジストパターン４１０は、通常の方法、例えば、アッシング工程を利用して除去できる。
図９を参照すれば、部分ビアホール４１２が形成されている半導体基板４００上にフォトレジスト層を形成する。この時、前記部分ビアホール４１２内にはフォトレジスト層が残留する。また、前記ハードマスク層４０８上には本発明のハードマスク層自体が反射防止膜の役割をするため、別途のＡＲＬを形成しないが、必要に応じてフォトレジスト層の塗布前にＡＲＬを追加的にさらに形成してもよい。前記フォトレジスト層を露光及び現像して後述するトレンチ配線領域４１８が形成されるハードマスク層４０８の一部を前記第１幅Ｗ１より大きい第２幅Ｗ２だけ露出させる第２フォトレジストパターン４１６を形成する。トレンチ配線領域４１８の位置は、部分ビアホール４１２の位置に対応して少なくとも一部が重畳されるように形成する。
図１０を参照すれば、第２フォトレジストパターン４１６をエッチングマスクとして第２層間絶縁層４０７の上部のハードマスク層４０８をドライエッチングして第２ハードマスク層パターン４０８ｂを形成する。前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層４０８のエッチングと同時に前記部分ビアホール４１２内に残留するフォトレジスト層４１６が前記ハードマスク層４０８の底面以下まで同時にエッチングされ、この時、前記ハードマスク層４０８のエッチング時に前記フォトレジスト層４１６とのエッチング選択比が低い、例えば、２：１未満になるようにＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングできる。この時、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスをさらに含んで使用することもある。
一方、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層４０８のエッチング前に前記部分ビアホール４１２内に残留するフォトレジスト層４１６を前記ハードマスク層４０８の底面以下までエッチングする段階をさらに含み、この時、酸素含有ガス、窒素含有ガスまたは水素含有ガスのうち何れか一つ以上のエッチングガスの混合ガスを使用する。また、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングでき、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスを使用して行うこともある。
一方、前記ハードマスク層４０８がＡｌＮ、ＴａＮ、ＴｉＮを含む金属窒化物、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物のうち何れか一つの物質またはこれらの組合わせ物質よりなる場合は、前記ハードマスク層４０８のエッチングは、フルオロ含有ガスを使用する代わりにＣｌ２、ＢＣｌ３を含むクロライド含有ガスを使用して行うこともある。
図１１を参照すれば、第２フォトレジストパターン４１６を除去する。第２フォトレジストパターン４１６は、通常の方法、例えば、酸素、窒素または水素が含まれている混合ガスを使用してアッシング工程を利用して除去できる。
図１２を参照すれば、第２ハードマスク層パターン４０８ｂをエッチングマスクとしてエッチング工程を行う。この時、トレンチ配線領域４１８内では第２層間絶縁層４０７及び第２ストッパー層４０６がエッチングされてトレンチ配線領域４１８を形成すると同時に部分ビアホール４１２内では第１層間絶縁層４０５がエッチングされてフルビアホール４１２ａを形成する。前記第２ハードマスク層パターン４０８ｂをエッチングマスクとして前記第１及び第２層間絶縁層４０７，４０５をエッチングする段階では、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８を含むＣｘＦｙ系ガス、ＣＨ２Ｆ２、ＣＨ３Ｆを含むＣｈｘＦｙ系ガス、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスを使用して行う。
図１３を参照すれば、フルビアホール４１２ａを通じて露出された第１ストッパー層４０４をエッチングして除去する。前記第１ストッパー層４０４を除去する段階は、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３を含むフルオロ含有ガスにＯ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、または水素含有ガスのうち何れか一つ以上のガスを混合して行える。
図１４を参照すれば、露出されたトレンチ配線領域４１８及びフルビアホール４１２ａ内に銅またはタングステンのような導電物質層を形成した後、表面の平坦化工程を通じて第２導電層４２０を形成する。この時、第２ハードマスク層パターン４０８ｂも共にエッチングして除去でき、あるいは第２ハードマスク層４０８ｂを除去せずにそのまま後続工程を進めることもある。
（第２実施例）
図１５ないし図２０は、本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
図１５ないし図２０は、本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
図１５を参照すれば、第１導電層４０２が形成された半導体基板４００上に第１ストッパー層４０４を形成する。第１導電層４０２は、半導体基板４００に形成された不純物ドーピング領域であるか、銅配線層またはその他タングステンのような他の金属配線層でありうる。第１ストッパー層４０４は、その上部に形成される第１層間絶縁層４０５とのエッチング選択比が大きい物質、例えば、炭化物系絶縁物または窒化物系絶縁物、具体的にはＳｉＣ、ＳｉＣＮ、ＢＮ、ＳｉＮのうち何れか一つよりなりうる。
次いで、第１ストッパー層４０４上に第１層間絶縁層４０５を形成する。第１層間絶縁層４０５は、第１実施例のように有機系酸化物または無機系酸化物を使用できる。次いで、第１層間絶縁層４０５上に第２層間絶縁層４０７を形成する。第２層間絶縁膜４０７は、前述した第１層間絶縁層４０５のように無機系酸化物または有機系酸化物よりなりうる。第２層間絶縁層４０７は、第１層間絶縁層４０５と異なる物質膜で形成することもあるが、第１層間絶縁層４０５と同じ物質膜よりなることが望ましい。
次いで、第２層間絶縁層４０７上にハードマスク層を形成する。ハードマスク層は、第２層間絶縁膜４０７とのエッチング選択比が大きい物質であって、後続のフォトリソグラフィ工程でＡＲＬの役割を共に行える物質層であることが望ましい。ＡＲＬの役割を強く現れる物質は、例えば、ＳｉＣＮを含むカーボンナイトライド系絶縁物、ＳｉＯＮを含むオキシナイトライド系絶縁物及びＳｉＣＯＮを含むカーボンオキシナイトライド系絶縁物があり、金属物質としてＴａＮ、ＴｉＮ、ＴｉＯＮ、ＴａＯＮがあり、これらよりＡＲＬ役割が弱いものとしてＡｌＮ、ＡｌＯＮがある。
したがって、ハードマスク層４０８としてこれらＡＲＬの役割を同時に行える物質を単層に形成するか、または前述したＡＲＬ物質を組合わせるか、ＡＲＬの役割をできない他の物質層と組合わせて複層に形成できる。ＡＲＬの役割を十分にできないが、ハードマスク層４０８の下部に形成された低誘電（Ｌｏｗ−Ｋ）物質の層間絶縁層とエッチング選択比が優秀なハードマスク層物質として、例えば、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物がある。
本発明では第１実施例のように、前記ＡＲＬ物質を単層として使用する場合、前記ハードマスク層４０８は１０００Å内外の厚さに形成して使用でき、前述した反射防止物質とＡＲＬの役割をできない物質とを複層に形成する場合、前記上層に形成される反射防止物質は６００Å内外の厚さに形成し、下層に形成されるＡＲＬの役割を行えない前記金属酸化物の厚さは約１００ないし２００Å程度の厚さに形成できる。
次いで、ハードマスク層上に後述するビアホールに対応する第１幅Ｗ１だけハードマスク層の上面を一部露出させる第１フォトレジストパターン（図示せず）を形成し、第１フォトレジストパターンをエッチングマスクとしてハードマスク層及び第２層間絶縁層４０７をエッチングして前記第２層間絶縁層４０７に第１幅Ｗ１を有する部分ビアホール４１２が形成される。次いで、第１フォトレジストパターンを除去する。
図１６を参照すれば、部分ビアホール４１２が形成されている半導体基板４００の全面に埋込み物質層４１１を形成する。前記埋込み物質層４１１は、炭素系有機物のＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）のようなＳＯＤまたはＣＶＤによる有機物質層を使用することが望ましい。前記埋込み物質層４１１は、部分ビアホール４１２の一部または全部を埋込み、前記第１ハードマスク層パターン４０８ａ上に一定の厚さを維持するように適切な厚さに形成することもある。
次いで、前記埋込み物質層４１１上にフォトレジスト層を形成する。前記フォトレジスト層を露光及び現像して後述するトレンチ配線領域４１８が形成されるハードマスク層の一部を前記第１幅Ｗ１より大きい第２幅Ｗ２だけ露出させる第２フォトレジストパターン４１６を形成する。トレンチ配線領域４１８の位置は、部分ビアホール４１２の位置に対応して少なくとも一部が重畳されるように形成する。
図１７を参照すれば、第２フォトレジストパターン４１６をエッチングマスクとして埋込み物質層４１１及び第２層間絶縁層４０７の上部のハードマスク層をドライエッチングして第２ハードマスク層パターン４０８ｂを形成する。前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層４０８のエッチングと同時に前記部分ビアホール４１２内に残留する埋込み物質層４１１が前記ハードマスク層の底面以下まで同時にエッチングされ、この時、前記ハードマスク層のエッチング時に前記フォトレジスト層４１６とのエッチング選択比が低い、例えば、２：１未満になるようにＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングできる。Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスを使用して行うこともある。
一方、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層のエッチングする前に前記部分ビアホール４１２内に残留する埋込み物質層４１１を前記ハードマスク層の底面以下までエッチングする段階をさらに含み、この時、酸素含有ガス、窒素含有ガスまたは水素含有ガスのうち何れか一つ以上のエッチングガスを使用する。一方、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングでき、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスを使用して行うこともある。
一方、前記ハードマスク層がＡｌＮ、ＴａＮ、ＴｉＮを含む金属窒化物、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物のうち何れか一つの物質またはこれらの組合わせ物質よりなる場合、前記ハードマスク層のエッチングはＣｌ２、ＢＣｌ３を含むクロライド含有ガスを使用して行うこともある。
図１８を参照すれば、第２フォトレジストパターン４１６及び埋込み物質層４１１を除去する。第２フォトレジストパターン４１６は、通常の方法、例えば、酸素、窒素または水素が含まれている混合ガスを使用してアッシング工程を利用して除去できる。
図１９を参照すれば、第２ハードマスク層パターン４０８ｂをエッチングマスクとしてエッチング工程を行う。この時、トレンチ配線領域４１８内では第２層間絶縁層４０７がエッチングされてトレンチ配線領域４１８を形成すると同時に部分ビアホール４１２内では第１層間絶縁層４０５がエッチングされてフルビアホール４１２ａを形成する。前記第２ハードマスク層パターン４０８ｂをエッチングマスクとして前記第１及び第２層間絶縁層４０７，４０５をエッチングする段階では、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８を含むＣｘＦｙ系ガス、ＣＨ２Ｆ２、ＣＨ３Ｆを含むＣｈｘＦｙ系ガス、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスを使用して行う。
図２０を参照すれば、フルビアホール４１２ａを通じて露出された第１ストッパー層４０４をエッチングして除去する。前記第１ストッパー層４０４を除去する段階は、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３を含むフルオロ含有ガスにＯ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、または水素含有ガスのうち何れか一つ以上のガスを混合して使用する。
次いで、露出されたトレンチ配線領域４１８及びフルビアホール４１２ａ内に銅またはタングステンのような導電物質層を形成した後、表面の平坦化工程を通じて第２導電層４２０を形成する。この時、第２ハードマスク層パターン４０８ｂも共にエッチングして除去でき、あるいはハードマスク層４０８ｂを除去せずにそのまま後続工程を進めることもある。
以上、本発明の望ましい実施例を詳細に説明したが、本発明は特許請求の範囲に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能である。
本発明は地域別にビアホールの密度差に起因して発生するフォトレジストコーティングの厚さの差によってパターン形成の不良を抑制しつつ、ビアホールの周辺に発生するフェンスの発生を抑制するためのデュアルダマシーン工程を利用した半導体素子の金属配線の形成に利用されうる。
４００ 半導体基板
４０２ 第１導電層
４０４ 第１ストッパー層
４０５ 第１層間絶縁層
４０６ 第２ストッパー層
４０７ 第２層間絶縁層
４０８ｂ 第２ハードマスクパターン
４１２ 部分ビアホール
４１６ 第２フォトレジストパターン
４１８ トレンチ配線領域
４０２ 第１導電層
４０４ 第１ストッパー層
４０５ 第１層間絶縁層
４０６ 第２ストッパー層
４０７ 第２層間絶縁層
４０８ｂ 第２ハードマスクパターン
４１２ 部分ビアホール
４１６ 第２フォトレジストパターン
４１８ トレンチ配線領域
Claims (23)
- 半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、
前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、
残留する前記第１フォトレジストパターンを除去する段階と、
前記部分ビアホールを含む前記半導体基板の全面にフォトレジスト層を形成する段階と、
前記部分ビアホール内に前記フォトレジスト層を残留させつつ、前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、
残留する前記第２フォトレジストパターンを除去する段階と、
前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、
前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含み、
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングして前記ハードマスク層パターンを形成する段階では、エッチングする前記ハードマスク層側において、前記残留するフォトレジスト層上面が前記ハードマスク層の底面以下であり、かつ、前記ハードマスク層の直下の層間絶縁層の側面が完全に露出しない位置まで、前記部分ビアホール内に残留するフォトレジスト層を除去することを特徴とする半導体素子の金属配線の形成方法。 - 半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、
前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、
前記部分ビアホールを埋め込む埋込み物質層を形成する段階と、
前記半導体基板の全面にフォトレジスト層を形成する段階と、
前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、
残留する前記フォトレジストパターン及び前記部分ビアホール内の埋込み物質層を除去する段階と、
前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、
前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含み、
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングして前記ハードマスク層パターンを形成する段階では、前記ハードマスク層のエッチングと同時に、エッチングする前記ハードマスク層側において、前記残留する埋込み物質層上面が前記ハードマスク層の底面以下であり、かつ、前記ハードマスク層の直下の層間絶縁層の側面が完全に露出しない位置まで、前記部分ビアホール内に残留する埋込み物質層をエッチングして除去することを特徴とする半導体素子の金属配線の形成方法。 - 前記層間絶縁層は、第１層間絶縁層及び第２層間絶縁層を含むことを特徴とする請求項１または２に記載の半導体素子の金属配線の形成方法。
- 前記第１層間絶縁層と前記第２層間絶縁層間に第２ストッパー層をさらに含むことを特徴とする請求項３に記載の半導体素子の金属配線の形成方法。
- 前記半導体基板と前記層間絶縁層間に第１ストッパー層をさらに含み、前記第２導電層を埋め込む前に前記フルビアホールの下部に露出される前記第１ストッパー層を除去する段階をさらに含むことを特徴とする請求項１〜４のいずれか一つに記載の半導体素子の金属配線の形成方法。
- 前記ハードマスク層は、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣＯＮ、ＴａＮ、ＴｉＮ、ＴｉＯＮ、ＴａＯＮ、ＡｌＮ及びＡｌＯＮよりなる群から選択された何れか一つまたはこれらの組み合わせよりなることを特徴とする請求項１〜５のいずれか一つに記載の半導体素子の金属配線の形成方法。
- 前記ハードマスク層の厚さは、約１０００Åであることを特徴とする請求項１〜６のいずれか一つに記載の半導体素子の金属配線の形成方法。
- 前記ハードマスク層は、複層よりなることを特徴とする請求項１〜７のいずれか一つに記載の半導体素子の金属配線の形成方法。
- 前記ハードマスク層は、反射防止膜及びさらに他の反射防止膜で構成された複層膜よりなることを特徴とする請求項１〜８のいずれか一つに記載の半導体素子の金属配線の形成方法。
- 前記複層膜の厚さは、約１０００Åであることを特徴とする請求項９に記載の半導体素子の金属配線の形成方法。
- 前記ハードマスク層は、上部に反射防止膜よりなる上部膜、下部に前記層間絶縁層とエッチング選択比を有する下部膜とで構成された複層膜であることを特徴とする請求項８に記載の半導体素子の金属配線の形成方法。
- 前記下部膜は、ＡｌＯ、ＴａＯ、ＴｉＯよりなる群から選択された何れか一つの物質よりなることを特徴とする請求項１１に記載の半導体素子の金属配線の形成方法。
- 前記上部膜は、約６００Å、前記下部膜は約１００ないし２００Åであることを特徴とする請求項１１に記載の半導体素子の金属配線の形成方法。
- 前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層パターンを形成する段階では、前記ハードマスク層のエッチングと同時に、エッチングする前記ハードマスク層側において、前記残留するフォトレジスト層上面が前記ハードマスク層の底面以下であり、かつ、前記ハードマスク層の直下の層間絶縁層の側面が完全に露出しない位置まで、前記部分ビアホール内に残留するフォトレジスト層をエッチングして除去することを特徴とする請求項１に記載の半導体素子の金属配線の形成方法。
- 前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層パターンを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングすることを特徴とする請求項１４に記載の半導体素子の金属配線の形成方法。
- 前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層パターンを形成する段階では、Ｃｌ２、ＢＣｌ３を含むクロライド含有ガスを使用してエッチングすることを特徴とする請求項１４に記載の半導体素子の金属配線の形成方法。
- 前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層パターンを形成する段階では、前記ハードマスク層をエッチングする前に、エッチングする前記ハードマスク層側において、前記残留するフォトレジスト層上面が前記ハードマスク層の底面以下であり、かつ、前記ハードマスク層の直下の層間絶縁層の側面が完全に露出しない位置まで、前記部分ビアホール内に残留するフォトレジスト層をエッチングして除去する段階を含むことを特徴とする請求項１に記載の半導体素子の金属配線の形成方法。
- 前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層パターンを形成する段階では、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスをさらに使用して行うことを特徴とする請求項１５に記載の半導体素子の金属配線の形成方法。
- 前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁層をエッチングする段階では、ＣＦ系ガスを使用して行うことを特徴とする請求項１〜１８のいずれか一つに記載の半導体素子の金属配線の形成方法。
- 前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁層をエッチングする段階では、ＣＨ２Ｆ２、ＣＨ３Ｆを含むＣＨｘＦｙ系ガス、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２ Ｏを含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスのうち少なくとも一つ以上をさらに含んで行うことを特徴とする請求項１９に記載の半導体素子の金属配線の形成方法。
- 前記埋込み物質層は、前記部分ビアホールの一部を埋め込むかまたは前記部分ビアホールを完全に埋め込むと同時に前記ハードマスク層上に一定の厚さを維持するように形成することを特徴とする請求項２に記載の半導体素子の金属配線の形成方法。
- 前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層パターンを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングすることを特徴とする請求項２に記載の半導体素子の金属配線の形成方法。
- 前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層パターンを形成する段階では、Ｃｌ２及びＢＣｌ３を含むクロライド含有ガスを使用してエッチングすることを特徴とする請求項２に記載の半導体素子の金属配線の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0047006A KR100532446B1 (ko) | 2003-07-10 | 2003-07-10 | 반도체 소자의 금속배선층 형성방법 |
| KR2003-047006 | 2003-07-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033168A JP2005033168A (ja) | 2005-02-03 |
| JP4988148B2 true JP4988148B2 (ja) | 2012-08-01 |
Family
ID=34214643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004021868A Expired - Fee Related JP4988148B2 (ja) | 2003-07-10 | 2004-01-29 | 半導体素子の金属配線の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4988148B2 (ja) |
| KR (1) | KR100532446B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744068B1 (ko) * | 2005-04-29 | 2007-07-30 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100770540B1 (ko) * | 2005-12-28 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| KR100727259B1 (ko) * | 2005-12-29 | 2007-06-11 | 동부일렉트로닉스 주식회사 | 반도체 장치의 배선 형성방법 |
| KR100752176B1 (ko) | 2005-12-29 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법 |
| WO2007078011A1 (ja) * | 2006-01-06 | 2007-07-12 | Nec Corporation | 多層配線の製造方法と多層配線構造 |
| JP4684924B2 (ja) * | 2006-03-16 | 2011-05-18 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
| JP5072531B2 (ja) * | 2007-10-24 | 2012-11-14 | 東京エレクトロン株式会社 | プラズマエッチング方法及び記憶媒体 |
| KR100928507B1 (ko) * | 2007-12-03 | 2009-11-26 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| KR102073414B1 (ko) * | 2012-04-24 | 2020-02-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 |
| JP6163820B2 (ja) * | 2013-03-27 | 2017-07-19 | 日本ゼオン株式会社 | エッチング方法 |
| CN105632886B (zh) * | 2014-10-30 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN112415799A (zh) * | 2020-11-10 | 2021-02-26 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312604B2 (ja) * | 1998-11-06 | 2002-08-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6461955B1 (en) * | 1999-04-29 | 2002-10-08 | Texas Instruments Incorporated | Yield improvement of dual damascene fabrication through oxide filling |
| US6861347B2 (en) * | 2001-05-17 | 2005-03-01 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
| JP2002373936A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | デュアルダマシン法による配線形成方法 |
| US6620727B2 (en) * | 2001-08-23 | 2003-09-16 | Texas Instruments Incorporated | Aluminum hardmask for dielectric etch |
| JP3880851B2 (ja) * | 2001-12-10 | 2007-02-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-07-10 KR KR10-2003-0047006A patent/KR100532446B1/ko active IP Right Grant
-
2004
- 2004-01-29 JP JP2004021868A patent/JP4988148B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100532446B1 (ko) | 2005-11-30 |
| KR20050007004A (ko) | 2005-01-17 |
| JP2005033168A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157366B2 (en) | Method of forming metal interconnection layer of semiconductor device | |
| US7315072B2 (en) | Semiconductor device capable of suppressing current concentration in pad and its manufacture method | |
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| JP4005431B2 (ja) | デュアルダマシン工程を利用した配線形成方法 | |
| US7622808B2 (en) | Semiconductor device and having trench interconnection | |
| US8455348B2 (en) | Manufacturing method of semiconductor device | |
| JP5331443B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20110316161A1 (en) | Method of producing a dual damascene multilayer interconnection and multilayer interconnection structure | |
| JP4988148B2 (ja) | 半導体素子の金属配線の形成方法 | |
| US20220102212A1 (en) | Self-Aligned Via Formation Using Spacers | |
| US7176123B2 (en) | Method for manufacturing metal line of semiconductor device | |
| US7183202B2 (en) | Method of forming metal wiring in a semiconductor device | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP2006294942A (ja) | 半導体装置およびその製造方法 | |
| US20090163020A1 (en) | Method for Manufacturing Semiconductor Device | |
| KR100439111B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR101005738B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| TW202245139A (zh) | 互連結構及其形成方法 | |
| JP2007335547A (ja) | 半導体装置及びその製造方法 | |
| KR19990002278A (ko) | 반도체소자의 배선형성방법 | |
| JP2005057129A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120426 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4988148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |