KR19990070771A - 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법 - Google Patents

반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법 Download PDF

Info

Publication number
KR19990070771A
KR19990070771A KR1019980005807A KR19980005807A KR19990070771A KR 19990070771 A KR19990070771 A KR 19990070771A KR 1019980005807 A KR1019980005807 A KR 1019980005807A KR 19980005807 A KR19980005807 A KR 19980005807A KR 19990070771 A KR19990070771 A KR 19990070771A
Authority
KR
South Korea
Prior art keywords
oxygen
barrier metal
metal film
film
annealing
Prior art date
Application number
KR1019980005807A
Other languages
English (en)
Other versions
KR100275728B1 (ko
Inventor
박종민
이상우
유병주
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980005807A priority Critical patent/KR100275728B1/ko
Priority to TW087112242A priority patent/TW437038B/zh
Priority to JP28541498A priority patent/JP3676093B2/ja
Priority to US09/185,089 priority patent/US6297153B1/en
Publication of KR19990070771A publication Critical patent/KR19990070771A/ko
Application granted granted Critical
Publication of KR100275728B1 publication Critical patent/KR100275728B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Abstract

반도체 장치 장벽 금속막의 제조 방법 및 이를 이용한 반도체 장치 배선막의 제조 방법에 관해 개시한다. 본 발명에 따르면, 장벽 금속막에 대해 어닐링을 실시한 후, 어닐링 단계와 인-시튜로 연속하여 산소-어닐링을 실시한다. 본 발명에 따라 장벽 금속막을 제조하면, 장벽 금속막 표면의 소정 깊이에만 비정질 상태의 산화막이 형성되어 배선 물질이 장벽 금속막내로 확산되어서 접합-스파이크를 발생시키는 것을 효과적으로 방지할 수 있다.

Description

반도체 장치의 장벽 금속막의 제조 방법 및 이를 이용한 반도체 장치의 금속 배선막의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 장벽 금속막의 제조 방법 및 이를 이용한 금속 배선막의 제조 방법에 관한 것이다.
고집적 회로의 반도체 장치는 반도체 기판상에 여러 가지 물질들을 이용하여 형성한 다양한 회로 패턴들로 이루어진다. 이러한 회로 패턴은 불순물이 도핑(doping)된 실리콘(Si)과 같은 도전성 반도체 물질 또는 알루미늄(Al), 백금(Pt), 구리(Cu) 및 텅스텐(W) 등과 같은 금속 배선 물질로 구성된다. 다양한 물질들로 형성된 회로 패턴들은, 콘택홀등을 통해 서로 전기적으로 연결되어 회로를 구성한다.
이 때, 서로 다른 구성 물질로 이루어진 회로 패턴들간의 콘택 계면을 안정화시키기 위해서는 서로 다른 구성 물질들의 상호확산이나 화학반응을 억제하는 역할을 하는 장벽 금속막의 존재가 필수 불가결하다. 일반적으로 장벽 금속막은 질화 티타늄막(TiN), 질화 탄탈륨막(TaN), 질화 티타늄 실리사이드막(TiSiN) 또는 질화 탄탈륨 실리사이드막(TaSiN)등으로 구성된다. 장벽 금속막의 특성으로는 높은 도전성의 유지, 안정적인 확산 방지 기능의 유지 및 열적인 안정성등이 요구된다.
그런데 장벽 금속막 형성 공정의 특성상 장벽 금속막내에는 복수개의 결함(defect)이나 미소 균열(microcrack)들이 발생하는 경향이 있다. 따라서 장벽 금속막상에 형성된 배선막을 구성하는 물질이 장벽 금속막의 결함이나 미소 균열로 확산되어 들어가서, 반도체 기판으로까지 확산되어 접합 스파이크(junction spike)를 형성한다. 이러한 접합 스파이크에 의해 콘택의 전기적 특성이 열화되어 접합 누설 전류 레벨(junction leakage current level)이 높아져서 제품의 수율 및 소자의 신뢰성을 저하시키는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 확산 방지 기능이 증대된 장벽 금속막의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 장벽 금속막의 제조 방법을 이용한 금속 배선막의 제조 방법을 제공하는 것이다.
도 1 내지 도 3은 본 발명에 따라 장벽 금속막을 제조하는 공정을 설명하기 위한 공정 중간 단계 구조물들의 단면도들이다.
도 4는 도 3에 도시된 산소(O2)-어닐링 공정 진행 과정을 설명하기 위한 그래프이다.
도 5는 산소-어닐링 처리된 장벽 금속막상에 배선막을 제조하는 공정을 설명하기 위한 구조물의 단면도이다.
도 6은 산소 플로우 시간과 산소 플로우 율을 달리하며 산소-어닐링 공정을 진행한 티타늄막/질화 티타늄막이 형성된 시료 5개와 산소-어닐링 공정을 진행하지 않은 대조 시료에 대해 측정한 반사율 지수들을 나타내는 그래프이다.
도 7 내지 도 11은 산소 플로우 시간과 산소 플로우 율을 달리하며 산소-어닐링 공정을 진행한 티타늄막/질화 티타늄막이 형성된 시료에 대한 XRD(X-Ray Diffraction) 분석 그래프들이다.
도 12는 대조군으로서 산소 어닐링 공정을 진행하지 않은 티타늄막/질화 티타늄막이 형성된 시료에 대한 XRD 분석 그래프이다.
도 13 내지 도 17은 산소 플로우 시간과 플로우율을 달리하며 산소(O2)-어닐링 공정을 진행한 티타늄막/질화 티타늄막이 형성된 시료에 대한 AES(Auguer Electron Spectroscopy) 성분 분석 그래프들이다.
도 18은 대조군으로서 산소 어닐링 공정을 진행하지 않은 티타늄막/질화 티타늄막이 형성된 시료에 대한 AES 성분 분석 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 장벽 금속막의 제조 방법에 따르면, 먼저 반도체 기판상에 장벽 금속막을 형성한다. 다음에, 상기 장벽 금속막을 어닐링한 후, 상기 어닐링 단계와 인-시튜로 연속하여 산소-어닐링을 실시한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 금속 배선막의 제조 방법에 따르면, 먼저 반도체 기판상에 형성된 불순물 영역을 노출시키는 콘택홀을 형성한 후, 상기 콘택홀내에 장벽 금속막을 형성한다. 이어서 상기 장벽 금속막을 어닐링한 후, 상기 어닐링 단계와 인-시튜로 연속하여 산소-어닐링을 실시한다. 마지막으로 상기 산소-어닐링 처리된 장벽 금속막상에 배선막을 형성하여 금속 배선막을 완성한다.
본 발명에 따르면, 상기 어닐링 단계는 질소 분위기에서 실시하는 것이 바람직하다.
그리고, 상기 산소-어닐링 단계는 장벽 금속막이 지니는 콘택 저항을 반도체 소자에서 허용되는 한도 이상으로 증가시키지 않으면서, 장벽 금속막의 표면에 확산 방지 특성을 지니는 산화막을 형성하기에 적합한 시간 동안 산소를 공급함으로써 진행하는 것이 바람직하다.
한편, 상기 어닐링 단계 및 상기 산소-어닐링 단계는 배치형의 퍼니스에서 실시하고, 상기 산소-어닐링 단계는 상기 퍼니스내에 로딩된 위치에 상관없이 산소-어닐링이 균일하게 일어날 수 있는 플로우 율로 상기 산소를 공급하는 것이 바람직하다.
본 발명에 있어서, 상기 장벽 금속막은 질화 티타늄막, 상기 배선막은 알루미늄막으로 형성하며, 상기 장벽 금속막 형성단계전에 오믹 콘택용 금속막, 예컨대 티타늄막을 더 형성하는 것이 바람직하다.
본 발명에 따라, 장벽 금속막 및 배선막을 형성하면, 장벽 금속막 표면에 확산 방지 기능을 수행하는 비정질 상태의 산화막이 형성되어 배선 물질이 장벽 금속막내로 확산되어서 접합-스파이크를 발생시키는 것을 방지할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었다. 또한 어느 한 막이 다른 막 또는 기판위에 존재하는 것으로 지칭될 때, 다른 막 또는 기판 바로 위에 있을 수도 있고, 층간막이 존재할 수도 있다. 도면에서 동일 참조 부호는 동일 부재를 나타낸다.
본 발명의 일 실시예에 따라, 장벽 금속막 및 금속 배선막을 형성하는 공정을 도 1 내지 도 4를 참조하여 설명한다.
도 1을 참조하면, 먼저 반도체기판(100)상에 형성된 절연막(110)을 부분적으로 식각하여 반도체 기판(100)의 활성영역(미도시)을 노출시키는 콘택홀(120)을 형성한다.
도 2를 참고하면, 콘택홀(120)이 형성된 결과물상에 콘택 저항을 낮추기 위한 오믹 콘택용 금속막(130)을 스퍼터링 방법을 이용하여 형성한다. 오믹 콘택용 금속막(130)으로 티타늄(Ti)막이 주로 사용된다.
계속해서 인-시튜(in-situ)로 오믹 콘택용 금속막(130)상에 장벽 금속막(140)을 스퍼터링 방법을 이용하여 형성한다. 장벽 금속막(140)은 질화 티타늄막 또는 질화 티타늄 실리사이드막을 사용하여 형성하는 것이 바람직하다.
다음에, 도 3 및 도 4의 그래프에 도시되어 있는 바와 같이 장벽 금속막(140)을 어닐링하여 장벽 금속막(140)의 장벽 특성을 향상시킨다.
어닐링 공정을 도 3 및 도 4를 참조하여 설명하면, 먼저 오믹 콘택용 금속막(130) 및 장벽 금속막(140)이 형성된 도 2의 결과물을 배치식의 수직형 퍼니스(미도시)에 로딩한다. 로딩에 소요되는 시간은 t1이다. 배치식의 수직형 퍼니스에서 어닐링을 수행하는 이유는 매엽식 챔버에서 진행하는 것보다 생산성이 향상되기 때문이다.
다음에 t2 시간 동안 퍼니스내를 안정화시킨 후, t3 시간 동안 장벽 금속막(140)을 어닐링한다. 어닐링은 질소 분위기에서 실시하는 것이 바람직하다. 어닐링의 목적은 오믹 콘택용 금속막(130)과 반도체 기판(100)과의 계면에서 실리사이드막이 형성되도록 하여 콘택 저항을 낮추기 위한 것이다. 어닐링은 또 장벽 금속막(140)의 장벽 특성을 향상시키기 위해 실시한다. 예를 들어 장벽 금속막(140)으로 질화 티타늄막을 형성한 경우, 질화 티타늄막을 질소 분위기에서 어닐링하면 티타늄과 질소 원자의 비율을 1:1에 가깝게 조절할 수 있어서 질화 티타늄막의 막질 자체를 치밀하게 형성할 수 있으며, 질화 티타늄막의 표면에 열질화 처리된 질화 티타늄 박막이 형성되어 장벽 특성을 향상시킬 수도 있다.
t3 시간동안 어닐링을 진행한 후, 계속하여 퍼니스내로 t4시간 동안 산소 가스를 플로우시켜 산소-어닐링을 실시한다. 산소-어닐링을 실시하는 이유는 장벽 금속막(140)의 표면에 산소를 제공하여 장벽 금속막(140)의 표면에 산화막을 형성시키기 위한 것이다. 장벽 금속막(140)의 표면에 형성된 산화막은 장벽 금속막의 결함이나 미소 균열로 배선 물질이 확산되는 것을 방지한다.
어닐링 내내 산소 가스를 플로우시키는 것이 아니라 t3 시간 동안은 질소 분위기에서의 어닐링만 진행하고 그 후에 t4 시간 동안만 산소-어닐링을 실시하는 이유는 다음과 같다. 어닐링 공정 내내 산소 가스를 공급할 경우, 장벽 금속막(140) 또는 장벽 금속막(140) 하부의 오믹 콘택용 금속막(130) 대부분이 산화되어 부도체의 특성을 나타내게 되어 실리콘 기판내의 불순물 영역과의 사이에서 콘택 저항이 증대되어 소자 자체를 사용할 수 없게 된다. 따라서 어닐링 초기에는 산소 가스를 공급하지 않고 어닐링을 실시하고, 일정 시간이 경과하면 산소 가스를 공급하기 시작하여 산소-어닐링을 실시한다. 산소 가스의 공급 시간(t4)은 장벽 금속막이 지니는 콘택 저항을 반도체 소자에서 허용되는 한도 이상으로 증가시키지 않으면서, 장벽 금속막의 표면에 충분한 산소를 공급하여 배선 물질의 확산을 방지할 수 있는 산화막을 형성할 수 있는 범위내로 설정한다.
장벽 금속막(140)으로 질화 티타늄막을 형성할 경우, 산소 가스를 공급하여 산소-어닐링을 실시하는 시간(t4)은 5∼20분이 바람직하다. 이 때, 산소 가스의 플로우율은 100sccm 이상이 되도록 하여 퍼니스내에 로딩된 위치에 상관없이 산소-어닐링이 균일하게 일어나게 하는 것이 바람직하다.
이어서 어닐링을 중단한 후, 반도체 기판을 퍼니스내에 t5 시간 동안 놓아둔 다음 언로딩한다. 언로딩에 소요되는 시간은 t6이다. 즉, 본 발명에 따른 어닐링 시간은 t3 + t4 + t5가 되며, 실제 산소가 공급되는 시간은 t4이며 t4는 장벽 금속막내로 배선 물질이 확산되는 것을 차단하기에 충분한 산화막을 형성할 수 있는 시간으로서 콘택 저항을 높이지 않는 범위내로 설정되어야 한다.
마지막으로, 도 5에 도시되어 있는 바와 같이 상기 산소-어닐링 처리된 장벽 금속막 상부에 배선막(160)을 형성한다. 배선막(160)은 알루미늄(Al), 백금(Pt), 구리(Cu) 및 텅스텐(W) 등과 같은 금속 배선 물질을 증착하여 형성한다.
본 발명에 따라 산소-어닐링 처리에 의해 장벽 금속막을 형성하면, 장벽 금속막내의 결함(defect)이나 미소 균열(microcrack)들 내에 산소가 채워지고 얇은 산화막이 형성되기 때문에 장벽 금속막상에 형성된 배선막을 구성하는 물질들이 장벽 금속막내의 결함이나 미소 균열들내로 확산되어 결국에는 접합 스파이크를 발생시키는 문제점을 효과적으로 방지할 수 있다.
본 발명은 하기의 실험예를 참고로 더욱 상세히 설명되며, 이 실험예가 본 발명을 제한하려는 것은 아니다.
이하의 실험예에서는 오믹 콘택용 금속막으로는 티타늄막을 장벽 금속막으로는 티타늄 질화막을 형성하고, 장벽 금속막에 대해 다양한 조건에서 산소-어닐링을 실시한 후, 반사율 측정, X-선 회절(X-Ray Diffraction: XRD) 측정, 오제 전자 분광학(Auger Electron Spectroscopy :AES)에 의한 성분 분석, TEM(Transmission Electron Microscopy) 사진 촬영 및 누설 전류 측정등을 실시하여 산소-어닐링이 장벽 금속막, 즉 티타늄 질화막의 특성에 미치는 영향을 평가하였다.
실험예1: 어닐링 처리
복수개의 반도체 기판을 HB용액과 HF용액의 혼합 용액에 전처리한 후, 반도체 기판상에 스퍼터링 방법으로 티타늄막과 질화 티타늄막을 각각 300Å 및 900Å 두께로 형성하였다. 각 막들의 증착시 DC 전력은 각각 12 kW 및 17kW로 설정하였으며, 질화 티타늄막 형성시 질소 가스와 아르곤 가스의 플로우율은 각각 10sccm 및 100sccm으로 하였다.
다음에 티타늄막/질화 티타늄막이 형성된 복수개의 반도체 기판을 6개의 시료 그룹들로 나눈 후, 그중 5개 그룹 각각은 배치식의 수직형 퍼니스에서 아래 표1의 조건으로 어닐링을 실시하였다. 그리고 나머지 한 그룹은 대조 시료로서 산소-어닐링은 실시하지 않고 질소 분위기에서의 어닐링만 실시하였였다. 어닐링 동안 질소 가스는 15slm(standard liter per minute)의 플로우 율로 퍼니스내로 지속적으로 공급하였다. 전체 어닐링 시간은 퍼니스내로 기판을 로딩하고 안정화시킨 후부터 언로딩하기 전까지의 시간(도4의 t3+t4+t5 참고)을 의미한다.
시료 1 2 3 4 5 대조시료
전체 어닐링 시간 (분) 70 70 70 75 85 70
산소(O2)플로우시간 (분) 5 5 5 10 20 0
산소 플로우 율 (sccm) 30 60 100 30 30 0
실험예2: 반사율 측정
각 시료에 대해 4800Å의 파장을 이용하는 광-프로브를 사용하여 반사율을 측정하였다. 아무막도 형성되지 않은 반도체 기판에 대한 반사율을 100으로 설정하여 기준치로 사용하였다. 반사율 비율(R.I.ratio)은 어닐링 처리후의 질화 티타늄막에 대한 반사율을 어닐링 처리전의 질화 티타늄막에 대한 반사율로 나눈값이다. 측정 결과를 표2와 도6에 각각 나타내었다.
시료 1 2 3 4 5 대조시료
반사율의 비(R.I.ratio) 1.99 2.10 2.16 2.15 2.41 1.82
표 2와 도 6의 결과로부터 알 수 있듯이 어닐링 처리하지 않은 질화 티타늄막의 반사율의 비가 1.82로 가장 낮았다. 시료1, 4 및 5의 결과를 비교해보면, 산소 플로우 시간이 증가할수록 반사율의 비가 증가하였음을 알 수 있었다. 한편, 시료1, 2 및 3의 결과를 비교해보면, 산소 플로우 율이 증가할수록 반사율의 비도 증가함을 알 수 있었다. 반사율의 변화 양상을 살펴보건대, 산소 플로우 율보다는 산소 플로우 시간이 반사율 비의 변화에 미치는 영향이 더 큰 것을 알 수 있다. 이는 일정 시간 동안 티타늄 질화막과의 반응에 참여하는 산소 원자의 수는 일정하며, 일단 퍼니스내 반응 튜브내에 산소가 포화되고 나면, 반응은 반응 시간에 비례하여 일어나기 때문인 것으로 해석된다.
실험예3: XRD 분석
표 1의 조건으로 어닐링 처리된 6개의 시료들에 대하여 XRD를 측정하고 그 결과를 표 3과 도 7 내지 도 12에 각각 나타내었다. 도 7 내지 도 12는 차례대로 시료 1 내지 5 및 대조군에 대하여 측정한 XRD 분석 그래프를 나타낸다.
시료 1 2 3
d 2θ I(CPS) d 2θ I(CPS) d 2θ I(CPS)
TiN(111) 2.4302 36.960 3841 2.4327 36.920 4095 2.4314 36.940 3986
Ti(011) 2.2840 39.560 825 2.2784 39.520 847 2.2840 39.420 811
시료 4 5 대조 시료
d 2θ I(CPS) d 2θ I(CPS) d 2θ I(CPS)
TiN(111) 2.4314 36.960 3841 2.4289 36.980 4095 2.4289 36.980 8539
Ti(011) 2.2773 39.540 812 2.2784 39.520 532 2.2840 39.420 277
XRD 분석 결과를 비교해보면 산소-어닐링 처리를 하지 않은 대조시료와 산소-어닐링 처리를 한 시료1 내지5의 결과 사이에는 두가지 차이점이 현저하게 나타났다. 첫째, 시료1 내지 5에서는 TiN(111) 피크의 강도가 3800 내지 4100 사이인 반면 대조군에서는 TiN(111) 피크의 강도가 8539로 나타났다. 즉, 산소-어닐링 처리를 한 경우의 TiN(111) 피크의 강도가 산소-어닐링 처리를 한 경우에 비해 2배 이상 감소하였다. 둘째, 시료1 내지 5에서 Ti(011) 피크의 강도가 500 내지 850 사이인 반면 대조군에서는 Ti(011) 피크의 강도가 277로 나타났으며, 피크의 폭이 좀 더 넓게 나타났다.
산소-어닐링 처리한 시료1 내지 5에서 TiN(111) 피크가 감소하는 이유는 TiN과 산소의 반응에 의해 TiN막의 두께가 감소하였으며 이 반응물이 X-Ray의 회절에 간섭을 일으켰기 때문이라고 분석된다. 또, 도 7 내지 도 11에서 TiN과 Ti이외의 피크는 발견되지 않는 것으로 보아 TiN과 산소의 반응물은 비정질 상태를 갖는다고 유추할 수 있다. 한편, TiN(111)의 격자 상수는 모든 시료들에 있어서 거의 동일한 것으로 보아 일정 시간 동안 어닐링 처리만하면 TiN(111)막의 치밀화는 더 이상 진행되지 않는 것으로 해석된다.
따라서, XRD 분석 결과로부터 산소-어닐링은 TiN막 조직 특성에는 영향을 주지 않으나 산소와 TiN막이 반응하여 TixNyOz계열의 비정질막이 형성되도록 하는 것으로 결론내릴 수 있다.
실험예4: AES 분석
표 1의 조건으로 어닐링 처리된 6개의 시료들에 대하여 AES 분석을 실시하고 그 결과를 표 4와 도 13 내지 도 18에 각각 나타내었다. 이 때, 티타늄막 및 티타늄질화막을 형성하기 전에 반도체 기판들 표면에 열산화막을 1000Å 두께로 형성하여 AES 분석에 적합하도록 조치하였다. 도 13 내지 도 18은 차례대로 시료 1 내지 5 및 대조시료에 대하여 측정한 AES 성분 분석 그래프를 나타낸다.
시료 1 2 3 4 5 대조시료
Cs 50 53 51 52 53 51
Xj1 0.89 1.00 1.11 1.11 1.44 0.78
Xj2 2.50 2.67 3.30 2.83 3.61 2.50
Xj3 25.00 25.56 26.11 26.94 26.11 25.28
상기 표 4에서 Cs는 TiN막 표면에서의 산소 원자의 농도(%), Xj1은 Cs값이 1/e만큼 감소했을 때의 스퍼터링 시간(분), Xj2는 Cs가 벌크내의 산소 농도와 동일해졌을 때의 스퍼터링 시간(분), Xj3는 벌크내의 TiN막이 Ti가 풍부한 상태로 변하는 때의 스퍼터링 시간(분)을 각각 나타낸다.
산소-어닐링 시간 및 산소 플로우 율에 상관없이 Cs값은 모든 시료에 있어서 거의 동일하게 나타났다. 시료1, 4, 5 및 대조 시료의 AES 결과를 비교하면, 산소 플로우 시간이 증가할수록 Xj1과 Xj2가 증가하는 것을 알 수 있었다. 또, 시료1, 2, 3 및 대조 시료의 AES 결과를 비교하면, 산소 플로우 율이 증가할수록 Xj1과 Xj2또한 증가하는 것을 알 수 있었다.
따라서, 산소-어닐링에 의해 TiN막 표면 근처의 산소 농도가 증가한다는 것을 알 수 있었다. 예를 들어 대조 시료와 시료5의 Xj2를 기준으로 환산하면, 대조 시료의 경우에는 TiN막 표면에서부터 100Å되는 영역까지 산소가 채워지는 반면 시료5의 경우에는 TiN막 표면에서부터 130Å되는 영역까지 산소가 채워지는 것을 알 수 있다. 따라서 종래의 질소 분위기에서의 어닐링 처리만 한 TiN막에 비해 본 발명에 따라 산소-어닐링 처리를 하면, TiN막의 경우 산소 분포 영역이 약 30Å 정도 더 확장되어 TiN막의 장벽 특성을 향상시킨다.
또, Xj1과 Xj2의 변화율로 보아 산소 플로우 율(시료1,2,3 및 대조 시료의 결과 참고)보다는 산소 플로우 시간(시료1,4,5 및 대조 시료의 결과 참고)이 산소 농도의 증가에 더 많은 영향을 미친다는 것을 알 수 있다. 따라서 산소 분포 영역의 조절은 산소 플로우 시간으로 조절하고, 배치형인 퍼니스내에서 로딩된 퍼니스의 위치에 상관없이 산소-어닐링이 균일하게 일어나도록 하기 위해서는 산소 플로우율을 100sccm이상이 되도록 하여 퍼니스내가 산소로 포화되도록 하는 것이 바람직하다.
실험예5: 누설전류 측정
복수개의 반도체 기판을 HB용액과 HF용액의 혼합 용액에 전처리한 후, 반도체 기판상에 스퍼터링 방법으로 티타늄막과 질화 티타늄막을 각각 300Å 및 500Å 두께로 형성하였다. 다음에 복수개의 반도체 기판들을 3개의 그룹으로 나눈후, 아래 표5와 같이 서로 다른 조건으로 어닐링하였다.
시료 1 2 대조 시료
전체 어닐링 시간(분) 70 75 70
산소 플로우 시간(분) 5 10 0
상기 표 5에 설정된 조건으로 어닐링 처리를 한 후, 각 반도체 기판당 83곳에 대하여 금속과 P+콘택 영역간의 누설 전류를 측정하였다. 누설 전류가 10-8A 이상일 때, 소자의 페일로 계산하였고 그 결과를 아래 표6에 나타내었다.
시료 1 4 대조 시료
누설 전류 발생 비율(%) 2.4 1.2 26.2
상기 표 6의 결과로부터 산소-어닐링 처리를 안한 경우에 비해 산소-어닐링 처리를 한 경우에 누설 전류 발생 빈도가 훨씬 감소했음을 알 수 있었다. 또, 산소 플로우 시간이 증가할수록 누설 전류 발생 빈도가 감소했음을 알 수 있었다.
실험예6: TEM(Transmission Electron Microscopy) 측정
산소-어닐링 처리후, 표1의 시료5에 대하여 TEM 사진을 촬영하였다. TEM 사진 촬영 결과 시료5의 TiN막 표면으로부터 기판 쪽으로 TixNyOz막으로 추정되는 70Å 두께의 비정질막이 관찰되었다.
본 발명에 따르면, 장벽 금속막에 대해 어닐링을 실시한 후, 어닐링 처리와 인-시튜(in-situ)로 계속하여 산소-어닐링을 실시한다. 이렇게 산소-어닐링을 어닐링 처리 도중에 실시하면 금속막 표면의 소정 깊이에만 비정질 상태의 산화막이 형성되고 장벽 금속막 내부에까지는 산소가 확산되지 않는다. 장벽 금속막 표면에 형성된 비정질 상태의 산화막은 장벽 금속막 상부에 형성되는 배선막에 대한 확산 방지막으로 작용하여 배선 물질이 장벽 금속막내로 확산되어서 접합-스파이크를 발생시키는 것을 효과적으로 방지할 수 있다.

Claims (14)

  1. 반도체 기판상에 장벽 금속막을 형성하는 단계;
    상기 장벽 금속막을 어닐링하는 단계; 및
    상기 어닐링 단계와 인-시튜로 연속하여 산소-어닐링을 실시하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  2. 제1항에 있어서, 상기 어닐링 단계는 질소 분위기에서 실시하는 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  3. 제1항에 있어서, 상기 산소-어닐링 단계는 장벽 금속막이 지니는 콘택 저항을 반도체 소자에서 허용되는 한도 이상으로 증가시키지 않으면서, 장벽 금속막의 표면에 확산 방지 특성을 지니는 산화막을 형성하기에 적합한 시간 동안 산소를 공급함으로써 진행하는 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  4. 제1항에 있어서, 상기 산소 공급 시간은 5 내지 20분인 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  5. 제1항에 있어서, 상기 어닐링 단계 및 상기 산소-어닐링 단계는 배치형의 퍼니스에서 실시하는 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  6. 제5항에 있어서, 상기 산소-어닐링 단계는 상기 퍼니스내에 로딩된 위치에 상관없이 산소-어닐링이 균일하게 일어날 수 있는 플로우 율로 상기 산소를 공급하는 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  7. 제6항에 있어서, 상기 산소의 플로우율은 100sccm 이상인 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  8. 제1항에 있어서, 상기 장벽 금속막은 질화 티타늄막으로 형성하는 것을 특징으로 하는 반도체 장치 장벽 금속막의 제조 방법.
  9. 반도체 기판상에 형성된 불순물 영역을 노출시키는 콘택홀을 형성하는 단계:
    상기 콘택홀내에 장벽 금속막을 형성하는 단계;
    상기 장벽 금속막을 어닐링하는 단계;
    상기 어닐링 단계와 인-시튜로 연속하여 산소-어닐링을 실시하는 단계; 및
    상기 산소-어닐링 처리된 장벽 금속막상에 배선막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 금속 배선막의 제조 방법.
  10. 제9항에 있어서, 상기 장벽 금속막을 형성하는 단계전에,
    상기 콘택홀내에 오믹 콘택용 금속막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치 금속 배선막의 제조 방법.
  11. 제9항에 있어서, 상기 장벽 금속막은 질화 티타늄막으로 상기 배선막은 알루미늄막으로 형성하는 것을 특징으로 하는 반도체 장치 금속 배선막의 제조 방법.
  12. 제9항에 있어서, 상기 어닐링 단계는 질소 분위기에서 실시하는 것을 특징으로 하는 반도체 장치 금속 배선막의 제조 방법.
  13. 제9항에 있어서, 상기 산소-어닐링 단계는 장벽 금속막이 지니는 콘택 저항을 반도체 소자에서 허용되는 한도 이상으로 증가시키지 않으면서, 장벽 금속막의 표면에 확산 방지 특성을 지니는 산화막을 형성하기에 적합한 시간 동안 산소를 공급함으로써 진행하는 것을 특징으로 하는 반도체 장치 금속 배선막의 제조 방법.
  14. 제9항에 있어서, 상기 어닐링 단계 및 상기 산소-어닐링 단계는 배치형의 퍼니스에서 실시하며,
    상기 산소-어닐링 단계는 상기 퍼니스내에 로딩된 위치에 상관없이 산소-어닐링이 균일하게 일어날 수 있는 플로우 율로 상기 산소를 공급하는 것을 특징으로 하는 반도체 장치 금속 배선막의 제조 방법.
KR1019980005807A 1998-02-24 1998-02-24 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법 KR100275728B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980005807A KR100275728B1 (ko) 1998-02-24 1998-02-24 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법
TW087112242A TW437038B (en) 1998-02-24 1998-07-27 Method of manufacturing barrier metal film of semiconductor device and method of manufacturing metal interconnection film of semiconductor device using the same
JP28541498A JP3676093B2 (ja) 1998-02-24 1998-10-07 半導体装置の障壁金属膜の製造方法及びこれを用いた半導体装置の金属配線膜の製造方法
US09/185,089 US6297153B1 (en) 1998-02-24 1998-11-03 Method of manufacturing barrier metal film of semiconductor device and method of manufacturing metal interconnection film of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980005807A KR100275728B1 (ko) 1998-02-24 1998-02-24 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법

Publications (2)

Publication Number Publication Date
KR19990070771A true KR19990070771A (ko) 1999-09-15
KR100275728B1 KR100275728B1 (ko) 2001-01-15

Family

ID=19533671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005807A KR100275728B1 (ko) 1998-02-24 1998-02-24 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법

Country Status (4)

Country Link
US (1) US6297153B1 (ko)
JP (1) JP3676093B2 (ko)
KR (1) KR100275728B1 (ko)
TW (1) TW437038B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
CN102254856B (zh) * 2010-05-20 2013-12-11 中芯国际集成电路制造(上海)有限公司 用于互连工艺中的半导体器件及其制造方法
KR102271003B1 (ko) * 2014-07-11 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963239A (en) * 1988-01-29 1990-10-16 Hitachi, Ltd. Sputtering process and an apparatus for carrying out the same
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
US5254872A (en) 1989-03-14 1993-10-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US4942137A (en) * 1989-08-14 1990-07-17 Motorola, Inc. Self-aligned trench with selective trench fill
ES2145738T3 (es) * 1990-06-15 2000-07-16 Nippon Petrochemicals Co Ltd Articulo moldeado de resina termoplastica cristalina con altas propiedades de barrera y obtencion del mismo.
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
EP0732731A3 (en) * 1995-03-13 1997-10-08 Applied Materials Inc Treatment of a layer of titanium nitride to improve resistance to high temperatures
US5705442A (en) * 1995-10-27 1998-01-06 Vanguard International Semiconductor Corporation Optimized tungsten contact plug process via use of furnace annealed barrier layers
KR0171948B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체 소자의 장벽 금속 형성방법
US5897342A (en) * 1996-01-29 1999-04-27 United Microelectronics Corp. Multilayer interconnection technique
US5622894A (en) * 1996-03-15 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd Process to minimize a seam in tungsten filled contact holes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
TW437038B (en) 2001-05-28
JP3676093B2 (ja) 2005-07-27
US6297153B1 (en) 2001-10-02
KR100275728B1 (ko) 2001-01-15
JPH11274101A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
US6962873B1 (en) Nitridation of electrolessly deposited cobalt
US6066366A (en) Method for depositing uniform tungsten layers by CVD
KR100856023B1 (ko) 확산 방지막을 포함하는 구리 배선 구조 및 방법
US8456007B2 (en) Chemical vapor deposition of titanium
US5506449A (en) Interconnection structure for semiconductor integrated circuit and manufacture of the same
KR20010078215A (ko) Ｃｖｄ법에 의해 형성된 티타늄 나이트라이드 막의플라즈마 처리
US5409743A (en) PECVD process for forming BPSG with low flow temperature
US20020132469A1 (en) Method for forming metal wiring layer
EP0460874A2 (en) Process for fabricating electrical contacts for integrated circuits having shallow junctions
KR100331521B1 (ko) 콘택트 및 콘택트 형성 방법
KR100275728B1 (ko) 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법
JP2002231723A (ja) 集積回路の製造における銅被覆のためのバリア層
Chen et al. Low-temperature chemical vapor deposition of tantalum nitride from tantalum pentabromide for integrated circuitry copper metallization applications
EP0840363A1 (en) Method for fabricating a conductive diffusion barrier layer by PECVD
US6433434B1 (en) Apparatus having a titanium alloy layer
KR20020074759A (ko) 반도체 장치에서 폴리사이드 구조물의 형성 방법
KR20000076639A (ko) 배리어막제조방법및배리어막
Park et al. Transformer coupled plasma enhanced metal organic chemical vapor deposition of ta (Si) N thin films and their cu diffusion barrier properties
CN101452878A (zh) 半导体器件的阻挡层形成方法
KR100422596B1 (ko) 캐패시터의 제조 방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100379546B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100370781B1 (ko) 반도체소자의금속배선제조방법
KR100255518B1 (ko) 반도체 소자의 텅스텐 폴리사이드 형성방법
JP2001023930A (ja) バリア膜製造方法、及びバリア膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee