DE112004002156T5 - Verfahren zum Verhindern der Vergrößerung einer Kontaktlochbreite während der Kontaktherstellung - Google Patents

Verfahren zum Verhindern der Vergrößerung einer Kontaktlochbreite während der Kontaktherstellung Download PDF

Info

Publication number
DE112004002156T5
DE112004002156T5 DE112004002156T DE112004002156T DE112004002156T5 DE 112004002156 T5 DE112004002156 T5 DE 112004002156T5 DE 112004002156 T DE112004002156 T DE 112004002156T DE 112004002156 T DE112004002156 T DE 112004002156T DE 112004002156 T5 DE112004002156 T5 DE 112004002156T5
Authority
DE
Germany
Prior art keywords
contact hole
layer
contact
oxide layer
natural oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112004002156T
Other languages
English (en)
Inventor
Dawn. M. San Jose Hopper
Hiroyuki Sunnyvale Kinoshita
Christy Cupertino Woo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112004002156T5 publication Critical patent/DE112004002156T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines Kontakts über einer Silizidschicht (214), die in einem Halbleiterchip angeordnet ist, wobei das Verfahren die Schritte umfasst:
Abscheiden (150) einer Barrierenschicht (202) auf Seitenwänden (206, 207) eines Kontaktlochs (208) und auf einer natürlichen Oxidschicht (210), die an einer Unterseite des Kontaktlochs (208) angeordnet ist, wobei die Seitenwände (206, 207) durch das Kontaktloch (208) in einer dielektrischen Schicht (204) definiert sind;
Entfernen (152) eines Bereichs (219) der Barrierenschicht (202) und der natürlichen Oxidschicht (210), die an der Unterseite des Kontaktlochs (208) angeordnet sind, um die Silizidschicht (214) freizulegen.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft im Allgemeinen das Gebiet der Halbleiterbauteilherstellung. Insbesondere betrifft die vorliegende Erfindung das Gebiet der Kontaktherstellung für Halbleiterbauelemente in einem Halbleiterchip.
  • Hintergrund der Erfindung
  • Kontakte bzw. Kontaktgebiete werden u. a. dazu verwendet, Verbindungen zwischen einem Transistorgebiet in einem Halbleiterchip und einer Metallverbindungsschicht herzustellen, die über dem Transistorgebiet angeordnet ist. Um eine hohe Schaltungsdichte zu erreichen, müssen diese Kontakte, die im Allgemeinen ein großes Aspektverhältnis aufweisen, innerhalb einer kleinen Fläche des Halbleiterchips angeordnet werden können, ohne dass diese einander berühren oder anderweitig stören. Somit ist es wichtig, die Kontaktlochbreite während der Herstellung der Kontakte zu steuern, um damit einen Kontakt mit einer ausreichend geringen Breite zu ermöglichen.
  • Während eines konventionellen Kontaktfertigungsprozesses wird ein Kontaktloch typischerweise durch Lithographie definiert und in einer Oxidschicht geätzt, die beispielsweise über einem Transistorgebiet eines Halbleiterchips angeordnet ist. Das sich ergebende Kontaktloch kann über einer Silizidschicht gebildet werden, die beispielsweise mit einem Source- oder Drain-Bereich in dem Transistorgebiet des Halbleiterchips verbunden sein kann. Das Kontaktloch wird dann mit einer Barrierenschicht beschichtet, das ein Metall, etwa Titan, aufweist und wird mit einem Metall gefüllt, etwa Wolfram, um einen Kontakt herzustellen. Bevor jedoch die Barrierenschicht an den Seitenwänden des Kontaktlochs und auf der Silizidschicht, die an der Unterseite des Kontaktlochs angeordnet ist, abgeschieden werden kann, muss zunächst eine natürliche Oxidschicht entfernt werden, die sich über der Silizidschicht bildet. In dem konventionellen Kontaktherstellungsprozess wird die natürliche Oxidschicht typischerweise durch Anwenden eines Sputter-Ätzprozesses mit Argon entfernt.
  • Während des Sputter-Ätzprozesses werden auch die oberen Eckenbereiche der Oxidschicht, die das Kontaktloch definieren, zusammen mit der natürlichen Oxidschicht geätzt, so dass dadurch eine Vergrößerung der Breite der Oberseite des Kontaktloches hervorgerufen wird. Als Folge davon weist der Kontakt, der nach dem Füllen des Kontaktloches mit Wolfram gebildet wird, eine ungewollte große Breite im Vergleich zu der anfänglichen Breite des strukturierten Kontaktloches auf.
  • Es besteht daher ein Bedarf im Stand der Technik für ein Verfahren zur Herstellung eines Kontakts über einem Transistorgebiet eines Halbleiterchips, wobei eine unerwünschte Vergrößerung einer Kontaktlochbreite während der Herstellung des Kontakts vermieden wird.
  • Überblick Die vorliegende Erfindung richtet sich an ein Verfahren zur Verhinderung eines Anstiegs der Kontaktlochbreite während der Kontaktherstellung. Die vorliegende Erfindung löst das Problem im Stand der Technik und stellt ein Verfahren zur Herstellung eines Kontaktes über einem Transistorgebiet eines Halbleiterchips bereit, das eine unerwünschte Vergrößerung der Kontaktlochbreite während der Kontaktherstellung verhindert.
  • Gemäß einer beispielhaften Ausführungsform umfasst ein Verfahren zur Herstellung eines Kontaktes über einer Silizidschicht, die in einem Halbleiterchip angeordnet ist, den Schritt des Abscheidens einer Barrierenschicht an Seitenwänden eines Kontaktloches und auf einer natürlichen Oxidschicht, die an einer Unterseite des Kontaktlochs angeordnet ist, wobei die Seitenwände durch das Kontaktloch in einer dielektrischen Schicht definiert sind. Beispielsweise kann die Barrierenschicht Titan/Titannitrid und die dielektrische Schicht kann ein PECVD-Oxid sein. Der Schritt des Abscheidens der Barrierenschicht auf den Seitenwänden des Kontaktlochs und auf der natürlichen Oxidschicht kann so optimiert werden, dass die Barrierenschicht eine größere Dicke an der Oberseite des Kontaktloches als an der Unterseite des Kontaktloches aufweist.
  • Gemäß dieser anschaulichen Ausführungsform umfasst das Verfahren ferner das Entfernen eines Bereichs der Barrierenschicht und der natürlichen Oxidschicht, die an der Unterseite des Kontaktlochs angeordnet ist, um die Silizidschicht freizulegen. Beispielsweise können der Bereich der Barrierenschicht und der natürlichen Oxidschicht, die an der Unterseite des Kontaktlochs angeordnet sind, durch Anwenden eines Sputter-Ätzsprozesses entfernt werden. Das Kontaktloch weist eine elektrische Kontaktbreite auf, wobei die elektrische Kontaktbreite durch den Sputter-Ätzprozess nicht vergrößert wird. Die dielektrische Schicht umfasst obere Eckengebiete, die benachbart zu dem Kontaktloch angeordnet sind, wobei die oberen Eckengebiete der dielektrischen Schicht während des Schritts zum Entfernen des Bereichs der Barrierenschicht und der natürlichen Oxidschicht, der an der Unterseite des Kontaktlochs angeordnet ist, nicht geätzt werden. Weitere Merkmale und Vorteile der vorliegenden Erfindung werden für den Fachmann beim Studium der folgenden detaillierten Beschreibung und der begleitenden Zeichnungen offenkundig.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Flussdiagramm, das den beispielhaften Verfahrensschritten gemäß einer Ausführungsform der vorliegenden Erfindung entspricht.
  • 2a zeigt eine Querschnittsansicht eines Teils einer Scheibe, die gemäß einer Ausführungsform der vorliegenden Erfindung entsprechend gewisser Schritte des Flussdiagramms in 1 bearbeitet wird.
  • 2b zeigt eine Querschnittsansicht eines Teils einer Scheibe, die gemäß einer Ausführungsform der Erfindung entsprechend gewissen Schritten des Flussdiagramms in 1 bearbeitet wird.
  • 3 ist ein Flussdiagramm, das beispielhaften Verfahrensschritten gemäß einer Ausführungsform der vorliegenden Erfindung entspricht.
  • 4a zeigt eine Querschnittsansicht eines Teils einer Scheibe, die gemäß einer Ausführungsform der Erfindung entsprechend gewissen Schritten des Flussdiagramms in 3 bearbeitet wird.
  • 4b zeigt eine Querschnittsansicht eines Teils einer Scheibe, die gemäß einer Ausführungsform der vorliegenden Erfindung entsprechend gewissen Schritten des Flussdiagramms in 3 bearbeitet wird.
  • 5 ist ein Flussdiagramm, das beispielhaften Verfahrensschritten gemäß einer Ausführungsform der vorliegenden Erfindung entspricht.
  • 6a zeigt eine Querschnittsansicht eines Teils einer Scheibe, die gemäß einer Ausführungsform der Erfindung entsprechend gewissen Schritten des Flussdiagramms in 5 bearbeitet wird.
  • 6b zeigt eine Querschnittsansicht eines Teils einer Scheibe, die gemäß einer Ausführungsform der Erfindung entsprechend gewissen Schritten des Flussdiagramms in 5 bearbeitet wird.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung richtet sich an ein Verfahren zum Verhindern einer vergrößerten Kontaktlochbreite während der Herstellung eines Kontakts in einem Halbleiterchip. Die folgende Beschreibung enthält spezielle Informationen, die sich auf die Implementierung der vorliegenden Erfindung beziehen. Der Fachmann erkennt, dass die vorliegende Erfindung in einer anderen Weise eingerichtet werden kann, als dies in der vorliegenden Anmeldung speziell erläutert ist. Ferner sind einige spezielle Details der Erfindung nicht erläutert, um die Erfindung nicht unnötig zu verdunkeln.
  • Die Zeichnungen in der vorliegenden Erfindung und die dazugehörige detaillierte Beschreibung richten sich lediglich an beispielhafte Ausführungsformen der Erfindung. Der Kürze halber sind andere Ausführungsformen der vorliegenden Erfindung nicht speziell in der vorliegenden Anmeldung beschrieben und sind auch nicht im speziellen in den vorliegenden Zeichnungen dargestellt.
  • 1 zeigt ein Flussdiagramm, das ein beispielhaftes Verfahren zur Herstellung eines Kontakts über einem Transistorgebiet in einem Halbleiterchip gemäß einer Ausführungsform der vorliegenden Erfindung darstellt. Gewisse Details und Merkmale, die dem Fachmann auf dem Gebiet vertraut sind, sind in dem Flussdiagramm 100 weggelassen. Beispielsweise kann ein Schritt aus einem oder mehreren Teilschritten bestehen oder es können eine spezielle Anlage oder spezielle Materialien erforderlich sein, wie dies im Stand der Technik bekannt ist. Die Schritte 150 und 152, die in dem Flussdiagramm 100 angezeigt sind, sind ausreichend, um eine Ausführungsform der vorliegenden Erfindung zu beschreiben, wobei andere Ausführungsformen der Erfindung andere Schritte anwenden können, als in dem Flussdiagramm 100 gezeigt sind. Zu beachten ist, dass die in dem Flussdiagramm 100 gezeigten Prozessschritte an einer Scheibe ausgeführt werden, die vor dem Schritt 150 ein Kontaktloch, das in einer dielektrischen Schicht gebildet ist, und eine natürliche Oxidschicht aufweist, die über einer Silizidschicht an der Unterseite des Kontaktlochs angeordnet ist, wobei die dielektrische Schicht und die Silizidschicht über einem Transistorgebiet eines Substrats (in der Figur nicht gezeigt) angeordnet sein können. Strukturen 250 und 252 in den 2a und 2b zeigen das Ergebnis des Ausführens der Schritte 150 und 152 des Flussdiagramms 100 an einer Struktur, die ein in einer dielektrischen Schicht gebildetes Kontaktloch, die über einem Transistorgebiet eines Substrats angeordnet ist (in den Figuren nicht gezeigt), aufweist, wie dies zuvor erläutert ist.
  • Es sei nun auf den Schritt 150 in 1 und die Struktur 250 in 2a verwiesen; im Schritt 150 des Flussdiagramms 100 wird eine Barrierenschicht 202 über einer dielektrischen Schicht 204 an Seitenwänden 206 und 207 eines Kontaktlochs 208 und über einer natürlichen Oxidschicht 210, die an der Unterseite 212 des Kontaktlochs 208 und ferner über einer Silizidschicht 214 angeordnet ist, abgeschieden. Wie in 2a gezeigt ist, liegt die dielektrische Schicht 204 über der dielektrischen Schicht 216, die über einem Transistorgebiet eines Substrats (in 2a nicht gezeigt) angeordnet ist. Die dielektrische Schicht 204 kann Siliziumdioxid aufweisen, das beispielsweise in einem plasmaunterstützten chemischen Dapfabscheide- („PECVD") Prozess abgeschieden werden kann. Siliziumdioxid, das in einem PECVD-Prozess abgeschieden wird, wird auch als „PECVD"-Oxid in der vorliegenden Anmeldung bezeichnet. Die natürliche Oxidschicht 210 liegt über der Silizidschicht 214 an der Unterseite 212 des Kontaktlochs 208 und kann thermisch gewachsenes Oxid aufweisen. Beispielsweise kann die natürliche Oxidschicht 210 eine Dicke von 10,0 Angstrom bis 50,0 Angstrom aufweisen. Die Barrierenschicht 202 kann an den Seitenwänden 206 und 207 des Kontaktlochs 208 über der natürlichen Oxidschicht 210 und über der dielektrischen Schicht 204 in einer bekannten Weise abgeschieden werden und kann Titan/Titannitrid („Ti/TiN") aufweisen. In anderen Ausführungsformen weist die Barrierenschicht 202 eine andere Kombination aus Metallen oder ein geeignetes einzelnes Metall auf. In der vorliegenden Ausführungsform wird das Abscheiden der Barrierenschicht 202 so optimiert, das Bereiche 218 der Barrierenschicht 202, die benachbart zu oberen Eckengebieten 222 an der Oberseite des Kontaktlochs 208 angeordnet sind, eine größere Dicke als ein Bereich 219 der Barrierenschicht 202 besitzen, der an der Unterseite 212 des Kontaktlochs 208 angeordnet ist. Als Folge liefern die Bereiche 218 der Barrierenschicht 202 einen ausreichenden Schutz für die oberen Eckengebiete 222 der dielektrischen Schicht 204 während eines nachfolgenden Sputter-Ätzprozesses. Die Kontaktlochbreite 220, die die Strecke zwischen den Seitenwänden 206 und 207 des Kontaktloches 208 ist, wird auch als „elektrische Kontaktbreite" in der vorliegenden Anmeldung bezeichnet. Gemäß 2a wird das Ergebnis des Schritts 150 des Flussdiagramms 100 durch die Struktur 250 dargestellt. Es sei nun auf den Schritt 152 in 1 und die Struktur 252 in 2b verwiesen; im Schritt 152 des Flussdiagramms 100 werden der Bereich 219 der Barrierenschicht 202 und die natürliche Oxidschicht 210, die an der Unterseite 212 des Kontaktlochs 208 angeordnet sind, entfernt, um die Silizidschicht 214 freizulegen. Der Bereich 219 der Barrierenschicht 202, der an der Unterseite 212 des Kontaktlochs 208 angeordnet ist, und die natürliche Oxidschicht 210 können durch Anwendung eines Sputter-Ätzprozesses entfernt werden, der Argon („Ar") aufweisen kann. Der Sputter-Ätzprozess entfernt auch Bereiche der Barrierenschicht 202, die an der Oberseite der Seitenwände 206 und 207 aufgebracht sind. Da jedoch die Bereiche 218 der Barrierenschicht 202 (in 2a gezeigt) eine ausreichende Dicke aufweisen, um obere Eckengebiete 222 der dielektrischen Schicht 204 zu schützen, werden die oberen Eckengebiete 222 während des Sputter-Ätzprozesses nicht geätzt. Als Folge davon wird die Kontaktlochbreite 220 während des Sputter-Ätzprozesses nicht vergrößert. Das Kontaktloch 208 kann mit einem Metall, etwa Wolfram, in einem nachfolgenden Schritt gefüllt werden, um die Kontaktherstellung abzuschließen. Gemäß 2b wird das Ergebnis des Schritts 152 des Flussdiagramms 100 durch die Struktur 252 dargestellt.
  • Somit wird in der Ausführungsform der vorliegenden Erfindung in 1 durch Bilden der Barrierenschicht 202 vor dem Durchführen eines Sputter-Ätzprozesses zum Entfernen der natürlichen Oxidschicht 210 und durch Optimieren der Herstellung der Barrierenschicht 202 erfindungsgemäß ein Ätzen der oberen Eckengebiete 222 der dielektrischen Schicht 204 verhindert. Als Folge davon kann erfindungsgemäß vorteilhafterweise ein Kontakt erreicht werden, der eine Kontaktlochbreite aufweist, die während des Herstellungsprozesses für den Kontakt nicht vergrößert wird.
  • 3 zeigt ein Flussdiagramm zur Darstellung eines beispielhaften Verfahrens zur Herstellung eines Kontakts über einem Transistorgebiet einer Scheibe gemäß einer Ausführungsform der vorliegenden Erfindung. Gewisse Details und Merkmale, die dem Fachmann auf dem Gebiet vertraut sind, sind in dem Flussdiagramm 300 weggelassen. Beispielsweise kann ein Schritt aus einem oder mehreren Teilschritten bestehen oder kann spezielle Anlagen oder Materialien erfordern, wie dies im Stand der Technik bekannt ist. Die Schritt 350 und 352, die in dem Flussdiagramm 300 gekennzeichnet sind, sind ausreichend, um eine Ausführungsform der vorliegenden Erfindung zu beschreiben, wobei in anderen Ausführungsformen der Erfindung andere Schritte im Vergleich zu den in dem Flussdiagramm 300 gezeigten Schritten eingesetzt werden können. Zu beachten ist, dass die in dem Flussdiagramm 300 gezeigten Bearbeitungsschritte an einer Schreibe ausgeführt werden, die vor dem Schritt 350 ein Kontaktloch aufweist, das in einer dielektrischen Schritt ausgebildet ist, und eine natürliche Oxidschicht aufweist, die über einer Silizidschicht an der Unterseite des Kontaktlochs angeordnet ist, wobei die dielektrische Schicht und die Silizidschicht über einem Transistorgebiet eines Substrats (in der Figur nicht gezeigt) angeordnet sein können. Die Strukturen 350 und 352 in den 4a und 4b zeigen das Ergebnis des Ausführens der Schritte 350 und 252 des Flussdiagramms 300 an einer Struktur mit einem in einer dielektrischen Schicht gebildeten Kontaktloch, die über einem Transistorgebiet eines Substrats angeordnet ist (in den Figuren nicht gezeigt), wie dies zuvor erläutert ist.
  • Es sei nun auf den Schritt 350 in 3 und die Struktur 450 in 4a verwiesen; im Schritt 350 des Flussdiagramms 300 wird eine natürliche Oxidschicht 410, die über einer Silizidschicht 414 angeordnet ist, an einer Unterseite 412 eines Kontaktlochs 408 durch Anwenden eines reaktiven Wasserstoffvorreinigungsprozesses 430 entfernt. Zu beachten ist, dass, obwohl die natürliche Oxidschicht 410 im Schritt 350 entfernt wird, die natürliche Oxidschicht 410 in 4a gezeigt ist, um die vorliegende Ausführungsform der Erfindung besser darzustellen. In 4a entsprechen die dielektrische Schichten 404 und 416, Seitenwände 406 und 407, das Kontaktloch 408, die natürliche Oxidschicht 410 und die Silizidschicht 414 in der Struktur 450 den dielektrischen Schichten 204 und 216, den Seitenwänden 206 und 207, dem Kontaktloch 208, der natürlichen Oxidschicht 210 und der Silizidschicht 214 in der Struktur 250 in 2a. In der vorliegenden Ausführungsform weist die dielektrische Schicht 404 ein PECVD-Oxid auf, das in einem Ausheizprozess nach dem Abscheiden davon (d. h. des PECVD-Oxids) ausgehärtet werden kann. Somit ist die dielektrische Schicht 404 wesentlich härter als die natürliche Oxidschicht 410, die Siliziumoxid aufweist, das thermisch bei Raumtemperatur gewachsen ist. Wenn folglich die natürliche Oxidschicht 410 weggeätzt wird (d. h. entfernt wird) durch den reaktiven Wasserstoffvorreinigungsprozess, d. h. durch den reaktiven Wasserstoffvorreinigungsprozess 430, werden obere Eckengebiete 422 der dielektrischen Schicht 404, die an den Oberseiten der Seitenwände 406 angeordnet sind, nicht geätzt. Somit wird die Kontaktlochbreite 420, die dem Abstand zwischen den Seitenwänden 406 und 407 des Kontaktlochs 408 entspricht, für das Ausführen des reaktiven Wasserstoffvorreinigungsprozesses 430 nicht vergrößert. Die Kontaktlochbreite 420 ist ähnlich zu der Kontaktlochbreite 220 in 2a und wird auch als "elektrische Kontaktbreite" in der vorliegenden Anmeldung bezeichnet. Gemäß 4a ist das Ergebnis des Schritts 350 des Flussdiagramms 300 durch die Struktur 450 repräsentiert.
  • Es sei weiter auf den Schritt 352 in 3 und die Struktur 452 in 4b verwiesen; im Schritt 352 des Flussdiagramms 300 wird eine Barrierenschicht 432 an den Seitenwänden 406 und 407 des Kontaktlochs 408 über der Silizidschicht 414, die an der Unterseite 412 des Kontaktlochs 408 angeordnet ist, und über der dielektrischen Schicht 404 abgeschieden. Die Barrierenschicht 432 kann in bekannter Weise abgeschieden werden und kann Ti/TiN aufweisen. In anderen Ausführungsformen weist die Barrierenschicht 432 eine andere Kombination aus Metallen oder ein geeignetes einzelnes Metall auf. Das Kontaktloch 408 wird in einen nachfolgenden Schritt mit einem Metall, etwa Wolfram, gefüllt, um die Herstellung des Kontakts abzuschließen. Gemäß 4b ist das Ergebnis des Schritts 352 des Flussdiagramms 300 durch die Struktur 452 dargestellt.
  • Somit liefert in der Ausführungsform der vorliegenden Erfindung in 3 durch Anwenden eines reaktiven Wasserstoffvorreinigungsprozesses zum Entfernen einer natürlichen Oxidschicht an der Unterseite eines Kontaktlochs vor dem Abscheiden einer Barrierenschicht in den Kontaktloch die vorliegende Erfindung vorteilhafterweise einen Kontakt, der eine Kontaktlochbreite aufweist, die sich während des Herstellens des Kontakts nicht vergrößert.
  • 5 zeigt ein Flussdiagramm, in welchem ein beispielhaftes Verfahren zur Herstellung eines Kontakts über einem Transistorgebiet einer Scheibe gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt ist. Gewisse Details und Merkmale, die dem Fachmann auf diesem Gebiet vertraut sind, sind in dem Flussdiagramm 500 weggelassen. Beispielsweise kann ein Schritt aus einem oder mehreren Teilschritten bestehen oder kann spezielle Anlagen oder Materialien, wie dies im Stand der Technik bekannt ist, erfordern. Die Schritte 550 und 552, die in dem Flussdiagramm 550 angezeigt sind, sind ausreichend, um eine Ausführungsform der vorliegenden Erfindung zu beschreiben, wobei in anderen Ausführungsformen der Erfindung andere Schritte angewendet werden können, als sie in dem Flussdiagramm 500 gezeigt sind. Zu beachten ist, dass die in dem Flussdiagramm 500 gezeigten Bearbeitungsschritte an einer Scheibe ausgeführt werden, die vor dem Schritt 550 ein in einer dielektrischen Schicht gebildetes Kontaktloch und eine natürliche Oxidschicht aufweist, die über einer Silizidschicht an der Unterseite des Kontaktlochs angeordnet ist, wobei die dielektrische Schicht und die Silizidschicht über einem Transistorgebiet eines Substrats (in den Figuren nicht gezeigt) angeordnet sein können. Die Strukturen 550 und 552 in den 6a und 6b zeigen das Ergebnis des Ausführens der Schritte 550 und 552 des Flussdiagramms 550 an einer Struktur mit einem Kontaktloch, das in einer dielektrischen Schicht gebildet ist, die über einem Transistorgebiet eines Substrats (in den Figuren nicht gezeigt) angeordnet ist, wie dies zuvor erläutert ist.
  • Es sei nun auf den Schritt 550 in 5 und die Struktur 450 in 4a verwiesen; im Schritt 550 des Flussdiagramms 500 wird eine Barrierenschicht 602 an Seitenwänden 606 und 607 eines Kontaktlochs 608 über einer natürlichen Oxidschicht 610, die an einer Unterseite 612 des Kontaktlochs 608 angeordnet ist, und über einer dielektrischen Schicht 604 abgeschieden, die über einer dielektrischen Schicht 616 angeordnet ist. Der Schritt 550 in 4 entspricht dem Schritt 350 in 3. Insbesondere entsprechen die Barrierenschicht 602, die dielektrischen Schichten 604 und 616, die Seitenwände 606 und 607, das Kontaktloch 608, die natürliche Oxidschicht 610, die Unterseite 612, die Silizidschicht 614, Bereiche 618, ein Bereich 619, eine Kontaktlochbreite 620 und obere Eckengebiete 622 in der Struktur 650 in 6a der Barrierenschicht 202, den dielektrischen Schichten 204 und 216, den Seitenwänden 206 und 207, dem Kontaktloch 208, der natürlichen Oxidschicht 210, der Unterseite 212, der Silizidschicht 214, den Bereichen 218, dem Bereich 219, der Kontaktlochbreite 220 und den oberen Eckengebieten 222 in der Struktur 250 in 2a. Somit wird ähnlich zu der Kontaktlochbreite 220 in 2a auch die Kontaktlochbreite 420 als eine „elektrische Kontaktbreite" in der vorliegenden Anmeldung bezeichnet. Ähnlich zu der Barrierenschicht 202 in 2a kann die Abscheidung der Barrierenschicht 602 in der vorliegenden Ausführungsform so optimiert werden, dass die Bereiche 618 der Barrierenschicht 602, die benachbart zu oberen Eckenbereichen 222 an der Oberseite des Kontaktlochs 608 angeordnet sind, eine größere Dicke aufweisen als der Bereich 619 der Barrierenschicht 602, der an der Unterseite 612 des Kontaktlochs 608 angeordnet ist. Gemäß 6a wird das Ergebnis des Schritts 550 des Flussdiagramms 550 durch die Struktur 650 repräsentiert.
  • Es sei weiter auf die Schritte 552 in 5 und die Struktur 652 in 6b verwiesen; im Schritt 552 des Flussdiagramms 550 wird ein simultaner Sputter-Ätz/Abscheide-Prozess ausgeführt, um die natürliche Oxidschicht, die über der Silizidschicht 614 angeordnet ist, an der Unterseite 612 des Kontaktlochs 608 zu entfernen. In dem simultanen Sputter-Ätz/Abscheide-Prozess kann Argon zum Sputter-Ätzen verwendet werden und anschließend kann Ti/TiN an den Seitenwänden 606 und an der Unterseite 612 des Kontaktlochs 608 abgeschieden werden, indem beispielsweise eine Sputter-Abscheidetechnik eingesetzt wird. Der simultane Sputter-Ätz/Abscheide-Prozess kann ein geeignetes Sputter-Ätz/Abscheide-Verhältnis anwenden, so dass die natürliche Oxidschicht 610 geätzt wird (d. h. entfernt wird). Beispielsweise kann das Verhältnis von Argon und Ti/TiN-Molekülen eingestellt werden, um ein Sputter-Ätz/Abscheide-Verhältnis von 1,0 bis 2,0 zu erreichen. Somit kann durch Anwenden eines Sputter-Ätz/Abscheide-Verhältnisses von größer 1,0 in der vorliegenden Ausführungsform eine Entfernung der natürlichen Oxidschicht 610 erreicht werden, während die oberen Eckenbereiche 622 der dielektrischen Schicht 604 geschützt werden, indem Ti/TiN an den Seitenwänden 606 und 607 des Kontaktlochs 608 wieder abgeschieden wird. Das Kontaktloch 608 kann dann mit einem Metall, etwa Wolfram, in einem nachfolgenden Schritt zur Vervollständigung der Herstellung des Kontakts gefüllt werden. Gemäß 6b ist das Ergebnis des Schritts 552 des Flussdiagramms 550 durch die Struktur 652 repräsentiert.
  • Somit wird in der Ausführungsform der vorliegenden Erfindung in 5 durch Anwenden eines simultanen Sputter-Ätz/Abscheide-Prozesses erfindungsgemäß des Entfernen einer natürlichen Oxidschicht an der Unterseite eines Kontaktloches, das über einer Silizidschicht angeordnet ist, erreicht, während eine unerwünschte Vergrößerung der Kontaktlochbreite während des Herstellens des Kontakts vermieden wird.
  • Wie somit zuvor erläutert ist, wird in Ausführungsformen der Erfindung in den 1, 3 und 5 durch geeignetes Auswählen der Reihenfolge und der Techniken für Sputter-Ätz- und Barrierenschicht-Abscheide-Prozesse erfindungsgemäß das Entfernen einer natürlichen Oxidschicht an der Unterseite eines Kontaktloches erreicht, während ein ungewolltes Vergrößern der Kontaktlochbreite während des Herstellens des Kontakts vermieden wird. Im Gegensatz dazu wird in einem konventionellen Kontaktherstellungsprozess, in welchem ein Ar-Sputterätzprozess zum Entfernen einer natürlichen Oxidschicht vor dem Abscheiden einer Barrierenschicht angewendet wird, zu einer unerwünschten Vergrößerung der Kontaktlochbreite.
  • Aus der obigen Beschreibung beispielhafter Ausführungsformen der Erfindung geht hervor, dass diverse Techniken zum Verwirklichen der Konzepte der vorliegenden Erfindung angewendet werden können, ohne von deren Schutzbereich abzuweichen. Obwohl die Erfindung mit spezieller Bezugnahme auf gewisse Ausführungsformen beschrieben ist, erkennt der Fachmann, dass Änderungen in Form und Detail vorgenommen werden können, ohne von dem Grundgedanken und dem Schutzbereich der Erfindung abzuweichen. Die beschriebenen beispielhaften Ausführungsformen sind in jeder Hinsicht als lediglich anschaulich und nicht einschränkend zu betrachten. Es sollte beachtet werden, dass die Erfindung nicht auf die speziellen beispielhaften beschriebenen Ausführungsformen eingeschränkt ist, sondern dass viele Änderungen, Modifizierungen und Ergänzungen möglich sind, ohne dass vom Schutzbereich der Erfindung abgewichen wird.
  • Somit ist ein Verfahren zum Vermeiden des Vergrößerns einer Kontaktlochbreite während der Herstellung eines Kontakts beschrieben.
  • Figurenbeschreibung
  • 1
    • 150 Abscheiden einer Barrierenschicht an Seitenwänden des Kontaktlochs über der natürlichen Oxidschicht, die über einer Silizidschicht an der Unterseite des Kontaktlochs angeordnet ist, und über einer dielektrischen Schicht
    • 152 Entfernen eines Bereichs der Barrierenschicht und der natürlichen Oxidschicht, die and der Unterseite des Kontaktlochs angeordnet sind, um die Silizidschicht freizulegen
  • 3
    • 350 Entfernen der natürlichen Oxidschicht, die über der Silizidschicht an der Unterseite des Kontaktlochs angeordnet ist, durch Anwenden eines reaktiven Wasserstoffvorreinigungsprozesses
    • 352 Abscheiden einer Barrierenschicht an Seitenwänden des Kontaktlochs über der Silizidschicht, die an der Unterseite des Kontaktlochs angeordnet ist, und über einer dielektrischen Schicht
  • 5
    • 550 Abscheiden einer Barrierenschicht an Seitenwänden des Kontaktlochs über einer natürlichen Oxidschicht, die an einer Unterseite des Kontaktlochs angeordnet ist, und über einer dielektrischen Schicht.
    • 552 Ausführen eines gleichzeitigen Sputter-Ätz/Abscheide-Prozesses, um eine natürliche Oxidschicht, die über einer Silizidschicht an der Unterseite des Kontaktslochs angeordnet ist, zu entfernen.
  • Zusammenfassung
  • Gemäß einer beispielhaften Ausführungsform umfasst ein Verfahren zur Herstellung eines Kontakts über einer Silizidschicht (214), die in einem Halbleiterchip angeordnet ist, den Schritt des Abscheidens einer Barrierenschicht (202) auf Seitenwänden (206, 207) des Kontaktlochs (208) und auf einer natürlichen Oxidschicht (210), die an einer Unterseite des Kontaktlochs (208) angeordnet ist, wobei die Seitenwände (206, 207) durch das Kontaktloch (208) in einer dielektrischen Schicht (204) definiert sind. Der Schritt des Abscheidens (150) der Barrierenschicht (202) auf den Seitenwänden (206, 207) des Kontaktlochs (208) und auf der natürlichen Oxidschicht (210) kann so optimiert werden, dass die Barrierenschicht (202) an einer Oberseite des Kontaktlochs (208) eine größere Dicke aufweist als an der Unterseite des Kontaktlochs (208). Gemäß dieser beispielhaften Ausführungsform umfasst das Verfahren ferner das Entfernen (152) eines Bereichs (219) der Barrierenschicht (202) und der natürlichen Oxidschicht (210), die an der Unterseite des Kontaktlochs (208) angeordnet sind, um die Silizidschicht (214) freizulegen.

Claims (10)

  1. Verfahren zur Herstellung eines Kontakts über einer Silizidschicht (214), die in einem Halbleiterchip angeordnet ist, wobei das Verfahren die Schritte umfasst: Abscheiden (150) einer Barrierenschicht (202) auf Seitenwänden (206, 207) eines Kontaktlochs (208) und auf einer natürlichen Oxidschicht (210), die an einer Unterseite des Kontaktlochs (208) angeordnet ist, wobei die Seitenwände (206, 207) durch das Kontaktloch (208) in einer dielektrischen Schicht (204) definiert sind; Entfernen (152) eines Bereichs (219) der Barrierenschicht (202) und der natürlichen Oxidschicht (210), die an der Unterseite des Kontaktlochs (208) angeordnet sind, um die Silizidschicht (214) freizulegen.
  2. Verfahren nach Anspruch 1, wobei das Entfernen (152) des Bereichs (219) der Barrierenschicht (202) und der natürlichen Oxidschicht (210), die an der Unterseite des Kontaktlochs (208) angeordnet sind, Anwenden eines Sputter-Ätzprozesses umfasst.
  3. Verfahren nach Anspruch 1, wobei die dielektrische Schicht (204) obere Eckengebiete (222) aufweist, die benachbart zu dem Kontaktloch (208) angeordnet sind, wobei die oberen Eckengebiete (222) der dielektrischen Schicht (204) während des Entfernens (152) des Bereichs (219) der Barrierenschicht (202) und der natürlichen Oxidschicht (210), der an der Unterseite des Kontaktlochs (208) angeordnet sind, nicht geätzt wird.
  4. Verfahren nach Anspruch 2, wobei das Kontaktloch (208) eine elektrische Kontaktbreite (220) aufweist, und wobei die elektrische Kontaktbreite (220) durch den Sputter-Ätzprozess nicht vergrößert wird.
  5. Verfahren zur Herstellung eines Kontakts über einer Silizidschicht (414), die in einem Halbleiterchip angeordnet ist, wobei das Verfahren die Schritte umfasst: Entfernen (350) einer natürlichen Oxidschicht (410), die über der Silizidschicht (414) an einer Unterseite eines Kontaktlochs (408) angeordnet ist, durch Anwenden eines reaktiven Wasserstoffvorreinigungsprozesses (430), wobei Seitenwände (406, 407) durch das Kon taktloch (408) in einer dielektrischen Schicht (404) definiert sind, und wobei die dielektrische Schicht (404) obere Eckengebiete (422) aufweist, die benachbart zu dem Kontaktloch (408) angeordnet sind; Abscheiden (352) einer Barrierenschicht (432) auf den Seitenwänden (406, 407) des Kontaktlochs (408) und über der Silizidschicht (414).
  6. Verfahren nach Anspruch 5, wobei der reaktive Wasserstoffvorreinigungsprozess (430) die oberen Ecken (422) der dielektrischen Schicht (404) nicht ätzt.
  7. Verfahren nach Anspruch 5, wobei das Kontaktloch (408) eine elektrische Kontaktbreite (420) aufweist, und wobei die elektrische Kontaktbreite (420) durch den reaktiven Wasserstoffvorreinigungsprozess (430) nicht vergrößert wird.
  8. Verfahren zur Herstellung eines Kontakts über einer Silizidschicht (514), die in einem Halbleiterchip angeordnet ist, wobei das Verfahren die Schritte umfasst: Abscheiden (555) einer Barrierenschicht (602) auf Seitenwänden (606, 607) eines Kontaktlochs (608) und auf einer natürlichen Oxidschicht (610), die an einer Unterseite des Kontaktlochs (608) angeordnet ist, wobei die Seitenwände (606, 607) durch das Kontaktloch (608) in einer dielektrischen Schicht (604) definiert sind, und wobei die natürliche Oxidschicht (610) über der Silizidschicht (614) angeordnet ist; Entfernen (552) der natürlichen Oxidschicht (610), die über der Silizidschicht (614) an der Unterseite des Kontaktlochs (608) angeordnet ist, durch Anwenden eines Sputter-/Ätz-Abscheide-Prozesses.
  9. Verfahren nach Anspruch 8, wobei Entfernen (552) der natürlichen Oxidschicht (610), die über der Silizidschicht (614) angeordnet ist, an der Unterseite des Kontaktlochs (608) umfasst: simultanes Sputter-Ätzen der Barrierenschicht (602) und der natürlichen Oxidschicht (610) und Abscheiden von Titan/Titannitrid auf der Barrierenschicht (602).
  10. Verfahren nach Anspruch 8, wobei das Kontaktloch (608) eine elektrische Kontaktbreite (620) aufweist, und wobei die elektrische Kontaktbreite (620) durch den Sputter-Ätz-Abscheide-Prozess nicht vergrößert wird.
DE112004002156T 2003-11-08 2004-10-08 Verfahren zum Verhindern der Vergrößerung einer Kontaktlochbreite während der Kontaktherstellung Ceased DE112004002156T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/705,631 2003-11-08
US10/705,631 US7005387B2 (en) 2003-11-08 2003-11-08 Method for preventing an increase in contact hole width during contact formation
PCT/US2004/033417 WO2005048342A1 (en) 2003-11-08 2004-10-08 Method for preventing an increase in contact hole width during contact formation

Publications (1)

Publication Number Publication Date
DE112004002156T5 true DE112004002156T5 (de) 2006-09-14

Family

ID=34552414

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002156T Ceased DE112004002156T5 (de) 2003-11-08 2004-10-08 Verfahren zum Verhindern der Vergrößerung einer Kontaktlochbreite während der Kontaktherstellung

Country Status (8)

Country Link
US (1) US7005387B2 (de)
JP (1) JP4662943B2 (de)
KR (1) KR101180977B1 (de)
CN (1) CN1883045A (de)
DE (1) DE112004002156T5 (de)
GB (1) GB2423635B (de)
TW (1) TWI359475B (de)
WO (1) WO2005048342A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038910A1 (en) * 2006-08-10 2008-02-14 Advanced Micro Devices, Inc. Multiple lithography for reduced negative feature corner rounding
US20090050471A1 (en) * 2007-08-24 2009-02-26 Spansion Llc Process of forming an electronic device including depositing layers within openings
JP6494940B2 (ja) * 2013-07-25 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
KR102607331B1 (ko) * 2018-07-13 2023-11-29 에스케이하이닉스 주식회사 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513411A (ja) * 1991-07-02 1993-01-22 Nec Corp 半導体装置の製造方法
JPH0661181A (ja) 1992-08-11 1994-03-04 Sony Corp バリアメタルの形成方法
JP3237917B2 (ja) * 1992-09-22 2001-12-10 沖電気工業株式会社 半導体素子の製造方法
JPH06349824A (ja) * 1993-06-10 1994-12-22 Toshiba Corp 半導体装置の製造方法
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
JPH09139358A (ja) * 1995-11-13 1997-05-27 Sony Corp 半導体装置の製造方法
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
TW388095B (en) * 1997-05-20 2000-04-21 United Microelectronics Corp Method for improving planarization of dielectric layer in interconnect metal process
JP3201318B2 (ja) * 1997-11-05 2001-08-20 日本電気株式会社 半導体装置の製造方法
US5994211A (en) * 1997-11-21 1999-11-30 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
US6303505B1 (en) * 1998-07-09 2001-10-16 Advanced Micro Devices, Inc. Copper interconnect with improved electromigration resistance
US6511575B1 (en) * 1998-11-12 2003-01-28 Canon Kabushiki Kaisha Treatment apparatus and method utilizing negative hydrogen ion
KR100277086B1 (ko) * 1999-01-02 2000-12-15 윤종용 반도체 장치 및 그 제조 방법
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
JP2000323571A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
KR100316721B1 (ko) * 2000-01-29 2001-12-12 윤종용 실리사이드막을 구비한 반도체소자의 제조방법
KR20010077743A (ko) * 2000-02-08 2001-08-20 박종섭 비트 라인 및 그 제조 방법
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
US6624066B2 (en) 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US20030073304A1 (en) * 2001-10-16 2003-04-17 Applied Materials, Inc. Selective tungsten stud as copper diffusion barrier to silicon contact

Also Published As

Publication number Publication date
TWI359475B (en) 2012-03-01
GB0608285D0 (en) 2006-06-07
TW200524077A (en) 2005-07-16
US20050101148A1 (en) 2005-05-12
GB2423635B (en) 2007-05-30
US7005387B2 (en) 2006-02-28
CN1883045A (zh) 2006-12-20
KR101180977B1 (ko) 2012-09-07
JP2007511087A (ja) 2007-04-26
WO2005048342A1 (en) 2005-05-26
JP4662943B2 (ja) 2011-03-30
KR20060107763A (ko) 2006-10-16
GB2423635A (en) 2006-08-30

Similar Documents

Publication Publication Date Title
DE69023541T2 (de) Kontaktstruktur für integrierte Halbleiterschaltung.
DE69933933T2 (de) Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE69119826T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur
DE102006032330B4 (de) Verfahren zum Herstellen einer Kondensatorstruktur
DE69935401T2 (de) Herstellungsverfahren für ein Zwischenmetalldielektrikum aus Luft in einer integrierten Schaltung
DE112004002156T5 (de) Verfahren zum Verhindern der Vergrößerung einer Kontaktlochbreite während der Kontaktherstellung
DE3888511T2 (de) Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004002156

Country of ref document: DE

Date of ref document: 20060914

Kind code of ref document: P

8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final