JPH1041391A - ブランケット選択的ｃｖｄアルミニウム堆積のためのシングルステッププロセス - Google Patents

ブランケット選択的ｃｖｄアルミニウム堆積のためのシングルステッププロセス

Info

Publication number
JPH1041391A
JPH1041391A JP9110033A JP11003397A JPH1041391A JP H1041391 A JPH1041391 A JP H1041391A JP 9110033 A JP9110033 A JP 9110033A JP 11003397 A JP11003397 A JP 11003397A JP H1041391 A JPH1041391 A JP H1041391A
Authority
JP
Japan
Prior art keywords
layer
nucleation layer
metal
nucleation
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9110033A
Other languages
English (en)
Inventor
Ted Guo
グオ テッド
Liang-Yuh Chen
チャン リャン−ユー
Mehul Naik
ナイク メハル
Roderick Craig Mosley
クレイグ モーズリー ロデリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH1041391A publication Critical patent/JPH1041391A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ０．５ミクロン以下の幅の用途において連続
した無空洞コンタクトまたはバイアを形成するため、基
板上に均一な段差被覆を提供するとともに、メタル層を
平面化するための改良された装置とプロセス。 【解決手段】 導体部材上に誘電体層を形成し、次に薄
い核形成層を前記誘電体層上に形成し、核形成層と誘電
体層を貫通する高アスペクト比の開口部をエッチングし
て、開口部のフロア上に下地の導体部材を露出させる。
次にＣＶＤメタル層を前記構造上に堆積させて開口部内
に選択的堆積を行うとともに、フィールド上に一斉層を
も好ましく形成する。本装置とプロセスは、実質的に無
空洞で平面化されたＣＶＤメタルインターコネクトおよ
び層の形成に必要なステップ数を減らす。メタライゼー
ションのプロセスでは、一旦基板が真空環境に導入され
た場合、バイアとコンタクトを形成するための開口部の
メタライゼーションが両層間に酸化物を形成することな
く行われるように、ＰＶＤおよびＣＶＤの両処理チャン
バーを含む集積処理システム内において行われることが
望ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造の
ためのメタライゼーションの方法と装置に関する。更に
具体的には、本発明は、高アスペクト比の０．５ミクロ
ン以下の用途における、導体層間のコンタクトまたはバ
イアなどの開口部（アパチャー）を含む、無空洞の相互
接続（インターコネクション）を形成するための、絶縁
層内の開口部の選択的メタライゼーションと、絶縁層上
の一斉層形成に関する。
【０００２】
【従来の技術】０．５ミクロン以下のマルチレベルメタ
ライゼーションは、次世代の超大規模集積回路技術（Ｖ
ＬＳＩ）のための重要技術のひとつである。この技術の
核心であるマルチレベルのインターコネクト（相互接
続）は、コンタクト、バイア、線、またはその他の表面
形状（features）を含む、高アスペクト比で形成された
相互接続表面形状の平面化を必要とする。これらの相互
接続表面形状の確実な形成は、ＶＬＳＩの成功と、個々
の基板とダイ上における回路の密度と品質の向上のため
の継続努力にとって極めて重要である。
【０００３】化学気相堆積（ＣＶＤ）によってアルミニ
ウム（Ａｌ）を堆積させる二つの従来技術の方法は、一
斉工程（ブランケットプロセス）と選択工程とである。
ＣＶＤプロセスは、化学的蒸気の成分が基板上の「核形
成場所」に接触するとき発生するフィルム層の堆積を伴
うのが普通である。成分は核形成場所に付着して堆積面
を形成し、その上に更に堆積が進行する。一斉ＣＶＤプ
ロセスでは、基板面全体が核形成層の役割をするので、
開口部の側壁と底を含む基板のすべての露出面にフィル
ムが堆積されるのが普通である。選択的堆積では、基板
面上に選択して作られた選択核形成面上にのみ堆積が行
われるのが普通である。
【０００４】基板の全露出面上にメタルフィルムを堆積
させるＣＶＤ Ａｌのような一斉ＣＶＤメタル堆積には
普通、導電性の核形成層の存在が必要である。一斉ＣＶ
Ｄプロセス中に堆積する薄いメタルフィルムは普通は形
状追従性でありかつ優れたステップ（段差）被覆を提供
する。すなわち、極めて小さい寸法形状であっても、基
板の露出面内へ延びるすべての開口部の側面と底面に均
一な厚さの層を形成する。従って、開口部の充填には普
通、アルミニウムのＣＶＤが用いられるが、一斉ＣＶＤ
方法を用いて（高さ対幅が２：１以上の）高アスペクト
比の開口部を充填してバイアまたはコンタクトを形成す
る際、主として二つの問題がある。第一に、ＣＶＤフィ
ルムは開口部のすべての側面から成長し、バイアまたは
コンタクトを備えた充填された開口部内に空洞（void）
やキーホール（key-hole）ができる可能性があり、結果
として製品の品質が劣る。堆積層は開口部の上側の角か
ら上方外側に向かって成長し、開口部が完全に充填され
る前にその場所で橋渡し（ブリッジ）されるので、これ
ら開口部内に形成される空洞はクラウニング（crownin
g）と呼ばれる。第二に、開口部の壁に確実にＣＶＤの
堆積を行うため壁に堆積させねばならない核形成層が、
開口部の幅を更に減少させ、開口部に空洞のない無空洞
充填をますます困難にする。
【０００５】ＣＶＤ Ａｌプロセスによって形成された
多くの相互接続（インターコネクト）に空洞が存在する
ことを標準の電気的テストによって証明できない場合で
も、最近の透過電子顕微鏡法（ＴＥＭ：transmission e
lectron microscopy）のデータは空洞の存在を明らかに
している。図３は、ＣＶＤ Ａｌで充填した０．４ミク
ロンのバイアの断面像のＴＥＭ写真である。この写真
は、バイア構造中に堆積させたメタル層中に空洞が存在
することを明らかに示している。通常の断面標準顕微鏡
写真（ＳＥＭ）では、スライド準備の機械的研磨の際、
柔らかいアルミニウム内に多少の変形が起こるので、こ
の空洞の発見は非常に困難であることを認識すべきであ
る。更に、導電テストは多くの場合、開口部の少なくと
も一部分を介してメタルがブリッジ層を形成するので、
空洞などの異常を検出できない。しかし、導電テストで
ほぼ合格（positive）であっても、内部に空洞を有する
コンタクトを介する導通は、時間の経過とともに空洞が
形成されている集積回路装置の完全性を劣化させる。
【０００６】基板上に形成された種々のＣＶＤ Ａｌ層
を検討すると、空洞は普通キーホールパターン内におい
て発生し、バイアが完全に充填される前にバイアの上部
がシールされる、すなわちクラウニングとなることが分
かる。ＣＤＶ Ａｌの薄い形状追従層は普通、低温にお
いてコンタクトやバイアを形成するため、高アスペクト
比の開口部内に堆積させることができるが、開口部を完
全に充填するためＣＶＤを連続堆積させると、その中に
空洞が形成されるのが普通である。ＣＶＤのプロセスや
パラメータを修正してメタル層中の空洞を除去すること
に広範な努力が注がれてきた。
【０００７】選択的ＣＶＤ Ａｌ堆積は、堆積フィルム
を提供するためのＣＶＤ Ａｌ前駆体ガスの分解に、通
常は導体核形成フィルムからの電子の発生源が必要であ
るという事実に基づいている。従来技術の選択的ＣＶＤ
Ａｌ堆積プロセスによれば、Ａｌは下地の導体層から
のドープされたシリコンまたはメタルフィルムが露出し
ている開口部の底に成長すべきであるが、フィールド上
において開口部の壁を形成している誘電体材料上におい
ては成長すべきでない。これら下地メタルフィルムおよ
びドープされたシリコンは、誘電体開口部壁と異なり、
ともに導体であり、Ａｌ前駆体ガスの分解に必要な電子
を供給し、その結果Ａｌが堆積する。選択的堆積によっ
て得られる結果は、極めて小寸法（＜０．２５ミクロ
ン）で高アスペクト比（＞５：１）のバイアまたはコン
タクト開口部を充填することのできる、ホール内のＣＶ
Ｄ Ａｌの「底から上へ向かう（bottom-up）」成長であ
る。
【０００８】
【発明が解決しようとする課題】図２は集積回路構造１
０の略図であって、導体部材１８によって選択的に核形
成され誘電体層１６の面２０に向かって上方へ均一に成
長させたバイア１４内に形成されたメタルインターコネ
クト（メタル相互接続）を示す。しかし選択的堆積の実
際のプロセスにおいては、ほとんど常に誘電体面上と開
口部側壁上には欠陥があって自由電子を供給し、ＣＶＤ
Ａｌの核形成場所としても作用し、開口部の面２０と
壁に望ましくない小結節（nodule）を形成する。バイア
またはコンタクト１４を充填するための従来技術の選択
的ＣＶＤプロセス中に選択性の喪失によって誘電体層上
に小結節１２が形成されたことに注目されたい。小結節
の形成を招く選択性喪失を低減するため、特に選択的タ
ングステン（Ｗ）技術において、種々の方法が用いられ
てきた。これら技術には例えば、選択堆積中にウエハ面
２０に形成される小結節１２を除去するため、面を化学
機械研磨（ＣＭＰ）したりウエハ面を予備コンディショ
ニングすることが含まれる。しかしこれらの方法は、必
要な回路構成を形成するためのプロセスステップを複雑
にし、集積回路製造プロセスの費用を著しく増大させ
る。同様に、ＣＭＰのようないくつかのステップにおい
ては、開口部の壁に到達することができない。更に、プ
ロセス全体にステップを追加することは、形成される構
造内に欠陥が生じる可能性を増大させる。
【０００９】従って、開口部、特にコンタクトやバイア
を形成するための高アスペクト比で４分の１ミクロン以
下の広い開口部の無空洞充填には、メタライゼーション
のプロセスが依然として必要である。更に具体的には、
フィールド上の選択性の喪失による小結節形成のないバ
イアやコンタクトを作るため、選択的ＣＶＤ Ａｌを達
成するためのプロセスステップの数がより少ない、簡単
なプロセスが望ましい。また、バイアやコンタクト内の
選択的ＣＶＤ Ａｌ堆積のため、およびフィールド上の
一斉ＣＶＤ Ａｌ堆積のため、単一ステッププロセスが
望ましい。
【００１０】
【課題を解決するための手段】本発明は、誘電体面上に
核形成層を形成し、核形成層と誘電体層を貫通して開口
部をエッチングして導体部材の一部を露出させるフロア
を形成し、インターコネクトおよび核形成層上にメタル
を化学気相堆積によって選択的に堆積させる、各ステッ
プを有する、少なくとも第１の導体部材を被覆する誘電
体層を有する基板上にインターコネクトのフロアを形成
するための方法と装置を提供する。
【００１１】本発明のもう一つの局面は、第２の面上へ
のメタルの選択的化学気相堆積中、第１面上へ小結節が
形成するのを防止する方法と装置を提供するものであ
り、この方法は、堆積するフィルムを実質的に均一に成
長させるため、第１面上に核形成層を形成するステップ
を含む。
【００１２】本発明の更にもう一つの局面は、基板の選
ばれた部分上にメタルフィルムを堆積する方法と装置を
提供するものであり、この方法は、基板上の選ばれた部
分上に導電性核形成層を提供するステップと、この核形
成層上に化学気相堆積によってメタルフィルムを選択的
に堆積させるステップとを含む。
【００１３】
【発明の実施の形態】本発明は、バイアやコンタクトを
形成することになる小さい開口部のような小さい寸法形
状の中に物質を選択的に堆積させるとともに、フィール
ド上の選択性の喪失を排除するための、簡単なプロセス
と装置を提供する。このプロセスは以下のステップを有
する：（１）フィールド上に核形成層として作用する薄
い導体層（窒化チタン（ＴｉＮ）が望ましい）を堆積さ
せる、（２）小さい寸法形状の開口部を作るため、核形
成層と誘電体層をパターン化およびエッチングする、
（３）この構造の上にＣＶＤメタルを堆積させて小さい
寸法形状内にメタルを選択的に成長させ、できれば同時
にフィールド上に均一成長させる。従って本発明は、よ
り少ない数のプロセスステップを用いるとともにフィー
ルド上の小結節形成を防止しつつ、小さい寸法形状を無
空洞充填するための方法と装置を提供する。
【００１４】図３は、導電部材すなわち導電層３６に順
次形成した誘電体層３２と核形成層３４を含む層構造３
０の断面図である。導電部材３６は、ドープされたシリ
コン基板であっても、基板上に形成された第１導体層ま
たはその上に形成された導体層であってもよい。導電部
材３６は普通、電子装置の一部を形成するようにあらか
じめパターン化されたメタル層またはドープされたシリ
コン層である。集積回路全体の一部を形成するため、こ
の技術分野において公知の手順に従って、導電部材３６
上に誘電体層３２を形成する。
【００１５】現在用いられている選択堆積技術によれ
ば、このプロセスにおける次のステップは普通、誘電体
層をエッチングして相互接続するバイアやコンタクトを
形成するステップである。しかし本発明によれば、誘電
体層３２上に実質的に連続したフィルムを形成するた
め、薄い核形成層３４を堆積させる。この核形成層は、
基板上の原子、イオン、または分子の特定の配列からな
る物質の固体結晶状態を、堆積したＣＶＤメタルが形成
し始めるプロセスを容易にする。
【００１６】好ましい核形成層３４としては、（ＰＶＤ
ＴｉＮ）によって形成されるＴｉＮ層、または導電性
または他の耐熱性フィルム（Ｎｂ、Ａｌ，Ｔｉ、Ｔａ、
珪酸アルミニウム、シリカ、高アルミナ等）、ＣＶＤま
たはＰＶＤによって形成されるＴｉＮ（ＣＶＤ Ｔｉ
Ｎ、ＰＶＤ ＴｉＮ）、またはこれらの組合せ、などの
層がある。窒化チタンは、アルミニウムの核形成を良好
にし、電気移動（electromigration）抵抗が良好で、下
側に誘電体層が堆積されている場合のエッチングが容易
であるので、核形成材料として好ましい。また、核形成
層の厚さは約１０〜約９００オングストローム、更には
約１００〜約２００オングストロームであることが望ま
しい。
【００１７】核形成層３４の形成に引き続いて、図３に
示す核形成層３４と誘電体層３２をパターン化してエッ
チングし、導体層３６に向かって下へバイアやコンタク
トを形成するための開口部を開く。
【００１８】図４は、核形成層３４の中へエッチングさ
れたバイアまたはコンタクト３８の断面と、図３の誘電
体層３２を示す。バイアまたはコンタクト３８のパター
ン化とエッチングは当該技術分野に普通に精通した者に
は公知の任意の従来技術の方法によって行うことができ
る。バイア３８は、導体部材すなわち導体層３６の面す
なわちフロア４２を露出させるに足る距離だけ下方に延
びる、誘電体層３２内に形成された壁４０を有する。
【００１９】エッチング後に残っている核形成層３４の
一部分は自己整列層と称され誘電体層３２を覆ってフィ
ールドを形成し、その上に均一な一斉堆積が行われる。
このようにして、核形成層３４の存在は、誘電体層の好
ましくない小結節１２の形成を防止し、誘電体層上に形
成される小結節除去のための化学機械的研磨の必要性を
排除する。
【００２０】図５は、無空洞メタルインターコネクト４
４と一斉メタル層４６の断面を示す。パターン化された
基板上へのメタルの化学気相堆積によって、バイアまた
はコンタクト３８内への選択的堆積と、核形成層３４上
への一斉堆積とを同時に行って、インターコネクト内に
空洞（図１参照）を生じたり、フィールド上に小結節を
形成したりすることなく、バイア構造またはコンタクト
構造の形状追従（conformal）被覆を提供する。核形成
層３４上へのＣＶＤ Ａｌの堆積が均一であるので、Ｃ
ＶＤ Ａｌの上面４８は実質的に平坦化されている。
【００２１】ＣＶＤ Ａｌの堆積条件は多様であるが、
通常のプロセスにおいては、ウエハ温度が約１５０℃〜
３００℃、堆積率（堆積速度）が約２０オングストロー
ム／秒〜１３０オングストローム／秒である。ＣＶＤ
Ａｌ堆積は、約１torr〜約８０torrのチャンバー圧力に
おいて行うことができるが、約２５torrが望ましい。Ｃ
ＶＤ Ａｌの堆積反応は、次式によるジメチル水酸化ア
ルミニウム（ＤＭＡＨ：dimethyl aluminium hydride）
と水素ガス（Ｈ2）の反応を伴うことが望ましい。
【００２２】6(CH3)2Al - H + 3H2 -- 6Al(CH4)2 メタルインターコネクト４４を形成するための、バイア
またはコンタクト３８（図４参照）内への堆積は選択的
に行われるが、何故なら、下地の導体層３６の面４２が
バイアまたはコンタクト３８のフロアにおいてＣＶＤ
Ａｌに対して露出しているからである。従って、ＣＶＤ
Ａｌは、フロア４２から上に向かってバイア又はまた
はコンタクト３８を充填するように堆積し、バイアまた
はコンタクト３８の壁４０（図４参照）上には実質的に
ＣＶＤ Ａｌは堆積しない。
【００２３】更に、核形成層３４は、バイアまたはコン
タクト３８のエッチング前に、誘電体層３２上に堆積さ
せられるので、バイアまたはコンタクト３８の壁とフロ
アはそれぞれ、誘電体層３２の露出面と、下にある露出
した核形成層３６とである。以上考察したように、シリ
コン等、実質的に非導体である誘電体物質は良好な電子
ドナーではないので、ＣＶＤメタル先駆体の分解のため
の良好な核形成は提供しない。むしろ、バイアまたはコ
ンタクト３８の下にある露出した導体部材３６が分解の
核を形成するので、バイアまたはコンタクトのフロアに
メタルフィルムを形成し始める。バイアまたはコンタク
トのフロア４２にメタルの初期層を堆積させた後、後続
の堆積は更に容易に起こり、メタルはバイアまたはコン
タクトのフロア４２から外に向かって成長して穴３８を
充填する。
【００２４】バイアまたはコンタクト３８の誘電体壁４
０上の欠陥は、バイアまたはコンタクト内に散在する小
結節を形成するが、これら小結節は普通、バイアまたは
コンタクトをブロック（閉塞）せず、その中に空洞を生
じることはない。導電性のバイアまたはコンタクトのフ
ロアが核形成材料の大きな表面積を露出させるので、小
結節がバイアまたはコンタクトを横切って成長して、そ
の中に空洞を形成する機会を持つ前に、バイアまたはコ
ンタクトはフロアから上へ向かってメタルによって充填
される。
【００２５】本発明のもう一つの局面において、選択的
ＣＶＤプロセスの後、基板をＰＶＤＡｌチャンバーへ移
動し、ＣＶＤ ＡｌおよびＰＶＤ Ａｌの融点より低い温
度で予め形成させたＣＶＤ層上へＰＶＤ Ａｌ層５０を
堆積させることができる。ＣＶＤメタル層４６がアルミ
ニウムの場合、ＰＶＤ Ａｌ層５０を堆積させるウエハ
温度は約６６０℃未満であり、約４００℃未満が好まし
い。アルミニウム層４６は、ＰＶＤ堆積プロセス中、約
４００℃において流動し始めるが、ＴｉＮ核形成層３４
は固体メタル層として所定位置に留まる。
【００２６】ＰＶＤ Ａｌ層は痕跡量の銅（Ｃｕ）を含
有することが望ましい。これは、ＰＶＤ ＡｌＣｕ層の
形成にＡｌＣｕターゲットを用いて達成することができ
る。ＰＶＤ ＡｌＣｕの後に、同じクラスターツール上
のＰＶＤ兼ＣＶＤチャンバーを有する集積プロセス内に
おいて、ＣＶＤ Ａｌが続く場合、両者間に酸化物層は
形成されず、ＰＶＤ ＡｌＣｕ層５０が結晶粒界なしで
ＣＶＤ Ａｌ層４６上にエピタキシャルに成長する。す
なわち、結晶構造は両層を通じて均一である。更に、Ｃ
ＶＤ Ａｌ／ＰＶＤ ＡｌＣｕプロセスを順次行うと、混
じり合った層（要素４６と５０の組合せ）を約３００℃
で約１５分間アニールを行って、ＣＶＤ／ＰＶＤ層中に
実質的に均一なＣｕの分布が実現できる。また、混じり
合ったＣＶＤ／ＰＶＤ Ａｌ層の上面５２に、ＰＶＤ Ｔ
ｉＮ反射防止コーティング（ＡＲＣ：anti-reflection
coating）（図示せず）を施して反射率を低減し、層の
写真製版（phtolithographic）性能を改善することが望
ましい。最後に、基板開口部のメタライゼーションに関
する本発明の最も好ましい方法として、導体部材３６を
誘電体層３２で被覆し、ＰＶＤ ＴｉＮプロセスによっ
て窒化チタンの核形成層３４を堆積させ、バイアまたは
コンタクト３８をエッチングして導体部材３６の一部分
を露出させ、選択的／一斉ＣＶＤ Ａｌ層４４、４６を
堆積させ、ＰＶＤ ＡｌＣｕ層を堆積させ、ＴｉＮ ＡＲ
Ｃ（anti-reflection coating）（図示せず）を堆積さ
せる、各ステップを順次行う。
【００２７】図６は集積クラスター・ツール６０の略図
である。普通、基板はカセットロードロック６２を介し
てクラスター・ツール６０に対して出し入れされる。ブ
レイド６７を備えたロボット６４がクラスター・ツール
６０内に配置され、クラスター・ツール６０の中で基板
を移動させる。普通、一台のロボット６４がバッファー
チャンバー６８内に配置されて、基板をカセットロード
ロック６２、デガスウエハオリエンテーションチャンバ
ー７０、プリクリーンチャンバー７２、ＰＶＤＴｉＮチ
ャンバー７４、およびクールダウンチャンバー７６間で
移送する。第２ロボット７８がトランスファーチャンバ
ー８０内に配置されて、クールダウンチャンバー７６、
コーヒーレントＴｉチャンバー８２、ＣＶＤ ＴｉＮチ
ャンバー８４、ＣＶＤ Ａｌチャンバー８６、およびＰ
ＶＤ ＡｌＣｕ処理チャンバー８８に対して、基板を出
し入れする。集積システムにおける搬送チャンバー８０
は、１０-3 〜１０-8torrの低／高圧真空に維持するこ
とが望ましい。図６の各チャンバーの具体的構成は、単
一のクラスター・ツールによってＣＶＤとＰＶＤの両プ
ロセスができる集積処理システムを備えている。チャン
バー構成は単なる説明用であって、本発明の適用を制限
するものと解釈すべきでない。
【００２８】普通、クラスター・ツール６０において処
理された基板は、カセットロードロック６２からバッフ
ァーチャンバー６８へ移され、そこでまずロボット６４
が基板をデガスチャンバー７０へ移送する。基板は次
に、プリクリーンチャンバー７２、ＰＶＤ ＴｉＮチャ
ンバー７４、および次にクールダウンチャンバー７６へ
搬送することができる。クールダウンチャンバー７６か
らロボット７８が普通、基板を一つ以上の処理チャンバ
ー３２、３１内へ、あるいはそれらの間を移送し、次に
クールダウンチャンバー７６へ戻す。必要な構造を基板
上に実現するために、一つ以上のチャンバーにおいて任
意の回数、任意の順序で、処理または冷却することが予
想される。処理後、基板はクラスター・ツール６０から
バッファーチャンバー６８を介して取外され、ロードロ
ック６２に至る。シーケンスを制御して必要なフィルム
層を基板上に形成するためのマイクロプロセッサコント
ローラ８０が備えられている。
【００２９】本発明によれば、クラスター・ツール６０
は、基板をロードロック６２を介してデガスチャンバー
７０に移送し、そこで脱ガスにより基板から汚染物が除
去される。次に基板はプリクリーンチャンバー７２に移
送され、そこで基板面上の汚染物が清掃除去される。基
板は次に、処理準備としてロボット６４によってクール
ダウンチャンバー７６に運ばれる。ロボット７８は基板
を、ＣＶＤ ＴｉＮチャンバー８４、またはＴｉチャン
バー８２のいずれかへ運ぶ。これらチャンバーはコリメ
ータを備え、複数のセルが基板にほぼ平行に延びて基板
とターゲットの間に配置され、基板上に核形成層を堆積
させる。基板に、コリメートされたＴｉ層が最初に堆積
する場合、基板は次に普通、ＣＶＤ ＴｉＮチャンバー
８４において処理される。ＣＶＤ ＴｉＮ層の堆積に続
いて、基板はエッチングチャンバーに移されてパターン
化と、基板上に形成された層のエッチングが施されて必
要な開口部が形成され、この開口部がバイアまたはコン
タクトを形成することになる。
【００３０】ＴｉＮ核形成層と誘電体層とを下方へ貫い
て、バイアまたはコンタクトのフロアを画成する露出し
た導体部材にまで延びる開口部が形成されたこの基板に
は、次にＣＶＤ Ａｌチャンバー８６内でＣＶＤ Ａｌの
ようなＣＶＤメタル層が施される。基板は次に、集積シ
ステム上に配置されたＰＶＤ ＡｌＣｕチャンバー８８
内と、オプションとしてＰＶＤ ＴｉＮチャンバー７４
内で処理することができる。
【００３１】この集積システムにより、ＣＶＤＡｌチャ
ンバーとＰＶＤＡｌチャンバーの両方を有する単体処理
ツール内で基板は連続処理されるので、ＣＶＤＡｌ層全
体にわたって、銅が分散することになる。これにより、
処理済みの基板が外部環境に暴露されて、露出面、すな
わちＣＶＤ Ａｌ層上に酸化物層が形成されるのを防止
することができる。ＣＶＤ Ａｌ層上での酸化物層生成
を放置すると、ＣＶＤＡｌ層全体にわたってＰＶＤ Ａ
ｌ層によって供給されるＣｕの均一分布が阻害される。
【００３２】一つの段階的真空ウエハ処理システムが、
米国特許第.5,186,718号、発明の名称「段階的真空ウエ
ハ処理システムおよび方法」、出願人 Tepman 他、発行
日 1993 年 2 月 16 日、で開示されており、ここに引
用して本明細書に組み入れる。
【００３３】図７は、図６のシステムのＣＶＤチャンバ
ーにガスを供給するためのガスボックスシステムを示
す。このＴｉＮガスボックスにはＮ2，Ａｒ，Ｈｅ，
Ｏ2，Ｈ2およびＮＦ3が供給される。反応生成物であるt
eracus（tetracid四酸化？）ジメチル・アミノ・チタン
（ＴＡＭＡＴ）が、不活性ガスＡｒおよびＮ2とともに
ＣＶＤ ＴｉＮチャンバーに送られて処理が行われる。
同様に、ＣＶＤ ＡｌガスボックスにはＮ2、Ａｒ、およ
びＨ2が供給される。反応生成物であるジメチル水酸化
アルミニウム（ＤＭＡＨ：dimethyl aluminium hydrid
e）、Ｈ2、および不活性ガスＡｒが、ＣＶＤ Ａｌチャ
ンバーに送られてアルミニウムの堆積が行われる。両チ
ャンバーにはチャンバー内に真空を発生させるターボポ
ンプ１個と、ブロワー／ドライポンプ１個が備えられて
いる。
【００３４】上記は本発明の好ましい実施例を対象とし
ているが、本発明の基本的範囲から外れることなく本発
明の他の多くの実施例が考案可能である。
【００３５】本発明の範囲は下記請求項によって定めら
れる。
【図面の簡単な説明】
【図１】以上簡単に要約した本発明の上記特徴、利点、
および目的を達成する態様が、添付図面を参照すれば、
より詳細に理解できる。しかし、添付の図面は本発明の
代表的実施例のみを示し、本発明は他の同様に効果的な
実施例の余地がある故、図面が本発明の範囲を限定する
ものと考えてはならない。図１は、内部に空洞のある半
導体基板バイアの断面の透過電子顕微鏡写真である。
【図２】図２は、従来技術の選択的化学気相堆積プロセ
スにおける選択性の喪失によって生じた小結節の発生を
示す略図である。
【図３】図３は、導電部材上または導電層上に順次形成
された誘電体層３２と核形成層を含む層構造の断面図で
ある。
【図４】図４は、図３の構造において核形成層と誘電体
層内へエッチングしたバイアまたはコンタクトの断面図
である。
【図５】図５は、図４の構造上に形成された無空洞メタ
ルインターコネクトと一斉メタル層の断面図である。
【図６】図６は、本発明による順次メタライゼーション
のために構成された集積処理システムを示す。
【図７】図７は、図６のシステムへガスを供給するため
のＣＶＤガスボックス供給システムの概要フローチャー
トである。
【符号の説明】
１０…集積回路構造体、１２…小結節、１４…バイア、
１６…誘電体層、１８…導電部材、２０…面、３０…層
構造体、３２…誘電体層、３４…核形成層、３６…導電
層、３８…バイア、４０…壁、４２…フロア。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リャン−ユー チャン アメリカ合衆国， カリフォルニア州， サン ノゼ， フェアウェイ エントラン ス ドライヴ 1304 (72)発明者 メハル ナイク アメリカ合衆国， カリフォルニア州， サニーヴェール， ダフォディル コート 725 シー (72)発明者 ロデリック クレイグ モーズリー アメリカ合衆国， カリフォルニア州， プレザントン， ダイアヴィラ アヴェニ ュー 4337

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 導体部材を被覆する非導体層を備えた基
    板上にインターコネクトを形成するための方法であっ
    て： ａ）前記非導体層の面上に核形成層を形成するステップ
    と； ｂ）前記核形成層と前記非導体層を貫通するインターコ
    ネクトをエッチング形成して前記導体部材の一部分を露
    出させるフロアを形成するステップと； ｃ）前記インターコネクトの前記フロアと前記核形成層
    上に選択的にメタル層を化学気相堆積させるステップ
    と；を有する方法。
  2. 【請求項２】 更に、 ｄ）約６６０℃未満の温度で、前記化学気相堆積された
    メタル層上にメタル層を物理気相堆積し、物理気相堆積
    メタル層と前記化学気相堆積メタル層を、内部に空洞を
    生じることなく前記バイアへ流れ込ませるステップを含
    む請求項１に記載の方法。
  3. 【請求項３】 前記核形成層がＴｉＮを有する請求項１
    に記載の方法。
  4. 【請求項４】 前記核形成層の厚さが約１０〜約９００
    オングストロームである請求項３に記載の方法。
  5. 【請求項５】 前記化学気相堆積されるメタルがアルミ
    ニウムである請求項１に記載の方法。
  6. 【請求項６】 前記物理気相堆積されるメタルがアルミ
    ニウムであり、アルミニウムの前記物理気相堆積が約４
    ００℃未満の温度において行われる請求項１に記載の方
    法。
  7. 【請求項７】 前記ステップａ）〜前記ステップｃ）が
    集積型処理チャンバー内で行われる請求項１に記載の方
    法。
  8. 【請求項８】 前記物理気相堆積アルミニウムがドーパ
    ントを含み、前記方法が更に、 ｄ）約２５０℃と約３５０℃の間の温度においてアニー
    ルを行うステップを含む請求項６に記載の方法。
  9. 【請求項９】 前記非導体層が誘電体である請求項１に
    記載の方法。
  10. 【請求項１０】 導体フロアを有するインターコネクト
    を、非導体層を貫通して、形成および充填するための選
    択的化学気相堆積プロセスにおいて： ａ）非導体層上に核形成層を形成するステップと； ｂ）前記核形成層と非導体層を貫通してインターコネク
    トをエッチングするステップと；を有することを特徴と
    するプロセス。
  11. 【請求項１１】 前記非導体層が誘電体層である請求項
    １０に記載のプロセス。
  12. 【請求項１２】 前記核形成層がＴｉＮを有する請求項
    １０に記載のプロセス。
  13. 【請求項１３】 前記核形成層の厚さが約１０〜約９０
    ０オングストロームである請求項１２に記載のプロセ
    ス。
  14. 【請求項１４】 第２面上へのメタルの選択的化学気相
    堆積中、第１面上への不均一な堆積を防止する方法であ
    って： ａ）前記第１面上に化学気相堆積したメタルが実質的に
    平面化されるように、前記第１面上に核形成層を形成す
    るステップを有する方法。
  15. 【請求項１５】 前記第１面が誘電体を有する請求項１
    ４に記載の方法。
  16. 【請求項１６】 前記核形成層がＴｉＮを有する請求項
    １４に記載の方法。
  17. 【請求項１７】 前記核形成層の厚さが約１０〜約９０
    ０オングストロームである請求項１６に記載のプロセ
    ス。
  18. 【請求項１８】 基板の選ばれた部分上にメタルフィル
    ムを堆積させる方法であって： （ａ）前記基板の選ばれた部分上に導電性核形成層を設
    けるステップと； （ｂ）前記核形成層上にメタルフィルムを選択的に化学
    気相堆積するステップと；を有する方法。
  19. 【請求項１９】 前記メタルフィルムを選択的に化学気
    相堆積するステップ（ｂ）が、 （ｃ）ジメチル水酸化アルミニウムおよび水素ガスを供
    給するステップと； （ｄ）ジメチル水酸化アルミニウムと水素ガスとを前記
    核形成層において反応させて、前記核形成層上にアルミ
    ニウムを堆積させるステップと；を有する請求項１８に
    記載の方法。
  20. 【請求項２０】 前記核形成層がＴｉＮを有する請求項
    １９に記載の方法。
JP9110033A 1996-03-22 1997-03-24 ブランケット選択的ｃｖｄアルミニウム堆積のためのシングルステッププロセス Withdrawn JPH1041391A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/620405 1996-03-22
US08/620,405 US6077781A (en) 1995-11-21 1996-03-22 Single step process for blanket-selective CVD aluminum deposition

Publications (1)

Publication Number Publication Date
JPH1041391A true JPH1041391A (ja) 1998-02-13

Family

ID=24485795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9110033A Withdrawn JPH1041391A (ja) 1996-03-22 1997-03-24 ブランケット選択的ｃｖｄアルミニウム堆積のためのシングルステッププロセス

Country Status (5)

Country Link
US (2) US6077781A (ja)
EP (1) EP0797249A1 (ja)
JP (1) JPH1041391A (ja)
KR (1) KR970067650A (ja)
TW (1) TW412787B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077781A (en) * 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
KR100357192B1 (ko) * 2000-12-08 2002-10-19 주식회사 하이닉스반도체 메탈 배선 형성 방법
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US6767832B1 (en) * 2001-04-27 2004-07-27 Lsi Logic Corporation In situ liner barrier
US6518167B1 (en) * 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
US6716733B2 (en) 2002-06-11 2004-04-06 Applied Materials, Inc. CVD-PVD deposition process
US6794282B2 (en) 2002-11-27 2004-09-21 Infineon Technologies Ag Three layer aluminum deposition process for high aspect ratio CL contacts
US20040221959A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Anodized substrate support
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
US7323230B2 (en) * 2004-08-02 2008-01-29 Applied Materials, Inc. Coating for aluminum component
US7732056B2 (en) 2005-01-18 2010-06-08 Applied Materials, Inc. Corrosion-resistant aluminum component having multi-layer coating
US8173228B2 (en) * 2006-01-27 2012-05-08 Applied Materials, Inc. Particle reduction on surfaces of chemical vapor deposition processing apparatus
US8405143B2 (en) * 2009-07-27 2013-03-26 United Microelectronics Corp. Semiconductor device
US7915127B2 (en) * 2009-07-27 2011-03-29 United Microelectronics Corp. Manufacturing method of semiconductor device
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US20120319198A1 (en) 2011-06-16 2012-12-20 Chin-Cheng Chien Semiconductor device and fabrication method thereof
US8674452B2 (en) 2011-06-24 2014-03-18 United Microelectronics Corp. Semiconductor device with lower metal layer thickness in PMOS region
US8486790B2 (en) 2011-07-18 2013-07-16 United Microelectronics Corp. Manufacturing method for metal gate
US8580625B2 (en) 2011-07-22 2013-11-12 Tsuo-Wen Lu Metal oxide semiconductor transistor and method of manufacturing the same
US8658487B2 (en) 2011-11-17 2014-02-25 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US8860135B2 (en) 2012-02-21 2014-10-14 United Microelectronics Corp. Semiconductor structure having aluminum layer with high reflectivity
US8860181B2 (en) 2012-03-07 2014-10-14 United Microelectronics Corp. Thin film resistor structure
US8836049B2 (en) 2012-06-13 2014-09-16 United Microelectronics Corp. Semiconductor structure and process thereof
US9054172B2 (en) 2012-12-05 2015-06-09 United Microelectrnics Corp. Semiconductor structure having contact plug and method of making the same
US8735269B1 (en) 2013-01-15 2014-05-27 United Microelectronics Corp. Method for forming semiconductor structure having TiN layer
US9023708B2 (en) 2013-04-19 2015-05-05 United Microelectronics Corp. Method of forming semiconductor device
US9159798B2 (en) 2013-05-03 2015-10-13 United Microelectronics Corp. Replacement gate process and device manufactured using the same
US9196542B2 (en) 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
US8921947B1 (en) 2013-06-10 2014-12-30 United Microelectronics Corp. Multi-metal gate semiconductor device having triple diameter metal opening
US9064814B2 (en) 2013-06-19 2015-06-23 United Microelectronics Corp. Semiconductor structure having metal gate and manufacturing method thereof
US9384984B2 (en) 2013-09-03 2016-07-05 United Microelectronics Corp. Semiconductor structure and method of forming the same
US9245972B2 (en) 2013-09-03 2016-01-26 United Microelectronics Corp. Method for manufacturing semiconductor device
US20150069534A1 (en) 2013-09-11 2015-03-12 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9281201B2 (en) 2013-09-18 2016-03-08 United Microelectronics Corp. Method of manufacturing semiconductor device having metal gate
US9318490B2 (en) 2014-01-13 2016-04-19 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
US9231071B2 (en) 2014-02-24 2016-01-05 United Microelectronics Corp. Semiconductor structure and manufacturing method of the same

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259881A (en) 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
US5010032A (en) 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
JPS639925A (ja) 1986-06-30 1988-01-16 Nec Corp 半導体装置の製造方法
JP2505754B2 (ja) * 1986-07-11 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JPS6373660A (ja) 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4951601A (en) 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
FR2610142B1 (fr) * 1987-01-23 1989-05-26 Lami Philippe Procede de formation de trous de passage metallises de hauteurs inegales
US4960732A (en) 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4770897A (en) * 1987-05-05 1988-09-13 Digital Equipment Corporation Multilayer interconnection system for multichip high performance semiconductor packaging
US4784973A (en) 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US4926237A (en) 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4994410A (en) 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US4938996A (en) 1988-04-12 1990-07-03 Ziv Alan R Via filling by selective laser chemical vapor deposition
FR2634317A1 (fr) 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US4920072A (en) 1988-10-31 1990-04-24 Texas Instruments Incorporated Method of forming metal interconnects
US4920073A (en) 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US5102827A (en) 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
JPH038359A (ja) 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
US5240505A (en) 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
US5028565A (en) 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
EP0420597B1 (en) * 1989-09-26 1996-04-24 Canon Kabushiki Kaisha Process for forming a deposited film by use of alkyl aluminum hydride and process for preparing semiconductor device
JPH0727880B2 (ja) 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
US5043299B1 (en) 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US5478780A (en) 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
US5043300A (en) 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
JP2513900B2 (ja) 1990-05-08 1996-07-03 富士通株式会社 半導体装置の製造方法
US5091339A (en) 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5023201A (en) 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5080933A (en) 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
US5032233A (en) 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
US5250465A (en) 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5143867A (en) 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
US5147819A (en) 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
US5250467A (en) 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5292558A (en) 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections
EP0535864B1 (en) 1991-09-30 1998-07-29 AT&T Corp. Fabrication of a conductive region in electronic devices
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5312774A (en) 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5240739A (en) 1992-08-07 1993-08-31 Micron Technology Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JPH0722339A (ja) * 1993-07-05 1995-01-24 Toshiba Corp 薄膜形成方法
US5427666A (en) 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
US5384284A (en) 1993-10-01 1995-01-24 Micron Semiconductor, Inc. Method to form a low resistant bond pad interconnect
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
US5407866A (en) * 1994-02-02 1995-04-18 Motorola, Inc. Method for forming a dielectric layer on a high temperature metal layer
US5439731A (en) 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
JPH0810693A (ja) 1994-06-30 1996-01-16 Dainippon Screen Mfg Co Ltd レジスト膜の乾燥方法及び装置
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5770519A (en) * 1995-06-05 1998-06-23 Advanced Micro Devices, Inc. Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device
US6077781A (en) * 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6120844A (en) * 1995-11-21 2000-09-19 Applied Materials, Inc. Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6080665A (en) * 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers

Also Published As

Publication number Publication date
EP0797249A1 (en) 1997-09-24
US6077781A (en) 2000-06-20
US6458684B1 (en) 2002-10-01
KR970067650A (ko) 1997-10-13
US20020068427A1 (en) 2002-06-06
TW412787B (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JPH1041391A (ja) ブランケット選択的ｃｖｄアルミニウム堆積のためのシングルステッププロセス
US6537905B1 (en) Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
JP4615707B2 (ja) デュアルダマシン金属化方法
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US5918149A (en) Deposition of a conductor in a via hole or trench
US6518668B2 (en) Multiple seed layers for metallic interconnects
KR100489920B1 (ko) 통합된플러그/상호접속금속부를위해선택적cvda1을사용하는인슈트캐핑된알루미늄플러그(캡)형성방법
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JPH05102075A (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US6689683B2 (en) Method of manufacturing a semiconductor device
US6605531B1 (en) Hole-filling technique using CVD aluminum and PVD aluminum integration
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
JP2000124310A (ja) 半導体装置およびその製造方法
TW386291B (en) Blanket-selective deposition of CVD aluminum and reflectivity improvement using a self-aligning ultra-thin layer
JP2000340565A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601