TW466737B - Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug - Google Patents

Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug Download PDF

Info

Publication number
TW466737B
TW466737B TW086119967A TW86119967A TW466737B TW 466737 B TW466737 B TW 466737B TW 086119967 A TW086119967 A TW 086119967A TW 86119967 A TW86119967 A TW 86119967A TW 466737 B TW466737 B TW 466737B
Authority
TW
Taiwan
Prior art keywords
layer
deposition
aluminum
patent application
scope
Prior art date
Application number
TW086119967A
Other languages
English (en)
Inventor
Liang-Yuh Chen
Ted Guo
Roderick Craig Mosely
Fusen Chen
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW466737B publication Critical patent/TW466737B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

466737 A 7 B7 經濟部中央標準局&貝工消費合作社印製 五、發明説明( 發明背景 發明領域 本發明係關於一種製造半導體裝置所用的金屬化法。 更詳έ之’本發明係關於一種使用銅線内連通及選擇性 CVD鋁經由插塞的完全平面化雙層達馬新金屬法。 相關技藝背景 半次微米多層金屬化法是新一代超大型積體電路 (VLSI)的關鍵技術。為此技術核心的多層内連通需使形成 於回寬長比之徑孔内的内連通特性,包括觸點、通道、或 是其它特性平面化、這些内連通特性是否可靠地形成對於 VLSI的成功,及繼續增加電路密度及在各別基板和沖模 上的品質而言是非常重要的。 當電路密度增加時,通道的寬度,觸點及其它特性, 也和介於其間的介電材料一樣,必須降低。因此,要花費 越來越多的努力於形成越來越小的無孔隙特性。此等方法 包括當材料在基板表面時其只存在於外露之成核表面的選 擇性化學蒸氣沉積法(CVD)。選擇性CVD包含當導電性基 板與化學条氣組份接觸時薄膜層即沉積的方法。該基板 在此等基板上成核,該基板上得到—另進行沉積程序的金 屬表面。 選擇性CVD金屬沉積法係根據下列事實:金屬 前驅物氣體的分解通常需要來自導電性成核薄膜的電子來 源。根據傳統的選擇性CVD金屬沉積方法,該金屬係形 成於孔底’其令來自導電性底層的金屬薄膜或是經播雜的 本紙張尺度it财關家標準(CNS ) A4規格 (諝先閱讀背面之注意事項再填寫本頁} -衣: --訂----- -4- 46 673 7 ::A7 … _ B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(2 ) 矽或是金屬矽化物已先行露出,該金屬應該不是形成於例 如介電埸及孔壁等介電質表面上,不像介電埸和孔壁—樣 ,金屬薄膜底層或是經摻雜的^夕係具有導電導電性,而且 提供金屬氣體分解所需的電子,因而使金屬沉積。選擇性 沉積所得的結果係為CVD金屬在經由或接觸開口而能填 充非常小尺寸(<0.25微米)、高寬長比(>5:1)的徑孔中由下 往上地外延生長。 」§_·ϋ(Α1)及其合金一直是傳統上用來形成導電性程 序裡所用之導線和插塞的金屬,因為鋁的阻抗低,對二氡 化矽的附著力優良,易於成型和高純度。此外,有利於上 述選擇性CVD方法的鋁前驅氣體容易獲得。無論如何, 鋁具有較高的阻抗和電移的問題。電移係為一種運作電路 時在金屬電路裡所產生的現象,相對地是一種在製造期間 内發生的故障現象。電移係因金屬在電路裡所建立的電埸 中擴散而產生。.金屬在操作數個小.時後.從一段.傳送到另一 如並且最後元全分離.,造成電路中產生一開口。該問題有 時係藉由摻雜Cu及改良texture來克服。不論如何,電移 係為一個隨積體層數增加時而變得更糟的問題。 另一方面二ϋ和其合金的阻抗比起鋁甚至更低,而其 抗電移性明顯更高。這些特性對於以高積體層數得到高電 流密度和增加裝置速度而言是重要的。然而,關於將銅金 屬積合至多層金屬化系統裡的主要問題是(1)使用蝕刻技 術將金屬圖樣化的困難度,和(2)使用pVd而不用CVD程 序填充微小的通道。對於次微米最小特徵尺寸的裝置而言 (請先閱讀背面之注意事項再填寫本頁) r裝·
、1T • i i —Γ I— - -.^n -I— · 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 4 6 673 7 *. · A7 ~~ '~~ ----- Π7. 五、發明説明(3 ) 一 :一' -~~一-_ 力將銅圖樣化的濕钱刻技術已不被接受,因為液體表面張 力、等向祕料性,在過㈣控制的困難度,及無' 靠利用乾蝕刻程序。 、已經有人提出—些用來製造經圖樣化之銅内連通的方 法’包括選擇性無電性製版,選擇性化學蒸氣沉積法,高 温反應性離子蝕刻法和發射⑽。ff)處理。無電性製版; 要内連通層來做為導電性層。然後可將導電性層導入溶液 或浸液中。 ,典型的選擇性化學蒸氣沉積法包含金屬前驅物氣體層 在導電性表面上分解。…然而,並不容易獲得選擇性 銅線可靠方法。 高溫反應性離子蝕刻技術(RIE),或是飛濺蝕刻技術 ,也已經用於銅層的製造。再者,RIE可用於有關發射⑴行 off)處理方面’其中發射過量的金屬係藉由釋放層發射穿 過構造以離開留下其内形成銅特徵的平面。 經濟部中央標準局員工消費合作社印製 銅金屬配線的另一技術包括薄層絕緣材料,如二氧化 石夕(Si〇2)内將凹槽及/或觸點圖樣化和蝕刻。其後,可將薄 層載體材料,如Ti ’ TiW或是TiN置於絕緣層頂端和凹槽 及/或觸點裡以當做擴散載體,以預防接著欲沉積進入石夕 内的金屬内擴散繼而滲入矽中,及置於該金屬和氧化物之 間。在載體金屬沉積之後,將銅層完全地沉積以填入凹溝 中。 雖然有這些技術可用,但是仍需要一種高整合度地製 造内連通所用的銅金屬化方法。此等高整合的内連通必須 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 466737
五、發明説明(4 經濟部中先標準局員工消費合作社印製 碑有無孔隙通道,特別是高寬長比的通道,次四方之一微 j寬的彳工孔以形成觸點和通道^此外,需要—種提供具有 门電導和經改善之抗電移性的電路的方法。想要的是具有 一種需要心1在通道裡形成插塞及在凹溝裡形成佈線之 v鄉的間單方法。更進―步想要的是,該方法可以不用使 用金屬蝕刻技術就達成這些所有目的。 發明概沭 •本發㈣、提供-種在具有雙層達馬新通道和定義佈線 (wlre definition)之介電層中形成雙層達馬新内連通的方法 ’其中通道具有-層使沉積強化材料露出之地面。該方法 包括將導電性材料(較佳為則以選擇性化學蒸氣體沉積法 沉積在通道的沉積強化材料上,以在通道内形成插塞。然 後將阻樣層沉積在插塞和定義佈線之外露的表©上。然後 將定義佈線藉由沉積導電牲金屬(較佳為銅)的方式填在阻 擋層上。最後,將導電性金屬,載體和介電層藉由化學機 器拋光法平面化,以定義導線。 本發明之其他目的係提供一種在沉積強化材料上形成 雙層達馬新内連通模組的方法。該方法進一步地包括在沉 積強化材料上形成一介電層,然後將介電層蝕刻以形成雙 層達馬新通道和定義佈線的步驟,其中通道具有使沉積強 化材料露出的底部。在基板未具有一層沉積強化材料之時 ,可以在形成介電層前先設有該層。此外,根據本發明, 户層金屬内連通係藉由將另一沉積強化材料的阻擔層放在 平面化層上而得。接著形成一層介電層並不斷地重複上述 本纸狀度適用中國國家標準(⑽)Μ規格(2]〇χ297公幻 (請先閱讀背面之注意事項再填寫本頁) .裝------訂 • I -II I! - “ I ff I - - · 46673 7
五、發明説明( 經濟部中央標準局員工消費合作社印製 的步驟以將該介電層填入。 圖式之簡單說明 為了進一瞭解本發明之特徵及技術内容,請詳細參閱 以下有關本發明之詳細說明與實施例,然而下列實施例僅 供參考與說明用,並非用來對本發明做任何限制。 然而,必需注意的是所附的圖式僅用來舉例說明本發 明的典型具體實施例,因此並非用來限制其發明範圍,對 .於本發明而言可以涵蓋其他等效性的具體實施例。 第iAmE圖顯示—個雙層達馬新通道和定義佈線及 獲仔本發明第—具體實施例之金屬内連通的步驟。 入第2A⑽圖顯示—個雙層達馬新通道和定義佈線及 獲得本發明第二具體實關之金屬内連通的步輝。 第3圖是-個為本發明接續的金屬化法所配置的整合 處理系統。 本發明之詳細説$ 本發明係提供-種就地金屬化法,該方法在減低内連 ,阻抗和改善電移效能的高度整合結構中獲得—内連通。 定言之’本發㈣提供„種雙達馬新内連通,其將充滿通 道之選擇性化學蒸氣沉積法(CVD)金屬與形成在阻撞層上 并。本發明的優點如下:⑴輕具有比銘更低 峨(導電導電性較大)和更大的抗電移性,⑺在銅線和 ^圍的介電.材料之間有—氣層,(3)無孔隙、次半微米 選擇性⑽金屬通道趣,和⑷處理步驟次數降低。 本紙張尺度適财酬家蘇 (請先閱讀背面之注意事項再填寫本頁) 裝 I--------訂----;—--''、線----- 466737 Λ7 ' I-----________ B7 五、發明説明(6 ) ~ CVD A1方法和用來形成線路之pvD 方法作參考加以說 明如下。然而,其他的選擇性^^^^金屬方法和其他pVD金 屬方法,例如PVD A1/Cu,也可以用來達成本發明的優點 〇 本發明之另一目的係提供一種形成具有低阻抗和良好 抗電移性之雙層達馬新内連通的方法。該方法係利用雙層 達馬新通道和蝕刻進入介電層中的定義佈線。次半微来通 道藉蘋·毯。使定義佈線具有 層並使用材料蒸氣沉積法身來埴奋铜(Γιι)。 使構造平_面化的方式完成_。 本發明之其他目的裡,上述方法係進一步地包括將溫 pvd A1層沉積^VD A1插塞上及在形成阻擋層前沉積外 露之介電層的步驟。溫PVD A1層係在超過15〇 t以上並 且較佳在超過25(TC的溫度下沉積。溫PVD A1希望得到經 平面化的金屬薄膜,其中CVD A1#驟中的選擇性損粍在 介電表面上形成小塊(nodules)。將這些小塊併入在薄平面 化金屬層中’以確定後來沉積的阻擋層均勻地而沒有銅可 以滲透的孔或裂縫地沉積。 .為了形成本發㈣1C結構,介電層係藉由傳統技術沉 積在形成於基板上之沉積強化材料上。介電層可以如一并 單金屬化法層厚度一樣薄,因為雙層達馬新通道和定義佈 線將蝕刻經過其中。任何的介電材料,不論是否目前已去 或是未被發現,皆可以使用且皆在本發明的範疇中.。介^ 層可以沉積在任何合適的沉積強化材料上,但是較佳的、一 本紙痕尺賴用巾關家縣(CNS ) A4難·( 210X297公楚)'~~ -------_________ -9- 4 6 6 73 7 Α7- Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(7 積強化材料包含導電性材料和經換雜的石夕。 請參考第1,顯示層狀結構_剖面圖包含 形成在沉積強化層Η上的介電層16,較佳導電性元件或是 導電性層。沉積強化層U可以是採用經摻雜石夕基板的形式 或可以疋第-層或疋其後在基板上所形成的導電性層。 介電㈣係根據此項技藝所知的程序形成在沉積強化層μ 上,以形成整個積體電路中的一個元件。 一旦沉積’將介電層_叫成雙達馬剌道或線路 ,其中通道具有—露出小部分沉積強化材料14的底層30。 可以利用包括電隸刻等任何介電㈣方法絲刻介電層 =。兹刻二氧.化朴有機物的特殊技術可以分別包含例如 氫氟酸緩衝液和丙嗣或EKC等化合物。不論如何,圖樣化 步驟可以使用該項技藝所所知的方法完成。 請參考第1A圖,該圖係顯示形成在介電層16内之一 雙層達馬新通道和定義佈線32的剖面圖。根據本發明所形 成之定義佈線32通常便於導電性摘通沉積錢導電性底 層元件電性連接。定義佈線32設有通道壁34和使至少一部 份沉積強化材料I4露出的底層3G。沉積強化材料u可以是 一層包括金屬、經摻雜之矽或是其他導電性材料的線路或 裝置。尤其,沉積強化材料可以是選自一群包括鋁,氧化 鋁,鈦,氮化鈦,钽,氮化鈕和經摻雜之矽等材料的阻擋 層。本發明之導電性通道底部係供金屬方孕· 填充通道或插塞。選擇性C VD方法是7呂 。舉例來說,CVD八!薄膜可以藉由二^基紹混成物 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐.)
10- 經濟部中央標準局員工消費合作社印製 466737 , A 7 B7 五、發明説明(8) (“DMAH”)分解反應所形成。該特殊反應發生得比當反應 物與作為電子施體之沉積強化材料’例如導電性材料的表 面接觸時更快許多。因此’可以達成控制的特定量度或對 於CVD A1在何處沉積或如何藉由製備一些表面具導電導 電性而一些未具導電導電性之結構而沉積的選擇性。 情參考第1B圖,該圖係顯示形成在通道32内之無孔 插塞18的剖面圖。選擇性CVD A1係使卜 延生_長。雖然CVD A1的選擇性相當好,但是少量的CVD A1 也可以沉積在非導電導電性介電層16的表面上以形成小塊 -假如表面包含可以做為成核場(nucleation sites)的缺點。 CVD A1可以在不同的條件下沉積,典型的方法包含 介於120°C到280°C的基板溫度和介於20 A /秒到200 A /秒 的沉積速率,和300 A /秒到1 〇〇〇 A /秒的選擇性CVD。CVD A1沉積法可以在1托到80托,較佳在大約25托的室壓下進 行。CVD A1的較佳沉積反應包含下列反應式所示之二曱 基鋁混成物(“〇厘八11”)與氫氣的反應: 6(CH3)2A/-H+3H2..........^6A/+12CH4 (CH3)2A/-H.........— A/+2 TMA(trimethyl aluminum)+H2 通道32内形成金屬内連通的沉積是有選擇性的,因為 導電性底層14葯表面30已在通道32的底部處接觸CVD A1 。因此’ CVD A1係從底部30向上沉積以填充徑孔32而幾 乎沒有沉積CADA1在通道壁34上。 此外’通道32包含幾乎非導電導電性介電壁34和導電 性底部30。如上所討論’幾乎非導電導電性材料,例如徑 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---;—„----裝I..------訂-----3¼ ../vv. - / . (請先閱讀背面之注意事項再填寫本頁) -II - 466737 A7 B7 五、發明説明(9 孔的介電壁34,不是良好的電子 工 」 μ ¥ + _’而且g此無法提供 良好的成核以供CVD金屬金屬前驅物分解。而且,cvd 金屬薄膜開始形成在通道底部30上,因為形成通扣底部 之已露出的導電性元件14核分解。在第—層㈣已沉積在 通道底部30上之後,接著的沉積步驟更容易進行,以致於 金屬從通道底部30向上或向外生長以填充通道& _雖然通道32之介電壁34上的缺點可能造成小塊散佈在 徑孔内’這些小料常不阻塞徑孔而在其中產生孔隙,因 為小塊形成得比選擇性生長更慢許多。在小塊具有生長跨 過通道及在其巾形纽隙,甚至像寬長比5:1—樣高的機 會之前,將通道從底部向上填充,因為導電性通道底部3〇 露出比典型缺點更多的表面積。選擇性沉積的端點係由沉 積速率和持續.時間決定: . 由第1C圖可看出,阻擋層20係沉積在銘插塞以及壁 和疋義佈線38之壁及底部。阻擔層較佳由鈦,氮化鈦,鈕 ’氮化鉅所形成》所用的方法可以是PVD或是CVC)。阶拷 層和增加了鋁插案:彳s 66可,啤〇較 佳的是’阻擋層的厚度大約為50至400 A,最好是大約200 經濟部中央標準局員工消費合作社印製 A。 由第1D圖可看出’銅22係以物理蒸氣沉積方式沉積 在阻擋層20上以填充定義佈線38(請參考第1C圖)。為了填 充定義佈線,通常結構的整個範圍將覆蓋PVD Cu。 從第1E圖可看出,然後將绪構10的頂端部份平面化 ,較佳藉由化學機器拋光法(CMP)平面化。在平面化過程 本紙張尺度適用中國國家標準(CNS ) .Μ規格(210X297公釐) -12- 466737 A7 B7 五、發明説明(10 經濟部中央標準局員工消費合作社印製 中將銅22 ’載體材料2〇和介電質^的部份從結構頂端移 除,留下具導線形成於其中的平面化表面。 根據本發明的第二部份,上述方法更包括在形成阻播 層之前物理蒸氣沉積紹薄層在外露的銘插塞和定義佈線上 PVD A卜薄層疋平滑覆蓋在定義佈線表面所形成的任何 小塊上,所以阻擋層將會均勻且連續。 第2A到2F圖係描述本發明第二部份所包含的步驟。 第2A到2B圖分別地與第lAf,jlB圖相同。第%圖顯示形成 第2B圖之結構4G上的PVD A1層42。PVD A丨係提供將在選 擇性C VD A1之先前步驟期間所形成之任 <可小塊合併的平 滑層。PVD A1層42的較佳厚度為大則叫到·入。然 後’第2D到2F圖以類似第⑴到化圖所述的方式詳述介電 層20的沉積,PVD 〇11層22的沉積,和結構4〇的平面化。 因此,本發明的第二部份與先前所描述的方法極相似,但 是另外包括在CVD A1插塞18和阻擋層2〇之間沉積PVD A1 層42的中間步驟。 本發明之另一目的係提供一種形成多層金屬内連通的_ 方法。首先,將沉積強化材料層放置在加工物件上。然後 在沉積強化材料的外曝層上形成一介電層,並且蝕刻形成 一雙層達馬新通道和定義佈線,其中通道具有一使沉積強 化材料露出的底層。進行鋁的選擇性化學蒸氣沉積法(CVD A1),使鋁沉積在通道底部的沉積強化材料上以便在通道 内形成插塞。在該階段裡,内連通可以在插塞和定義佈線 的外露表面上視需要地接納PDVA1薄層。該視需要而置 (請先閲讀背面之注意事項再填寫本頁) -裝一-- 訂 、踩-- 本紙張尺度適用中國國家標準(CNS) A4規格(210x297公釐) 經濟部中央標準局員工消費合作社印製 46673 7 ' A7 _______B7 五、發明説明(11 ) 的薄,有助於使在介電表面上因選擇性損粍而產生之鋁小 塊平滑,如上所述。 其此,將第一層阻擋層沉積在鋁插塞和介電表面上, 或是二者擇其一地,沉積在視需要而置的PVD A1層上。 然後將PVD Cu沉積在介電層上以填充定義佈線。將銅層 、阻擋層、鋁層和包括結構的介電層平面化,較佳藉由 CMP平面化以定義導線。然後將也有如沉積強化材料功 能的第二層阻擋層沉積在平面化層上。依此,以阻擋層包 覆銅線以防止銅擴散,並且得到沉積強化層,所以方法可 以重覆無數次以形成多層模組。當最後阻擋層沉積在最後 銅線上之後’較佳將鈍化層放在頂端上。 本發明的方法較佳以設計用來處理基板的整合工具組 進行。圖3係也有如沉積強化材料功能顯示·"整合工具組60 的草圖整合工具組的完整描述及其操作概述皆揭示於共 同轉讓之美國專利申請案第術571鄭號,該案在此併二 本案以供參考。結構的正確排列及組合可因執行製造程序 之特殊步驟目的而改變。 根據本發明,工具組6〇較佳設有一微用來執行上述處 理方法的控器。為了開始本程序:—個基板必須經由―載 鎖置人。具有槳葉67的自動裝置料將基板從載鎖盒 62經由缓衝室68移到除氣晶®定位室70,然後到達預潔室 72。 、 然後將經蝕刻的基板以自動裝置放入選擇性CVD A1 室82做通道的無孔隙填充以形成插塞。因為某些小塊可能 本紙依尺度巾關 --------I----1- -!1- —1 I I 1Λ. .1 ..... H. _ (請先閲讀背面之注意事項再填寫本頁} 訂 寐---I------------- -14- 466737 A7 B7 五、發明説明(12 ) 形成在定義佈線上,所以希望將基板移到溫鋁的沉積使小 塊平面化的溫PVD A1室84。 然後將基板移到小室86以使阻擋層沉積在插塞和定義 佈線上,其較佳利用物理蒸氣沉積法進行。然後利用物理 蒸氣沉積法將銅沉積以填充定義佈線。預斯基板可能在一 或數間小室内處理或冷卻數次以完成在所要之基板上製造 的結構。然後將基板經由傳遞室8 〇,冷卻室7 6,和缓衝室 68到載鎖盒62移回,如此基板就可以移開。為了完成配線 ’接著將基板送入化學機器拋光機器令平面化。 1993年2月16日公告名稱為,’分段真空晶圓處理系統與 方法,’之Tempman等人的美國專利第5,186,718號揭示一種 刀段真空晶圓處理糸統’其在此併入本案以供參考。 上述之具體實施例係用來詳細說明本發明之目的、特 徵及功效,對於熟悉該項技藝人士而言,可能根據上述說 :明而對該具體實施例作部分變更或修改,卻不脫離出本發 明之精神範疇,所以,本發明之專利範圍僅由附綠之申請 專利範圍加以說明之。 mi fm ^^^^1 B-I - --f ^ϋν —^m .^^ϋ— i^m n \ . V n^l in I mu l~ .)聱 i ./ ..(请先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印掣 I準 標 家 國 一國 一中 用 一適 一度 尺 張 紙 I本 |釐 公 466737 A7 B7 五、發明説明(13 ) 60.. .整合工具組 62.. .載鎖盒 64…自動裝置 67.. .漿葉 6.8.. .缓衝室. 70.. .除氣晶圓定位室 元件標號對照 72.. .預潔室 76.. .冷卻室 80.··傳遞室 82.. .選擇性CVD A1室 84·.·溫PVD A1 室 86.. .小室 (請先閱讀背面之注意事項再填寫本頁) 訂 ^---- 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -16-

Claims (1)

  1. 4 6673 7 經 濟 部 中 央 標 準 員 工 消 費 合 作 社 印 製 六、申請專利範圍 乂::二有雙層達馬新通道和定義佈線之先!層中形 =達馬新内I通的絲,其t通道具有—使沉積 強化材料外露之農層,該方法包括以下步驟: a) 以麵農錢㈣^將第一層導電性材料沉 積在ϋ崖JSJE的沉積強化材料上以在通道内形 .挣蹇; b) 將ϋ量沉積在插塞和介電定義佈線的外露表面 C)將«料沉積在阻擋層上以复^定義佈 線;和 d)使第二導電性材料、介電層和阻擋層平面化,以 定義導線。 2. 根據申請專利範圍第丨項的方法,其中第二導電性材料.是銅。.._ ' ' 3. 根據申請專利範圍第w的方法,其中第二導電性材料 係選自一群包括銅,鋁,及其混合物。 4_根據申請專利範圍第(項的方法,其中第一導電性材料 是ί呂。 " [根據申請專利範圍第i項的方法,其十步驟⑷到(b)皆 在整合系統中執行。 6_根據申請專利範圍第丨項的.方法,其中平面化的步驟 由化學機械拋光法進行 7.根據申請專利範圍第丨項的方法,其中阻擋層包括— 選自一群包括 1,氮化鈦,鈕,氮化钽,經摻雜 訂 是 種 之矽 本紙^度適用中國國家標準(CNS ) A4規格( -17- Μ 66 73 7六、申請專利範圍 ABC D8 ,鋁和氧化鋁的材料。 8. Τ 一種在具有雙層達馬新通道和定義佈線之介電層中形 成雙層達馬新内連通的方法,其中通道具有—使沉積 強化材料外露之底該方法包括以下步驟: ^ a) b) c) d) 以錄去將立沉積在里產產^的 沉積強If料上以在通道内形成插塞; fvy 將努薄層沉積在插塞和介電定 義佈線的外露表面上; 將里禕層沉積在鋁層上; 將H生材料沉積在阻擒層上以填充以也線; 和 ’ , . e).使導電性材料、截體、&人而β 竹戰體鋁和介電層平面化,以定 義導線。 9.根據申請專利範圍第8項的方 ^ 嗦旳万去,其t導電性材料是鋼 6 1〇·根據申請專利範圍第8項的 ^ .的方法’其中導電性材料係選 自一群包括銅,鋁及其混合物。 11. 根據申請專利範圍第8 1 π π万去,其中步驟(a)到(b)皆 在整合系統中執行。 12. 根據申請專利範圍第8的 ^ 旳方法,其中阻擋層選擇自一 群包括鈦,氮化鈦,鈕, ' 一— 长 虱化艇,經摻雜之石夕,鋁和 乳化紹的材料。 ㈣㈣料上形成雙層達馬新㈣通模組的 方法,其包括以下步驟: 466737 A 8 B8 C8 D8 六、申請專利範圍 a) 在強Jhit料上形成__^^層; b) 蝕刻介電層以形成雙層達馬新墀違和定義佈線, 其中通道具有一使沉積強化材料外露的底部; 以遷·逢積將導電性材料沉積在通 道底部的沉積強化材料上以在通道内形咩插塞. 將.奥.擔〜層沉積在插塞和定義佈線的表面上; 以物理瘵氣沉積法將鋼沉積在阻擋層上以填充^ 羲農線;和 使銅,阻擋層和介電層平一面化以定義電線。 14.根射請專利範圍第_的方法,其中沉積步驟係在 整合系統中執行。 15·根據申請專利範圍第13項的方法 係由化學機器拋光法來執行。 16.根據申請專利範圍第13項—的方法 -群包含鈦’氮化鈦,鈕,氮化鈕,經摻雜之矽 和氧化鋁的材料。 17=據申請專利範圍第13項的方法,其中導電性材料是 .18•根射請專㈣圍第13項的方法,其中沉積強化材料 “選自一群包括鈦’氮化欽’叙’氮化叙’經摻 之石夕,師氧化銘等材料做成的㈣層所形成。/ 丁 19.-種形成雙層達馬新内連通模組的方法,其包括以 C) f) 其中平面化_的步 其中阻播層選擇自 鋁 雜 步驟: a) 在強化材料上形成一介雪碍 下 ( cns ) (210x297^ 驟
    ,--ί丨~. —.~~CT 裝 —------II·----I--twiI-----^ — r (請先閱讀背面之注意事項再填寫本頁〕 -19- 4 8 6 73 T 申請專利範圍 b) 經濟部中央襟率局員工消費合作社印製 ^刻介電層㈣成雙層達馬新顧和定義龙線, …中通道具卜使沉積強化材料外露的底^7 :選嚴益將多^料沉積在通 道底部的沉積強化材料上以在通道内形成―插產; 以渔星^>毛禮_法將沉積在插塞和 線的外露表面上; 我佈 將m層沉積在鋁層上; 以袭莲將鋼.沉積在阻擋層上以填充定 義佈線;和 、 使結構的上表面平面也以定義電線。 1根據申料難圍第19項的方法,其巾沉積步驟係在 整合系統中執行.。. Μ·根據申請專利範圍第Β項的方法,其中阻播層係選自 -群包含鈦’氮化鈦’鈕’氮化鈕,經摻雜之矽,鋁 和氧化鋁的材料。 22·巧據申請專利範圍第19項的方法,其中沉積強化材枓 系由選自群包括敛,氮化欽,組,氮化叙,經換雜 之矽,鋁和氧化鋁等材料做成的阻擋層所形成。 123·—種形成羡漫金[I連ϋ的方法,其包括下列步驟: a) 將一層沉積強化材料加工物件上; V b) 在沉積強化材料的上形成一介電層; C) 刻介電層以形成羞^和定羞佈蛑, 其中通道具—使沉積強化材料外露的底部; 以選揼.焯化學蒸積—逢將鋁沉積在通道底部的 c) d) g) 頁 訂 d)
    本紙張尺歧财關家縣(0^_14職 -20- 466737 六、申請專利範圍 /儿積強化材料上以在通道内形成,插塞; X物理將義薄層沉積在插 線的外露表面上; 疋義倚 將第一&擋層沉積在鋁層上; ' Jvi> .., 以物蓮兹呈將銅、沉積在阻擋層上以填充定 義佈線;和 h) 24. 使銅’阻推層,師介電層平反化以定義電線; ί)將笔沉積在平面化層上,其中第二 阻播層是沉積強化材料_. j) 4覆步驟(b)到(h)。 鈍化層放置在平面化層頂端上的步驟 ^申請專利範圍第23項的方法,其進一步地包括將 經 濟 部 中 央 準 員 工 消 費 合 作 社 印 製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X·297公釐) -21 -
TW086119967A 1996-12-30 1997-12-30 Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug TW466737B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/778,205 US6537905B1 (en) 1996-12-30 1996-12-30 Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug

Publications (1)

Publication Number Publication Date
TW466737B true TW466737B (en) 2001-12-01

Family

ID=25112616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086119967A TW466737B (en) 1996-12-30 1997-12-30 Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug

Country Status (6)

Country Link
US (2) US6537905B1 (zh)
EP (1) EP0851483A3 (zh)
JP (1) JPH10247650A (zh)
KR (1) KR100502252B1 (zh)
SG (1) SG65719A1 (zh)
TW (1) TW466737B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127263A (en) * 1998-07-10 2000-10-03 Applied Materials, Inc. Misalignment tolerant techniques for dual damascene fabrication
US6391771B1 (en) * 1998-07-23 2002-05-21 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers
TW437040B (en) 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
WO2000011721A1 (en) * 1998-08-20 2000-03-02 The Government Of The United States Of America, Represented By The Secretary Of The Navy Electronic devices with barrier film and process for making same
US6351036B1 (en) * 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6225207B1 (en) 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
KR100278662B1 (ko) * 1998-12-02 2001-02-01 윤종용 다마신 금속배선 및 그 형성방법
TW426980B (en) * 1999-01-23 2001-03-21 Lucent Technologies Inc Wire bonding to copper
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
EP1119046A3 (en) * 2000-01-21 2002-07-03 Lucent Technologies Inc. Wire bonding technique and architecture suitable for copper metallization in semiconductor structures
US6465887B1 (en) 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
US6528180B1 (en) 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
US6620724B1 (en) * 2002-05-09 2003-09-16 Infineon Technologies Ag Low resistivity deep trench fill for DRAM and EDRAM applications
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
KR100474857B1 (ko) * 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
US20040221959A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Anodized substrate support
US8372205B2 (en) * 2003-05-09 2013-02-12 Applied Materials, Inc. Reducing electrostatic charge by roughening the susceptor
US7323230B2 (en) * 2004-08-02 2008-01-29 Applied Materials, Inc. Coating for aluminum component
KR100621630B1 (ko) * 2004-08-25 2006-09-19 삼성전자주식회사 이종 금속을 이용하는 다마신 공정
US7732056B2 (en) 2005-01-18 2010-06-08 Applied Materials, Inc. Corrosion-resistant aluminum component having multi-layer coating
US7592254B2 (en) * 2005-11-01 2009-09-22 The Board Of Trustees Of The University Of Illinois Methods for coating and filling high aspect ratio recessed features
US8173228B2 (en) * 2006-01-27 2012-05-08 Applied Materials, Inc. Particle reduction on surfaces of chemical vapor deposition processing apparatus
US20070218214A1 (en) * 2006-03-14 2007-09-20 Kuo-Chih Lai Method of improving adhesion property of dielectric layer and interconnect process
KR100792358B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US7943527B2 (en) * 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
KR101776926B1 (ko) 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8846146B2 (en) 2010-11-01 2014-09-30 The Board Of Trustees Of The University Of Illinois Smoothing agents to enhance nucleation density in thin film chemical vapor deposition
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9543248B2 (en) 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods
US11584986B1 (en) 2017-11-01 2023-02-21 The Board Of Trustees Of The University Of Illinois Area selective CVD of metallic films using precursor gases and inhibitors
US11380581B2 (en) 2018-11-09 2022-07-05 Globalfoundries U.S. Inc. Interconnect structures of semiconductor devices having a via structure through an upper conductive line
US10840260B2 (en) * 2019-01-18 2020-11-17 Sandisk Technologies Llc Through-array conductive via structures for a three-dimensional memory device and methods of making the same
US11101171B2 (en) 2019-08-16 2021-08-24 Micron Technology, Inc. Apparatus comprising structures including contact vias and conductive lines, related methods, and memory devices

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010032A (en) 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
JPS639925A (ja) 1986-06-30 1988-01-16 Nec Corp 半導体装置の製造方法
JPS6373660A (ja) 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPS63160328A (ja) 1986-12-24 1988-07-04 Mitsubishi Electric Corp 半導体装置の製造方法
US4994410A (en) 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4920072A (en) 1988-10-31 1990-04-24 Texas Instruments Incorporated Method of forming metal interconnects
US4920073A (en) 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
JPH038359A (ja) 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
US4987099A (en) 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
JP2513900B2 (ja) 1990-05-08 1996-07-03 富士通株式会社 半導体装置の製造方法
US5091339A (en) 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5250465A (en) 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5147819A (en) 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2533414B2 (ja) 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5292558A (en) 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections
US5262354A (en) 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
KR950010854B1 (ko) * 1992-10-30 1995-09-25 현대전자산업주식회사 텅스텐 플러그 형성방법
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JPH0722339A (ja) 1993-07-05 1995-01-24 Toshiba Corp 薄膜形成方法
US5384284A (en) 1993-10-01 1995-01-24 Micron Semiconductor, Inc. Method to form a low resistant bond pad interconnect
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JPH07263589A (ja) * 1994-02-18 1995-10-13 Kawasaki Steel Corp 多層配線構造およびその製造方法
US5439731A (en) 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5529953A (en) 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5874201A (en) 1995-06-05 1999-02-23 International Business Machines Corporation Dual damascene process having tapered vias
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
US6120844A (en) * 1995-11-21 2000-09-19 Applied Materials, Inc. Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US6077781A (en) * 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
JPH09275142A (ja) * 1995-12-12 1997-10-21 Texas Instr Inc <Ti> 半導体の空隙を低温低圧で充填を行う処理方法
US6077571A (en) * 1995-12-19 2000-06-20 The Research Foundation Of State University Of New York Conformal pure and doped aluminum coatings and a methodology and apparatus for their preparation
US5989633A (en) * 1996-04-29 1999-11-23 Applied Materials, Inc. Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
KR100215846B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체장치의 배선형성방법
US5783485A (en) * 1996-07-19 1998-07-21 Motorola, Inc. Process for fabricating a metallized interconnect
US6077768A (en) * 1996-07-19 2000-06-20 Motorola, Inc. Process for fabricating a multilevel interconnect
DE69624230T2 (de) * 1996-07-24 2003-02-13 Stmicroelectronics S.R.L., Agrate Brianza Hohen Spannungen widerstehende Ausgangsstufe
JP3488586B2 (ja) * 1996-12-24 2004-01-19 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980064795A (ko) 1998-10-07
EP0851483A2 (en) 1998-07-01
EP0851483A3 (en) 1999-10-20
KR100502252B1 (ko) 2005-09-26
US20030161943A1 (en) 2003-08-28
JPH10247650A (ja) 1998-09-14
US7112528B2 (en) 2006-09-26
US6537905B1 (en) 2003-03-25
SG65719A1 (en) 1999-06-22

Similar Documents

Publication Publication Date Title
TW466737B (en) Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
TWI250608B (en) Semiconductor device and method for manufacturing the same
US6432811B1 (en) Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
TWI326903B (en) Method of manufacturing semiconductor device
EP1405337B1 (en) Structural reinforcement of highly porous low k dielectric films by ild posts
TWI785326B (zh) 完全對準消去處理及來自此處理的電子裝置
TWI228794B (en) Method of selectively making copper using plating technology
WO1996012297A2 (en) Simplified dual damascene process for multilevel metallization and interconnection structure
JP2001313371A (ja) 金属キャパシタおよびその形成方法
US7144761B2 (en) Semiconductor device and method for fabricating the same
KR101077711B1 (ko) 반도체 디바이스 제조 방법
US20060094220A1 (en) Methods of forming a metal line in a semiconductor device
US20230033038A1 (en) Two-dimension self-aligned scheme with subtractive metal etch
JP2004165434A (ja) 半導体装置の製造方法
TWI838721B (zh) 具有用於線後段互連及交叉點之改良隔離之減成法金屬蝕刻
US20220028797A1 (en) Bottom Barrier Free Interconnects Without Voids
US20230178429A1 (en) Accurate metal line and via height control for top via process
JP2003086679A (ja) 集積回路装置およびその製造方法
JP2011155074A (ja) 半導体装置の製造方法
KR20050056387A (ko) 반도체 소자의 금속배선 형성방법
KR20070069369A (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees